JP4788582B2

JP4788582B2 - プルアップ抵抗遮断用ｍｏｓトランジスタの駆動回路

Info

Publication number: JP4788582B2
Application number: JP2006329855A
Authority: JP
Inventors: 崇秀加藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-12-06
Filing date: 2006-12-06
Publication date: 2011-10-05
Anticipated expiration: 2026-12-06
Also published as: JP2008147785A

Description

本発明は、ゲートリーク電流測定対象のＭＯＳトランジスタのゲート端子と電源との間に接続されているプルアップ抵抗を電源から遮断するために、当該プルアップ抵抗に直列に接続されたプルアップ抵抗遮断用ＭＯＳを駆動させる駆動回路に関する。

従来、ＭＯＳトランジスタの駆動回路として、図４の回路がある。同図に示すように、ＭＯＳトランジスタ５０のゲート端子にはプルアップ抵抗Ｒ１１０が接続されている。このプルアップ抵抗Ｒ１１０を介してゲート端子を電源に接続することによって、ゲート端子の電位を安定な電位に保っている。

ところで、ＭＯＳトランジスタの性能評価として、ゲート端子に流れる電流（以下、ゲートリーク電流という）を測定することが行われている。例えば、図４の回路におけるＭＯＳトランジスタ５０のゲートリーク電流Ｉ３を測定するためには、ゲート抵抗Ｒ１２０の両端それぞれにパッド５１を設けて、ゲート抵抗Ｒ１２０の電圧降下を増幅回路５２で増幅しなければならない。そして、その増幅回路５２で増幅した電圧からリーク電流Ｉ３を測定する。なお、ゲート抵抗Ｒ１２０の両端の電位差を増幅しているのは、ゲート抵抗Ｒ１２０が小さいために、直接ゲート抵抗Ｒ１２０の電圧降下を測定できないためである。

このように、ゲート抵抗Ｒ１２０の電圧降下からゲートリーク電流Ｉ３を測定しなければいけないので、ゲート抵抗Ｒ１２０の両端に２つパッド５１を設けなければならない。そのため、図４の回路構成はＩＣチップの微細化において不利である。

また、ゲート抵抗Ｒ１２０の両端の電位差を増幅するための増幅回路５２の構成は複雑となるために、その増幅回路５２を構成するのに時間を要してしまう。そのためリーク電流Ｉ３の測定効率が低下するという問題もある。

このようなことから、本来であれば、１つのパッド５１でゲートリーク電流Ｉ３を測定するのが望ましい。１つのパッド５１でゲートリーク電流Ｉ３を測定するためには、例えば、パッド５１にリーク電流測定用電源とそのリーク電流測定用電源を流れる電流を検出する電流計を接続して、その電流計からゲートリーク電流Ｉ３を測定することになる。しかし、プルアップ抵抗Ｒ１１０にリーク電流測定用電源が接続されることになるために、リーク電流測定用電源が供給する電圧と電源ＶＢが供給する電圧との差電圧がプルアップ抵抗Ｒ１１０の両端に生じることになり、プルアップ抵抗Ｒ１１０にも電流が流れてしまう。したがって、電流計はリーク電流Ｉ３とプルアップ抵抗Ｒ１１０に流れる電流とを足し合わせた電流を検出することになってしまい、正確にリーク電流Ｉ３を測定することができない。そのため、図４の回路構成によってゲートリーク電流を測定しているのである。

１つのパッドでゲートリーク電流を測定する上での上記問題点を解決するために特許文献１では、プルアップ抵抗と電源との間に直列にプルアップ抵抗遮断用ＭＯＳトランジスタを接続している。そして、リーク電流を測定するときにはそのＭＯＳトランジスタを遮断させて、プルアップ抵抗を電源から切り離している。このようにすることにより、プルアップ抵抗に流れる電流がなくなるので、１つのパッドでリーク電流を測定することができる。したがって、ＩＣチップの微細化を図ることができるとともに、上述したようなゲート抵抗の両端の電位差を増幅するための増幅回路を構成する必要がないので、リーク電流の測定効率を上げることができる。
特開平５−１１４６３６号公報

ところで、特許文献１にはプルアップ抵抗遮断用ＭＯＳトランジスタを駆動する駆動回路は記載されていない。その駆動回路としては図５の回路が一般的に用いられている。図５の回路では、プルアップ抵抗遮断用ＭＯＳトランジスタを制御するための制御信号を入力する制御信号入力端子５３にローレベルの信号を入力すると、ダイオードとしての機能を有するバイポーラトランジスタＴｒ４に電流が流れる。そのため、電源ＶＢが供給する電圧が抵抗素子Ｒ１３で降下され、ｐチャンネルのプルアップ抵抗遮断用ＭＯＳトランジスタのゲート端子にローレベルの信号が入力される。その結果、プルアップ抵抗遮断用ＭＯＳトランジスタは駆動する。すなわち、プルアップ抵抗遮断用ＭＯＳトランジスタを駆動させ続けるためには、その駆動回路に電流を流し続けなければならない。

ここで、プルアップ抵抗遮断用ＭＯＳトランジスタは、リーク電流を測定するときのみ駆動させないで、その他のときにはプルアップ抵抗を機能させるために駆動させ続ける必要がある。しかし、プルアップ抵抗遮断用ＭＯＳトランジスタを駆動させ続けるためには、前述したように駆動回路に電流を流し続けなければならない。そのため、駆動回路の消費電流が問題となることがある。

本発明は上記問題点に鑑みてなされたものであり、プルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路の消費電流を小さくすることを目的とする。

上記目的を達成するために、請求項１の発明は、ゲートリーク電流測定対象のＭＯＳトランジスタのゲート端子と電源との間に接続されているプルアップ抵抗を電源から遮断するために、当該プルアップ抵抗に直列に接続されたプルアップ抵抗遮断用ＭＯＳを駆動させる駆動回路であって、電源とグランドとの間で直列に接続された第１、第２の抵抗素子と、前記第１の抵抗素子と第２の抵抗素子との間に設けられ、前記プルアップ抵抗遮断用ＭＯＳトランジスタのゲート端子が接続されたゲート端子接続端子と、入力端子及び第１、第２端子を有し、入力端子に入力される信号に基づいて前記第１、第２端子間が導通又は遮断するとともに、その遮断時にも導通時に比べて十分小さい微小電流が流れるようになっているスイッチング素子であって、前記第１、第２の抵抗素子と直列になるように前記第１、第２端子が接続されているスイッチング素子と、前記スイッチング素子の入力端子に接続され、前記プルアップ抵抗遮断用ＭＯＳトランジスタのオンオフを制御する制御信号が入力される制御信号入力端子と、前記第１、第２の抵抗素子及び前記スイッチング素子が接続されているライン上に配置された定電流源とを備え、前記スイッチング素子が導通しているときには前記ゲート端子接続端子に前記プルアップ抵抗遮断用ＭＯＳトランジスタが駆動しない電位が入力され、前記スイッチング素子が遮断しているときには前記プルアップ抵抗遮断用ＭＯＳトランジスタが駆動する電位が入力されるように前記第１、第２の抵抗素子の値が設定されていることを特徴とする。

これによれば、制御信号入力端子はスイッチング素子の入力端子に接続されているので、制御信号入力端子に入力される制御信号に基づいてスイッチング素子が導通するか遮断するかが決定される。第１、第２の抵抗素子はスイッチング素子と直列に接続されているので、スイッチング素子が導通しているときには第１、第２の抵抗素子に電流が流れる。その結果、電源が供給する電圧と、第１の抵抗素子の電圧降下と、第２の抵抗素子の電圧降下と、定電流源の電圧降下とで定まる電位がゲート端子接続端子に入力される。ここで、スイッチング素子が導通しているときには、プルアップ抵抗遮断用ＭＯＳトランジスタが駆動しない電位がゲート端子接続端子に入力され、スイッチング素子が遮断しているときには、プルアップ抵抗遮断用ＭＯＳトランジスタが駆動する電位がゲート端子接続端子に入力されるように、第１、第２の抵抗素子の値は定められている。したがって、スイッチング素子が導通しているときには、プルアップ抵抗遮断用ＭＯＳトランジスタを非駆動状態となる。

ここで、第１、第２の抵抗素子及びスイッチング素子が接続されているライン上に定電流源が配置されているので、スイッチング素子が導通していたとしても、そのライン上に流れる電流を小さい電流にすることができる。その結果、プルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路で消費される電流も小さくすることができる。

一方、スイッチング素子が遮断しているときには、そのスイッチング素子には微小電流が流れるので、電源が供給する電圧と、スイッチング素子の第１、第２端子間の電圧降下と、第１の抵抗素子の電圧降下と、第２の抵抗素子の電圧降下と、定電流源の電圧降下とで定まる電位がゲート端子接続端子に入力される。この場合には、第１、第２の抵抗素子の値が前述したような値に定められているので、プルアップ抵抗遮断用ＭＯＳトランジスタは駆動状態となる。この場合、スイッチング素子が接続されているライン上に流れる電流は微小であるので、駆動回路で消費される電流を小さくすることができる。

請求項２のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路は、前記スイッチング素子は、ｐチャンネルのＭＯＳトランジスタであることを特徴とする。ｐチャンネルのＭＯＳトランジスタを導通させるときには、ゲート端子の電位がソース端子の電位よりも小さい電位にすればよいので、この請求項２のように、スイッチング素子としてｐチャンネルのＭＯＳトランジスタを用いれば、スイッチング素子を導通させやすくすることができ、ひいては、プルアップ抵抗遮断用ＭＯＳトランジスタを非駆動状態にさせやすくできる。

請求項３のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路は、一端が前記第１、第２の抵抗素子、前記スイッチング素子及び前記定電流源よりも前記電源に近い位置でその電源と接続されており、他端がグランドと接続されており、所定電圧以上で電流が流れることで、前記第１、第２の抵抗素子、前記スイッチング素子及び前記定電流源に基準電流以上の電流が流れるのを防止する高耐圧回路を備えることを特徴とする。これにより、第１、第２の抵抗素子、スイッチング素子及び定電流源に大電流が流れるのを防止できる。その結果、それらの素子等が破損するのを防止できる。

請求項４のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路は、前記プルアップ抵抗遮断用ＭＯＳトランジスタのゲート−ソース間に所定電圧以上の電圧を印加させない保護回路を、前記プルアップ抵抗遮断用ＭＯＳトランジスタのゲート−ソース間に備えていることを特徴とする。これにより、プルアップ抵抗遮断用ＭＯＳトランジスタのゲート−ソース間に所定電圧以上の大きい電圧は入力されないので、プルアップ抵抗遮断用ＭＯＳトランジスタが破損するのを防止できる。

請求項５のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路は、前記定電流源は、定電流回路とカレントミラー回路とを備えていることを特徴とする。これにより、第１、第２の抵抗素子及びスイッチング素子が接続されているラインに流れる電流を定電流回路によって一定にすることができる。また、定電流回路を本発明以外の他の回路と共有して用いることができ、ＩＣチップの微小化を図ることができる。

（第１実施形態）
以下、本発明に係るプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路の実施形態を図面に基づいて説明する。図１は、本実施形態のプルアップ抵抗遮断用ＭＯＳトランジスタ２の駆動回路１００及びこれに接続されたプルアップ抵抗遮断用ＭＯＳトランジスタ２等を示した図である。

同図に示すように、ゲートリーク電流測定対象のＭＯＳトランジスタ１はエンハンスト型かつｐチャンネルであり、そのドレイン端子には電源ＶＢが接続されており、ゲート端子にはプルアップ抵抗Ｒ１１、Ｒ１２と、エンハンスト型のプルアップ抵抗遮断用ＭＯＳトランジスタ２とを介して電源ＶＢに接続されている。このように接続し、且つ、プルアップ抵抗遮断用ＭＯＳトランジスタ２を駆動（すなわちオン）させることで、ＭＯＳトランジスタ１の通常使用時にはそのゲート端子の電位を電源ＶＢに近づけて安定な電位に保っている。なお、電源ＶＢとしては、例えば車載用１２Ｖ電源が用いられる。なお、２つのプルアップ抵抗Ｒ１１、Ｒ１２を、それらの抵抗値を合計した抵抗値を持つ一つの抵抗で代用してもよい。以下の説明においても、２つのプルアップ抵抗Ｒ１１、Ｒ１２をまとめてプルアップ抵抗Ｒ１と称することがある。

ＭＯＳトランジスタ１のゲート端子には、ＭＯＳトランジスタ１をオンオフ制御するための制御信号を入力する制御信号入力端子１３がバッファ１４を介して接続されている。ＭＯＳトランジスタ１はｐチャンネルなので、ＭＯＳトランジスタ１をオンさせるときには、制御信号入力端子１３にローレベルの信号を入力する。これに対し、ＭＯＳトランジスタ１をオフさせるときには、制御信号入力端子１３にハイレベルの信号を入力する。

さらに、ＭＯＳトランジスタ１のゲート端子とプルアップ抵抗Ｒ１２との間にはパッド１６が設けられている。このパッド１６はＭＯＳトランジスタ１のゲート−ソース間に流れるリーク電流Ｉ２を測定するときに用いられる。リーク電流Ｉ２を測定する方法については後述する。

次に、駆動回路１００について詳細に説明する。駆動回路１００は、制御信号入力端子３に入力される信号に基づいて、プルアップ抵抗遮断用ＭＯＳトランジスタ２をオンオフ制御する。

制御信号入力端子３はエンハンスト型のｐチャンネルＭＯＳトランジスタ４のゲート端子に接続される。ＭＯＳトランジスタ４のソース端子は、抵抗素子Ｒ２、Ｒ３を介して電源ＶＢに接続される。また、ＭＯＳトランジスタ４のドレイン端子は接地されている。

さらに、ＭＯＳトランジスタ４のゲート端子と、抵抗素子Ｒ２とＲ３間にある端子との間には、ツェナダイオードＤ１のカソード側端子が接続されている。このツェナダイオードのアノード側端子はｎｐｎのバイポーラトランジスタＴｒ１のエミッタ端子と接続されている。バイポーラトランジスタＴｒ１は、ベース端子とエミッタ端子とが短絡させられており、ツェナダイオードとして機能する。また、そのバイポーラトランジスタＴｒ１のコレクタ端子は制御信号入力端子３とＭＯＳトランジスタ４のゲート端子との間に接続されている。このバイポーラトランジスタＴｒ１と前述のツェナダイオードＤ１とにより保護回路５が構成される。なお、複数のツェナダイオードを直列に接続すると、一つのツェナダイオードとして機能し、その降伏電圧は直列に接続された各ツェナダイオードの降伏電圧を足し合わせた値になる。したがって、保護回路５はツェナダイオードD１の降伏電圧とバイポーラトランジスタＴｒ１の降伏電圧とを足し合わせた降伏電圧のツェナダイオードとして機能する。この保護回路５は、ＭＯＳトランジスタ４のゲート−ソース間に高電圧が印加されるのを防止する回路であり、降伏電圧は約４６Ｖに設定されている。したがって、ＭＯＳトランジスタ４のゲート−ソース間には、約４６Ｖ以上の電圧は印加されないことになる。

また、ＭＯＳトランジスタ４には、そのゲート−ソース間に印加できる許容電圧が約５５Ｖのものが用いられている。したがって、ＭＯＳトランジスタ４は、ツェナダイオードとして機能する保護回路５が降伏したとしても破損しない。図１に示すように、ＭＯＳトランジスタ４及び保護回路５は、他の半導体素子よりも電源ＶＢに近い位置で接続されている。そのため、電源ＶＢが瞬間的に公称電圧よりも著しく高い異常電圧になった場合、保護回路５が降伏して、大きな電流は保護回路５、ＭＯＳトランジスタ４を経由してグランドに流れ込む。したがって、ＭＯＳトランジスタ４及び保護回路５以外の素子には大電流が流れない。すなわち、ＭＯＳトランジスタ４及び保護回路５以外の素子が破損することはない。このことから、ＭＯＳトランジスタ４及び保護回路５は高耐圧回路６として機能する。なお、前述したように、異常電圧が約５５Ｖ以下であるならば、ＭＯＳトランジスタ４は破損しない。

抵抗素子Ｒ２とＲ３間にある端子には、請求項記載のスイッチング素子として機能するエンハンスト型のｐチャンネルＭＯＳトランジスタ８のゲート端子が接続されている。ＭＯＳトランジスタ８のソース端子は電源ＶＢに接続されており、ドレイン端子は第１の抵抗素子の機能を有する抵抗素子Ｒ４の一端と接続されている。また、ＭＯＳトランジスタ８のゲート−ソース間には、ＭＯＳトランジスタ８のゲート−ソース間に高電圧が印加されるのを防ぐ保護回路７が接続されている。この保護回路７も保護回路５と同様にツェナダイオードとツェナダイオードとして機能するバイポーラトランジスタとから構成されている。

抵抗素子Ｒ４の他端には、ゲート端子接続端子１５が接続されている。そのゲート端子接続端子１５には、第２の抵抗素子の機能を有する抵抗素子Ｒ５の一端が接続されている。また、ゲート端子接続端子１５には、ｐチャンネルのプルアップ抵抗遮断用ＭＯＳトランジスタ２のゲート端子が接続されている。抵抗素子Ｒ４とＲ５は、ＭＯＳトランジスタ８がオフしているときにはプルアップ抵抗遮断用ＭＯＳトランジスタ２がオンする電位がゲート端子接続端子１５に入力され、ＭＯＳトランジスタ８がオンしているときにはプルアップ抵抗遮断用ＭＯＳトランジスタ２がオンしない電位がゲート端子接続端子１５に入力されるように抵抗値が設定されている。

抵抗素子Ｒ５の他端にはバイポーラトランジスタＴｒ３のコレクタ端子が接続されている。このバイポーラトランジスタＴｒ３のエミッタ端子は接地されており、ベース端子はバイポーラトランジスタＴｒ３と対になって配置されているバイポーラトランジスタＴｒ２のベース端子と接続されており、エミッタ端子は接地されている。この構成により、バイポーラトランジスタＴｒ２、Ｔｒ３によってカレントミラー回路Ｃが構成される。そして、バイポーラトランジスタＴｒ２のコレクタ端子は、定電流回路１０の一端と接続されている。なお、定電流回路１０の他端は電源ＶＢと接続されている。

前述のように、バイポーラトランジスタＴｒ２、Ｔｒ３はカレントミラー回路Ｃを構成しているので、定電流回路１０からバイポーラトランジスタＴｒ２のコレクタ端子−エミッタ端子へと流れる電流Ｉ１と同じ大きさの電流がバイポーラトランジスタ３のコレクタ端子−エミッタ端子に流れる。なお、上記カレントミラー回路Ｃと定電流回路１０とによって定電流源９が構成される。

さらに、バイポーラトランジスタＴｒ３のコレクタ端子−ベース端子間には、バイポーラトランジスタＴｒ３、Ｔｒ２のベース端子に入力される電位を高電位にしない保護回路１１が接続されている。この保護回路１１も保護回路５、７と同様にツェナダイオードとツェナダイオードとして機能するバイポーラトランジスタから構成されている。さらに、この保護回路１１を介して、バイポーラトランジスタＴｒ３のコレクタ端子-ベース端子間が接続されていることにより、バイポーラトランジスタＴｒ２、Ｔｒ３のベース端子の電位が、バイポーラトランジスタＴｒ３のコレクタ端子の電位と等しくなる。

プルアップ抵抗遮断用ＭＯＳトランジスタ２のゲート−ソース間には、プルアップ抵抗遮断用ＭＯＳトランジスタ２のゲート−ソース間に高電圧が印加されるのを防ぐ保護回路１２が接続されている。この保護回路１２も前述した保護回路５、７、１１と同様にツェナダイオードとツェナダイオードとして機能するバイポーラトランジスタから構成されている。

次に、このように構成された駆動回路１００の作用を説明する。前述したように、駆動回路１００は制御信号入力端子３に入力される信号に基づいて、プルアップ抵抗遮断用ＭＯＳトランジスタ２のオンオフを制御する。

プルアップ抵抗遮断用ＭＯＳトランジスタ２をオンさせる場合には、制御信号入力端子３にハイレベルの信号を入力する。このハイレベルの信号がＭＯＳトランジスタ４のゲート端子に入力されるので、ＭＯＳトランジスタ４はオフする。この状態では、電源ＶＢの電位、すなわちハイレベルの信号がそのままＭＯＳトランジスタ８のゲート端子に入力される。そのため、ＭＯＳトランジスタ８はオフする。ただし、ＭＯＳトランジスタ８がオフしているときにも、ＭＯＳトランジスタ８のソース−ドレイン間には微小電流が流れる。

ＭＯＳトランジスタ８がオフしている状態では、ゲート端子接続端子１５には、電源ＶＢが供給する電圧、ＭＯＳトランジスタ８のソース−ドレイン間電圧、抵抗素子Ｒ４の両端電圧、抵抗素子Ｒ５の両端電圧で定められる電位が入力される。バイポーラトランジスタＴｒ３のエミッタ−コレクタ間電圧はほぼゼロとみなせるからである。

このときのゲート端子接続端子１５の電位、すなわち、プルアップ抵抗遮断用ＭＯＳトランジスタ２のゲート端子に入力される電位は、ＭＯＳトランジスタ８がオンしているときよりも低い電位となる。

前述したように、ＭＯＳトランジスタ８がオフしているときには、ゲート端子接続端子１５にプルアップ抵抗遮断用ＭＯＳトランジスタ２がオンする電位が入力される。そのため、プルアップ抵抗遮断用ＭＯＳトランジスタ２はオンされる。そして、プルアップ抵抗遮断用ＭＯＳトランジスタ２がオンした状態では、ＭＯＳトランジスタ１を通常使用することができる。すなわち、ＭＯＳトランジスタ１のゲート端子をプルアップさせて安定な電位に保ちつつ、制御信号入力端子１３から入力される信号に基づいてＭＯＳトランジスタ１をオンオフ制御できる。

これに対し、プルアップ抵抗遮断用ＭＯＳトランジスタ２をオフさせる場合には、制御信号入力端子３にローレベルの信号を入力する。このローレベルの信号がＭＯＳトランジスタ４のゲート端子に入力されるので、ＭＯＳトランジスタ４はオンする。そのため、抵抗素子Ｒ２、Ｒ３に電流が流れる。そして、電源ＶＢを抵抗素子Ｒ２とＲ３とで分圧した電位がＭＯＳトランジスタ８のゲート端子に入力される。なお、抵抗素子Ｒ２とＲ３の抵抗値は、このときにＭＯＳトランジスタ８のゲート端子に入力される電位によってそのＭＯＳトランジスタ８がオンするような値に設定されている。

ＭＯＳトランジスタ８がオンすると、抵抗素子Ｒ４、Ｒ５が配置されているラインに電流が流れる。このときの電流は、前述したように定電流回路１０で定められた一定の電流Ｉ１である。そのため、定電流Ｉ１が小さくなるように定電流回路１０を構成すれば、駆動回路１００で消費される電流を小さくすることができる。

ＭＯＳトランジスタ８がオンしているときには、電源ＶＢが供給する電圧を抵抗素子Ｒ４とＲ５とで分圧した電位が入力される。ＭＯＳトランジスタ４のソース−ドレイン間電圧とバイポーラトランジスタＴｒ３のコレクタ−エミッタ間電圧はほぼゼロとみなせるからである。ここで、前述のように、抵抗素子Ｒ４とＲ５の抵抗値は、電源ＶＢの電圧をプルアップ抵抗遮断用ＭＯＳトランジスタ２がオフする電位に分圧するように設定されている。したがって、ＭＯＳトランジスタ８がオンさせられることにより、プルアップ抵抗遮断用ＭＯＳトランジスタ２はオフすることになる。

プルアップ抵抗遮断用ＭＯＳトランジスタ２がオフする必要があるのは、ＭＯＳトランジスタ１がオフ時にそのゲート端子に流れるリーク電流Ｉ２を測定するときである。そこで、リーク電流Ｉ２を測定する方法について説明する。

先ず、制御信号入力端子３にローレベルの信号を入力してプルアップ抵抗遮断用ＭＯＳトランジスタ２をオフさせる。プルアップ抵抗Ｒ１に電流が流れてしまうのを防ぐためである。

次に、パッド１６に、電源ＶＢよりも高い電圧を供給する電源１７と、その電源１７に流れる電流を検出する電流計１８とを接続する。こうすることによって、電流計１８が検出する電流がリーク電流Ｉ２となる。なお、電源１７を電源ＶＢよりも高くしているのは、ＭＯＳトランジスタ１をオフさせるとともに、電流の向きをＭＯＳトランジスタ１から電源ＶＢ方向とするためである。また、ＭＯＳトランジスタ１がオンしているときのＭＯＳトランジスタ１のゲート端子に流れるリーク電流も問題となるが、ＭＯＳトランジスタ１がオフしているときのリーク電流Ｉ２の評価で代用している。

図２はモータ２５をＨブリッジ回路で制御するための回路図である。モータ２５の上段にはｐチャンネルのＭＯＳトランジスタ２１、２２のドレイン端子がそれぞれ接続されている。ＭＯＳトランジスタ２１、２２のソース端子はそれぞれ電源ＶＢに接続され、ゲート端子はそれぞれプルアップ抵抗Ｒ６、Ｒ７の一端が接続されている。プルアップ抵抗Ｒ６、Ｒ７の他端は、プルアップ抵抗遮断用ＭＯＳトランジスタ１９、２０のドレイン端子が接続されている。プルアップ抵抗遮断用ＭＯＳトランジスタ１９、２０のソース端子はそれぞれ電源ＶＢに接続され、ゲート端子はそれぞれ駆動回路１００が接続されている。

したがって、ＭＯＳトランジスタ２１、２２のゲート端子に流れるリーク電流を測定するときには、駆動回路１００はプルアップ抵抗遮断用ＭＯＳトランジスタ１９、２０をオフさせる。また、ＭＯＳトランジスタ２１、２２のゲート端子には、それぞれＭＯＳトランジスタ２１、２２をオンオフ制御するＨブリッジＭＯＳトランジスタの駆動回路１０１も接続されている。

一方、モータ２５の下段にはｎチャンネルのＭＯＳトランジスタ２３、２４のドレイン端子が接続されている。ＭＯＳトランジスタ２３、２４のソース端子は接地されており、ゲート端子はそれぞれプルダウン抵抗Ｒ８、Ｒ９の一端が接続されている。プルダウン抵抗Ｒ８、Ｒ９の他端はそれぞれ接地されている。また、ＭＯＳトランジスタ２３、２４のゲート端子はそれぞれ駆動回路１０１にも接続されている。

この駆動回路１０１は、ＭＯＳトランジスタ２１、２２、２３、２４のゲート端子に流れるリーク電流を測定するとき以外のＭＯＳトランジスタ２１、２２、２３、２４の通常使用時に使用される。

なお、プルダウン抵抗Ｒ８、Ｒ９が配置されているラインにプルダウン遮断用ＭＯＳトランジスタが配置されていないのは以下の理由による。ＭＯＳトランジスタ２３、２４のゲート端子に流れるリーク電流を測定するときには、ＭＯＳトランジスタ２３、２４のゲート端子にローレベルの信号を入力して行う。そのため、プルダウン抵抗Ｒ８、Ｒ９の両端の電位差が小さく、プルダウン抵抗Ｒ８、Ｒ９に流れる電流も無視できるくらいに小さいためである。

このＨブリッジ回路を用いてモータ２５を制御する回路は、例えば車のワイパー制御に用いられ、モータ２５の回転方向を逐次反転させる。このときの動作を次に説明する。まず、駆動回路１０１が、ＭＯＳトランジスタ２１のゲート端子にローレベルの信号、ＭＯＳトランジスタ２２のゲート端子にハイレベルの信号、ＭＯＳトランジスタ２３のゲート端子にローレベルの信号、ＭＯＳトランジスタ２４のゲート端子にハイレベルの信号を入力する場合の動作を説明する。この場合、ＭＯＳトランジスタ２１はオンし、ＭＯＳトランジスタ２２はオフし、ＭＯＳトランジスタ２３はオフし、ＭＯＳトランジスタ２４はオンする。それに伴い、モータ２５に流れる電流は端子２６から端子２７の方向に流れる。

次に、駆動回路１０１が、ＭＯＳトランジスタ２１のゲート端子にハイレベルの信号、ＭＯＳトランジスタ２２のゲート端子にローレベルの信号、ＭＯＳトランジスタ２３のゲート端子にハイレベルの信号、ＭＯＳトランジスタ２４のゲート端子にローレベルの信号を入力する場合の動作を説明する。この場合ＭＯＳトランジスタ２１はオフし、ＭＯＳトランジスタ２２はオンし、ＭＯＳトランジスタ２３はオンし、ＭＯＳトランジスタ２４はオフする。それに伴い、モータ２５に流れる電流は端子２７から端子２６の方向に流れる。これによって、モータ２５の回転方向を切り替えることができる。なお、モータ２５を制御する際には、駆動回路１００はプルアップ抵抗遮断用ＭＯＳトランジスタ１９、２０をオンさせておく。

以上、本実施形態の駆動回路１００は、プルアップ抵抗遮断用ＭＯＳトランジスタ２をオンオフ制御するために、ｐチャンネルのＭＯＳトランジスタ８と抵抗素子Ｒ４と抵抗素子Ｒ５とを電源ＶＢとグランドとの間に直列に配置し、さらに、そのライン上に定電流源９を配置している。そのため、定電流源９で定める電流を小さくすれば、駆動回路１００の消費電流を小さくできる。

また、定電流源９は、定電流回路１０で定められる電流をカレントミラー回路Ｃを用いてＭＯＳトランジスタ８、抵抗素子Ｒ４、Ｒ５のラインに流す構成としているので、定電流回路１０を他の回路と共用して用いることができる。したがって、ＩＣチップの微細化を図ることができる。

また、駆動回路１００は高耐圧回路６を備えているので、電源ＶＢが瞬間的に高電圧になったときに高耐圧回路６以外の他の素子に大きな電流が流れるのを防止することができる。その結果、高耐圧回路６以外の他の素子が破損するのを防止することができる。

また、駆動回路１００は、プルアップ抵抗遮断用ＭＯＳトランジスタ２のゲート−ソース間に高電圧が印加されるのを防ぐ保護回路１２を備えている。したがって、プルアップ抵抗遮断用ＭＯＳトランジスタ２が破損するのを防止することができる。

また、駆動回路１００はｐチャンネルのＭＯＳトランジスタ４、８を用いているので、ＭＯＳトランジスタ４、８のゲート端子をローレベルにすればＭＯＳトランジスタ４、８はオンするので、ＭＯＳトランジスタ４、８をオンさせやすい。その結果、プルアップ抵抗遮断用ＭＯＳトランジスタ２をオフさせやすくすることができる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づいて種々なる形態で実施することができる。

例えば、本実施形態では、ｐチャンネルのＭＯＳトランジスタ４、８を用いていたが、ｎチャンネルのＭＯＳトランジスタやバイポーラトランジスタ等、その他のスイッチング素子を用いてもよい。ただし、ＭＯＳトランジスタ８の代わりに用いるスイッチング素子として、オフ時に微小電流が流れることスイッチング素子である必要がある。電流が流れなければ、ゲート端子接続端子１５の電位が決定できないからである。また、ＭＯＳトランジスタ８の代わりに他のスイッチング素子を用いた場合、そのスイッチング素子がオンしているときにプルアップ抵抗遮断用ＭＯＳトランジスタ２がオンし、スイッチング素子がオフしているときにプルアップ抵抗遮断用ＭＯＳトランジスタ２がオフすることがある。この場合も、スイッチング素子がオンしていたとしても定電流源９でスイッチング素子に流れる電流を小さくすることができる。すなわち、駆動回路１００で消費される電流を小さくすることができる。

また、本実施形態では、定電流源９として、カレントミラー回路Ｃを備えたものを用いていたが、その他の回路構成の定電流源を用いてもよい。

また、本実施形態では、抵抗素子Ｒ４よりも電源ＶＢ側にＭＯＳトランジスタ８を配置しているが、抵抗素子Ｒ４、Ｒ５のライン上であればどの位置にＭＯＳトランジスタ８を配置してもよい。ただし、ＭＯＳトランジスタ８が配置される位置によっては、ＭＯＳトランジスタ８がオンしたときにプルアップ抵抗遮断用ＭＯＳトランジスタ２がオンし、ＭＯＳトランジスタ８がオフしたときにプルアップ抵抗遮断用ＭＯＳトランジスタ２がオフすることがある。この場合もＭＯＳトランジスタ８が接続されているライン上に流れる電流を定電流源９で小さくすることができる。すなわち、駆動回路１００で消費される電流を小さくすることができる。

また、定電流源９も、抵抗素子Ｒ４、Ｒ５のライン上であればどの位置に配置してもよい。

次に、本発明とは直接には関係ないが、ＭＯＳトランジスタのゲート端子に流れるリーク電流を１つのパッドで測定する方法について説明する。図３は、その方法を実施するための回路を示す図である。

同図はｐチャンネルのＭＯＳトランジスタ２８のゲート端子に流れるリーク電流を測定する回路である。同図に示すように、ＭＯＳトランジスタ２８のソース端子は電源ＶＢに接続されている。ＭＯＳトランジスタ２８のゲート端子は、プルアップ抵抗Ｒ１１の一端が接続されている。また、ＭＯＳトランジスタ２８のゲート端子は、バッファ３５を介して、ＭＯＳトランジスタ２８をオンオフ制御する制御信号を入力する制御信号入力端子３４にも接続されている。さらに、ＭＯＳトランジスタ２８のゲート端子には、リーク電流測定時に電源３２及び電流計３３を接続するためのパッド３１が設けられている。

プルアップ抵抗Ｒ１１の他端には、デプレッション型のＭＯＳトランジスタ２９のドレイン端子が接続されている。ＭＯＳトランジスタ２９のソース端子は電源ＶＢに接続されており、ゲート端子はＭＯＳトランジスタ２９の駆動回路３６を介して、ＭＯＳトランジスタ２９をオンオフ制御する制御信号を入力する制御信号入力端子３０が接続されている。このＭＯＳトランジスタ２９は、プルアップ抵抗遮断用ＭＯＳトランジスタとして機能する。

ＭＯＳトランジスタ２９はデプレッション型なので、ＭＯＳトランジスタ２９のゲート端子に電位が入力されなくてもオン状態にある。したがって、ＭＯＳトランジスタ２８を通常使用状態にしておきやすくすることができる。一方、ＭＯＳトランジスタ２９のゲート端子に入力する電位を大きくしていくと、ＭＯＳトランジスタ２９はオフする。したがって、ＭＯＳトランジスタ２８のゲート端子に流れるリーク電流の測定時にのみ、ＭＯＳトランジスタ２９のゲート端子に入力する電位を大きくすればよい。なお、ＭＯＳトランジスタ２８のゲート端子に流れるリーク電流を測定する方法は、第１実施形態と同様に、ＭＯＳトランジスタ２９をオフさせて、パッド３１に電源３２と電流計３３を接続する。そして、電流計３３が検出した電流値を読み取ればよい。

本発明の実施形態となるプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路１００を示した図である。図１の駆動回路１００をモータ２５の制御回路に用いた図である。ＭＯＳトランジスタ２８のゲート端子に流れるリーク電流を測定する回路であって、図１の駆動回路１００とは別の構成の回路を示した図である。２つのパッドを用いてＭＯＳトランジスタ５０のゲート端子に流れるリーク電流Ｉ３を測定するための回路を示した図である。従来のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路を示した図である。

符号の説明

Ｃ…カレントミラー回路、ＶＢ…電源、Ｒ１…プルアップ抵抗、Ｒ４…抵抗素子（第１の抵抗素子）、Ｒ５…抵抗素子（第２の抵抗素子）、Ｄ１…ツェナダイオード、Ｔｒ１〜Ｔｒ４…バイポーラトランジスタ、Ｉ１〜Ｉ３…電流、１…ＭＯＳトランジスタ、２…プルアップ抵抗遮断用ＭＯＳトランジスタ、３…制御信号入力端子、６…高耐圧回路、８…ｐチャンネルＭＯＳトランジスタ（スイッチング素子）、９…定電流源、１０…定電流回路、１２…保護回路、１００…プルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路

Claims

ゲートリーク電流測定対象のＭＯＳトランジスタのゲート端子と電源との間に接続されているプルアップ抵抗を電源から遮断するために、当該プルアップ抵抗に直列に接続されたプルアップ抵抗遮断用ＭＯＳを駆動させる駆動回路であって、
前記電源とグランドとの間に設けられ、互いに直列に接続された第１、第２の抵抗素子と、
前記第１の抵抗素子と第２の抵抗素子との間に設けられ、前記プルアップ抵抗遮断用ＭＯＳトランジスタのゲート端子が接続されたゲート端子接続端子と、
入力端子及び第１、第２端子を有し、入力端子に入力される信号に基づいて前記第１、第２端子間が導通又は遮断するとともに、その遮断時にも導通時に比べて十分小さい微小電流が流れるようになっているスイッチング素子であって、前記第１、第２の抵抗素子と直列になるように前記第１、第２端子が接続されているスイッチング素子と、
前記スイッチング素子の入力端子に接続され、前記プルアップ抵抗遮断用ＭＯＳトランジスタのオンオフを制御する制御信号が入力される制御信号入力端子と、
前記第１、第２の抵抗素子及び前記スイッチング素子が接続されているライン上に配置された定電流源とを備え、
前記スイッチング素子が導通しているときには前記ゲート端子接続端子に前記プルアップ抵抗遮断用ＭＯＳトランジスタが駆動しない電位が入力され、前記スイッチング素子が遮断しているときには前記プルアップ抵抗遮断用ＭＯＳトランジスタが駆動する電位が入力されるように前記第１、第２の抵抗素子の値が設定されていることを特徴とするプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路。
前記スイッチング素子は、ｐチャンネルのＭＯＳトランジスタであることを特徴とする請求項１に記載のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路。
一端が前記第１、第２の抵抗素子、前記スイッチング素子及び前記定電流源よりも前記電源に近い位置でその電源と接続されており、他端がグランドと接続されており、所定電圧以上で電流が流れることで、前記第１、第２の抵抗素子、前記スイッチング素子及び前記定電流源に基準電流以上の電流が流れるのを防止する高耐圧回路を備えることを特徴とする請求項１又は２に記載のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路。
前記プルアップ抵抗遮断用ＭＯＳトランジスタのゲート−ソース間に所定電圧以上の電圧を印加させない保護回路を、前記プルアップ抵抗遮断用ＭＯＳトランジスタのゲート−ソース間に備えていることを特徴とする請求項１〜３のいずれかに記載のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路。
前記定電流源は、定電流回路とカレントミラー回路とを備えていることを特徴とする請求項１〜４のいずれかに記載のプルアップ抵抗遮断用ＭＯＳトランジスタの駆動回路。