KR960032613A - 반도체장치와 그 제조방법 및 구리(Cu)제 리드 - Google Patents

반도체장치와 그 제조방법 및 구리(Cu)제 리드 Download PDF

Info

Publication number
KR960032613A
KR960032613A KR1019960002412A KR19960002412A KR960032613A KR 960032613 A KR960032613 A KR 960032613A KR 1019960002412 A KR1019960002412 A KR 1019960002412A KR 19960002412 A KR19960002412 A KR 19960002412A KR 960032613 A KR960032613 A KR 960032613A
Authority
KR
South Korea
Prior art keywords
copper
lead
bump electrode
gold bump
semiconductor device
Prior art date
Application number
KR1019960002412A
Other languages
English (en)
Other versions
KR100237940B1 (ko
Inventor
에이이치 호소미
히로시 다자와
치아키 다쿠보
고지 사바사키
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Publication of KR960032613A publication Critical patent/KR960032613A/ko
Application granted granted Critical
Publication of KR100237940B1 publication Critical patent/KR100237940B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체기판의 금제 범프전극과 구리제 내부리드간의 접합부를 견고하게 형성하는 것을 그 목적으로 한다.
본 발명의 구성은 금제 범프전극(6)에 접합부(10)를 매개로 구리제 내부리드(7)가 접합되어 있다. 내부리드(7)의 표면에는 주석도금층(12b)이 형성되어 있다. 접합부(10)는 미리 금-구리-주석의 3원계합금으로 이루어지고, 이안에 주석농도는 15원자 퍼센트 이하이고, 구리농도는 25원자 퍼센트 이하로 되어 있다. 접합부의 금속조직은 금이 풍부한 단일합금상으로 구성되어 있다.

Description

반도체장치와 그 제조방법 및 구리(Cu)제 리드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체장치의 제1실시예를 나타내는 단면구조도.

Claims (23)

  1. 반도체기판과, 이 반도체기판상에 설치된 금제 범프전극 및, 이 금제 범프전극에 접합부를 매개로 접합된 구리제 리드를 구비하여 구성되고, 상기 구리제 리드는 구리제 리드본체와, 리드본체표면에 형성된 주석도금층을 갖추며, 상기 접합부는 금-구리-주석의 3원계 합금으로 이루어진 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 접합부는 금-구리-주석의 3원계 합금은 주석농도가 15원자 퍼센트 이하이고, 동시에 구리농도가 25원자 퍼센트 이하로 되어 있으며, 이것에 의해 접합부의 금속조직은 금이 풍부한 단일합금상으로 되는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 구리제 리드는 금제 범프전극에 접합부를 매개로 접합되는 내부리드와, 이 내부리드에 연결된 외부리드로 이루어지고, 상기 구리제 리드의 내부리드의 주석도금층의 두께가 0.15~0.35㎛인 것을 특징으로 하는 반도체장치.
  4. 제3항에 있어서, 내부리드의 주석도금층의 최표면에 있어서, 구리농도와 주석농도의 원자 퍼센트의 비율은 5:95~25:75로 되어 있는 것을 특징으로 하는 반도체장치.
  5. 제3항에 있어서, 내부리드의 주석도금층으로부터 구리제 리드본체 내측으로 확산하는 주석의 확산영역은 주석도금층의 최표면으로부터 1.2㎛ 이하인 것을 특징으로 하는 반도체장치.
  6. 제3항에 있어서, 구리제 리드의 외부리드의 주석도금층의 두께가 0.4~0.6㎛인 것을 특징으로 하는 반도체장치.
  7. 제3항에 있어서, 외부리드의 주석도금층의 최표면에 있어서, 구리농도의 원자 퍼센트는 5원자 퍼센트 이하로 되어 있는 것을 특징으로 하는 반도체장치.
  8. 제2항에 있어서, 반도체기판과, 금제 범프전극간에 설치된 베리어메탈층을 더욱 구비하여 구성되고, 이 베리어메탈층 내에 티타늄이 함유되어 있는 것을 특징으로 하는 반도체장치.
  9. 반도체기판과, 이 반도체기판상에 설치된 금제 범프전극 및, 금제 범프전극에 접합부를 매개로 접합된 구리제 리드를 구비하여 구성되고, 상기 구리제 리드는 구리제 리드본체와, 리드본체 표면에 형성된 주석도금층을 갖추고, 상기 접합부는 대략 금-구리의 2원계 합금으로 이루어진 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서, 반도체기판과 금제 범프전극간에 설치된 베리어메탈층을 더욱 구비하여 구성되고, 이 베리어메탈층 내에 티타늄이 함유되어 있는 것을 특징으로 하는 반도체장치.
  11. 구리제 리드본체와, 이 리드본체 표면에 형성된 주석도금층을 구비하고, 내부리드와 외부리드로 이루어지는 구리제 리드에 있어서, 내부리드의 주석층의 두께가 0.15~0.35㎛인 것을 특징으로 하는 구리제 리드.
  12. 제11항에 있어서, 내부리드의 주석도금층의 최표면에 있어서, 구리농도와 주석농도의 원자 퍼센트의 비율은 5:95~25:75로 되어 있는 것을 특징으로 하는 구리제 리드.
  13. 제11항에 있어서, 내부리드의 주석도금층으로부터 구리제 리드본체내측으로 확산하는 주석의 확산영역은 주석도금층의 최표면으로부터 1.2㎛ 이하인 것을 특징으로 하는 구리제 리드.
  14. 제11항에 있어서, 구리제 리드의 외부리드의 주석도금층의 두께가 0.4~0.6㎛인 것을 특징으로 하는 구리제 리드.
  15. 제11항에 있어서, 외부리드의 주석도금층의 최표면에 있어서, 구리농도의 원자 퍼센트는 5원자 퍼센트 이하로 되어 있는 것을 특징으로 하는 구리제 리드.
  16. 금제 범프전극을 갖추는 반도체기판을 준비하는 공정과, 금제 범프전극상에 구리제 리드본체 및, 이 리드본체 표면에 형성된 주석도금층을 갖추는 구리제 리드를 접합하는 공정을 구비하여 구성되고, 상기 금제 범프전극과 구리제 리드간에 주석농도가 15원자 퍼센트 이하이고 동시에 구리농도가 25원자 퍼센트 이하로 되어 있으며, 금속조직이 금이 풍부한 단일합금상으로 이루어지는 접합부를 형성한 것을 특징으로 하는 반도체장치의 제조방법.
  17. 제16항에 있어서, 구리제 리드를 금제 범프전극상에 접합하는 경우, 0.15~0.35㎛의 두께의 주석도금층을 갖추는 구리제 리드를 금제 범프전극상에 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제16항에 있어서, 구리제 리드를 금제 범프전극상에 접합하는 경우, 450~550℃의 가열조건으로 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제16항에 있어서, 구리제 리드를 금제 범프전극상에 접합하는 경우, 50MPa 이상의 하중조건 하에서 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 금제 범프전극을 갖추는 반도체장치를 준비하는 공정과, 금제 범프전극상에 구리제 리드본체와, 이 리드본체 표면에 형성된 주석도금층을 갖추는 구리제 리드를 접합하는 공정 및, 금제 범프전극 및 구리제 리드를 소정온도에서 일정시간 방치하는 공정을 구비하여 구성되고, 금제 범프전극과 구리제 리드간에 대략 금-구리의 2원계 합금으로 이루어지는 접합부를 형성한 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제20항에 있어서, 구리 제리드를 금제 범프전극상에 접합하는 경우, 0.15~0.35㎛의 두께의 주석도금층을 갖추는 구리제 리드를 금제 범프전극상에 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제20항에 있어서, 구리 제리드를 금제 범프전극상에 접합하는 경우, 450~550℃의 가열조건으로 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제20항에 있어서, 구리 제리드를 금제 범프전극상에 접합하는 경우, 50MPa 이상의 하중조건 하에서 접합하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002412A 1995-02-01 1996-02-01 반도체장치와 그 제조방법 및 구리제 리드 KR100237940B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3595995 1995-02-01
JP95-035959 1995-02-01
JP95-346405 1995-12-12
JP34640595A JP3296400B2 (ja) 1995-02-01 1995-12-12 半導体装置、その製造方法およびＣｕ製リード

Publications (2)

Publication Number Publication Date
KR960032613A true KR960032613A (ko) 1996-09-17
KR100237940B1 KR100237940B1 (ko) 2000-01-15

Family

ID=26374978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002412A KR100237940B1 (ko) 1995-02-01 1996-02-01 반도체장치와 그 제조방법 및 구리제 리드

Country Status (6)

Country Link
US (2) US5747881A (ko)
EP (2) EP0725437B1 (ko)
JP (1) JP3296400B2 (ko)
KR (1) KR100237940B1 (ko)
DE (1) DE69637728D1 (ko)
TW (1) TW299490B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3030271B2 (ja) * 1997-05-19 2000-04-10 富士通株式会社 半導体部品の実装方法
DE19730118B4 (de) 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
EP1022775B1 (en) * 1997-07-15 2011-08-31 Hitachi, Ltd. Method of fabrication of semiconductor device and mounting structure thereof
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6359328B1 (en) * 1998-12-31 2002-03-19 Intel Corporation Methods for making interconnects and diffusion barriers in integrated circuits
JP3287328B2 (ja) * 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6249044B1 (en) * 1999-06-17 2001-06-19 National Semiconductor Corp. Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices
DE60109339T2 (de) * 2000-03-24 2006-01-12 Texas Instruments Incorporated, Dallas Verfahren zum Drahtbonden
JP4387548B2 (ja) 2000-03-28 2009-12-16 株式会社東芝 半導体装置及びその製造方法
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
US6462426B1 (en) * 2000-12-14 2002-10-08 National Semiconductor Corporation Barrier pad for wafer level chip scale packages
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
JP2004281491A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8377816B2 (en) * 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8437142B2 (en) * 2011-06-20 2013-05-07 Chipbond Technology Corporation Bump structure and process of manufacturing the same
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US10107662B2 (en) * 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
KR102534735B1 (ko) 2016-09-29 2023-05-19 삼성전자 주식회사 필름형 반도체 패키지 및 그 제조 방법
CN111257995A (zh) * 2020-02-12 2020-06-09 深圳技术大学 一种高折射率差yag单晶异质结构薄膜波导及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634638A (en) * 1981-12-17 1987-01-06 International Business Machines Corporation High melting point copper-gold-tin brazing alloy for chip carriers
JPH06151616A (ja) * 1992-11-14 1994-05-31 Toshiba Corp 半導体集積回路装置及びその製造方法
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード

Also Published As

Publication number Publication date
JPH08274129A (ja) 1996-10-18
US6049130A (en) 2000-04-11
EP1939938A3 (en) 2008-07-09
EP0725437A3 (en) 1998-11-18
JP3296400B2 (ja) 2002-06-24
DE69637728D1 (de) 2008-12-11
EP0725437B1 (en) 2008-10-29
EP1939938A2 (en) 2008-07-02
EP1939938B1 (en) 2014-07-23
EP0725437A2 (en) 1996-08-07
KR100237940B1 (ko) 2000-01-15
TW299490B (ko) 1997-03-01
US5747881A (en) 1998-05-05

Similar Documents

Publication Publication Date Title
KR960032613A (ko) 반도체장치와 그 제조방법 및 구리(Cu)제 리드
JP3735526B2 (ja) 半導体装置及びその製造方法
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
US5985692A (en) Process for flip-chip bonding a semiconductor die having gold bump electrodes
CA2155091A1 (en) Bonding material and bonding method for electric element
WO2006074165A2 (en) HIGH TEMPERATURE, STABLE SiC DEVICE INTERCONNECTS AND PACKAGES HAVING LOW THERMAL RESISTANCE
US7993971B2 (en) Forming a 3-D semiconductor die structure with an intermetallic formation
US20030201532A1 (en) Connection device and method for producing the same
US6312830B1 (en) Method and an apparatus for forming an under bump metallization structure
US7851910B2 (en) Diffusion soldered semiconductor device
US4513905A (en) Integrated circuit metallization technique
WO2000075964A3 (en) Method of fabricating semiconductor device employing copper interconnect structure
US9741639B2 (en) Semiconductor chip, method for producing a semiconductor chip and method for soldering a semiconductor chip to a carrier
US4921158A (en) Brazing material
JPS6427246A (en) Semiconductor unit and manufacture
US4077045A (en) Metallization system for semiconductive devices, devices utilizing such metallization system and method for making devices and metallization system
JPH038371A (ja) 半導体装置
WO2001086715A3 (de) Verfahren zum verlöten einer ersten metallschicht, die eine dicke von weniger als 5 $g(m)m aufweist, mit einer zweiten metallschicht, löteinrichtung und halbleiterchip-montagevorrichtung
KR101167650B1 (ko) 반도체 장치용 리드 프레임
JPS5815252A (ja) バンプ構造
CN112670267A (zh) 一种互连微焊点、芯片及芯片的焊接方法
WO2023088705A3 (de) Halbleiterchip und verfahren zum verbinden eines halbleiterchips mit einem anschlussträger mit vermindertem risiko von kurzschlüssen zwischen elektrischen kontaktstellen
JPS6139560A (ja) リ−ド取付け方法
JPH0158863B2 (ko)
JPS62136838A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee