JP2000236163A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000236163A JP2000236163A JP2000002576A JP2000002576A JP2000236163A JP 2000236163 A JP2000236163 A JP 2000236163A JP 2000002576 A JP2000002576 A JP 2000002576A JP 2000002576 A JP2000002576 A JP 2000002576A JP 2000236163 A JP2000236163 A JP 2000236163A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring pattern
- semiconductor device
- semiconductor element
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】基板端面と半導体素子の距離7をできる限り小
さくし、基板からの装置の取り効率をできるだけ高める
ような半導体装置の構造を提供することを目的としてい
る。 【解決手段】フェースダウン実装されている半導体素子
から外部へ引き出される配線パターンを半導体素子の側
面から多く引き出す構造としたので、半導体素子の電極
ピッチを、外部との接続が容易に得られるように配線パ
ターンのピッチを拡大する部分が半導体素子と基板端部
の間ではなく、半導体素子の側方を用いることができる
ため、半導体素子と基板端部の距離が短くなる。
さくし、基板からの装置の取り効率をできるだけ高める
ような半導体装置の構造を提供することを目的としてい
る。 【解決手段】フェースダウン実装されている半導体素子
から外部へ引き出される配線パターンを半導体素子の側
面から多く引き出す構造としたので、半導体素子の電極
ピッチを、外部との接続が容易に得られるように配線パ
ターンのピッチを拡大する部分が半導体素子と基板端部
の間ではなく、半導体素子の側方を用いることができる
ため、半導体素子と基板端部の距離が短くなる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
に関する。
に関する。
【０００２】
【従来の技術】従来、半導体装置の構造としては、特願
平01−015511号に示され、図２に示されるような構造が
知られていた。図２は従来の半導体装置の構造を基板側
から見た図であり、1は少なくとも表面が絶縁されてい
る基板でその絶縁表面上に2の装置外部との配線パター
ン及び3の装置内部の配線パターンが、5の半導体素子の
電極上に形成されている金属突起4に相対するように形
成されている。8は絶縁樹脂であり、半導体素子5と、基
板1はこの絶縁樹脂によって、配線パターンと、金属突
起の電気的接続を保ったまま、接着している。一般に半
導体素子の電極ピッチは50〜200μmであり、外部装置と
の結線を行う際は、さらにそのピッチを拡大し、図2の2
に示されるような配線パターンを形成することが多かっ
た。6は基板の端面を示し、7は基板端面と半導体素子の
距離を示す。従来の半導体装置の構造を液晶パネルに応
用した例を図3に示す。11は基板ガラスであり、16の対
向ガラスとの間に液晶が封入されている。11の基板ガラ
ス上には、図2で説明したような方式に従って、駆動用
半導体素子15が実装されている。12は駆動用半導体素子
へ入力信号を送出するための入力配線パターンであり、
17のフレキシブルコネクターと異方性導電膜、ハンダ付
け等で接続され、外部回路と接続されていた。また駆動
用半導体素子15からの出力は出力配線パターン13を通し
て液晶封入部へ導かれ、液晶駆動のための信号を液晶に
印加していた。
平01−015511号に示され、図２に示されるような構造が
知られていた。図２は従来の半導体装置の構造を基板側
から見た図であり、1は少なくとも表面が絶縁されてい
る基板でその絶縁表面上に2の装置外部との配線パター
ン及び3の装置内部の配線パターンが、5の半導体素子の
電極上に形成されている金属突起4に相対するように形
成されている。8は絶縁樹脂であり、半導体素子5と、基
板1はこの絶縁樹脂によって、配線パターンと、金属突
起の電気的接続を保ったまま、接着している。一般に半
導体素子の電極ピッチは50〜200μmであり、外部装置と
の結線を行う際は、さらにそのピッチを拡大し、図2の2
に示されるような配線パターンを形成することが多かっ
た。6は基板の端面を示し、7は基板端面と半導体素子の
距離を示す。従来の半導体装置の構造を液晶パネルに応
用した例を図3に示す。11は基板ガラスであり、16の対
向ガラスとの間に液晶が封入されている。11の基板ガラ
ス上には、図2で説明したような方式に従って、駆動用
半導体素子15が実装されている。12は駆動用半導体素子
へ入力信号を送出するための入力配線パターンであり、
17のフレキシブルコネクターと異方性導電膜、ハンダ付
け等で接続され、外部回路と接続されていた。また駆動
用半導体素子15からの出力は出力配線パターン13を通し
て液晶封入部へ導かれ、液晶駆動のための信号を液晶に
印加していた。
【０００３】
【発明が解決しようとする課題】しかし、従来の半導体
装置の構造では、図3で示されるように、半導体素子の
出力配線パターンすなわち装置内部の配線パターンと半
導体素子をはさんで基板端面側に入力配線パターンすな
わち装置外部との配線パターンを有するような構造にな
っているために、基板端面と半導体素子の距離7が必然
的に長くなってしまうという問題点を有していた。一般
に基板は、例えば液晶表示装置であれば液晶表示部、イ
メージセンサーであれば、フォトダイオード及び駆動回
路等、その装置にとって必要不可決な部分をできる限り
大きくし、実装部等はできる限り小さくし、基板からの
装置の取り効率を上げようとするため、できるだけ基板
端面と半導体素子の距離7のようなスペースは削除する
設計が行われる。そのため、従来の半導体装置の構造で
は基板からの装置の取り効率が悪いという問題点を有し
ていたのである。
装置の構造では、図3で示されるように、半導体素子の
出力配線パターンすなわち装置内部の配線パターンと半
導体素子をはさんで基板端面側に入力配線パターンすな
わち装置外部との配線パターンを有するような構造にな
っているために、基板端面と半導体素子の距離7が必然
的に長くなってしまうという問題点を有していた。一般
に基板は、例えば液晶表示装置であれば液晶表示部、イ
メージセンサーであれば、フォトダイオード及び駆動回
路等、その装置にとって必要不可決な部分をできる限り
大きくし、実装部等はできる限り小さくし、基板からの
装置の取り効率を上げようとするため、できるだけ基板
端面と半導体素子の距離7のようなスペースは削除する
設計が行われる。そのため、従来の半導体装置の構造で
は基板からの装置の取り効率が悪いという問題点を有し
ていたのである。
【０００４】そこで、本発明では前述のような問題点を
解決するために、基板端面と半導体素子の距離7をでき
る限り小さくし、基板からの装置の取り効率をできるだ
け高めるような半導体装置の構造を提供することを目的
としている。
解決するために、基板端面と半導体素子の距離7をでき
る限り小さくし、基板からの装置の取り効率をできるだ
け高めるような半導体装置の構造を提供することを目的
としている。
【０００５】
【課題を解決するための手段】前記問題点を解決するた
め、本発明の半導体装置の構造では、半導体素子と、前
記半導体素子の能動素子形成面上に形成された電極と、
前記電極上に配置された導電性物質が、基板と前記基板
上に前記電極に相対して形成されている配線パターンは
半導体装置の構造において、前記半導体装置外部に接続
されている配線パターンは、前記半導体素子と前記基板
の端面とを最短で結ぶ領域以外に多く存在させたことを
特徴とする。
め、本発明の半導体装置の構造では、半導体素子と、前
記半導体素子の能動素子形成面上に形成された電極と、
前記電極上に配置された導電性物質が、基板と前記基板
上に前記電極に相対して形成されている配線パターンは
半導体装置の構造において、前記半導体装置外部に接続
されている配線パターンは、前記半導体素子と前記基板
の端面とを最短で結ぶ領域以外に多く存在させたことを
特徴とする。
【０００６】
【作用】本発明では、フェースダウン実装されている半
導体素子から外部へ引き出される配線パターンを半導体
素子の側面から多く引き出す構造としたので、半導体素
子の電極ピッチを、外部との接続が容易に得られるよう
に配線パターンのピッチを拡大する部分が半導体素子と
基板端ぶの間ではなく、半導体素子の側方を用いること
ができるため、半導体素子と基板端部の距離が短くなる
という作用を有する。
導体素子から外部へ引き出される配線パターンを半導体
素子の側面から多く引き出す構造としたので、半導体素
子の電極ピッチを、外部との接続が容易に得られるよう
に配線パターンのピッチを拡大する部分が半導体素子と
基板端ぶの間ではなく、半導体素子の側方を用いること
ができるため、半導体素子と基板端部の距離が短くなる
という作用を有する。
【０００７】
【実施例】以下に、本発明を実施例に基づき、詳細に説
明する。図1は、本発明による半導体装置の構造を基板
側から見た図である。1は基板であり、少なくとも表面
が絶縁された、金属、ガラス、セラミックス等が用いら
れることが多い。図1では、ガラス等の透明基板を用い
た例で説明する。基板上には、半導体素子5を基板外部
と接続するための装置外部との配線パターン2と、基板
上に形成された回路との接続を行うための装置内部の配
線パターン3とが形成されている。これらの配線パター
ンは、通常、Ｃｒ，Ｎｉ，Ｔａ等の金属やITO等の金属
酸化物をフォトパターニングして形成するか、導電イン
クを印刷して形成することが多い。装置内部の配線パタ
ーン3のピッチは、基板1上に形成される回路のピッチ
が、半導体素子5上に形成されている金属突起4のピッチ
と同程度か、それ以下であるため、パターン設計上素直
に引きまわせば良いため問題無いが、装置外部との接続
は、通常、金属突起4のピッチより広くなければ、接続
しにくく、かつ半導体素子に供給する電源等は低インピ
ーダンスを求められることが多いため、装置外部との配
線パターン2はできる限り幅広く設計することが多い。
装置外部との配線パターン4は半導体素子5の側面方向へ
引き出されており、こうすることで、配線パターンのピ
ッチの拡大および低インピーダンス化すなわちパターン
の幅広化を行っているのである。当然、半導体素子5の
外部接続用金属突起も装置外部との配線パターン2に相
対する位観に形成されている。通常、半導体素子の側向
は何も形成されないムダなスペースであることが多いの
で、ここに装置外部との接続場所を形成することにな
る。こうすることによって、6の基板端面と、半導体素
子5との距離7は、半導体素子5の基板端面6側に装置外部
との接続場所を設ける方式に比較して、基板端面と半導
体素子の距離7を充分に短くすることができるのであ
る。図1では、4本の装置外部との配線パターンを示した
が、その数はもちろん半導体素子、半導体装置によって
も異なるし、パターンの引き出しも、図のように半導体
素子の側面方向を中心に行えばよく、四角、及び一部は
半導体素子と基板端面とを結ぶ領域に存在してもかまわ
ない。要は、いかに、半導体素子側面のムダなスペース
を装置外部との接続パターンの引きまわしに用いれるか
を考えた設計を行えば良いのである。半導体素子5は、8
の絶縁樹脂によって基板1と接着しているのであるが、
さらにこの様子をわかりやすくするために、図1のA−
A′断面図を図4に示す。図4中で、5は半導体素子を示
し、その電極9上に、例えばＣｒ−Ｃｕ，Ｔｉ−Ｐｄ等
の金属を被着した後、金属突起4を形成する。金属突起4
は、Ａｕ，Ｃｕ，ハンダ等の金属であり、電気メッキ，
スパッタ等で形成されることが多い。電極9は、半導体
素子に供給する電源、入力信号、あるいは出力信号を半
導体素子外部へ取り出す接続部である。4の金属突起
が、基板1上の装置外部との配線パターン2及び装置内部
の配線パターン3に、絶縁樹脂8の接着力で押しつけられ
ている。ここでは、接着剤による半導体素子のフリップ
チップ実装についての例で説明したが、従来から行われ
ているハンダバンプによる共晶接続法や、金属突起の代
替物質を印刷等で形成する方法でもかまわない。
明する。図1は、本発明による半導体装置の構造を基板
側から見た図である。1は基板であり、少なくとも表面
が絶縁された、金属、ガラス、セラミックス等が用いら
れることが多い。図1では、ガラス等の透明基板を用い
た例で説明する。基板上には、半導体素子5を基板外部
と接続するための装置外部との配線パターン2と、基板
上に形成された回路との接続を行うための装置内部の配
線パターン3とが形成されている。これらの配線パター
ンは、通常、Ｃｒ，Ｎｉ，Ｔａ等の金属やITO等の金属
酸化物をフォトパターニングして形成するか、導電イン
クを印刷して形成することが多い。装置内部の配線パタ
ーン3のピッチは、基板1上に形成される回路のピッチ
が、半導体素子5上に形成されている金属突起4のピッチ
と同程度か、それ以下であるため、パターン設計上素直
に引きまわせば良いため問題無いが、装置外部との接続
は、通常、金属突起4のピッチより広くなければ、接続
しにくく、かつ半導体素子に供給する電源等は低インピ
ーダンスを求められることが多いため、装置外部との配
線パターン2はできる限り幅広く設計することが多い。
装置外部との配線パターン4は半導体素子5の側面方向へ
引き出されており、こうすることで、配線パターンのピ
ッチの拡大および低インピーダンス化すなわちパターン
の幅広化を行っているのである。当然、半導体素子5の
外部接続用金属突起も装置外部との配線パターン2に相
対する位観に形成されている。通常、半導体素子の側向
は何も形成されないムダなスペースであることが多いの
で、ここに装置外部との接続場所を形成することにな
る。こうすることによって、6の基板端面と、半導体素
子5との距離7は、半導体素子5の基板端面6側に装置外部
との接続場所を設ける方式に比較して、基板端面と半導
体素子の距離7を充分に短くすることができるのであ
る。図1では、4本の装置外部との配線パターンを示した
が、その数はもちろん半導体素子、半導体装置によって
も異なるし、パターンの引き出しも、図のように半導体
素子の側面方向を中心に行えばよく、四角、及び一部は
半導体素子と基板端面とを結ぶ領域に存在してもかまわ
ない。要は、いかに、半導体素子側面のムダなスペース
を装置外部との接続パターンの引きまわしに用いれるか
を考えた設計を行えば良いのである。半導体素子5は、8
の絶縁樹脂によって基板1と接着しているのであるが、
さらにこの様子をわかりやすくするために、図1のA−
A′断面図を図4に示す。図4中で、5は半導体素子を示
し、その電極9上に、例えばＣｒ−Ｃｕ，Ｔｉ−Ｐｄ等
の金属を被着した後、金属突起4を形成する。金属突起4
は、Ａｕ，Ｃｕ，ハンダ等の金属であり、電気メッキ，
スパッタ等で形成されることが多い。電極9は、半導体
素子に供給する電源、入力信号、あるいは出力信号を半
導体素子外部へ取り出す接続部である。4の金属突起
が、基板1上の装置外部との配線パターン2及び装置内部
の配線パターン3に、絶縁樹脂8の接着力で押しつけられ
ている。ここでは、接着剤による半導体素子のフリップ
チップ実装についての例で説明したが、従来から行われ
ているハンダバンプによる共晶接続法や、金属突起の代
替物質を印刷等で形成する方法でもかまわない。
【０００８】さらに、本発明の半導体装置の構造を液晶
パネルに応用した例を図5に示す。11は基板ガラスであ
り、前述の基板に相等し、16の対向ガラスとの間に液晶
が封入されている。11の基板ガラス上には図1で説明し
たような方式に従ってパネルの駆動用半導体素子15が実
装されている。12は駆動用半導体素子へ入力信号を送出
するための入力配線パターンであり、13は駆動用半導体
素子からの出力をパネルに出力するための出力配線バタ
ーンであり、それぞれ、装置外部との配線パターン2及
び装置内部の配線パターン3に相等する。入力配線パタ
ーンは図示されるように、駆動用半導体素子間の空スペ
ースで接続ピッチを拡大し、17のフレキシブルコネクタ
ーと異方性導電膜で実装，接続される。これは、何もフ
レキシブルコネクターを用いなくとも、ハンダ付け，ワ
イヤーボンディング等既知の実装手段を用いても良い。
パネルに応用した例を図5に示す。11は基板ガラスであ
り、前述の基板に相等し、16の対向ガラスとの間に液晶
が封入されている。11の基板ガラス上には図1で説明し
たような方式に従ってパネルの駆動用半導体素子15が実
装されている。12は駆動用半導体素子へ入力信号を送出
するための入力配線パターンであり、13は駆動用半導体
素子からの出力をパネルに出力するための出力配線バタ
ーンであり、それぞれ、装置外部との配線パターン2及
び装置内部の配線パターン3に相等する。入力配線パタ
ーンは図示されるように、駆動用半導体素子間の空スペ
ースで接続ピッチを拡大し、17のフレキシブルコネクタ
ーと異方性導電膜で実装，接続される。これは、何もフ
レキシブルコネクターを用いなくとも、ハンダ付け，ワ
イヤーボンディング等既知の実装手段を用いても良い。
【０００９】
【発明の効果】以上説明したように、本発明の半導体装
置の構造では、半導体素子がフェースダウン実装されて
いる基板上で半導体素子の基板端面側の側面側から多く
の装置外部との配線パターンを引き出し、そこで、装置
外部との接続をとるようにしたので以下の効果を有す
る。
置の構造では、半導体素子がフェースダウン実装されて
いる基板上で半導体素子の基板端面側の側面側から多く
の装置外部との配線パターンを引き出し、そこで、装置
外部との接続をとるようにしたので以下の効果を有す
る。
【００１０】(1) 半導体素子と基板端面との距離を小
さくすることができるため、基板寸法を小さくでき、基
板の原板からの取り効率が向上するので、基板のコスト
を低下させることができる。これは、基板の面積当りの
コストの高いようなアクティブマトリクス液晶パネル基
板、イメージセンサー用基板等において著しい効果とな
る。
さくすることができるため、基板寸法を小さくでき、基
板の原板からの取り効率が向上するので、基板のコスト
を低下させることができる。これは、基板の面積当りの
コストの高いようなアクティブマトリクス液晶パネル基
板、イメージセンサー用基板等において著しい効果とな
る。
【００１１】(2) 半導体素子側面の基板上のスペース
は一般的に広いため、配線パターンが太く形成でき、イ
ンピ−ダンスを低下させることができる。
は一般的に広いため、配線パターンが太く形成でき、イ
ンピ−ダンスを低下させることができる。
【００１２】(3) 基板寸法が小さくなるため、基板性
能に関係のない部分が小さくでき、基板を用いた製品の
商品価値を高めることができる。液晶パネル等では、額
渕と呼ばれる部位に相等し、ここが小さい程、商品価値
は高まる。
能に関係のない部分が小さくでき、基板を用いた製品の
商品価値を高めることができる。液晶パネル等では、額
渕と呼ばれる部位に相等し、ここが小さい程、商品価値
は高まる。
【００１３】(4) 基板寸法が小さくなるため、製品の
重量を減らすことができる。小型製品程、その効果は大
きい。
重量を減らすことができる。小型製品程、その効果は大
きい。
【図１】本発明による半導体装置の構造を、基板裏面よ
り見た平面図である。
り見た平面図である。
【図２】従来の半導体装置の構造を基板裏面より見た平
面図である。
面図である。
【図３】従来の半導体装置の構造を示す斜視図である。
【図４】本発明による半導体装置の構造を示す断面図で
ある。
ある。
【図５】本発明による半導体装置の構造を示す斜視図で
ある。
ある。
1………基 板 2………装置外部との配線パターン 3………装置内部の配線パターン 4………金属突起 5………半導体素子 6………基板端面 7………基板端面と半導体素子の距離 8………絶縁樹脂 9………電 極 11………基板ガラス 12………入力配線パターン 13………出力配線パターン 15………駆動用半導体素子 16………対向ガラス 17………フレキシブルコネクター
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月３１日（２０００．１．３
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
第１及び第２の半導体素子と、前記第１の半導体素子の
電極と電気的に接続されてなる配線パターンが形成され
てなる基板と、を有する半導体装置であって、前記配線
パターンは、当該配線パターンの線幅が広がることによ
りなるピッチ変換部を有し、前記ピッチ変換部が前記第
１の半導体素子と前記第２の半導体素子との間に位置し
てなることを特徴とする。また、本発明の他の半導体装
置としては、第１及び第２の半導体素子と、前記第１の
半導体素子の電極と電気的に接続されてなる配線パター
ンが形成されてなる基板と、を有する半導体装置であっ
て、前記配線パターンは、当該配線パターンの線幅が一
定で且つ隣り合う配線パターン間の距離が広がることに
よりなるピッチ変換部を有し、前記ピッチ変換部が前記
第１の半導体素子と前記第２の半導体素子との間に位置
してなることを特徴とする。さらに、上記何れかの構成
において、前記ピッチ変換された配線パターンは、前記
基板の端部まで最短の長さで設けられてなることを特徴
とする。また、前記配線パターンは、入力用の配線パタ
ーンと出力用の配線パターンとを有し、前記ピッチ変換
部は前記入力用の配線パターンに設けられてなることを
特徴とする。また、前記出力用の配線パターンのピッチ
は、前記入力用の配線パターンのピッチよりも狭いこと
を特徴とする。一方、更に他の半導体装置としては、第
１及び第２の半導体素子と、前記第１の半導体素子の電
極と電気的に接続してなる第１の配線パターンと、前記
第２の半導体素子の電極と電気的に接続してなる第２の
配線パターンと、が形成されてなる基板と、を有する半
導体装置であって、前記第１の半導体素子及び前記第２
の半導体素子は、前記基板の端辺に沿う方向にて所定距
離離間された状態で前記基板に搭載され、前記第１の配
線パターン及び前記第２の配線パターンは、当該各配線
パターンのおのおのが入力用と出力用の配線パターンを
有し、前記第１の半導体素子の接続された前記入力用の
配線パターンの一部と、前記第２の半導体素子の接続さ
れた前記出力用の配線パターンの一部との両者が、前記
基板の端辺の一部を含む一定の領域に配置され、且つ前
記入力用の配線パターンと前記出力用の配線パターンと
が異なる方向を向いてなることを特徴とする。
第１及び第２の半導体素子と、前記第１の半導体素子の
電極と電気的に接続されてなる配線パターンが形成され
てなる基板と、を有する半導体装置であって、前記配線
パターンは、当該配線パターンの線幅が広がることによ
りなるピッチ変換部を有し、前記ピッチ変換部が前記第
１の半導体素子と前記第２の半導体素子との間に位置し
てなることを特徴とする。また、本発明の他の半導体装
置としては、第１及び第２の半導体素子と、前記第１の
半導体素子の電極と電気的に接続されてなる配線パター
ンが形成されてなる基板と、を有する半導体装置であっ
て、前記配線パターンは、当該配線パターンの線幅が一
定で且つ隣り合う配線パターン間の距離が広がることに
よりなるピッチ変換部を有し、前記ピッチ変換部が前記
第１の半導体素子と前記第２の半導体素子との間に位置
してなることを特徴とする。さらに、上記何れかの構成
において、前記ピッチ変換された配線パターンは、前記
基板の端部まで最短の長さで設けられてなることを特徴
とする。また、前記配線パターンは、入力用の配線パタ
ーンと出力用の配線パターンとを有し、前記ピッチ変換
部は前記入力用の配線パターンに設けられてなることを
特徴とする。また、前記出力用の配線パターンのピッチ
は、前記入力用の配線パターンのピッチよりも狭いこと
を特徴とする。一方、更に他の半導体装置としては、第
１及び第２の半導体素子と、前記第１の半導体素子の電
極と電気的に接続してなる第１の配線パターンと、前記
第２の半導体素子の電極と電気的に接続してなる第２の
配線パターンと、が形成されてなる基板と、を有する半
導体装置であって、前記第１の半導体素子及び前記第２
の半導体素子は、前記基板の端辺に沿う方向にて所定距
離離間された状態で前記基板に搭載され、前記第１の配
線パターン及び前記第２の配線パターンは、当該各配線
パターンのおのおのが入力用と出力用の配線パターンを
有し、前記第１の半導体素子の接続された前記入力用の
配線パターンの一部と、前記第２の半導体素子の接続さ
れた前記出力用の配線パターンの一部との両者が、前記
基板の端辺の一部を含む一定の領域に配置され、且つ前
記入力用の配線パターンと前記出力用の配線パターンと
が異なる方向を向いてなることを特徴とする。
Claims (1)
- 【請求項１】半導体素子と、前記半導体素子の能動素子
形成面上に形成された電極と、前記電極上に配置された
導電性物質が、基板と前記基板上に前記電極に相対して
形成されている配線パターンとの電気的接続に用いら
れ、前記配線パターンは半導体装置内部と半導体装置外
部に接続されている半導体装置の構造において、前記半
導体装置外部に接続されている配線パターンは、前記半
導体素子と、前記基板の端面とを最短で結ぶ領域以外に
多くを存在させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002576A JP3241030B2 (ja) | 2000-01-11 | 2000-01-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002576A JP3241030B2 (ja) | 2000-01-11 | 2000-01-11 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25310698A Division JP3058151B2 (ja) | 1998-09-07 | 1998-09-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000236163A true JP2000236163A (ja) | 2000-08-29 |
| JP3241030B2 JP3241030B2 (ja) | 2001-12-25 |
Family
ID=18531671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002576A Expired - Lifetime JP3241030B2 (ja) | 2000-01-11 | 2000-01-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3241030B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101426969B (zh) * | 2006-04-28 | 2011-08-10 | 东丽株式会社 | 碳纤维织物的制备方法 |
-
2000
- 2000-01-11 JP JP2000002576A patent/JP3241030B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3241030B2 (ja) | 2001-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0911678B1 (en) | Display device with terminals connected to a folded film substrate | |
| JP2864612B2 (ja) | 半導体装置 | |
| JPH04216589A (ja) | 電子回路の接続構造 | |
| JP3377757B2 (ja) | 液晶パネル駆動用集積回路パッケージおよび液晶パネルモジュール | |
| JP3241030B2 (ja) | 半導体装置 | |
| JP3058151B2 (ja) | 半導体装置 | |
| JP2000131673A (ja) | 表示装置 | |
| JP4874612B2 (ja) | 液晶表示モジュール | |
| JP3199579B2 (ja) | 液晶表示装置 | |
| JP3769979B2 (ja) | 表示パネル及びそれを備えた表示装置 | |
| JP2920843B2 (ja) | 液晶表示装置 | |
| JPH05142556A (ja) | 液晶表示装置等における駆動回路実装構造 | |
| JP3199580B2 (ja) | 液晶表示装置 | |
| JPH0675240A (ja) | 液晶表示装置 | |
| KR100696618B1 (ko) | 액정 디스플레이 모듈 구조 | |
| JP2005159235A (ja) | 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器 | |
| JP3693782B2 (ja) | 液晶表示装置 | |
| JP3140163B2 (ja) | 液晶表示装置 | |
| JP2955322B2 (ja) | 液晶表示装置 | |
| JP2000349122A (ja) | 液晶表示装置 | |
| JP2007141969A (ja) | テープ配線基板およびその製造方法ならびに半導体装置 | |
| JP2816281B2 (ja) | 液晶表示装置 | |
| JP3751775B2 (ja) | 液晶駆動用テープキャリアパッケージ | |
| JPH11145373A (ja) | テープキャリアパッケージおよびテープキャリアパッケージ使用の液晶表示装置 | |
| JPH055900A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |