JP5784998B2 - 素子実装用基板 - Google Patents

素子実装用基板 Download PDF

Info

Publication number
JP5784998B2
JP5784998B2 JP2011134692A JP2011134692A JP5784998B2 JP 5784998 B2 JP5784998 B2 JP 5784998B2 JP 2011134692 A JP2011134692 A JP 2011134692A JP 2011134692 A JP2011134692 A JP 2011134692A JP 5784998 B2 JP5784998 B2 JP 5784998B2
Authority
JP
Japan
Prior art keywords
metal layer
substrate
mounting
wiring pattern
base metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011134692A
Other languages
English (en)
Other versions
JP2013004756A (ja
Inventor
古屋　正仁
正仁 古屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2011134692A priority Critical patent/JP5784998B2/ja
Publication of JP2013004756A publication Critical patent/JP2013004756A/ja
Application granted granted Critical
Publication of JP5784998B2 publication Critical patent/JP5784998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、ＬＥＤ等の素子を実装する基板に関するものであり、特に、バンプの接続性又はワイヤーのボンディング性を良好な状態で保ちながら、放熱性を向上した素子実装用基板に関する。
従来、この種の実装用基板としては、図４に示すように、チップ部品５を良好に実装するため、基板１の表面に銅メッキ層２、ニッケルメッキ層３、金メッキ層４が積層されて設けられていた。銅メッキ層２は、基板１の表面に設けられる線路として形成されており、ニッケルメッキ層３と金メッキ層４は、銅メッキ層２上のトランジスタチップ等のチップ部品５を実装する領域全体に形成されていた（例えば、特許文献１、図２参照）。上記従来の実装用基板では、実装領域以外をレジスト膜６で覆うことで、実装領域全体にニッケルメッキ層３と金メッキ層４を形成していた。
上記従来の実装用基板におけるチップ部品５は、ニッケルメッキ層３と金メッキ層４が設けられた実装領域内に実装されていた。このため、チップ部品５が発する熱は、金メッキ層４からニッケルメッキ層３に伝わることになるが、ニッケルの熱伝導率が金や銅に比べて非常に低いため、金メッキ層４からニッケルメッキ層３には熱が殆んど伝わらない。しかも、この従来技術では、金メッキ層４を設ける部分が限られて面積が小さくなり、熱の移動をより困難にしていた。このように従来の実装用基板では、放熱性が悪いという問題があった。
近年、上記のように実装される素子には、大電流を流すことが多く、例えば、ＬＥＤ素子の場合、照明用として使用するときにより明るく発光させるため、以前よりも大きい電流を流している。このように素子に大電流を流すと、素子の発熱量が増し、効率良く放熱しないと素子の能力低下や損傷を招くことになる。従って、良好な実装を行うと同時に、実装部周辺の放熱性を向上させることが必要であった。
特開平９−２１３７３０号公報
本発明が解決しようとする課題は、上記従来技術の問題点を解決し、実装による接続性を良好な状態に保ちながら、放熱性を改善した素子実装用基板を提供することにある。
本発明の素子実装用基板は、基板と、該基板の素子実装面上に形成された配線パターンとを有し、前記配線パターンが、前記基板の素子実装面上に形成された高い熱伝導率を有する銅からなる下地金属層と、前記配線パターンにおける素子に接続するバンプの実装ポイントにのみ配置され、前記下地金属層の上に形成された硬度が高く熱伝導率が低いニッケルからなる硬質金属層と、前記下地金属層に沿って前記下地金属層及び前記硬質金属層を覆うように形成された高い熱伝導率を有する金又は銀からなる表面金属層と、から構成され、前記配線パターンにおける前記実装ポイントを除くほぼ全域が前記下地金属層と前記表面金属層で構成されているものである。実装ポイントにのみ硬質金属層を設けることで、実装ポイントにおける半田バリアあるいは実装時の超音波の伝わりを良好にしている。また、基板上に実装される素子はＬＥＤである。
また、本発明の素子実装用基板は、基板と、該基板の素子実装面上に形成された配線パターンとを有し、前記配線パターンが、前記基板の素子実装面上に形成された高い熱伝導率を有する銅からなる下地金属層と、前記配線パターンにおける素子に接続するワイヤーの実装ポイントにのみ配置され、前記下地金属層の上に形成された硬度が高く熱伝導率が低いニッケルからなる硬質金属層と、前記下地金属層に沿って前記下地金属層及び前記硬質金属層を覆うように形成された高い熱伝導率を有する金又は銀からなる表面金属層と、から構成され、前記配線パターンにおける前記素子をダイボンディングする部分が前記下地金属層と前記表面金属層だけが積層された構造となるものでもある。また、基板上に実装される素子はＬＥＤである。

本発明の素子実装用基板では、基板上の配線パターンにおけるバンプ又はワイヤーの実装ポイントにのみ硬度が高いニッケルからなる硬質金属層を設けている。これにより、配線パターンは実装ポイントを除くほぼ全域が熱伝導率の高い銅や金等からなる下地金属層と表面金属層で構成され、この配線パターン上に実装された素子が発する熱を表面金属層から下地金属層へ広く直接伝えて放熱することができる。
また、素子に接続するバンプ又はワイヤーの実装ポイントには、硬度が高い硬質金属層を設けているので、柔らかい金あるいは銅等からなる表面金属層と下地金属層に比べて超音波の伝わりが良い。これにより、超音波を用いたボンディングによる実装がし易く、実装による接続性を良好に保つことができる。
また、素子のバンプとして金バンプだけでなく半田バンプを用いた場合であっても、硬質金属層が半田バリアとなって、表面金属層や下地金属層としての金や銅が半田に大量に溶け込む金食われや銅食われの発生を防ぐことができる。
本発明の一実施例に係る素子実装用基板を示す断面図である。 図１に示す素子実装用基板をワイヤーボンディングに対応するように変更した変形例を示す断面図である。 図２に示す素子実装用基板のワイヤーの実装ポイントを示す拡大断面図である。 従来の素子実装用基板の構造を示す断面図である。
図１は本発明の一実施例に係る素子実装用基板の断面図である。この実施例に係る素子実装用基板１０は、基板１１と、その基板１１上に設けられた配線パターン１２とを有している。基板１１は、アルミニウム、アルミナ等を主成分とするセラミック、有機材料等からなる。
配線パターン１２は、基板１１上に実装される素子１６をマザーボード（図示せず）等に設けられた回路や電源に接続するものであり、素子１６を実装する素子実装面１１a上に設けられている。この配線パターン１２は、下地金属層１３と、硬質金属層１４と、表面金属層１５とから構成されている。
下地金属層１３は、例えば銅からなり、基板１１の素子実装面１１a上に形成されている。硬質金属層１４は、例えばニッケルからなり、下地金属層１３の上で且つ素子１６を固着接続するバンプ１７が表面金属層１５に接触接合される実装ポイントＰに形成されている。表面金属層１５は、例えば金又は銀からなり、下地金属層１３に沿って下地金属層１３及び硬質金属層１４を覆うように形成されている。
実装ポイントＰは、バンプ１７が配線パターン１２に接触接合される地点であり、実装する際に球状、凸状等をなすバンプ１７のほぼ直径に相当する。従って、配線パターン１２における硬質金属層１４は、バンプ１７の直径と同じかあるいは直径よりやや大きい円形あるいは矩形をなすように形成される。バンプ１７は、金、半田等からなり、１０〜１００μｍの高さ（直径）を有するため、硬質金属層１４はこのバンプ１７に対応する大きさに形成される。
上記素子実装用基板１０にＬＥＤ等の素子１６を実装すると、バンプ１７が接合される実装ポイントＰには、表面金属層１５の下に硬質金属層１４が配置されている。これにより、実装ポイントＰに超音波を印加すると、ニッケルからなる硬質金属層１４によって超音波が確実に実装ポイントＰに受け止められ、バンプ１７が接合される。
また、バンプ１７として半田バンプを用いた場合、実装時に金又は銀からなる表面金属層１５の一部がバンプ１７に取り込まれても、硬質金属層１４が半田バリアとなって周辺の表面金属層１５や銅からなる下地金属層１３が取り込まれる金食われあるいは銅食われを防ぐことができる。
上記のように基板１１の配線パターン１２上に素子１６が実装されると、その素子１６が発する熱は、配線パターン１２の表面金属層１５からその表面金属層１５に広く直接接触している下地金属層１３へと直ぐに伝導する。このときに硬質金属層１４は、バンプ１７の実装ポイントＰにのみ形成されているため、表面金属層１５から下地金属層１３への熱の移動を妨げることがない。
本実施例においては、表面金属層１５が金（熱伝導率３１７W/(m・k)）、硬質金属層１４がニッケル（熱伝導率９０．７W/(m・k)）、下地金属層１３が銅（熱伝導率４０１W/(m・k)）であるため、熱伝導率が低い硬質金属層１４があっても、熱伝導率が高い表面金属層１５から下地金属層１３へ素子１６で発生した熱が容易に伝わり、極めて放熱性に優れた構造となる。
なお、アルミニウム（熱伝導率２３７W/(m・k)）を主成分とする基板１１の場合には、素子１６から下地金属層１３に移動された熱を更に移動して放熱することが可能であるがアルミナ（熱伝導率２０〜３０W/(m・k)）を主成分とする基板１１の場合には、熱の移動が期待できないため、配線パターン１２による熱の移動と放熱が極めて重要となる。従って、本実施例の素子実装用基板１０のように、配線パターン１２による熱の移動が優れているものでは、基板１１の材質にかかわらず放熱性を向上させることが可能である。
図２は図１に示す素子実装用基板１０をワイヤーボンディングに対応するように変更した変形例を示す断面図であり、図３はその拡大断面図である。図２及び図３に示す素子実装用基板２０は、基本的な構成、即ち基板１１、下地金属層１３、硬質金属層１４及び表面金属層１５の材質及びそれらを設けることに関しては図１に示した素子実装用基板１０と同様である。したがって、同様の構成には同一の符号を付すことによって、詳細な説明を省略する。
この変形例において、素子実装用基板２０における硬質金属層１４は、素子２６をワイヤーボンディングする金線等からなるワイヤー２７を接合する実装ポイントＰのみに設けられている。このため、配線パターン１２における素子２６をダイボンディングする部分は、下地金属層１３と表面金属層１５だけが積層された構造となっている。
この素子実装用基板２０における硬質金属層１４は、図３に示すように、ワイヤー２７がボンディングされる実装ポイントＰに対応する大きさ及び形状に形成されている。このワイヤー２７は、１０〜３０μｍの線径を有する金線を素子２６の電極に接合した後、キャピラリ（図示せず）で延伸すると共にキャピラリ先端で加圧し且つ超音波を印加することで配線パターン１２に接合される。このため、ワイヤー２７の実装ポイントＰは、ワイヤー２７が接合するときに潰れて線径よりもわずかに大きくなる。これに対応して、硬質金属層１４は、ワイヤー２７の線径よりわずかに大きい円形、矩形等に形成され、これにより実装ポイントＰをカバーするように設定されている。このように硬質金属層１４を形成することで、実装時の超音波の伝導を良くすることができる。
また、この素子実装用基板２０では、配線パターン１２における素子２６がダイボンディングされる部分に熱伝導率が低い硬質金属層１４がないので、素子２６が発する熱を熱伝導率が高い表面金属層１５から同じく熱伝導率が高い下地金属層１３へ直ぐに伝導させて放熱することができる。
１，１１ 基板
２ 銅メッキ層
３ ニッケルメッキ層
４ 金メッキ層
５ チップ部品
６ レジスト膜
１０，２０ 素子実装用基板
１１ａ 素子実装面
１２ 配線パターン
１３ 下地金属層
１４ 硬質金属層
１５ 表面金属層
１６，２６ 素子
１７ バンプ
２７ ワイヤー
Ｐ 実装ポイント

Claims (2)

  1. 基板と、
    該基板の素子実装面上に形成された配線パターンとを有し、
    前記配線パターンが、前記基板の素子実装面上に形成された高い熱伝導率を有する銅からなる下地金属層と、前記配線パターンにおける素子に接続するワイヤーの実装ポイントにのみ配置され、前記下地金属層の上に形成された硬度が高く熱伝導率が低いニッケルからなる硬質金属層と、前記下地金属層に沿って前記下地金属層及び前記硬質金属層を覆うように形成された高い熱伝導率を有する金又は銀からなる表面金属層と、から構成され、
    前記配線パターンにおける前記素子をダイボンディングする部分が前記下地金属層と前記表面金属層だけの積層構造となることを特徴とする素子実装用基板。
  2. 前記基板上に実装される素子がＬＥＤである請求項１に記載の素子実装用基板。
JP2011134692A 2011-06-17 2011-06-17 素子実装用基板 Active JP5784998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011134692A JP5784998B2 (ja) 2011-06-17 2011-06-17 素子実装用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011134692A JP5784998B2 (ja) 2011-06-17 2011-06-17 素子実装用基板

Publications (2)

Publication Number Publication Date
JP2013004756A JP2013004756A (ja) 2013-01-07
JP5784998B2 true JP5784998B2 (ja) 2015-09-24

Family

ID=47672997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011134692A Active JP5784998B2 (ja) 2011-06-17 2011-06-17 素子実装用基板

Country Status (1)

Country Link
JP (1) JP5784998B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8837261B1 (en) * 2013-08-27 2014-09-16 HGST Netherlands B.V. Electrical contact for an energy-assisted magnetic recording laser sub-mount
JP6565735B2 (ja) * 2016-02-24 2019-08-28 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
JP6969471B2 (ja) * 2018-03-23 2021-11-24 三菱マテリアル株式会社 絶縁回路基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213730A (ja) * 1996-02-01 1997-08-15 Matsushita Electron Corp 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール
JPH10335522A (ja) * 1997-05-29 1998-12-18 Matsushita Electric Ind Co Ltd Ｉｃ実装用基板
JP3878436B2 (ja) * 2001-06-05 2007-02-07 日立電線株式会社 配線基板および半導体装置
JP3692978B2 (ja) * 2001-07-24 2005-09-07 日立電線株式会社 配線基板の製造方法
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
JP2011091091A (ja) * 2009-10-20 2011-05-06 Japan Radio Co Ltd 電子部品の実装構造及び実装方法

Also Published As

Publication number Publication date
JP2013004756A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
US7408204B2 (en) Flip-chip packaging structure for light emitting diode and method thereof
JP4121536B2 (ja) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
US20070096272A1 (en) Light emitting diode package
JP2011040714A (ja) 発光ダイオード
JP2009188376A (ja) 半導体装置とその製造方法
US9837592B2 (en) Ceramic substrate and semiconductor package having the same
JP2008016551A (ja) 半導体装置
JP2006261519A (ja) 半導体装置及びその製造方法
JP5784998B2 (ja) 素子実装用基板
JP2005019609A (ja) 発光ダイオード用パッケージおよびそれを用いた発光装置
JP6422736B2 (ja) パワーモジュール
TWI509756B (zh) 薄膜覆晶封裝結構
JP4860695B2 (ja) 半導体パッケージ
JP2008130750A (ja) 半導体装置
JP2007281043A (ja) 半導体装置
JP2007158080A (ja) 半導体装置
TW201644328A (zh) 晶片封裝結構
JP2008078584A (ja) 発光装置
JP2008211168A (ja) 半導体装置および半導体モジュール
JP2008098285A (ja) 半導体装置
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
JP2010272744A (ja) Ｌｅｄモジュール装置及びその製造方法
JP2010182855A (ja) 半導体の冷却構造及びその製造方法
JP2008270684A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150723

R150 Certificate of patent or registration of utility model

Ref document number: 5784998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250