JPH10335522A - Ｉｃ実装用基板 - Google Patents
Ｉｃ実装用基板Info
- Publication number
- JPH10335522A JPH10335522A JP13957497A JP13957497A JPH10335522A JP H10335522 A JPH10335522 A JP H10335522A JP 13957497 A JP13957497 A JP 13957497A JP 13957497 A JP13957497 A JP 13957497A JP H10335522 A JPH10335522 A JP H10335522A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- gold
- bonding
- gold plating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板上への半導体ＩＣのフリップチップ実装
において、高強度、高信頼性の接合を行うことを目的と
する。 【解決手段】 ＩＣ接合領域あるいはその周辺に金メッ
キ２１を取り除いた部分２４を設けた配線パターン構造
とすることにより、接合材料の外部流出を防ぐことがで
き、高品質なフリップチップ実装を行うことができる。
において、高強度、高信頼性の接合を行うことを目的と
する。 【解決手段】 ＩＣ接合領域あるいはその周辺に金メッ
キ２１を取り除いた部分２４を設けた配線パターン構造
とすることにより、接合材料の外部流出を防ぐことがで
き、高品質なフリップチップ実装を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ＩＣのフリ
ップチップ実装基板に関するものである。
ップチップ実装基板に関するものである。
【０００２】
【従来の技術】電気製品の小型軽量化のため、電子回路
基板上への電子部品の実装は高密度化、ファイン化が進
められている。電子部品の主力である半導体部品として
は、従来パッケージ形態が主流であったが、近年になっ
て裸の半導体ＩＣチップを直接基板に接合する、いわゆ
るフリップチップ実装技術が進展し、電子回路基板のい
っそうの小型軽量化が実現できるようになった。
基板上への電子部品の実装は高密度化、ファイン化が進
められている。電子部品の主力である半導体部品として
は、従来パッケージ形態が主流であったが、近年になっ
て裸の半導体ＩＣチップを直接基板に接合する、いわゆ
るフリップチップ実装技術が進展し、電子回路基板のい
っそうの小型軽量化が実現できるようになった。
【０００３】フリップチップ実装に対応した基板上に
は、ＩＣパターン上の各電極に対応して接合が可能なよ
うに配線パターンが形成される。基板の材質としてはガ
ラスエポキシなどの樹脂ならびにセラミックが主に用い
られ、その表面に目的に応じた配線パターンを形成す
る。配線パターンの材質としては、従来から銅が広く用
いられ、さらに銅の酸化を防止するため、表面を金でメ
ッキしたものを使用することが多い。
は、ＩＣパターン上の各電極に対応して接合が可能なよ
うに配線パターンが形成される。基板の材質としてはガ
ラスエポキシなどの樹脂ならびにセラミックが主に用い
られ、その表面に目的に応じた配線パターンを形成す
る。配線パターンの材質としては、従来から銅が広く用
いられ、さらに銅の酸化を防止するため、表面を金でメ
ッキしたものを使用することが多い。
【０００４】ＩＣをフリップチップ実装する際、基板・
ＩＣ間の接合材料としてハンダあるいはスズを用いるこ
とが多い。接合材料の供給方法としては、基板もしくは
ＩＣの電極上にハンダもしくはスズをメッキしておく
か、ペースト化した接合材料を印刷などにより基板上に
供給するなどの方法がある。前記の手法で接合材料であ
るハンダもしくはスズを基板・ＩＣ間に挟んだ状態で加
熱し、ハンダ、スズを溶融させ、その後冷却、固化させ
て接合が完了する。
ＩＣ間の接合材料としてハンダあるいはスズを用いるこ
とが多い。接合材料の供給方法としては、基板もしくは
ＩＣの電極上にハンダもしくはスズをメッキしておく
か、ペースト化した接合材料を印刷などにより基板上に
供給するなどの方法がある。前記の手法で接合材料であ
るハンダもしくはスズを基板・ＩＣ間に挟んだ状態で加
熱し、ハンダ、スズを溶融させ、その後冷却、固化させ
て接合が完了する。
【０００５】次に、従来例を図３に基づいて説明する。
図３には従来のフリップチップ実装の流れが示されてい
る。図３において、１１は配線パターン全体に施された
金メッキ、１２は銅配線パターンである。１３はＩＣ、
１４はＩＣ上の電極で、接合材料であるハンダ（スズと
ナマリの合金）もしくはスズ１５をＩＣ・基板間に挟ん
だ状態で加熱する。接合材料１５は、基板もしくはＩＣ
に直接メッキしておくか、ペースト状にして印刷などの
手法により供給する。次に、加熱により接合材料は溶融
するが、金とスズは合金を形成しやすく、１６に示すよ
うに接合領域の外側の金とスズが不必要に反応し、接合
材料が接合領域の外側に流れ出る場合が生ずる。その結
果接合領域では、金・スズ合金の接合層に空間部分１８
が形成され、接合強度、信頼性の面で好ましくない状態
となる。
図３には従来のフリップチップ実装の流れが示されてい
る。図３において、１１は配線パターン全体に施された
金メッキ、１２は銅配線パターンである。１３はＩＣ、
１４はＩＣ上の電極で、接合材料であるハンダ（スズと
ナマリの合金）もしくはスズ１５をＩＣ・基板間に挟ん
だ状態で加熱する。接合材料１５は、基板もしくはＩＣ
に直接メッキしておくか、ペースト状にして印刷などの
手法により供給する。次に、加熱により接合材料は溶融
するが、金とスズは合金を形成しやすく、１６に示すよ
うに接合領域の外側の金とスズが不必要に反応し、接合
材料が接合領域の外側に流れ出る場合が生ずる。その結
果接合領域では、金・スズ合金の接合層に空間部分１８
が形成され、接合強度、信頼性の面で好ましくない状態
となる。
【０００６】
【発明が解決しようとする課題】前述したように、従来
の接合材料および基板配線パターンでは、接合材料の主
成分であるスズが基板表面の金と反応・合金化して接合
領域の外側に流れ出し、接合領域に残存するスズが不足
するという問題点がある。一方、ＩＣのフリップチップ
実装においては、ＩＣと基板の接合の高強度化・高信頼
性が要求されている。
の接合材料および基板配線パターンでは、接合材料の主
成分であるスズが基板表面の金と反応・合金化して接合
領域の外側に流れ出し、接合領域に残存するスズが不足
するという問題点がある。一方、ＩＣのフリップチップ
実装においては、ＩＣと基板の接合の高強度化・高信頼
性が要求されている。
【０００７】本発明は、表面が金メッキされた基板とＩ
Ｃのフリップチップ接合において、上記の課題を解決で
きる基板上の配線パターン構造を提供する。
Ｃのフリップチップ接合において、上記の課題を解決で
きる基板上の配線パターン構造を提供する。
【０００８】
【課題を解決するための手段】この課題を解決するため
本発明は、ＩＣ接合部分の金メッキを部分的に取り除い
た配線パターン構造とするものである。これにより接合
材料の流れ出しが防止でき、接合の高強度化・高信頼性
化が可能となる。
本発明は、ＩＣ接合部分の金メッキを部分的に取り除い
た配線パターン構造とするものである。これにより接合
材料の流れ出しが防止でき、接合の高強度化・高信頼性
化が可能となる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、配線パターン表面に金メッキを施した半導体ＩＣを
フリップチップ接合するＩＣ実装用基板において、ＩＣ
接合領域の周辺に、部分的に金メッキが省かれた切り込
み部分を設けた配線パターン構造を備えたＩＣ実装用基
板であり、ＩＣをフリップチップ接合する箇所で、接合
材料であるハンダもしくはスズの流出を防止することに
より、接合領域外でハンダと金が反応するのを防止する
機能を有する構成とすることにより、接合の強度・信頼
性を向上させる作用を有する。
は、配線パターン表面に金メッキを施した半導体ＩＣを
フリップチップ接合するＩＣ実装用基板において、ＩＣ
接合領域の周辺に、部分的に金メッキが省かれた切り込
み部分を設けた配線パターン構造を備えたＩＣ実装用基
板であり、ＩＣをフリップチップ接合する箇所で、接合
材料であるハンダもしくはスズの流出を防止することに
より、接合領域外でハンダと金が反応するのを防止する
機能を有する構成とすることにより、接合の強度・信頼
性を向上させる作用を有する。
【００１０】請求項２に記載の発明は、配線パターン表
面に金メッキを施し、半導体ＩＣをフリップチップ接合
するＩＣ実装用基板において、ＩＣ接合領域およびその
周囲に、金メッキが省かれた部分を設けた配線パターン
構造を備えたＩＣ実装用基板であり、請求項１記載の発
明と同じ、ハンダもしくはスズの流出を防止することに
より、接合領域外でハンダもしくはスズと金が反応する
のを防止する機能を有し、接合の強度、信頼性を向上す
る作用を有する。
面に金メッキを施し、半導体ＩＣをフリップチップ接合
するＩＣ実装用基板において、ＩＣ接合領域およびその
周囲に、金メッキが省かれた部分を設けた配線パターン
構造を備えたＩＣ実装用基板であり、請求項１記載の発
明と同じ、ハンダもしくはスズの流出を防止することに
より、接合領域外でハンダもしくはスズと金が反応する
のを防止する機能を有し、接合の強度、信頼性を向上す
る作用を有する。
【００１１】以下、本発明の実施の形態について、図
１、図２を用いて説明する。 （実施の形態１）図１に、本発明の実施の形態１におけ
る金メッキ構造およびフリップチップ実装の流れが示さ
れている。図１において、２１，２３は金メッキ、２２
は銅配線パターン、２４は金メッキの切り込み部分であ
り、銅が露出した状態となっている。切り込み部分２４
は、金をメッキする際にマスクに切り込みパターンを形
成しておくことにより形成される。切り込みの寸法２４
ａは、加熱による接合材料の濡れによる金メッキ２１と
の短絡を防ぐため、少なくとも１０μｍ設けておくこと
が好ましい。２５はＩＣ、２６はＩＣ上の電極、２７は
接合材料である。上記の配線パターンを有する基板と電
極２６を有するＩＣ２５間に接合材料２７を挟んだ状態
で加熱し、接合材料２７を溶融させる。加熱により接合
材料２７と金メッキの接合領域の部分２３が合金化し、
接合層２８を形成する。この際、切り込み２４を設けて
いるので、外側の金２１と接合材料２７との反応を防ぐ
ことができ、良好な接合が実現できる。 （実施の形態２）図２に、本発明の実施の形態２におけ
る金メッキ構造およびフリップチップ実装の流れが示さ
れている。図２において、３１は金メッキ、３２は銅配
線パターン、３３は金メッキを除いた部分である。３３
は実施の形態１と同様、金メッキの際のマスキングによ
り形成される。３４はＩＣ、３５はＩＣの電極、３６は
接合材料である。上記基板上に接合材料３６を挟んだ状
態で電極３５を有するＩＣ３４を装着する。このとき接
合材料３６と金メッキ３１の間にはギャップ３７が形成
されており、その距離３７ａは１０μｍ以上設けること
が好ましい。加熱後接合層３８が形成されるが、ギャッ
プ部分３７を設けているので、周辺の金メッキ３１と接
合材料３６との反応を防ぐことができ、良好な接合が実
現できる。
１、図２を用いて説明する。 （実施の形態１）図１に、本発明の実施の形態１におけ
る金メッキ構造およびフリップチップ実装の流れが示さ
れている。図１において、２１，２３は金メッキ、２２
は銅配線パターン、２４は金メッキの切り込み部分であ
り、銅が露出した状態となっている。切り込み部分２４
は、金をメッキする際にマスクに切り込みパターンを形
成しておくことにより形成される。切り込みの寸法２４
ａは、加熱による接合材料の濡れによる金メッキ２１と
の短絡を防ぐため、少なくとも１０μｍ設けておくこと
が好ましい。２５はＩＣ、２６はＩＣ上の電極、２７は
接合材料である。上記の配線パターンを有する基板と電
極２６を有するＩＣ２５間に接合材料２７を挟んだ状態
で加熱し、接合材料２７を溶融させる。加熱により接合
材料２７と金メッキの接合領域の部分２３が合金化し、
接合層２８を形成する。この際、切り込み２４を設けて
いるので、外側の金２１と接合材料２７との反応を防ぐ
ことができ、良好な接合が実現できる。 （実施の形態２）図２に、本発明の実施の形態２におけ
る金メッキ構造およびフリップチップ実装の流れが示さ
れている。図２において、３１は金メッキ、３２は銅配
線パターン、３３は金メッキを除いた部分である。３３
は実施の形態１と同様、金メッキの際のマスキングによ
り形成される。３４はＩＣ、３５はＩＣの電極、３６は
接合材料である。上記基板上に接合材料３６を挟んだ状
態で電極３５を有するＩＣ３４を装着する。このとき接
合材料３６と金メッキ３１の間にはギャップ３７が形成
されており、その距離３７ａは１０μｍ以上設けること
が好ましい。加熱後接合層３８が形成されるが、ギャッ
プ部分３７を設けているので、周辺の金メッキ３１と接
合材料３６との反応を防ぐことができ、良好な接合が実
現できる。
【００１２】
【発明の効果】以上のように本発明によれば、接合部分
の周囲の金メッキを省いた構造の基板配線パターン構造
とすることにより、高品質なフリップチップ実装を実現
することができる。
の周囲の金メッキを省いた構造の基板配線パターン構造
とすることにより、高品質なフリップチップ実装を実現
することができる。
【図１】本発明による金メッキ構造およびフリップチッ
プ実装状態を示す断面図である。
プ実装状態を示す断面図である。
【図２】本発明による他の形態の金メッキ構造およびフ
リップチップ実装状態を示す断面図である。
リップチップ実装状態を示す断面図である。
【図３】従来の金メッキ構造およびフリップチップ実装
状態を示す断面図である。
状態を示す断面図である。
１１，２１，２３，３１ 金メッキ １２，２２，３２ 銅配線パターン １３，２５，３４ ＩＣ １４，２６，３５ ＩＣ上電極 １５，２７，３６ 接合材料 １７，２８，３８ 接合層 １８ 空間 １６ 接合材料流出部分 ２４ 金メッキ切り込み ２４ａ 金メッキ切り込み長さ ３３ 金メッキなしの部分 ３７ 周辺金メッキとのギャップ部分 ３７ａ ギャップ長さ
Claims (2)
- 【請求項１】 配線パターン表面に金メッキを施し、半
導体ＩＣをフリップチップ接合するＩＣ実装用基板にお
いて、ＩＣ接合領域の周辺に、部分的に金メッキが省か
れた切り込み部分を設けた配線パターン構造を備えたＩ
Ｃ実装用基板。 - 【請求項２】 配線パターン表面に金メッキを施し、半
導体ＩＣをフリップチップ接合するＩＣ実装用基板にお
いて、ＩＣ接合領域およびその周囲に、金メッキが省か
れた部分を設けた配線パターン構造を備えたＩＣ実装用
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13957497A JPH10335522A (ja) | 1997-05-29 | 1997-05-29 | Ｉｃ実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13957497A JPH10335522A (ja) | 1997-05-29 | 1997-05-29 | Ｉｃ実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335522A true JPH10335522A (ja) | 1998-12-18 |
Family
ID=15248441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13957497A Pending JPH10335522A (ja) | 1997-05-29 | 1997-05-29 | Ｉｃ実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335522A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011234203A (ja) * | 2010-04-28 | 2011-11-17 | Kyocera Kinseki Corp | 圧電発振器の製造方法 |
| JP2013004756A (ja) * | 2011-06-17 | 2013-01-07 | Citizen Electronics Co Ltd | 素子実装用基板 |
-
1997
- 1997-05-29 JP JP13957497A patent/JPH10335522A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011234203A (ja) * | 2010-04-28 | 2011-11-17 | Kyocera Kinseki Corp | 圧電発振器の製造方法 |
| JP2013004756A (ja) * | 2011-06-17 | 2013-01-07 | Citizen Electronics Co Ltd | 素子実装用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3558063B2 (ja) | はんだ | |
| EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| JPH1012765A (ja) | 半導体パッケージ及び製造方法 | |
| JP2002151626A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7361980B2 (en) | Semiconductor device | |
| JP2003037133A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JP2001024085A (ja) | 半導体装置 | |
| JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH10335522A (ja) | Ｉｃ実装用基板 | |
| JPH11163249A (ja) | 半導体装置およびその製造方法 | |
| JP2008198916A (ja) | 半導体装置及びその製造方法 | |
| JP4012527B2 (ja) | 電子部品の製造方法 | |
| JP2692522B2 (ja) | パッケージモジュール基板 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JPH05144821A (ja) | 半導体装置 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP2000164786A (ja) | 半導体パッケージ及び半導体装置 | |
| WO2024142884A1 (ja) | 電子装置および電子装置の製造方法 | |
| JP2000294675A (ja) | チップキャリア及び半導体装置並びにチップキャリアの製造方法 | |
| JP2000299399A (ja) | 半導体装置 | |
| JP2526796B2 (ja) | テ―プキャリアパッケ―ジ | |
| JPH0837204A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000216200A (ja) | 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器 |