JP2010182855A - 半導体の冷却構造及びその製造方法 - Google Patents

半導体の冷却構造及びその製造方法 Download PDF

Info

Publication number
JP2010182855A
JP2010182855A JP2009024685A JP2009024685A JP2010182855A JP 2010182855 A JP2010182855 A JP 2010182855A JP 2009024685 A JP2009024685 A JP 2009024685A JP 2009024685 A JP2009024685 A JP 2009024685A JP 2010182855 A JP2010182855 A JP 2010182855A
Authority
JP
Japan
Prior art keywords
heat
cooling structure
semiconductor
semiconductor cooling
heat spreader
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009024685A
Other languages
English (en)
Other versions
JP5278011B2 (ja
Inventor
Hironobu Ikeda
博伸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009024685A priority Critical patent/JP5278011B2/ja
Publication of JP2010182855A publication Critical patent/JP2010182855A/ja
Application granted granted Critical
Publication of JP5278011B2 publication Critical patent/JP5278011B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】簡易な構成で冷却効率を向上させた半導体の冷却構造及びその製造方法を提供すること。
【解決手段】半導体の冷却構造10において、基板1上に実装された半導体2上に、ヒートシンク8が配置されている。また、半導体2の上面に、熱伝導部材5を介して熱伝導性のヒートスプレッダ6が取り付けられている。さらに、ヒートスプレッダ6の上面6cに、熱伝導グリース7を介してヒートシンク8が取り付けられている。なお、ヒートスプレッダ6は複数の板状部材6aからなり、板状部材6aの下面は半導体2の上面の形状に合わせて傾斜しているのが好ましい。
【選択図】図1

Description

本発明は、基板上に実装された半導体などの電子部品が発生する熱を放熱する半導体の冷却構造及びその製造方法に関し、特に、基板上に実装された半導体上にヒートシンクが配置される半導体の冷却構造及びその製造方法に関するものである。
近年、コンピュータの高性能化に伴いLSI等の半導体の高集積化、高速化が進行しており、LSIの電気信号をより多量かつ高速に伝達する手段として、プリント基板にLSIを直接半田付け、実装するフリップチップ実装が多数採用されている。また、同時に、LSIの消費電力は増加傾向にあり、そのLSIを高効率に冷却する冷却構造が常に求められている。
一般に、LSIの実装構造としては、シリコンチップを内蔵したQFP(Quad Flatpack Package)やBGA(Ball Grid Array)をプリント基板に搭載する構造や、上記フリップチップ実装する構造が知られている。また、これら構造においては、発熱するLSI上に、ヒートシンクが取り付けられている。
ところで、プリント基板上にLSIをフリップチップ実装する構造においては、LSIとプリント基板との熱膨張係数の差からLSI裏面(上面)側に凸形状の反りが発生する。一方で、従来の冷却構造100において、LSI12上には、熱伝導グリース17を介して、平坦な下面を有するヒートシンク18が取り付けられている(図6)。これにより、熱伝導グリース17の端側D部の厚さが、中心側C部の厚さと比較して大きくなるため、端側D部の熱抵抗が中心側C部の熱抵抗よりも大きくなる。したがって、LSI12で発生した熱を効率よくヒートシンク18へ伝達するのが困難になるという問題が生じている。
特開2006−237060号公報
この問題に対して、熱伝導グリースの代わりに熱伝導率の高い接着剤を用いて、ヒートシンクをLSIに接着する構造が考えられる。しかしながら、例えば、LSIが大きくなるに従って、LSIの凸形状の反りも大きくなるため、接合が不十分となり、冷却効率の低下を招く虞がある。また、LSIの凸形状の反りに合わせて、ヒートシンクを凹面形状に加工する方法も考えられるが、数十μmオーダーでの加工が必要となるため、その加工自体が困難となり、コスト増加に繋がる虞もある。さらに、半導体上に載置したヒートシンクをLSIの形状にならう形で変形させるヒートシンクの実装構造が知られている(例えば、特許文献1参照)。この実装構造においては、ヒートシンクに対して加工等が必要となる。
本発明は、このような問題点を解決するためになされたものであり、簡易な構成で冷却効率を向上させた半導体の冷却構造及びその製造方法を提供することを主たる目的とする。
上記目的を達成するための本発明の一態様は、基板上に実装された半導体上に、ヒートシンクが配置される半導体の冷却構造であって、前記半導体の上面に、熱伝導部材を介して熱伝導性のヒートスプレッダが取り付けられ、前記ヒートスプレッダの上面に、熱伝導グリースを介して前記ヒートシンクが取り付けられる、ことを特徴とする半導体の冷却構造である。
他方、上記目的を達成するための本発明の一態様は、基板上に半導体を取り付ける第1取付工程と、前記第1取付工程後、前記半導体の上面に、熱伝導部材を塗布する第1塗布工程と、前記第1塗布工程後、前記熱伝導部材上に熱伝導性のヒートスプレッダを取り付ける第2取付工程と、前記第2取付工程後、前記ヒートスプレッダの上面に熱伝導グリースを塗布する第2塗布工程と、前記第2塗布工程後、前記熱伝導グリース上にヒートシンクを取り付ける第3取付工程と、を含む、ことを特徴とする半導体の冷却構造の製造方法であってもよい。
本発明によれば、簡易な構成で冷却効率を向上させた半導体の冷却構造及びその製造方法を提供することができる。
本発明の一実施形態に係る半導体の冷却構造の概略を示す断面図である。 本発明の一実施形態に係るヒートスプレッダの概略的な構成を示す斜視図である。 本発明の一実施形態に係るヒートスプレッダの板状部材の概略的な構成を示す斜視図である。 ヒートスプレッダの各板状部材の傾斜面をLSIの凸形状の反りに沿った状態で配置し、取付ける状態の一例を示す図である。 ヒートスプレッダの上面が略平面状となる状態の一例を示す図である。 従来に係る半導体の冷却構造の概略を示す断面図である。
以下、本発明を実施するための最良の形態について、添付図面を参照しながら一実施形態を挙げて説明する。図1は、本発明の一実施形態に係る半導体の冷却構造の概略を示す断面図である。本実施形態に係る半導体の冷却構造10において、プリント基板1上にLSI(半導体集積回路)2を、半田3により直接接合し実装するフリップチップ実装構造が適用されている。また、その半田3の接合部分は、アンダーフィル(封止用樹脂)4が充填硬化され、封止されている。上記フリップチップ実装構造においては、半田3の接合部分が非常に微細であるため、アンダーフィル4を充填硬化させて補強し、その接合の信頼性を確保している。
LSI2の上面には、熱伝導部材5を介して、高い熱伝導性を有するヒートスプレッダ6が取付けられている。熱伝導部材5は、例えば、加熱硬化型の熱伝導性接着剤であり、LSI2の上面とヒートスプレッダ6の下面とを接合する。また、熱伝導部材5として、例えば、エポキシ系の熱伝導性接着剤やシリコーン系接着剤、或いは半田材料などを用いることができる。
なお、LSI2の上面にヒートスプレッダ6を上記熱伝導性接着剤により接着する場合、ヒートスプレッダ6と熱伝導性接着剤との密着性を向上させるために、ヒートスプレッダ6の接着表面を荒らす処理を施してもよい。また、LSI2の上面にヒートスプレッダ6を半田3により接合する場合、LSI2及びヒートスプレッダ6の接着面に、半田3の濡れ性が良好となる表面処理(例えば、Au鍍金)を、夫々施すのが好ましい。これにより、熱伝導効率をより向上させることができる。さらに、ヒートスプレッダ6の材料には、熱伝導性の高い材料を用いるのが好ましく、例えば、Cu、CuWを母材としたもの等の金属、若しくは、AIN(窒化アルミニウム)等のセラミックを用いることができる。
ヒートスプレッダ6の上面6cに、熱伝導グリース7を介してヒートシンク8が取り付けられている。熱伝導グリース7は、ヒートスプレッダ6とヒートシンク8との間の熱伝導を補助するものである。また、熱伝導グリース7として、例えば、アルミナ(酸化アルミニウム)や銅紛、ダイヤモンド紛が混入されたシリコングリス等が用いられており、高効率の熱伝導が可能となっている。
ヒートシンク8は、例えば、略矩形状のベース部8aと、ベース部8a上で格子状に立設された複数の棒状のフィン8bと、を有しており、各フィン8bから高効率の放熱を行うことができる。また、ヒートシンク8は、例えば、アルミニウムや銅などの熱伝導率の優れた材質で、一体成形されている。以上のように構成された半導体の冷却構造10において、例えば、LSI2で発生した熱は、熱伝導部材5、ヒートスプレッダ6、熱伝導グリース7、および、ヒートシンク8の順に高効率で伝達され、ヒートシンク8の各フィン8bから放熱される。
図2は、本実施形態に係るヒートスプレッダの概略的な構成を示す斜視図である。本実施形態に係るヒートスプレッダ6は、例えば、4つの略正方形状の板状部材6aから構成されている。各板状部材6aの上面(ヒートシンク8側面)6cは、略平面状に形成されている。また、各板状部材6aの下面(LSI2側面)は、LSI2の上面の形状に合わせて、点線部分を加工した傾斜面6bが形成されている(図3)。なお、図3において、板状部材6aの傾斜面6bが見易いように、板状部材6aの下面(傾斜面6b)を上に向けている。
各板状部材6aのG部(ヒートスプレッダ6の端側)が最も厚い部分となっており、E部(ヒートスプレッダ6の中心側)が最も薄い部分となっている。また、各板状部材6aのF部及びH部は、略同一の厚さとなっており、G部とE部との間の厚さとなっている。なお、E部、F部、G部及びH部を同一平面上に形成することで、各板状部材6aを容易に加工することができる。
さらに、各板状部材6aの傾斜面6bは、LSI2の凸形状の反りに合わせて形成されるのが好ましい。例えば、図1に示すよう、LSI2の凸形状の反りがLSI2の対角線において100μmである場合、E部の厚さがG部の厚さより約100〜150μm薄くなるように、各板状部材6aを加工してもよい。
図2に示すように、各板状部材6aの薄いE部がヒートスプレッダ6の中心側となり、各板状部材6aの厚いG部がヒートスプレッダ6の角側(端側)となるように、各板状部材6aは配置される。これにより、ヒートスプレッダ6の各板状部材6aの傾斜面6bは、LSI2の凸形状の反りに沿った状態で配置され(図4)、取付けられるため、ヒートスプレッダ6の上面6cは略平面状となる(図5)。これにより、この略平面状のヒートスプレッダ6の上面6cに、略均一の厚さの熱伝導グリース7を塗布することができ、この略均一の厚さの熱伝導グリース7上に、ヒートシンク8を取り付けることができる。したがって、熱伝導グリース7の熱抵抗は、中心側から端側にわたって略均一にすることができるため、LSI2で発生した熱を、熱伝導グリース7を介してヒートシンク8に対して効率的に伝達することができる。
次に、本実施形態に係る半導体の冷却構造の製造方法について、詳細に説明する。例えば、プリント基板1上のLSI搭載パッドと、LSI2の半田3と、が対向するように、LSI2を位置決めし、プリント基板1上に配置する。そして、半田3が溶融する温度(例えば、Sn96.5/Ag3/Cu0.5(wt%)であれば、約22℃)以上まで加熱し、LSI2の半田付けを行う(第1取付工程)。さらに、プリント基板1とLSI2との隙間にアンダーフィル4をその側方から供給充填し、その樹脂の硬化温度(例えば、150℃)で加熱し硬化させる。
このとき、アンダーフィル4の樹脂硬化中の温度(例えば、約150℃)において、プリント基板1及びLSI2は、略平面状(反りが発生していない状態)になっている。その後、樹脂硬化後の室温(例えば、25℃)まで冷却されると、プリント基板1及びLSI2には、バイメタル現象が発生する。このバイメタル現象は、プリント基板1の熱膨張係数がLSI2の熱膨張係数よりも大きいことから、生じる現象である。
このバイメタル現象により、LSI2にはヒートシンク8側へ凸形状の反りが発生する。なお、プリント基板1及びLSI2の熱膨張係数とLSI2の外形とに基づいて、LSI2に発生する凸形状の反りを推測してもよい。例えば、LSI2の熱膨張係数は約3ppmであり、プリント基板1(例えば、FR4)の熱膨張係数は約16ppmであり、LSI2の外形を約20mm平方とすると、LSI2には、約100μmの凸形状の反りが発生する。
そこで、図3に示すように、板状部材6aの厚いG部に対し、板状部材6aの薄いE部が約100〜150μmだけ薄くなるように、ヒートスプレッダ6の板状部材6aの加工を行う。例えば、板状部材6aのG部の厚さが約3mmとなる場合、板状部材6aのE部の厚さは約2.9〜2.85mmとなり、F部及びH部の厚さはその間の約2.95〜2.92mmとなる。
次に、LSI2の上面に熱伝導部材5を塗布し(第1塗布工程)、図2に示すように、ヒートスプレッダ6の板状部材6aの薄いE部がヒートスプレッダ6の中心側となり、板状部材6aの厚いG部がヒートスプレッダ6の角側となるように、各板状部材6aを配置する。そして、配置した各板状部材6aを、LSI2の上面に塗布された熱伝導部材5に対して押付ける(第2取付工程)。さらに、図1に示すヒートスプレッダ6のA部近傍(LSI2とヒートスプレッダ6が重なる中央部近傍)を、ヒートスプレッダ6の上面6cから治工具で押さえ付けつつ、熱伝導部材5が硬化する温度(例えば、150℃)で加熱し硬化させる。
熱伝導部材5の硬化後、室温に戻るとLSI2には、約100μmの凸形状の反りが発生するが、ヒートスプレッダ6の各板状部材6aの傾斜面6bは、予め、このLSI2の凸形状の反りに合わせて加工されている(加工工程)。従って、LSI2上面の凸形状の反りにならって、ヒートスプレッダ6の各板状部材6aを接着することができる。これにより、ヒートスプレッダ6の上面6cを略平面に維持することができる。次に、ヒートスプレッダ6の上面6cに熱伝導グリース7を、略均一の厚さで塗布し(第2塗布工程)、塗布した熱伝導グリース7に対してヒートシンク8を押さえ付けて固定し、取り付けを行う(第3取付工程)。
ここで、熱伝導部材5の厚さが、A部で10μmとなっている場合、B部では、A部の10μmにLSI2の反り100μmの1/4(25μm)を加算した約35μmとなる。この場合、熱伝導部材5の厚さの平均値を概算すると、(20+45)/2=約33μmになる。また、熱伝導グリース7の厚さは均一となるため、例えば、20μm程度にすることができる。なお、上述の如く、ヒートシンク8をヒートスプレッダ6に直接接着しない理由として、例えば、ヒートシンク8の着脱を可能にするためである。
一方で、図6に示すように、従来の半導体の冷却構造100において、LSI12の上面に熱伝導グリース17を塗布し、この塗布した熱伝導グリース17上に、平坦な下面を有するヒートシンク18を配置し、押付け取付けている。例えば、LSI12の反りが100μmの場合、熱伝導グリース17の中央C部の厚さは約10μmとなるが、熱伝導グリース17の外周D部の厚さは約110μmとなる。このとき、熱伝導グリース17の厚さの平均値を概算すると、(110+10)/2=約60μmになる。
上述したように、例えば、本実施形態に係る半導体の冷却構造10の熱伝導部材5の厚さ(約33μm)と熱伝導グリース7の厚さ(約20μm)とを加算した厚さ(約53μm)は、従来に係る半導体の冷却構造100の熱伝導グリース17の厚さ(約60μm)と比較して、約12%薄くすることができる。
このように、本実施形態に係る半導体の冷却構造10においては、従来の冷却構造100と比較して、熱伝導部材5及び熱伝導グリース7の厚さをより薄くすることができる。このため、LSI2とヒートシンク8との間の熱抵抗を低減することができ、LSI2で発生した熱をより効率的にヒートシンク8へ伝達することができる。したがって、ヒートシンク8の放熱効率が向上し、半導体の冷却構造10における冷却効率を向上させることができる。さらに、ヒートスプレッダ6の各板状部材6aの傾斜面6bを、LSI2の凸形状の反りに合わせて簡易に形成するだけで、上記冷却効率を向上させることが可能となる。すなわち、本実施形態に係る半導体の冷却構造10によれば、簡易な構成で冷却効率を向上させることができる。
また、熱伝導グリース7の熱伝達率よりも高い熱伝達率を有する(熱伝導性がより良好な)熱伝導部材5を任意に選択してもよい。これにより、ヒートシンク8の放熱効率をより向上させることができ、半導体の冷却構造10における冷却効率をより向上させることができる。また、ヒートスプレッダ6の外形をLSI2の外形よりも大きくして、ヒートスプレッダ6の外形がLSI2の外形から、はみ出すように形成することで放熱部分を拡張してもよい。これにより、当該冷却構造10の放熱効率をより向上させることができ、冷却効率をより向上させることができる。さらに、本実施形態に係る半導体の冷却構造10の冷却効率を向上させることで、例えば、消費電力の大きいより高性能なLSI2を採用することができ、或いは、当該冷却構造10を搭載した半導体装置の小型化にも寄与できる。
なお、本発明を実施するための最良の形態について上記一実施形態を用いて説明したが、本発明はこうした一実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、上述した一実施形態に種々の変形及び置換を加えることができる。
例えば、上記一実施形態において、ヒートシンク8は、ベース部8aと複数のフィン8bとを有する構成であるが、これに限らず、任意の構成が適用可能である。また、上記一実施形態において、ヒートスプレッダは、4つの略正方形状の板状部材6aから構成されているが、これに限らず、例えば、2つの板状部材で構成(LSI2が長方形である場合等)されていてもよく、任意の数および形状で構成されていてもよい。
1 プリント基板
2 LSI
3 半田
4 アンダーフィル
5 熱伝導部材
6 ヒートスプレッダ
6a 板状部材
6b 傾斜面
6c 上面
7 熱伝導グリース
8 ヒートシンク
10 半導体の冷却構造

Claims (12)

  1. 基板上に実装された半導体上に、ヒートシンクが配置される半導体の冷却構造であって、
    前記半導体の上面に、熱伝導部材を介して熱伝導性のヒートスプレッダが取り付けられ、
    前記ヒートスプレッダの上面に、熱伝導グリースを介して前記ヒートシンクが取り付けられる、ことを特徴とする半導体の冷却構造。
  2. 請求項1記載の半導体の冷却構造であって、
    前記ヒートスプレッダは複数の板状部材からなり、該板状部材の下面は前記半導体の上面の形状に合わせて傾斜している、ことを半導体の冷却構造。
  3. 請求項2記載の半導体の冷却構造であって、
    前記ヒートスプレッダの板状部材の傾斜面は、前記半導体の凸形状の反りに合わせて、形成されている、ことを特徴とする半導体の冷却構造。
  4. 請求項1乃至3のうちいずれか1項記載の半導体の冷却構造であって、
    前記ヒートスプレッダの中心側の厚さは、端側の厚さよりも薄くなるように形成されている、ことを特徴とする半導体の冷却構造。
  5. 請求項1乃至4のうちいずれか1項記載の半導体の冷却構造であって、
    前記ヒートスプレッダの上面は、略平面状に形成されている、ことを特徴とする半導体の冷却構造。
  6. 請求項1乃至5のうちいずれか1項記載の半導体の冷却構造であって、
    前記ヒートスプレッダは、4つの板状部材から構成されている、ことを特徴とする半導体の冷却構造。
  7. 請求項1乃至6のうちいずれか1項記載の半導体の冷却構造であって、
    前記熱伝導部材の熱伝達率は、前記熱伝導グリースの熱伝達率よりも高い、ことを特徴とする半導体の冷却構造。
  8. 請求項1乃至7のうちいずれか1項記載の半導体の冷却構造であって、
    前記ヒートスプレッダの外形は、前記半導体の外形よりも大きく形成されている、ことを特徴とする半導体の冷却構造。
  9. 請求項1乃至8のうちいずれか1項記載の半導体の冷却構造であって、
    前記半導体は、半田により前記基板上に接合されており、該接合部分はアンダーフィルにより封止されている、ことを特徴とする半導体の冷却構造。
  10. 基板上に半導体を取り付ける第1取付工程と、
    前記第1取付工程後、前記半導体の上面に、熱伝導部材を塗布する第1塗布工程と、
    前記第1塗布工程後、前記熱伝導部材上に熱伝導性のヒートスプレッダを取り付ける第2取付工程と、
    前記第2取付工程後、前記ヒートスプレッダの上面に熱伝導グリースを塗布する第2塗布工程と、
    前記第2塗布工程後、前記熱伝導グリース上にヒートシンクを取り付ける第3取付工程と、を含む、ことを特徴とする半導体の冷却構造の製造方法。
  11. 請求項10に記載の半導体の冷却構造の製造方法であって、
    前記ヒートスプレッダは、複数の板状部材からなり、
    前記板状部材の下面を、前記半導体の上面の形状に合わせて傾斜させる加工を行う加工工程を更に含む、ことを特徴とする半導体の冷却構造の製造方法。
  12. 請求項11に記載の半導体の冷却構造の製造方法であって、
    前記加工工程において、前記ヒートスプレッダの板状部材の傾斜面を、前記半導体の凸形状の反りに合わせて加工する、ことを特徴とする半導体の冷却構造の製造方法。
JP2009024685A 2009-02-05 2009-02-05 半導体の冷却構造及びその製造方法 Expired - Fee Related JP5278011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009024685A JP5278011B2 (ja) 2009-02-05 2009-02-05 半導体の冷却構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009024685A JP5278011B2 (ja) 2009-02-05 2009-02-05 半導体の冷却構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010182855A true JP2010182855A (ja) 2010-08-19
JP5278011B2 JP5278011B2 (ja) 2013-09-04

Family

ID=42764197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009024685A Expired - Fee Related JP5278011B2 (ja) 2009-02-05 2009-02-05 半導体の冷却構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP5278011B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109219879A (zh) * 2016-06-27 2019-01-15 国际商业机器公司 热界面材料结构
JP2020077808A (ja) * 2018-11-09 2020-05-21 株式会社デンソー 半導体部品の放熱構造
JP7494726B2 (ja) 2020-12-18 2024-06-04 セイコーエプソン株式会社 熱伝導構造体および熱伝導構造体の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056110A (ja) * 1996-08-09 1998-02-24 Shinko Electric Ind Co Ltd 半導体用プラスチックパッケージと半導体装置
JP2003124665A (ja) * 2001-10-11 2003-04-25 Fujikura Ltd 電子装置用放熱構造
JP2006237060A (ja) * 2005-02-22 2006-09-07 Nec Corp ヒートシンクおよびその実装構造
JP2007258448A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056110A (ja) * 1996-08-09 1998-02-24 Shinko Electric Ind Co Ltd 半導体用プラスチックパッケージと半導体装置
JP2003124665A (ja) * 2001-10-11 2003-04-25 Fujikura Ltd 電子装置用放熱構造
JP2006237060A (ja) * 2005-02-22 2006-09-07 Nec Corp ヒートシンクおよびその実装構造
JP2007258448A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109219879A (zh) * 2016-06-27 2019-01-15 国际商业机器公司 热界面材料结构
JP2019520702A (ja) * 2016-06-27 2019-07-18 インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation 熱界面材料構造体、それを含む装置、および、その形成方法
US11013147B2 (en) 2016-06-27 2021-05-18 International Business Machines Corporation Thermal interface material structures
JP7048181B2 (ja) 2016-06-27 2022-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱界面材料構造体、それを含む装置、および、その形成方法
CN109219879B (zh) * 2016-06-27 2022-06-28 国际商业机器公司 热界面材料结构
JP2020077808A (ja) * 2018-11-09 2020-05-21 株式会社デンソー 半導体部品の放熱構造
JP7494726B2 (ja) 2020-12-18 2024-06-04 セイコーエプソン株式会社 熱伝導構造体および熱伝導構造体の製造方法

Also Published As

Publication number Publication date
JP5278011B2 (ja) 2013-09-04

Similar Documents

Publication Publication Date Title
JP4715231B2 (ja) ヒートシンクの実装構造
JP6065973B2 (ja) 半導体モジュール
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
JP5617548B2 (ja) 半導体装置の製造方法
JPWO2011042982A1 (ja) 半導体装置の製造方法
JP2008060172A (ja) 半導体装置
JP2008028352A (ja) 電子機器および電子機器の製造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2004327951A (ja) 半導体装置
JP2013197560A (ja) パワー半導体モジュール
JP2007299974A (ja) 回路基板およびこれを用いた半導体モジュール
JP2007142097A (ja) 半導体装置
KR102352342B1 (ko) 반도체 패키지 및 그 제조 방법
US6828676B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JP2008251671A (ja) 放熱基板およびその製造方法および電子部品モジュール
JP2006261519A (ja) 半導体装置及びその製造方法
JP2012015225A (ja) 半導体装置
JP2004356625A (ja) 半導体装置及びその製造方法
JP2015090965A (ja) 半導体装置
JP5278011B2 (ja) 半導体の冷却構造及びその製造方法
JP2006054230A (ja) 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
JP2008199057A (ja) 電子機器および電子機器の製造方法
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
JP4635977B2 (ja) 放熱性配線基板
JP4797492B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5278011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees