JP2006190711A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006190711A
JP2006190711A JP2004381896A JP2004381896A JP2006190711A JP 2006190711 A JP2006190711 A JP 2006190711A JP 2004381896 A JP2004381896 A JP 2004381896A JP 2004381896 A JP2004381896 A JP 2004381896A JP 2006190711 A JP2006190711 A JP 2006190711A
Authority
JP
Japan
Prior art keywords
semiconductor element
base substrate
heat
heat generating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004381896A
Other languages
English (en)
Other versions
JP4575147B2 (ja
JP2006190711A5 (ja
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004381896A priority Critical patent/JP4575147B2/ja
Priority to US11/317,182 priority patent/US7605465B2/en
Publication of JP2006190711A publication Critical patent/JP2006190711A/ja
Publication of JP2006190711A5 publication Critical patent/JP2006190711A5/ja
Application granted granted Critical
Publication of JP4575147B2 publication Critical patent/JP4575147B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性を向上させた半導体装置を提供すること。
【解決手段】金属製ベース基板１０と、このベース基板１０上に搭載した発熱半導体素子１１と、ベース基板１０の材料よりも熱伝導率の大きい絶縁材料で形成され、発熱半導体素子１１近傍のベース基板１０上に配置した第１誘電体基板１２および第２誘電体基板１３とを具備している。
【選択図】図１

Description

本発明は高周波帯などで使用される半導体装置に関する。
近年、高周波帯などで使用される半導体装置、たとえばガリウム砒素電界効果トランジスタ（以下、ＧａＡｓＦＥＴという）などを用いた半導体装置は高密度化が進み、動作時に発生する熱への対応が求められている。
ここで、従来の半導体装置について、ＧａＡｓＦＥＴを用いた半導体装置を例にとり図２を参照して説明する。
金属製ベース基板２０上に電力増幅などに使用する発熱半導体素子２１、たとえばＧａＡｓＦＥＴが配置されている。発熱半導体素子２１のたとえば図示左側に位置する入力側に、第１誘電体基板２２が配置されている。第１誘電体基板２２上には、たとえば入力側整合回路などを構成する回路パターン２２ａが形成されている。半導体素子２１のたとえば図示右側に位置する出力側に、第２誘電体基板２３が配置されている。第２誘電体基板２３上には、たとえば出力側整合回路などを構成する回路パターン２３ａが形成されている。また、発熱半導体素子２１および第１誘電体基板２２、第２誘電体基板２３などを囲み、ベース基板２０上に矩形枠状の側壁２４がある高さに形成されている。側壁２４は、たとえば一部を除いて多くの部分が金属で形成され、また、上部の矩形状開口はたとえば金属製の蓋２５で封止されている。
側壁２４の図示左側に位置する入力側側壁部分２４ａは絶縁物で形成され、その入力側側壁部分２４ａを入力用線路２６ａが貫通している。入力用線路２６ａに入力用リード線２７ａが接続されている。側壁２４の図示右側に位置する出力側側壁部分２４ｂも絶縁物で形成され、その出力側側壁部分２４ｂを出力用線路２６ｂが貫通している。出力用線路２６ｂに出力用リード線２７ｂが接続されている。
また、入力用線路２６ａと第１誘電体基板２２上の回路パターン２２ａとの間、および、回路パターン２２ａと半導体素子２１との間、半導体素子２１と第２誘電体基板２３上の回路パターン２３ａとの間、パターン２３ａと出力用リード線２７ｂとの間は、それぞれワイヤーＷ１〜Ｗ４で接続されている。
上記した構成において、入力用線路２６ａから入力する入力信号は半導体素子２１で増幅され、出力用線路２６ｂから出力される。
上記の半導体装置は、動作時、発熱半導体素子２１から熱が発生する。この熱は、図３に示すように、半導体素子２１直下に位置するベース基板２０に伝達する。そして、点線矢印Ｙで示すように、たとえば半導体素子２１直下の領域からほぼ４５°の角度範囲に緩やかに広がりながらベース基板２０を伝達し、外部に放出される。
なお、図３は、図２に対応する部分に同じ符号を付し、重複する説明を一部省略する。
上記したような半導体装置、たとえばベース基板２０上に側壁を設け、その側壁の開口を蓋で覆ったパッケージ内に、発熱半導体素子などを配置する半導体装置は特許文献１などに開示されている。
特開平９−１５３８３９号公報
従来の半導体装置の場合、発熱半導体素子２１が発生した熱は、発熱半導体素子２１を搭載するベース基板２０などを通して外部に放出される。このとき、ベース基板２０の放熱性は、発熱半導体素子２１など熱源の面積とベース基板２０の熱抵抗との積で決定する。従来の半導体装置は、発熱半導体素子２１が小さく、熱源の面積が小さいため、十分な放熱効果が得られない場合がある。
また、ベース基板２０は接地電極としても機能するため、ベース基板２０には放熱性と同時に導電性も求められる。したがって、ベース基板２０には、通常、銅単体、あるいは銅板の間に補強用のモリブデンやタングステンを挟んだ多層構造が用いられている。
銅は導電性が高く、金属材料の中では高い熱伝導性を有している。しかし、その熱伝導率は４００Ｗ／ｍ程度であり、半導体装置が高密度化し、発熱半導体素子２１の発熱量が大きくなると、十分な放熱効果が得られない。また、ベース基板２０が多層構造の場合は、モリブデンやタングステンの熱伝導率が銅よりも小さいため、銅単体の場合よりも放熱性が低下する。
本発明は、上記した問題を解決し、放熱性を向上させた半導体装置を提供することを目的とする。
本発明は、金属製ベース基板と、このベース基板上に搭載した発熱半導体素子と、前記ベース基板の材料よりも熱伝導率の大きい絶縁材料で形成され、前記発熱半導体素子近傍の前記ベース基板上に配置した絶縁部材とを具備したことを特徴とする。
本発明によれば、発熱半導体素子近傍のベース基板上に、ベース基板の材料よりも熱伝導率の大きい絶縁部材を配置している。この場合、発熱半導体素子が発生した熱はその近傍の絶縁部材に伝達し、絶縁部材の直下領域を含む広い範囲でベース基板を伝達する。したがって、熱源の面積が大きくなり、放熱性のよい半導体装置が実現する。
本発明の実施形態について、ＧａＡｓＦＥＴを用いた半導体装置を例にとり図１の概略断面図を参照して説明する。
銅などの金属製ベース基板１０上に、動作時に発熱する発熱半導体素子１１、たとえば電力増幅用のＧａＡｓＦＥＴが配置されている。発熱半導体素子１１の図示左側の近傍、たとえばその入力側に隣接して、ベース基板１０よりも熱伝導率の大きい絶縁部材、たとえばダイヤモンドからなる第１誘電体基板１２が、発熱半導体素子１１との間にたとえば狭い間隙Ｇａをもって配置されている。第１誘電体基板１２上には、たとえば入力側整合回路などの回路パターン１２ａが形成されている。
半導体素子１１の図示右側の近傍、たとえばその出力側に隣接して、ベース基板１０よりも熱伝導率の大きい絶縁部材、たとえばダイヤモンドからなる第２誘電体基板１３が、発熱半導体素子１１との間に狭いたとえば間隙Ｇｂをもって配置されている。第２誘電体基板１３上には、たとえば出力側整合回路などの回路パターン１３ａが形成されている。
また、半導体素子１１および第１誘電体基板１２、第２誘電体基板１３などを囲んで矩形枠状の側壁１４がある高さに設けられている。側壁１４は、たとえば一部を除いて多くの部分が金属で形成され、また、上部の矩形状開口はたとえば金属製の蓋１５で封止されている。
側壁１４の図示左側に位置する入力側の側壁部分１４ａはセラミックなどの絶縁物で形成され、その側壁部分１４ａを入力用線路１６ａが貫通している。入力用線路１６ａに入力用リード線１７ａが接続されている。側壁１４の図示右側に位置する出力側の側壁部分１４ｂも、セラミックなどの絶縁物で形成され、その側壁部分１４ｂを出力用線路１６ｂが貫通している。出力用線路１６ｂに出力用リード線１７ｂが接続されている。
また、入力用線路１６ａと第１誘電体基板１２上の回路パターン１２ａとの間、および回路パターン１２ａと半導体素子１１との間、半導体素子１１と第２誘電体基板１３上の回路パターン１３ａとの間、パターン１３ａと出力用リード線１７ｂとの間は、それぞれワイヤーＷ１〜Ｗ４で接続されている。
上記した構成において、入力用線路１６ａから入力する入力信号は発熱半導体素子１１で増幅され、出力用線路１６ｂから出力される。
上記の半導体装置は、動作時に発熱する発熱半導体素子１１の近傍に、ベース基板１０よりも熱伝導率が大きい、たとえばダイヤモンドで形成された第１誘電体基板１２および第２誘電体基板１３が配置されている。ダイヤモンドは熱伝導率が４ｋＷ／ｍと高くなっている。そのため、発熱半導体素子１１が発生した熱は、ベース基板１０の厚さよりも狭い間隙Ｇａ、Ｇｂ直下のベース基板１０などを経て、第１誘電体基板１２および第２誘電体基板１３に伝達する。その後、半導体素子１１および第１誘電体基板１２、第２誘電体基板１３それぞれの直下領域を含む広い範囲を、点線矢印Ｙで示すように、たとえばほぼ４５°の角度範囲に緩やかに広がりながらベース基板１０部分を伝達し、外部に放出される。
上記した構成によれば、発熱半導体素子１１が発生した熱は、第１誘電体基板１２および第２誘電体基板１３へと横方向に拡散し、ベース基板２０の広い範囲を広がりながら伝達する。したがって、熱源の実質的な面積が大きくなり、良好な放熱性が実現する。
ベース基板１０部分を伝達する熱は、熱源からほぼ４５°の角度範囲に広がる。したがって、半導体素子１１で発生した熱が第１誘電体基板１２や第２誘電体基板１３へと横方向に拡散するように、半導体素子１１と第１および第２誘電体基板１２、１３との間隙Ｇａ、Ｇｂは、ベース基板１０の厚さ以下にすることが望ましい。
また、半導体素子１１と第１および第２誘電体基板１２、１３との間の間隙Ｇａ、Ｇｂは空気層になっている。したがって、その間隙Ｇａ、Ｇｂを、空気よりも熱伝導率の高い材料、たとえば絶縁性の樹脂フィラーなどで充填すれば、半導体素子１１で発生した熱の第１および第２誘電体基板１２、１３への熱伝達効率が改善し、より良好な放熱性が得られる。
また、上記の実施形態は、発熱半導体素子がＧａＡｓＦＥＴの場合で説明している。しかし、本発明は、ＧａＡｓＦＥＴに限るものではなく、動作時に発熱するその他の半導体素子を用いた場合にも適用できる。
また、ベース基板を銅で形成している。しかし、本発明は、ベース基板が、銅板の間に補強用のモリブデンやタングステンを挟んだ多層構造の場合にも適用できる。
本発明の実施形態を説明する概略の断面図である。 従来例を説明する概略の断面図である。 従来例の熱の伝達経路を説明する概略の断面図である。
符号の説明
１０…ベース基板
１１…発熱半導体素子
１２…第１誘電体基板
１３…第２誘電体基板
１４…側壁
１４ａ…入力側側壁部分
１４ｂ…出力側側壁部分
１５…蓋
１６ａ…入力用線路
１６ｂ…出力用線路
１７ａ…入力用リード線
１７ｂ…出力用リード線
Ｗ１〜Ｗ４…ワイヤー
Ｇａ、Ｇｂ…間隙

Claims (3)

  1. 金属製ベース基板と、このベース基板上に搭載した発熱半導体素子と、前記ベース基板の材料よりも熱伝導率の大きい絶縁材料で形成され、前記発熱半導体素子近傍の前記ベース基板上に配置した絶縁部材とを具備したことを特徴とする半導体装置。
  2. 絶縁部材上に回路パターンを形成した請求項１記載の半導体装置。
  3. 発熱半導体素子と絶縁部材との間に間隙が設けられ、前記間隙に絶縁性樹脂を充填した請求項１または請求項２記載の半導体装置。
JP2004381896A 2004-12-28 2004-12-28 半導体装置 Expired - Fee Related JP4575147B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004381896A JP4575147B2 (ja) 2004-12-28 2004-12-28 半導体装置
US11/317,182 US7605465B2 (en) 2004-12-28 2005-12-27 Semiconductor device for high frequency power amplification

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004381896A JP4575147B2 (ja) 2004-12-28 2004-12-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2006190711A true JP2006190711A (ja) 2006-07-20
JP2006190711A5 JP2006190711A5 (ja) 2010-05-20
JP4575147B2 JP4575147B2 (ja) 2010-11-04

Family

ID=36610509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381896A Expired - Fee Related JP4575147B2 (ja) 2004-12-28 2004-12-28 半導体装置

Country Status (2)

Country Link
US (1) US7605465B2 (ja)
JP (1) JP4575147B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058991B1 (ko) * 2006-10-02 2011-08-23 가부시끼가이샤 도시바 반도체 장치
JP4558012B2 (ja) 2007-07-05 2010-10-06 株式会社東芝 半導体パッケージ用放熱プレート及び半導体装置
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5631607B2 (ja) * 2009-08-21 2014-11-26 株式会社東芝 マルチチップモジュール構造を有する高周波回路
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
US8471382B2 (en) * 2010-11-18 2013-06-25 Kabushiki Kaisha Toshiba Package and high frequency terminal structure for the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452748U (ja) * 1990-09-12 1992-05-06
JPH06112596A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JPH098432A (ja) * 1995-06-22 1997-01-10 Mitsubishi Electric Corp 高周波回路装置
JP2003007928A (ja) * 2001-06-27 2003-01-10 Nissan Motor Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4343121A1 (de) * 1993-12-17 1995-06-22 Abb Patent Gmbh Verfahren zur Herstellung einer Gießkeramik
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
US6653730B2 (en) * 2000-12-14 2003-11-25 Intel Corporation Electronic assembly with high capacity thermal interface
JP2002190540A (ja) 2000-12-20 2002-07-05 Kyocera Corp 半導体素子収納用パッケージ
KR100432715B1 (ko) * 2001-07-18 2004-05-24 엘지전자 주식회사 방열부재를 갖는 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0452748U (ja) * 1990-09-12 1992-05-06
JPH06112596A (ja) * 1992-09-28 1994-04-22 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JPH098432A (ja) * 1995-06-22 1997-01-10 Mitsubishi Electric Corp 高周波回路装置
JP2003007928A (ja) * 2001-06-27 2003-01-10 Nissan Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
US7605465B2 (en) 2009-10-20
US20060138655A1 (en) 2006-06-29
JP4575147B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
JP5450313B2 (ja) 高周波半導体用パッケージおよびその作製方法
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP5776701B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2014049700A (ja) 部材の接合構造およびその接合方法、パッケージ
JP2010129746A (ja) 半導体モジュール
TW201222760A (en) Integrated circuit device and method of forming the same
JP2007157835A (ja) 実装基板
US7605465B2 (en) Semiconductor device for high frequency power amplification
US20050046014A1 (en) Isolating temperature sensitive components from heat sources in integrated circuits
US7586194B2 (en) Semiconductor device having exposed heat dissipating metal plate
JP5072667B2 (ja) 半導体装置
JPWO2015190166A1 (ja) 弾性表面波装置
JP2006229218A (ja) 半導体デバイスの製造方法、および得られるデバイス
JP2010080815A (ja) 半導体装置
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP2020088468A (ja) 増幅器及び増幅装置
JP7063186B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP5433242B2 (ja) 半導体パッケージ
JP2856192B2 (ja) 半導体装置
JP2008311527A (ja) 高周波半導体回路
JPH0945828A (ja) 半導体装置用パッケージ
JP5892770B2 (ja) 高周波半導体装置
JP2010186962A (ja) 半導体パッケージおよびその作製方法
JP2012146910A (ja) 半導体装置
JP2018164047A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees