JP2006310537A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006310537A
JP2006310537A JP2005131228A JP2005131228A JP2006310537A JP 2006310537 A JP2006310537 A JP 2006310537A JP 2005131228 A JP2005131228 A JP 2005131228A JP 2005131228 A JP2005131228 A JP 2005131228A JP 2006310537 A JP2006310537 A JP 2006310537A
Authority
JP
Japan
Prior art keywords
interposer
solder resist
semiconductor device
mold
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005131228A
Other languages
English (en)
Inventor
Hirokazu Umemura
博和 梅村
Masanao Araki
雅尚 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005131228A priority Critical patent/JP2006310537A/ja
Publication of JP2006310537A publication Critical patent/JP2006310537A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】インターポーザーを基材とした半導体装置をトランスファーモールド工法で製造する場合に生じるモールド時の樹脂バリの発生を抑制すると共に、金型のクランプによるインターポーザーに与えるダメージを軽減した半導体装置を提供する。
【解決手段】モールド時の金型の先端傾斜部がインターポーザー１０上のソルダーレジスト１６の周辺部と接しないように前記ソルダーレジスト１６の当該周辺部に溝１７を設けると共に前記周辺部のさらに外周部におけるソルダーレジスト１６の層の厚さを大ならしめることにより、樹脂バリの発生を抑制すると共に、金型でクランプしたときのインターボーザーへのダメージを軽減した半導体装置を提供することができる。
【選択図】 図１

Description

本発明はインターポーザーを用いた半導体装置に関するものであり、特にトランスファーモールドによりモールドされている半導体装置に関するものである。
数年前から有機基板といわれるインターポーザーを用いたパッケージが少ピンから多ピンに至るまで多大な需要を集めている。このインターポーザーを用いた半導体装置をトランスファーモールド工法にて製造するということは、低コスト化の面から効果的であり実施されている例も多いが、この工法を用いて製造した場合、インターポーザーを金型で強くクランプするとこれを破壊してしまうことがあり、逆に弱くクランプすると金型のキャビティー端部から樹脂が漏れ出しバリを発生するという問題がある。
したがって、製品の信頼性の観点から金型のクランプ圧力を低く設定し、樹脂バリの発生を黙認している場合もあるが、この樹脂バリの発生を抑制することを目的とした構造の半導体装置が特許文献１に開示されている。
図７は従来の半導体装置の構成を示す断面図であり、前記特許文献に開示されたものである。
図７において、インターポーザー３０の上には半導体素子３７が接着されており、その半導体素子３７上にある電極パッド３７ａとインターポーザー３０上の電極３２は金属ワイヤー３８で接続されると共に、これらはモールド樹脂３９によりモールドされ、インターポーザー３０の配線層３１にある導通孔３３を通じた裏面には半田ボール４０が接着されて半導体装置が構成されている。
ここで用いられているインターポーザー３０のモールド端にはソルダーレジスト３４の上にさらにもう一層のソルダーレジスト層３５が重ねられ、モールド端に突起物３６を形成し、前記突起物を金型のキャビティーのテーパー部分に密着させることによって樹脂バリの発生を抑制するようにしている。
特開平１１−３１７４７２号公報
しかしながら、このような構成の半導体装置において、インターポーザーを用いてトランスファーモールドするとき、基板の面内厚みばらつきが存在し、そのばらつきは４０μｍにまで至るものもあるため、面内で薄い箇所では突起が金型のキャビティーのテーパー部分にも密着せず、さらに突起と製品外部の間の基板と金型も密着せず、結果的に樹脂が製品外へ漏洩する結果となって完全に樹脂バリの発生が抑制される構成にはなっていない。
本発明は上記従来技術の問題を解決することに指向するものであり、インターポーザーを基材とした半導体装置をトランスファーモールド工法で製造する場合に生じるモールド時の樹脂バリの発生を抑制すると共に、金型のクランプによるインターポーザーに与えるダメージを軽減した半導体装置を提供することを目的とする。
前記の目的を達成するために、本発明に係わる半導体装置は、半導体素子がインターポーザーのパッド上に搭載され、前記半導体素子と前記インターポーザー上の配線がワイヤーなどで電気的に接続されており、前記半導体素子、前記インターポーザーおよび前記ワイヤーがモールド樹脂でモールドされた半導体装置であって、モールド時の金型の先端傾斜部がインターポーザー上のソルダーレジストの周辺部と接しないように前記ソルダーレジストの当該周辺部に溝を設けると共に前記周辺部の外周部におけるソルダーレジスト層の厚さを大ならしめたものである。
前記構成によれば、成形圧がインターポーザーと金型の界面に集中して印加されるのを防ぎ、成形圧を印加した時に発生する樹脂バリの発生を抑制すると共に、金型のクランプによってインターポーザーに与えられるダメージを軽減することができる。
本発明によれば、インターポーザーを基材としてトランスファーモールド工法により半導体装置を製造する場合におけるモールド時の金型端部よりの樹脂漏れによるバリの発生を抑制すると共に、金型のクランプによってインターポーザーに与えられるダメージを軽減した半導体装置を提供することが可能となる。
以下、本発明の半導体装置の各実施の形態について図面を参照しながら説明する。
（実施の形態１）
図１は本発明の半導体装置の実施の形態１における構成を示す断面図、図２は図１に示す半導体装置要部の加工過程の説明図である。
図１において、１０はインターポーザー、１１は半導体素子、１２は接着剤、１３は金属ワイヤー、１４はモールド樹脂、１５は半田ボール、１６はソルダーレジスト、１７は溝、１８は第２のソルダーレジスト、１９は裏面ソルダーレジスト、２０はプリプレグである。
図１から明らかなように、この半導体装置は、インターポーザー１０と金型のキャビティーのテーパー端部（図１のモールド樹脂１４の左右テーパー部を形成するためのキャビティーの端部）と接する箇所に、これらが直接接さないようにその箇所のソルダーレジスト１６に開口する溝１７を形成すると共に、その外側のソルダーレジスト１６上にもう１層の第２のソルダーレジスト１８を形成してあり、さらに、前記インターポーザー１０に半導体素子１１を接着剤１２で接着して、前記半導体素子１１上に設けてある電極とインターポーザー１０の端子を金属ワイヤー１３で導通させ、モールド樹脂１４でモールドし、インターポーザー１０の裏面の端子に半田ボール１５を接着させて半導体装置を構成している。
図２に本発明の要部であるインターポーザー１０の外周部の加工過程を示しており、まず、図２（ａ）に示すようにガラスクロスをＢＴレジンなどの絶縁性樹脂に含浸し、加熱、加圧成形された材料に配線を施したプリプレグ２０の表面と裏面にそれぞれソルダーレジスト１６と裏面ソルダーレジスト１９を形成し、次に図２（ｂ）に示すように前記金型のキャビティーのテーパー端部がインターポーザー１０の表面のソルダーレジスト１６に接する箇所あるいはその周辺のソルダーレジストを現像やエッチングにより開口して溝１７を設け、次に図２（ｃ）に示すように溝１７の外周全域にもう一層の第２のソルダーレジスト１８を設ける。
このように構成することにより、金型の中で最もインターポーザーにダメージを与える前記金型のキャビティーのテーパー端部と接するインターポーザー表面のソルダーレジスト部に溝が形成されており、さらに、その溝の外側のソルダーレジストの上にもう１層の第２のソルダーレジストが設けられてこの部分の厚みが大きくなっているため、樹脂の漏洩が抑えられてバリの発生を抑制し、また、金型でクランプしたときに発生するインターポーザーへのダメージを軽減することができる。
（実施の形態２）
図３は本発明の半導体装置の実施の形態２における構成を示す断面図、図４は図３に示す半導体装置要部の加工過程の説明図である。なお、図１および図２に示した実施の形態１における部材と同一あるいは同一機能の部材については、同一の符号を付して詳細な説明は省略する。
図４に本発明の要部であるインターポーザー１０の外周部の加工過程を示しており、まず、図４（ａ）に示すようにガラスクロスをＢＴレジンなどの絶縁性樹脂に含浸し、加熱、加圧成形された材料に配線を施したプリプレグ２０の表面と裏面にそれぞれソルダーレジスト１６と裏面ソルダーレジスト１９を形成し、次に図４（ｂ）に示すように前記金型のキャビティーのテーパー端部がインターポーザー１０の表面のソルダーレジスト１６に接する箇所あるいはその周辺のソルダーレジストを現像やエッチングにより開口して溝１７を設け、次に図４（ｃ）に示すようにその溝１７の外周に金型でクランプした場合に潰れやすい幅、例えば１０〜１００μｍ程度の幅の第２のソルダーレジスト１８をソルダーレジスト１６上に設ける。
このように構成することにより、金型の中で最もインターポーザーにダメージを与える前記金型のキャビティーのテーパー端部と接するインターポーザー表面のソルダーレジストに溝が形成されており、さらに、その溝の外側のソルダーレジストの上に金型でクランプした場合に潰れやすい幅のもう１層の第２のソルダーレジストが設けられていて、この部分の厚みが大きくなっているため、樹脂の漏洩が抑えられてバリの発生を抑制し、また、金型でクランプしたときに前記の第２のソルダーレジストの層が潰れるのでインターポーザーへのダメージをより軽減することができる。
（実施の形態３）
図５は本発明の半導体装置の実施の形態３における構成を示す断面図、図６は図５に示す半導体装置要部の加工過程の説明図である。なお、図１および図２に示した実施の形態１における部材と同一あるいは同一機能の部材については、同一の符号を付して詳細な説明は省略する。
図６に本発明の要部であるインターポーザー１０の外周部の加工過程を示しており、まず、図６（ａ）に示すようにガラスクロスをＢＴレジンなどの絶縁性樹脂に含浸し、加熱、加圧成形された材料に配線を施したプリプレグ２０の表面と裏面にそれぞれソルダーレジスト１６と裏面ソルダーレジスト１９を形成し、次に図６（ｂ）に示すように前記金型のキャビティーのテーパー端部がインターポーザー１０の表面のソルダーレジスト１６に接する箇所あるいはその周辺のソルダーレジストを現像やエッチングにより開口して溝１７を設け、次に図６（ｃ）に示すようにその溝１７を完全に被覆しないようにもう一層の第２のソルダーレジスト１８をソルダーレジスト１６上に設ける。
このように構成することにより、金型の中で最もインターポーザーにダメージを与えるキャビティーのテーパー端部と接するインターポーザー表面のソルダーレジスト部に溝が形成されると共に、この溝が不完全に覆われている状態にあり、さらに、その溝の外側のソルダーレジストの上にもう１層の第２のソルダーレジストが設けられてこの部分の厚みが大きくなっているため、樹脂の漏洩がより抑えられてバリの発生を抑制し、また、金型でクランプしたときに発生するインターポーザーへのダメージもより軽減することができる。
本発明の半導体装置は、インターポーザーを基材としてトランスファーモールド工法により半導体装置を製造する場合におけるモールド時の金型端部よりの樹脂漏れを抑制し、金型でクランプしたときのインターポーザーへのダメージを軽減することができるという効果を有し、特にインターポーザーを基材とした半導体装置のトランスファーモールド工法によるモールド工程の歩留まり向上に有用である。
本発明の半導体装置の実施の形態１における構成を示す断面図 図１に示す半導体装置要部の加工過程の説明図 本発明の半導体装置の実施の形態２における構成を示す断面図 図３に示す半導体装置要部の加工過程の説明図 本発明の半導体装置の実施の形態３における構成を示す断面図 図５に示す半導体装置要部の加工過程の説明図 従来の半導体装置の構成を示す断面図
符号の説明
１０ インターポーザー
１１ 半導体素子
１２ 接着剤
１３ 金属ワイヤー
１４ モールド樹脂
１５ 半田ボール
１６ ソルダーレジスト
１７ 溝
１８ 第２のソルダーレジスト
１９ 裏面ソルダーレジスト
２０ プリプレグ

Claims (3)

  1. 半導体素子がインターポーザーのパッド上に搭載され、前記半導体素子と前記インターポーザー上の配線がワイヤーなどで電気的に接続されており、前記半導体素子、前記インターポーザーおよび前記ワイヤーがモールド樹脂でモールドされた半導体装置であって、モールド時の金型の先端傾斜部がインターポーザー上のソルダーレジストの周辺部と接しないように前記ソルダーレジストの当該周辺部に溝を設けると共に前記周辺部の外周部におけるソルダーレジスト層の厚さを大ならしめたことを特徴とする半導体装置。
  2. 前記ソルダーレジストの周辺部の外周部は、外力により潰れやすい幅に設定された第２のソルダーレジストで覆われていることを特徴とする請求項１記載の半導体装置。
  3. 前記第２のソルダーレジストは前記溝を不完全に覆うようにその上部に延在していることを特徴とする半導体装置。
JP2005131228A 2005-04-28 2005-04-28 半導体装置 Pending JP2006310537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005131228A JP2006310537A (ja) 2005-04-28 2005-04-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005131228A JP2006310537A (ja) 2005-04-28 2005-04-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2006310537A true JP2006310537A (ja) 2006-11-09

Family

ID=37477092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005131228A Pending JP2006310537A (ja) 2005-04-28 2005-04-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2006310537A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009150820A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 半導体装置とその製造方法
US9646907B2 (en) 2013-06-03 2017-05-09 Denso Corporation Mold package and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009150820A1 (ja) * 2008-06-11 2009-12-17 パナソニック株式会社 半導体装置とその製造方法
US9646907B2 (en) 2013-06-03 2017-05-09 Denso Corporation Mold package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4634146B2 (ja) 半導体ダイパッケージを形成する方法
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JP2001077232A (ja) 半導体装置およびその製造方法
JP2002289733A (ja) 半導体装置
US10461019B2 (en) Package with backside protective layer during molding to prevent mold flashing failure
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP2004273882A (ja) モールド金型及びそれを用いた半導体装置の製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
JP2014187122A (ja) Ｌｅｄパッケージとその製造方法
TW201637154A (zh) 晶片封裝結構及堆疊式晶片封裝結構
JP2006310537A (ja) 半導体装置
JP2008211231A (ja) リードフレームおよび樹脂封止型半導体装置
JP2007165692A (ja) 電子装置の製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
US20140240949A1 (en) Substrate strip
JP2006191143A (ja) 半導体装置
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JP2009076666A (ja) 半導体装置の製造方法
JP4840305B2 (ja) 半導体装置の製造方法
JP2008186869A (ja) リードフレーム、およびその製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法
JP2005109377A (ja) 半導体装置およびその製造方法
JP2005101670A (ja) 半導体装置
JP4351327B2 (ja) リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法