JP2015099874A - 電子素子パッケージ、およびその製造方法 - Google Patents

電子素子パッケージ、およびその製造方法 Download PDF

Info

Publication number
JP2015099874A
JP2015099874A JP2013239892A JP2013239892A JP2015099874A JP 2015099874 A JP2015099874 A JP 2015099874A JP 2013239892 A JP2013239892 A JP 2013239892A JP 2013239892 A JP2013239892 A JP 2013239892A JP 2015099874 A JP2015099874 A JP 2015099874A
Authority
JP
Japan
Prior art keywords
lead frame
die pad
lead
resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013239892A
Other languages
English (en)
Inventor
明宏 林
Akihiro Hayashi
明宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2013239892A priority Critical patent/JP2015099874A/ja
Publication of JP2015099874A publication Critical patent/JP2015099874A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】 バリ取り工程を必要とせず、樹脂バリの無い電子素子パッケージを提供する。

【解決手段】 リードフレームと、前記リードフレームを囲み、かつ、樹脂からなるハウジングとを有する電子素子パッケージであって、前記リードフレームは、電子素子を載せるための一つまたは複数のダイパッドと、電子素子と電気的に接続されるための一つまたは複数のリードと、を含み、前記ダイパッドは、表面の外周に形成された第一の溝を持ち、
前記リードは、前記ダイパッドの表面が存在する平面上にある第一の表面を持ち、かつ、前記第一の表面の外周に形成された溝を持つことを特徴とする電子素子パッケージである。
【選択図】 図１

Description

本発明は、リードフレームと電子素子パッケージ、およびその製造方法に関する。
一般に半導体集積回路やＬＥＤ発光素子などの電子素子を搭載するためのリードフレームは、板状のＦｅ−Ｎｉ等の合金薄板やＣｕ−Ｎｉ−Ｓｎ等の銅合金薄板からなるリードフレーム用金属材料を、その片面または両面から塩化第二鉄等のエッチング液を用いてフォトエッチング加工をして製造され、半導体集積回路やＬＥＤ素子を搭載するためのパッド部と、該パッド部とは絶縁状態に離反し、ＬＥＤ素子と接続が行われるインナーリード部および、外部基板と電気的接続を行うアウターリード部を備えている。あるいは、プレス加工によって、パッド部と、該パッド部と絶縁状態で離反しているインナーリード部、および外部基板と電気的接続を行うアウターリード部を製造し、断面をコの字状に折り曲げ加工することによって形成されている。
ＬＥＤパッケージの構成は、大きく分けると、上記のようなエッチング加工あるいはプレス加工によって作製されたＬＥＤ発光素子搭載用の一つまたは複数のパッド部、およびＬＥＤ発光素子との電気的接続用のリード部を備えたリードフレーム基板と、ＬＥＤ発光素子からの光を効率よく取り出すための反射機能を有する樹脂（以下、「リフレクター樹脂」と称する）により形成されるリフレクター部からなる。このリフレクター樹脂は金型を用いてインジェクションモールドやトランスファーモールドなどによりモールド成形される。
電子素子、例えばＬＥＤ発光素子は、リフレクター樹脂がモールド成形されたリードフレームのパッド部に搭載され、ワイヤーボンディング等により電気的接続用のリード部と接続される。
特開平２００６−１５６７０４号公報 特開平６−８５３２５号公報
インジェクションモールドやトランスファーモールドなどによるリフレクター樹脂のモールド成形では、金型内に液状のリフレクター樹脂が高圧で充填されるため、図９に示すように、上述のＬＥＤ発光素子実装用パッド部や電気的接続用リード部の表面に、樹脂バリや樹脂汚染が生じる。
この樹脂バリはＬＥＤ実装時のワイヤーボンディング性やはんだ濡れ性などの実装信頼性の低下や、めっき面の反射率の低下を生じさせるという問題がある。
通常、上述の問題の回避のために、樹脂バリの除去を行うが、ウォータージェットやウェットブラストなどの物理研磨や、電解脱脂などの化学研磨による除去方法は形成されたリフレクター樹脂にも負荷がかかるため、リフレクター樹脂表面の研磨による反射率の低下を招くという問題が新たに発生する場合がある。さらに、物理研磨ではリフレクター樹脂の欠けや顕微鏡では見えないリードフレームとリフレクター樹脂との微小な剥離を招くという問題も発生する。
樹脂バリを防止する方法として、樹脂バリの発生するパッド部に樹脂ブロックが形成されるようにして、そのブロックを折って除去することで樹脂バリを防止する方法が提案されている（例えば、特許文献１参照）。しかし、この方法は、形成した樹脂ブロックを一つずつ折っていく必要があり、量産性において非現実的である。
本発明の解決しようとする課題は、バリ取り工程を必要とせず、樹脂バリの無い電子素子パッケージを提供することである。
本発明は、上記に述べた目的を実現するために、リードフレームにおけるＬＥＤ発光素子搭載用およびＬＥＤ発光素子と電気的接続用のパッド面と接する金型面の周囲に微小な突起を設けることを特徴とする。
本発明は、リードフレームと、前記リードフレームを囲み、かつ、樹脂からなるハウジングとを有する電子素子パッケージであって、前記リードフレームは、電子素子を載せるための一つまたは複数のダイパッドと、電子素子と電気的に接続されるための一つまたは複数のリードと、を含み、前記ダイパッドは、表面の外周に形成された第一の溝を持ち、
前記リードは、前記ダイパッドの表面が存在する平面上にある第一の表面を持ち、かつ、前記第一の表面の外周に形成された溝を持つことを特徴とする電子素子パッケージである。
また、本発明は、リードフレームと、前記リードフレームを囲むハウジングと、リフレクターとを有するＬＥＤパッケージであって、前記リードフレームは、ＬＥＤを載せるための一つまたは複数のダイパッドと、電ＬＥＤと電気的に接続されるための一つまたは複数のリードと、を含み、前記ハウジングと前記リフレクターとが、同じ樹脂からなり、前記リフレクターは、少なくとも前記ダイパッドを囲み、かつ、前記ダイパッドから離れる方向に延在し、前記ダイパッドは、表面の外周に形成された第一の溝を持ち、前記リードは、前記ダイパッドの表面が存在する平面上にある第一の表面を持ち、かつ、前記第一の表面の外周に形成された溝を持つことを特徴とするＬＥＤパッケージである。
また、本発明は、電子素子を載せるための一つまたは複数のダイパッドと、電子素子と電気的に接続されるための一つまたは複数のリードとを有するリードフレームを形成するリードフレーム形成工程と、前記リードフレームを囲み、かつ樹脂からなるハウジングを金型によって形成するモールド工程とを含む電子素子パッケージの製造方法であって、前記金型は前記ダイパッドと前記リードとに接する領域の一部に突起を有することを特徴とする電子素子パッケージの製造方法である。
また、本発明は、前記リードフレーム形成工程において、前記ダイパッドの表面と、前記リードの第一の表面とに溝を形成し、かつ、前記リードの第一の表面は、前記ダイパッドの表面が存在する平面上にあることを特徴とする電子素子パッケージの製造方法である。
また、本発明は、前記金型は前記突起に囲まれる領域では前記リードフレームと接しないことを特徴とする電子素子パッケージの製造方法である。
本発明によれば、トランスファーモールドの際に、金型に形成した突起がリードフレームに食い込むことで、樹脂がダイパッドとリードフレームの第一の表面に入り込むことを阻止するため、バリが発生しなくなる。
本発明のＬＥＤパッケージ製造方法を示す模式図である。 本発明の溝を形成したリードフレームの製造方法を示す模式図である。 本発明のＬＥＤパッケージの模式的な断面図である。 本発明のＬＥＤパッケージの模式的な上面図である。 本発明の金型における矩形突起部の模式的な断面図である。 本発明の金型における台形突起部の模式的な断面図である。 本発明の金型における楕円形突起部の模式的な断面図である。 本発明の金型における三角形２列突起部の模式的な断面図である。 本発明の金型を用いた樹脂モールドの模式的な断面図である。 ＬＥＤパッケージの樹脂バリの例を示す模式的な上面図である。
本発明実施形態について、図１を用いて説明する。
まず、金属板１０ａにレジスト１１ａを塗布する。使用するレジストはポジレジストでもネガレジストでも良い。液状レジストの場合は、レジストをスピンコートやロールコートで塗布する。フィルム状レジストの場合は、レジストをロールラミネート等にて成膜する。
次に、露光現像にてレジストをパターニングする。その後、金属板１０ａをエッチングしてリードフレーム１０ｂを形成する。この時、図２に示すように、金型突起部に接触するリードフレームの表面にあわせて溝を形成しても良い。この溝は金型突起の大きさを超えないようにする。
溝は図４のように、中央部を取り囲むように形成されていることが好ましい。溝は各領域の外周に設けるのが好ましい。
図２のようにリードフレームに金型突起に合わせた溝を形成しておくことで、トランスファーモールドの際の金型突起の磨耗を低減することが可能である。
そして、電子素子を載せるための一つまたは複数のダイパッド、および電子素子と電気的に接続されるための一つまたは複数のリードを取り囲むように、ハウジングを形成する。ハウジングは、樹脂からなる。ハウジングは、例えばインジェクションモールドやトランスファーモールドなどの、モールド成形で形成される。モールド成形は、外周部に突起１３ａを設けた金型１２ａ、１２ｂを用いる。ＬＥＤパッケージの場合、リフレクター１４を、ハウジングと同じ樹脂によってモールド成形する。リフレクター１４は、図３のように、少なくともダイパッドを囲み、かつダイパッドから離れる方向に延在する。リフレクター１４は傾きを持つ内壁を持つ。リフレクター１４は、ダイパッドに近い端部において内壁に囲まれる領域よりも、ダイパッドから遠い端部において内壁に囲まれる領域の方が大きい。即ち、リフレクター１４の内壁は、外側に広がるように傾きを持っている。リフレクター１４の内壁は、例えば、パラボリックになっている。
電子素子はダイパッドの表面に載せる。リードフレームは、１枚の金属板から通常は作成する。その為、ダイパッドとリードの一部は同じ平面上に表面を持つ。リードにおいて、ダイパッドの表面が存在する平面上にある表面を、第一の表面と呼ぶことにする。第一の表面と反対側の表面を、第二の表面と呼ぶことにする。リードの第二の表面は、外部基板との電気的な接続のために使用することが出来る。
金型に設ける突起１３ａの高さは５０μｍ以下とし、形状は図５〜図７に示すように、三角形、矩形、台形、楕円形のいずれかとする。また、図８に示すように、前述のいずれかの形状またはそれらを組み合わせたものを複数列配置しても良い。
また、前述の金型は図９に示すように、突起に囲まれた領域にくぼみを持たせても良い。これにより、リードフレームと金型の間に空隙ができる。即ち、金型の突起部のみがリードフレームと接するように出来る。従って、金型面によるリードフレームへの打痕を無くすことが可能となる。
従来では金型のクランプ圧力を上げることで、金型とリードフレームの間への樹脂の染み出し（バリ）を抑制するが、圧力を上げるほどクランプされているリードフレームの表面に打痕が残ってしまっていた。
本発明実施形態について、図１を用いて説明する。
まず、金属板１０ａにフィルム状レジスト１１ａを成膜した。
次に、露光現像にてレジストをパターニングした後、金属板１０ａをエッチングしてリードフレーム１０ｂを形成した。この時、図２に示すように、金型突起部にあわせて、金型突起の大きさを超えない溝を形成した。
そして、電子素子を載せるための一つまたは複数のダイパッド、および電子素子と電気的に接続されるための一つまたは複数のリードを取り囲むように、ハウジングを形成した。ハウジングは、樹脂からなる。リフレクター１４を、ハウジングと同じ樹脂によってモールド成形した。ハウジングとリフレクター１４とは、トランスファーモールドより形成した。モールド成形は、外周部に三角形状で高さ３０μｍの突起１３ａを設けた金型１２ａ、１２ｂを用いた。なお、金型は、図９に示すように、突起に囲まれた領域にくぼみを持たせた物を用いた。これにより、リードフレーム表面と金型の間に空隙ができるようにした。
トランスファーモールドの際に、ダイパッドとリードの表面には、樹脂バリは生じなかった。
本発明は、電子素子と電気的に接続されるためのリードフレーム及び電子素子パッケージに利用することが出来る。
１０ａ 金属板
１０ｂ リードフレーム
１１ａ レジスト
１１ｂ レジストパターン
１２ａ 上金型
１２ｂ 下金型
１３ａ 三角形突起
１３ｂ 矩形突起
１３ｃ 台形突起
１３ｄ 楕円形突起
１３ｅ 複数並べた三角形突起
１５ 溝
１６ 空隙
１７ 透明封止樹脂
１８ ワイヤー
１９ ＬＥＤ素子
２０ 樹脂バリ（樹脂汚染）

Claims (5)

  1. リードフレームと、
    前記リードフレームを囲み、かつ、樹脂からなるハウジング
    とを有する電子素子パッケージであって、
    前記リードフレームは、
    電子素子を載せるための一つまたは複数のダイパッドと、
    電子素子と電気的に接続されるための一つまたは複数のリードと、
    を含み、
    前記ダイパッドは、表面の外周に形成された第一の溝を持ち、
    前記リードは、前記ダイパッドの表面が存在する平面上にある第一の表面を持ち、かつ、前記第一の表面の外周に形成された溝を持つ
    ことを特徴とする電子素子パッケージ。
  2. リードフレームと、
    前記リードフレームを囲むハウジングと、
    リフレクター
    とを有するＬＥＤパッケージであって、
    前記リードフレームは、
    ＬＥＤを載せるための一つまたは複数のダイパッドと、
    電ＬＥＤと電気的に接続されるための一つまたは複数のリードと、
    を含み、
    前記ハウジングと前記リフレクターとが、同じ樹脂からなり、
    前記リフレクターは、少なくとも前記ダイパッドを囲み、かつ、前記ダイパッドから離れる方向に延在し、
    前記ダイパッドは、表面の外周に形成された第一の溝を持ち、
    前記リードは、前記ダイパッドの表面が存在する平面上にある第一の表面を持ち、かつ、前記第一の表面の外周に形成された溝を持つ
    ことを特徴とするＬＥＤパッケージ。
  3. 電子素子を載せるための一つまたは複数のダイパッドと、
    電子素子と電気的に接続されるための一つまたは複数のリード
    とを有するリードフレームを形成するリードフレーム形成工程と、
    前記リードフレームを囲み、かつ樹脂からなるハウジングを金型によって形成するモールド工程
    とを含む電子素子パッケージの製造方法であって、
    前記金型は前記ダイパッドと前記リードとに接する領域の一部に突起を有する
    ことを特徴とする電子素子パッケージの製造方法。
  4. 前記リードフレーム形成工程において、前記ダイパッドの表面と、前記リードの第一の表面とに溝を形成し、かつ、
    前記リードの第一の表面は、前記ダイパッドの表面が存在する平面上にあることを特徴とする請求項３に記載の電子素子パッケージの製造方法。
  5. 前記金型は前記突起に囲まれる領域では前記リードフレームと接しないことを特徴とする請求項３または４に記載の電子素子パッケージの製造方法。
JP2013239892A 2013-11-20 2013-11-20 電子素子パッケージ、およびその製造方法 Pending JP2015099874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013239892A JP2015099874A (ja) 2013-11-20 2013-11-20 電子素子パッケージ、およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013239892A JP2015099874A (ja) 2013-11-20 2013-11-20 電子素子パッケージ、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015099874A true JP2015099874A (ja) 2015-05-28

Family

ID=53376302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013239892A Pending JP2015099874A (ja) 2013-11-20 2013-11-20 電子素子パッケージ、およびその製造方法

Country Status (1)

Country Link
JP (1) JP2015099874A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111067A (ja) * 2014-12-02 2016-06-20 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
CN105895782A (zh) * 2016-06-07 2016-08-24 共青城超群科技协同创新股份有限公司 一种rgb模组金属基板的制作方法
CN105957930A (zh) * 2016-06-07 2016-09-21 共青城超群科技协同创新股份有限公司 一种rgb金属基板的制作方法
CN105960090A (zh) * 2016-06-07 2016-09-21 共青城超群科技协同创新股份有限公司 一种金属电路板的制作方法
CN106058008A (zh) * 2016-06-07 2016-10-26 共青城超群科技协同创新股份有限公司 一种led金属基板的制作方法
JP2019062214A (ja) * 2018-11-27 2019-04-18 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111067A (ja) * 2014-12-02 2016-06-20 日亜化学工業株式会社 パッケージ、発光装置及びそれらの製造方法
US10074783B2 (en) 2014-12-02 2018-09-11 Nichia Corporation Package and light emitting device
CN105895782A (zh) * 2016-06-07 2016-08-24 共青城超群科技协同创新股份有限公司 一种rgb模组金属基板的制作方法
CN105957930A (zh) * 2016-06-07 2016-09-21 共青城超群科技协同创新股份有限公司 一种rgb金属基板的制作方法
CN105960090A (zh) * 2016-06-07 2016-09-21 共青城超群科技协同创新股份有限公司 一种金属电路板的制作方法
CN106058008A (zh) * 2016-06-07 2016-10-26 共青城超群科技协同创新股份有限公司 一种led金属基板的制作方法
JP2019062214A (ja) * 2018-11-27 2019-04-18 日亜化学工業株式会社 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
TWI587414B (zh) 先進四方扁平無引腳封裝結構及其製造方法
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP5573176B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
CN103177977B (zh) 通过选择性处理暴露封装件中的连接件
JP6362111B2 (ja) リードフレームの製造方法
JP2011129687A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
JP2012204754A (ja) Ｌｅｄ発光素子用リードフレーム、およびその製造方法、並びにそれを用いたｌｅｄパッケージ
JP2014187122A (ja) Ｌｅｄパッケージとその製造方法
JP2012182357A (ja) Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP5817894B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6065081B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013069955A (ja) 半導体装置、半導体装置の製造方法およびリードフレーム
JP2012104542A (ja) Ｌｅｄ発光素子用リードフレーム及びそれを用いたｌｅｄパッケージ、およびその製造方法
JP6656961B2 (ja) 光半導体素子搭載用のリードフレーム及びその製造方法
JP6536992B2 (ja) リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP5939474B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
JP2009076666A (ja) 半導体装置の製造方法
JP6869602B2 (ja) 半導体装置
JP2010010568A (ja) 回路装置
JP6407042B2 (ja) 半導体装置及びその製造方法
JP2012182210A (ja) Ｌｅｄ素子用リードフレーム基板の製造方法
JP2004104153A (ja) 発光素子および半導体装置