JP3238363B2 - 半導体素子の金属配線形成方法 - Google Patents

半導体素子の金属配線形成方法

Info

Publication number
JP3238363B2
JP3238363B2 JP34658297A JP34658297A JP3238363B2 JP 3238363 B2 JP3238363 B2 JP 3238363B2 JP 34658297 A JP34658297 A JP 34658297A JP 34658297 A JP34658297 A JP 34658297A JP 3238363 B2 JP3238363 B2 JP 3238363B2
Authority
JP
Japan
Prior art keywords
metal wiring
forming
film
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34658297A
Other languages
English (en)
Other versions
JPH10189594A (ja
Inventor
乗▲昊▼ 李
如松 薛
唱柱 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH10189594A publication Critical patent/JPH10189594A/ja
Application granted granted Critical
Publication of JP3238363B2 publication Critical patent/JP3238363B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の金属配
線形成方法に関し、特に高集積半導体素子の微細パター
ン形成時に適するようにした半導体素子の金属配線形成
方法に関する。
【0002】
【従来の技術】一般に、半導体素子が高集積化されるこ
とにより金属配線の線幅は微細化され、これに従い微細
パターン形成が可能な遠紫外線用感光膜の使用が必須で
ある。しかし、遠紫外線用感光膜が有する低いエッチン
グ選択比とエッチング工程時のマージン(etch process
margin)の不足が、微細パターンの形成に大きな障害
として浮上する。即ち、段差がある部分に蒸着された金
属配線層上部に遠紫外線用感光膜を塗布し、露光及び現
像を行って感光膜パターンを形成する。その次に、露出
した金属配線層をエッチングする際、感光膜の低いエッ
チング選択比のため、段差がある部分の、高い方の部分
に厚さの薄い感光膜もエッチングされてしまい、その下
部の金属配線層が露出する。従って、本来、感光膜に被
覆されていて残るべき、金属配線層がエッチングされ不
良が発生する等、エッチング時のマージンが低下する問
題が発生する。さらに、感光膜が所定のパターンを有す
るように、全てエッチングされた後、露出した金属配線
層がエッチングされる際、ポリマーにより部分的なエッ
チング速度差が誘発されるため金属の表面が非常に粗く
なる問題が発生する。
【0003】これと関連し、従来技術に係る半導体素子
の金属配線形成方法を図3及び図4を参照して説明すれ
ば次の通りである。図3及び図4は、従来技術に係る金
属配線を形成する段階を示す工程断面図である。従来技
術に係る半導体素子の金属配線形成方法は、先ず図3に
示すように、段差を有する下部層1上部にバリア膜2を
形成し、前記バリア膜2上にタングステン層3を形成す
る。その次に、前記タングステン層3上に反射防止膜4
を積層し、前記反射防止層4上部に感光膜5を塗布す
る。この際、前記下部層1の段差が高い所は感光膜5の
厚さが薄いことが分る。
【0004】次いで、図4に示すように、金属配線マス
クを利用した露光及び現像工程により感光膜5を選択的
に除去して感光膜パターン5aを形成する。その次に、
前記感光膜パターン5aをマスクに露出した部分の反射
防止膜4、タングステン層3及びバリア膜2を順次エッ
チングして所定のパターンを有する金属配線を形成す
る。
【0005】
【発明が解決しようとする課題】前記の従来技術に係る
半導体素子の金属配線形成方法においては次のような問
題点がある。従来技術に係る半導体素子の金属配線形成
方法においては、エッチング工程の際にタングステン層
パターン3aの側壁に凹溝部(A)が形成され側壁プロ
ファイルが悪化することが分る。さらに、従来技術に係
る半導体素子の金属配線形成方法においては、前記のよ
うなプロファイルの不良を防止するためタングステン層
上部にタングステンとエッチング選択比が高いハードマ
スク層、例えばチタニウムナイトライド膜、又はシリコ
ン酸化膜を厚く蒸着してエッチングバリアに利用する工
程を進める方法があるが、後続工程で進められる上部金
属配線とのコンタクト抵抗を増加させるという、他の問
題が発生する。
【0006】ここに、本発明は従来技術の問題点を解決
するため発明したもので、高集積半導体素子の微細パタ
ーン形成時に適するようにした半導体素子の微細パター
ン形成方法を提供することにその目的がある。さらに、
本発明の他の目的は、金属配線形成時の感光膜と金属層
のエッチング選択比を改良してエッチング時のマージン
を増大させ、後続工程を容易にするのは勿論、コンタク
ト抵抗の増加を防止することができる半導体素子の金属
配線形成方法を提供することにある。本発明のさらに他
の目的は垂直の側壁プロファイルを有する金属配線を形
成する方法を提供することにある。
【0007】
【課題を解決するための手段】以上の課題を解決すべ
く、本発明の請求項1に記載の発明は、下部層を提供す
る工程と、前記下部層上にバリア膜、タングステン層、
反射防止膜を順次形成する工程と、前記反射防止膜上に
0.4〜2.0μm厚さの感光膜パターンを形成する工程
と、常温以下の低温及び10 12 〜10 13 cm -3 の高密度
プラズマ雰囲気下で前記反射防止膜、前記タングステン
層、前記バリア膜を順次エッチングして金属配線を形成
する工程とを含んでなり、前記低温プラズマを発生させ
るチャンバ内の電極温度を、−60℃〜25℃の温度に
保持し、前記高密度プラズマは、ヘリコンソース(Heli
con Source)を利用して得られ、前記タングステン層
を、フッ素系ガスに対して、窒素、又は酸素とアルゴン
を混合した、混合ガスを利用してエッチングし、前記反
射防止膜、前記タングステン層、前記バリア膜をエッチ
ングする際、チャンバ内の電極に印加するバイアス電力
は10〜50ワットであり、チャンバ内のソース電力は
1〜3キロワットであることを特徴とする半導体素子の
金属配線形成方法である。
【0008】請求項2に記載の発明は、請求項1記載の
半導体素子の金属配線形成方法において、前記バリア膜
は、チタニウム膜とチタニウムナイトライド膜の積層構
造であることを特徴とする。
【0009】請求項3に記載の発明は、請求項1または
2記載の半導体素子の金属配線形成方法において、前記
反射防止膜は、チタニウムナイトライド膜でなることを
特徴とする。
【0010】請求項4に記載の発明は、請求項1〜3の
いずれかに記載の半導体素子の金属配線形成方法におい
て、前記反射防止膜は、約300〜1000オングスト
ロームの厚さで形成することを特徴とする。
【0011】
【0012】
【0013】
【0014】
【0015】請求項5に記載の発明は、請求項1〜4の
いずれかに記載の半導体素子の金属配線形成方法におい
て、前記反射防止膜と前記バリア膜を、塩素系ガスを利
用してエッチングすることを特徴とする。
【0016】請求項6に記載の発明は、請求項5記載
半導体素子の金属配線形成方法において、前記塩素系ガ
スは、塩素又は三塩化ホウ素を含むことを特徴とする。
【0017】
【0018】請求項7に記載の発明は、請求項1〜6の
いずれかに記載の半導体素子の金属配線形成方法におい
て、前記フッ素系ガスと窒素の混合ガスの量は、約50
〜500SCCM(Standard Cubic Centimeter)程
度、用いることを特徴とする。
【0019】請求項8に記載の発明は、請求項1〜7の
いずれかに記載の半導体素子の金属配線形成方法におい
て、前記混合ガスの全体量の中、フッ素系ガスの量は約
50〜100%程度であることを特徴とする。
【0020】
【0021】
【0022】
【発明の実施の形態】以下、本発明の好ましい実施の形
態を添付の図面を参照して詳細に説明する。図1及び図
2は、本発明の実施の形態に係る金属配線を形成する工
程を説明するための工程断面図である。本発明の実施の
形態に係る金属配線を形成する方法は、図1に示すよう
に、段差を有する下部層11上部にバリア膜12を形成
し、前記バリア膜12上にタングステン層13を形成
し、前記タングステン層13上に反射防止膜14を積層
する。この際、前記バリア膜12はチタニウム(Ti)
とチタニウムナイトライド(TiN)等からなる積層構
造に形成する。さらに、前記タングステン層13につい
ては、アルミニウム、アルミニウム合金、銅等を用いて
もよい。この際、前記反射防止膜14は、例えば、チタ
ニウムナイトライドを用い、約300〜1000オング
ストローム( )の厚さに形成する。その次に、前記反
射防止膜14上に遠紫外線用感光膜15を塗布し、前記
感光膜15を選択的に除去して感光膜パターン15aを
形成する。この際、前記感光膜15は約0.4〜2.0μ
mの厚さに形成する。
【0023】次いで、前記感光膜パターン15aをマス
クに、前記感光膜パターン15aの下部にある層等を順
次除去して、図2に示すように、反射防止膜パターン1
4a、タングステン層パターン13a及びバリア膜パタ
ーン12aを形成する。この際、前記バリア膜12、タ
ングステン層13及び反射防止膜14をエッチングする
工程は、先ず高密度のプラズマ(例えば1012〜1013
cm-3)を得るため、ヘリコンソース(Helicon Sourc
e)を利用し、ソース電力は1〜3キロワットに設定す
る。さらに、イオンの物理的な力によって感光膜パター
ンがエッチングされるのをなるべく防ぐため、チャンバ
内の電極に印加するバイアス電力を10〜50ワットに
設定する。
【0024】そして、前記のような条件でエッチング工
程を進めれば、感光膜に対する金属層等のエッチング選
択比が高くなる反面、形成されるタングステン層配線の
側壁にラウンドした凹部が発生するため、このような問
題点を解決するためチャンバ内の電極温度を−60℃〜
25℃、好ましくは−60℃〜0℃に保持する。
【0025】一方、前記感光膜パターン15aをマスク
に利用してエッチング工程を進める際、前記反射防止膜
14に対して、塩素系ガス、例えば塩素(Cl2)又は
三塩化ホウ素(BCl3)等を利用する。さらに、同一
チャンバで連続的にタングステン層13をエッチングす
る際、フッ素系ガス(例えば、SF6、CF4 、NF
3等)に窒素を混合したり、フッ素系ガスに酸素とアル
ゴンを混合してエッチング工程を進める。この際、フッ
素系ガス(例えば、SF6、CF4 、NF3等)に窒素を
混合したり、又は酸素とアルゴンを混合した混合ガスの
全体量は50〜500SCCM(Standard Cubic Centi
meter)程度であり、窒素(又は酸素+アルゴン)/
[フッ素系ガス+窒素(又は酸素+アルゴン)]の比率
が0〜50%程度である。つまり、混合ガス全体のフッ
素系ガスの割合は、50〜100%程度である。また、
同一チャンバで連続的に下部のバリア膜12をエッチン
グする場合は、前記塩素系ガスを利用してエッチング工
程を進める。
【0026】
【発明の効果】前記したように、本発明に係る半導体素
子の金属配線形成方法においては次のような効果があ
る。本発明に係る半導体素子の金属配線形成方法におい
ては、段差を有する下部層上に極微細線幅を有する金属
配線を形成する際、感光膜と金属層間のエッチング選択
比を向上させることによりエッチングマージンを増大さ
せることができる。従って、従来エッチング選択比を向
上させるため用いられるハードマスク層の厚さを減らし
たり省略することができるので後続工程を容易にするこ
とができ、ハードマスク層を用いることによるコンタク
ト抵抗が増大するのを防止することができる。よって、
本発明に係る半導体素子の金属配線形成方法は、垂直の
側壁プロファイルを有する金属配線を形成できるので、
高集積半導体素子の金属配線形成に有用である。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体素子の金属配
線形成方法によって、金属配線を形成する工程を示す断
面図である。
【図2】本発明の実施の形態に係る半導体素子の金属配
線形成方法によって、金属配線を形成する工程を示す断
面図である。
【図3】従来技術に係る、半導体素子の金属配線を形成
する工程を示す断面図である。
【図4】従来技術に係る、半導体素子の金属配線を形成
する工程を示す断面図である。
【符号の説明】
11 下部層 12 バリア膜 12a バリア膜パターン 13 タングステン層 13a タングステン層パターン 14 反射防止膜 14a 反射防止膜パターン 15 感光膜 15a 感光膜パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−112201(JP,A) 特開 平7−283206(JP,A) 特開 平5−267241(JP,A) 特開 平7−22396(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/3205

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 下部層を提供する工程と、 前記下部層上にバリア膜、タングステン層、反射防止膜
    を順次形成する工程と、 前記反射防止膜上に0.4〜2.0μm厚さの感光膜パタ
    ーンを形成する工程と、 常温以下の低温及び10 12 〜10 13 cm -3 の高密度プラ
    ズマ雰囲気下で前記反射防止膜、前記タングステン層、
    前記バリア膜を順次エッチングして金属配線を形成する
    工程とを含んでなり、前記低温プラズマを発生させるチャンバ内の電極温度
    を、−60℃〜25℃の温度に保持し、 前記高密度プラズマは、ヘリコンソース(Helicon Sour
    ce)を利用して得られ、 前記タングステン層を、フッ素系ガスに対して、窒素、
    又は酸素とアルゴンを混合した、混合ガスを利用してエ
    ッチングし、 前記反射防止膜、前記タングステン層、前記バリア膜を
    エッチングする際、チャンバ内の電極に印加するバイア
    ス電力は10〜50ワットであり、チャンバ内のソース
    電力は1〜3キロワットであることを特徴とする半導体
    素子の金属配線形成方法。
  2. 【請求項2】 前記バリア膜は、チタニウム膜とチタニ
    ウムナイトライド膜の積層構造であることを特徴とする
    請求項1記載の半導体素子の金属配線形成方法。
  3. 【請求項3】 前記反射防止膜は、チタニウムナイトラ
    イド膜でなることを特徴とする請求項1または2記載の
    半導体素子の金属配線形成方法。
  4. 【請求項4】 前記反射防止膜は、約300〜1000
    オングストロームの厚さで形成することを特徴とする請
    求項1〜3のいずれかに記載の半導体素子の金属配線形
    成方法。
  5. 【請求項5】 前記反射防止膜と前記バリア膜を、塩素
    系ガスを利用してエッチングすることを特徴とする請求
    項1〜4のいずれかに記載の半導体素子の金属配線形成
    方法。
  6. 【請求項6】 前記塩素系ガスは、塩素又は三塩化ホウ
    素を含むことを特徴とする請求項5記載の半導体素子の
    金属配線形成方法。
  7. 【請求項7】 前記フッ素系ガスと窒素の混合ガスの量
    は、約50〜500SCCM程度、用いることを特徴と
    する請求項1〜6のいずれかに記載の半導体素子の金属
    配線形成方法。
  8. 【請求項8】 前記混合ガスの全体量の中、フッ素系ガ
    スの量は約50〜100%程度であることを特徴とする
    請求項1〜7のいずれかに記載の半導体素子の金属配線
    形成方法。
JP34658297A 1996-12-20 1997-12-16 半導体素子の金属配線形成方法 Expired - Fee Related JP3238363B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1996P-68902 1996-12-20
KR1019960068902A KR100248342B1 (ko) 1996-12-20 1996-12-20 반도체소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
JPH10189594A JPH10189594A (ja) 1998-07-21
JP3238363B2 true JP3238363B2 (ja) 2001-12-10

Family

ID=19489694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34658297A Expired - Fee Related JP3238363B2 (ja) 1996-12-20 1997-12-16 半導体素子の金属配線形成方法

Country Status (6)

Country Link
JP (1) JP3238363B2 (ja)
KR (1) KR100248342B1 (ja)
CN (1) CN1099700C (ja)
DE (1) DE19756227A1 (ja)
GB (1) GB2320613B (ja)
TW (1) TW350999B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100307629B1 (ko) * 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
KR100555484B1 (ko) * 1999-09-03 2006-03-03 삼성전자주식회사 반도체장치의 텅스텐 배선 제조방법
JP3733021B2 (ja) 2000-12-15 2006-01-11 シャープ株式会社 プラズマプロセス方法
KR100399442B1 (ko) * 2001-06-28 2003-09-29 주식회사 하이닉스반도체 금속 배선 형성 방법
KR100425467B1 (ko) * 2001-09-29 2004-03-30 삼성전자주식회사 반도체소자를 위한 건식 식각방법
CN101593689B (zh) * 2008-05-29 2010-12-22 中芯国际集成电路制造(北京)有限公司 光刻图案的形成方法和双镶嵌结构的制造方法
JP5845714B2 (ja) * 2011-08-19 2016-01-20 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376585A (en) * 1992-09-25 1994-12-27 Texas Instruments Incorporated Method for forming titanium tungsten local interconnect for integrated circuits
JPH06314671A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体装置の製造方法
JPH06318573A (ja) * 1993-05-07 1994-11-15 Sony Corp 高融点金属のエッチング方法
JPH0869995A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマエッチング方法

Also Published As

Publication number Publication date
GB2320613B (en) 2002-02-13
GB2320613A (en) 1998-06-24
JPH10189594A (ja) 1998-07-21
CN1099700C (zh) 2003-01-22
KR100248342B1 (ko) 2000-03-15
KR19980050124A (ko) 1998-09-15
TW350999B (en) 1999-01-21
GB9725029D0 (en) 1998-01-28
DE19756227A1 (de) 1998-06-25
CN1185654A (zh) 1998-06-24

Similar Documents

Publication Publication Date Title
US7482279B2 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
US6225217B1 (en) Method of manufacturing semiconductor device having multilayer wiring
US5658425A (en) Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
KR20000057802A (ko) 무기반사방지막을 사용한 배선형성방법
US5651856A (en) Selective etch process
TW200419712A (en) Pre-etching plasma treatment to form dual damascene with improved profile
US6242358B1 (en) Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same
KR100239442B1 (ko) 콘택홀 내의 전도성 플로그 형성방법
JP3316407B2 (ja) 半導体装置の製造方法
JP3238363B2 (ja) 半導体素子の金属配線形成方法
JP3348454B2 (ja) 酸化防止方法
US20050161640A1 (en) Etching gas composition for silicon oxide and method of etching silicon oxide using the same
JP2002198362A (ja) Ch2f2ガスを用いてコンタクトホールを形成する工程を含む半導体製造方法
JP2932488B2 (ja) ドライエッチング方法
US6423650B2 (en) Ultra-thin resist coating quality by increasing surface roughness of the substrate
JPH1027804A (ja) 半導体装置及びその製造方法
KR20040059982A (ko) 반도체소자의 전도 패턴 형성 방법
JP3116276B2 (ja) 感光膜のエッチング方法
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
KR100445060B1 (ko) 반도체장치의금속배선형성방법
KR100816719B1 (ko) 패턴의 임계치수가 넓어지는 현상을 방지할 수 있는반도체소자 제조방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ArF노광원을 이용한 반도체소자 제조 방법
JPH10116830A (ja) 配線形成方法
JP3158770B2 (ja) プラズマエッチング方法
KR100549333B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071005

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees