KR19980050124A - 반도체소자의 금속 배선 형성방법 - Google Patents
반도체소자의 금속 배선 형성방법 Download PDFInfo
- Publication number
- KR19980050124A KR19980050124A KR1019960068902A KR19960068902A KR19980050124A KR 19980050124 A KR19980050124 A KR 19980050124A KR 1019960068902 A KR1019960068902 A KR 1019960068902A KR 19960068902 A KR19960068902 A KR 19960068902A KR 19980050124 A KR19980050124 A KR 19980050124A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- etching
- metal wiring
- forming
- tungsten layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 title abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 41
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 26
- 239000010937 tungsten Substances 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 10
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000000460 chlorine Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 230000001681 protective effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 금속배선 형성 방법에 관한것으로, 텅스텐 배선을 형성할때 감광막에 대하여 고 식각선택비를 갖도록 하기 위해 식각 파라메타중에 소스 전력의 증가, 바이어스 전력의 감소 및 식각 가스의 비율을 변화시켜 식각선택비를 향상시키는 기술이다. 또한, 상기와 같은방법으로 감광막에 대한 식각선택비를 높일 경우 금속 배선의 내측벽으로 라운드된 요부가 발생되는 문제점을 해결하기 위하여 식각 공정을 저온에서 진행한다. 그로인하여 수직한 측벽 프로파일을 갖는 금속 배선을 형성할 수 가 있다.
Description
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 텅스텐 배선을 형성할때 감광막에 대하여 고 식각선택비를 갖도록 하는 식각 방법에 관한것이다.
반도체소자가 고접적화됨에 따라 금속 배선의 선폭은 미세화되고, 이에 따라 미세 패턴 형성이 가능한 원자의 선용 감광막의 사용이 필수적이다. 그러나, 원자외선용 감광막의 낮은 식각선택비와 식각 공정 여유도(Etch Process Margin)의 부족이 미세패턴의 형성에 큰 어려움으로 대두된다.
즉, 단차가 있는 지역에 증착된 금속 배선층 상부에서 감광막을 도포하고, 노광 및 현상 공정으로 감광막 패턴을 형성한다음, 노출된 금속 배선층을 식각할때 상기 금속 배선에 대한 감광막의 낮은 식각선택비로 인하여 단차가 높은 지역에 얇은 두께로 도포된 감광막이 식각되어 하부의 금속 배선층이 노출되고, 결국 금속 배선층이 식각되어 불량이 발생하는등 식각 여유도가 저하되는 문제가 발생된다. 또한, 감광막이 모두 식각된후 금속 배선층이 들어나서 식각 될때 폴리머에 의해 부분적인 식각 속도 차이가 유발되고, 이로 인해 금속의 표면이 매우 거칠어지는 문제가 발생된다.
종래기술을 도 1 및 도 2를 참조하여 설명하면 다음과 같다.
도 l은 단차를 갖는 하부층(1) 상부에 베리어층(2), 텅스텐층(3), 반사방지막(4)을 적층하고, 그상부에 감광막(5)을 도포한 단면도이다. 하부층(1)의 단차가 높은 곳은 감광막(5)의 두꼐가 얇은 것을 알수 있다.
도 2는 금속 배선 마스크를 이용한 노광 및 현상 공정으로 감광막패턴(5A)을 형성한다음, 노출된 지역의 반사방지막(4), 텅스텐층(3) 및 베리어층(2)을 순차적으로 식각하여 금속 배선을 형성한 단면도로서, 상기텅스텐층(3)의 측벽에 요홈이 형성되어 측벽 프로파일이 불량함을 도시한다.
상기한 문제들을 해결하기 위하여 텅스텐층 상부에 텅스텐과 식각선택비가 높은 하드 마스크층 예를들어 티타늄 나이트라이드막 또는 실리콘 산화막을 두껍게 증착하여 식각 베리어로 이용하는 공정을 진행하여 왔는데 이는 후속 공정으로 진행되는 상부 금속 배선과의 콘택저항을 증대시키는 또다른 문제가 발생된다.
본 발명은 종래의 텅스텐 배선을 식각할때 감광막과의 낮은 식각선택비로 인해 발생되는 문제점을 해결하기 위하여 텅스텐 식각 조건을 변화시켜 텅스텐 배선과 감광막 사이에 높은 식각선택비를 갖도록 하는 반도체소자의 금속배선 형성 방법을 제공하는데 그 목적이 있다.
도 1 및 도 2는 종래 기술에 의해 금속배선을 형성하는 단계를 도시한 단면도이다.
도 3은 본 발명의 실시예에 금속 배선을 형성한 것을 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 하부막 2 : 베리어막
3 : 텅스텐층 4 : 반사방지막
5 : 감광막 5A : 감광막 패턴
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 금속 배선 형성 방법에 있어서, 반도체기판 상부에 베리어막, 텅스텐층, 반사방지막을 형성하는 단계와, 상기 반사방지막 상부에 감광막 패턴을 형성하는 단계와, 저온 및 고밀도 플라즈마에서 상기 반사방지막, 텅스텐층, 베리어막을 순차적으로 식각하여 수직한 측벽 프로파일을 갖는 금속배선을 형성하는 단계로 이루어진다.
본 발명은 텅스텐 식각 공정시 감광막과의 낮은 식각선택비를 텅스텐 식각 파라메타중에 소스 전력의 증가, 바이어스 전력의 감소 및 식각가스의 비율을 변화시켜 식각선택비를 향상시키는 기술이다.
또한, 상기와 같은 방법으로 감광막에 대한 식각선택비를 높일 경우 금속 배선의 내측벽으로 라운드된 요부가 발생되는 문제점을 해결하기 위하여 식각 공정을 저온에서 진행한다. 그로인하여 수직한 측벽 프로파일을 갖는 금속 배선을 형성할 수 가 있다.
참고로, 식각 공정을 저온 에서 실시하는 경우 텅스텐이 식각되면서 측벽에 보호막이 형성되기 때문에 수직한 측벽 프로파일을 얻을수 있으며, 이보호막은 텅스텐 배선을 형성한다음, 크리닝 공정시 완전히 제거된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 의해 금속 배선을 형성한 단면도를 도시한 것으로, 도 1과 같이 단차를 갖는 하부층(1) 상부에 베리어층(2), 텅스텐층(3), 반사방지막(4)을 적층하고, 그상부에 원자외선용 감광막(5)을 도포한 다음, 감광막 패턴(5A)을 형성한다음, 본 발명에 의한 식각 공정을 진행한 것이다.
즉, 본발명에 의한 베리어층(4), 텅스텐층(3) 및 반사방지막(2) 을 식각하는 공정은 고 밀도의 플라즈마(예를들어 1012-13)를 얻기 위하여 헬리콘 소스(Helicon Source)를 이용하고, 소스 전력은 1 내지 3 KWatt로 설정한다. 또한, 이온의 물리적인 힘을 감소시켜 감광막 패턴이 식각되는 것을 감소시키기 위해 챔버 내의 전극에 인가하는 바이어스 전력을10-50Watt로 설정 한다.
그리고, 상기와 같은 조건으로 식각공정을 진행하면 감광막에 대한 금속층들의 식각선택비가 높아지는 반면 형성되는 텅스텐층 배선의 측벽에 라운드된 요부가 발생되는데 이러한 문제점을 해결하기 위하여 챔버내의 전극 온도를 -60℃ 내지 0℃로 유지한다.
참고로, 상기 감광막 패턴(5A)을 마스크로 이용하여 식각 공정을 진행할때 상기 반사방지막(4)은 염소계 가스 예를들어 Cl2, BCl3등을 이용하며, 동일 챔버에서 연속적으로 텅스텐층(3)을 불소계(예를들어 SF6, CF4, NF3, 등)에 질소를 혼합하거나 불소계에 산소와 아르곤을 혼합하여 식각공정을 진행하고, 동일 챔버에서 연속적으로 하부의 베리어막(2)은 상기염소계 가스를 이용하여 식각공정을 진행한다.
상기 텅스텐층(3)을 식각할때 불소계(예를들어 SF6, CF4, NF3, 등)에 질소를혼합하거나 산소와 아르곤을 혼합가스의 전체양은 50-500SCCM(Standard Cubic Centimeter) 정도이며, 질소(또는 산소 + 아르곤)/[불소계 + 질소(또는 산소 +아르곤)]의 비율이 0-50% 정도이다.
상기한바와같이 본 발명은 단차를 갖는 하부막 상에 극 미세 선폭을 갖는 금속 배선을 형성할때 감광막과 금속층간의 식각선택비를 향상시켜서 식각 마진을 증대시키고, 종래에 식각선택비를 향상시키기 위해 사용되는 하드 마스크층의 두께를 줄이거나 생략할수가 있으므로 후속 공정을 용이하게 하고, 콘택 저항이 증대되는 것을 방지 할 수가 있다.
Claims (13)
- 반도체소자의 금속 배선 형성 방법에 있어서, 반도체기판 상부에 베리어막, 텅스텐층, 반사방지막을 형성하는 단계와, 상기 반사방지막 상부에 감광막 패턴을 형성하는 단계와, 저온 및 고밀도 플라즈마에서 상기 반사방지막, 텅스텐층, 베리어막을 순차적으로 식각하여 수직한 측벽 프로파일을 갖는 금속배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 베리어막은 티타늄과 티타늄 나이트라이드막의 적층 구조인것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 반사방지막은 티타늄 나이트라이드막인 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 반사방지막, 텅스텐층, 베리어막을 식각할때 챔버 내의 전극의 온도를 -60℃ 내지 0℃의 온도로 유지하는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 고밀도 플라즈마를 얻기 위해 헬리콘 소스(Helicon Source)를 이용하는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항, 제2항, 또는 제3항에 있어서, 상기 반사방지막과 베리어막은 염소계 가스를 이용하여 식각하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제6항에 있어서, 상기 염소계 가스는 Cl2또는 BCl3인것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 텅스텐층을 식각할때 불소계에 질소를 혼합하거나 산소와 아르곤을 혼합한 혼합 가스를 이용하는 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제8항에 있어서, 상기 혼합가스는 50-500SCCM(Standard Cubic Centimeter) 정도 인 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제8항 또는 제9항에 있어서, 상기 혼합가스는 질소/[불소계 + 질소]의 비율이 0-50% 정도인 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제8항 또는 제9항에 있어서, 상기 혼합가스는 (산소 + 아르곤)/[불소계 + 산소 + 아르곤]의 비율이 0-50% 정도인 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 반사방지막, 텅스텐층, 베리어막을 식각할때 챔버 내의 천극에 인가하는 바이어스 전력은 10-50 Watt 인 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 반사방지막, 텅스텐층, 베리어막을 식각할때 챔버 내의 소스 전력은 1-3KWatt 인 것을 특징으로 하는 반도체소자의 금속 배선 형성방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068902A KR100248342B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체소자의 금속 배선 형성방법 |
| TW086117626A TW350999B (en) | 1996-12-20 | 1997-11-25 | Method for forming metal lines of semiconductor device |
| GB9725029A GB2320613B (en) | 1996-12-20 | 1997-11-26 | Method for forming metal lines of semiconductor device |
| JP34658297A JP3238363B2 (ja) | 1996-12-20 | 1997-12-16 | 半導体素子の金属配線形成方法 |
| CN97121734A CN1099700C (zh) | 1996-12-20 | 1997-12-17 | 形成半导体器件金属布线的方法 |
| DE19756227A DE19756227A1 (de) | 1996-12-20 | 1997-12-17 | Verfahren zum Bilden von Metall-Leitungen einer Halbleitervorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068902A KR100248342B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체소자의 금속 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980050124A true KR19980050124A (ko) | 1998-09-15 |
| KR100248342B1 KR100248342B1 (ko) | 2000-03-15 |
Family
ID=19489694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960068902A KR100248342B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체소자의 금속 배선 형성방법 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP3238363B2 (ko) |
| KR (1) | KR100248342B1 (ko) |
| CN (1) | CN1099700C (ko) |
| DE (1) | DE19756227A1 (ko) |
| GB (1) | GB2320613B (ko) |
| TW (1) | TW350999B (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307629B1 (ko) * | 1999-04-30 | 2001-09-26 | 윤종용 | 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법 |
| KR100399442B1 (ko) * | 2001-06-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| KR100425467B1 (ko) * | 2001-09-29 | 2004-03-30 | 삼성전자주식회사 | 반도체소자를 위한 건식 식각방법 |
| US6893970B2 (en) | 2000-12-15 | 2005-05-17 | Sharp Kabushiki Kaisha | Plasma processing method |
| KR100555484B1 (ko) * | 1999-09-03 | 2006-03-03 | 삼성전자주식회사 | 반도체장치의 텅스텐 배선 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593689B (zh) * | 2008-05-29 | 2010-12-22 | 中芯国际集成电路制造(北京)有限公司 | 光刻图案的形成方法和双镶嵌结构的制造方法 |
| JP5845714B2 (ja) * | 2011-08-19 | 2016-01-20 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5376585A (en) * | 1992-09-25 | 1994-12-27 | Texas Instruments Incorporated | Method for forming titanium tungsten local interconnect for integrated circuits |
| JPH06314671A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 半導体装置の製造方法 |
| JPH06318573A (ja) * | 1993-05-07 | 1994-11-15 | Sony Corp | 高融点金属のエッチング方法 |
| JPH0869995A (ja) * | 1994-08-30 | 1996-03-12 | Sony Corp | プラズマエッチング方法 |
-
1996
- 1996-12-20 KR KR1019960068902A patent/KR100248342B1/ko not_active IP Right Cessation
-
1997
- 1997-11-25 TW TW086117626A patent/TW350999B/zh not_active IP Right Cessation
- 1997-11-26 GB GB9725029A patent/GB2320613B/en not_active Expired - Fee Related
- 1997-12-16 JP JP34658297A patent/JP3238363B2/ja not_active Expired - Fee Related
- 1997-12-17 CN CN97121734A patent/CN1099700C/zh not_active Expired - Fee Related
- 1997-12-17 DE DE19756227A patent/DE19756227A1/de not_active Ceased
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307629B1 (ko) * | 1999-04-30 | 2001-09-26 | 윤종용 | 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법 |
| KR100555484B1 (ko) * | 1999-09-03 | 2006-03-03 | 삼성전자주식회사 | 반도체장치의 텅스텐 배선 제조방법 |
| US6893970B2 (en) | 2000-12-15 | 2005-05-17 | Sharp Kabushiki Kaisha | Plasma processing method |
| KR100553299B1 (ko) * | 2000-12-15 | 2006-02-20 | 샤프 가부시키가이샤 | 플라즈마 처리 방법 |
| KR100399442B1 (ko) * | 2001-06-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
| KR100425467B1 (ko) * | 2001-09-29 | 2004-03-30 | 삼성전자주식회사 | 반도체소자를 위한 건식 식각방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW350999B (en) | 1999-01-21 |
| GB2320613B (en) | 2002-02-13 |
| DE19756227A1 (de) | 1998-06-25 |
| GB9725029D0 (en) | 1998-01-28 |
| GB2320613A (en) | 1998-06-24 |
| JP3238363B2 (ja) | 2001-12-10 |
| CN1185654A (zh) | 1998-06-24 |
| JPH10189594A (ja) | 1998-07-21 |
| KR100248342B1 (ko) | 2000-03-15 |
| CN1099700C (zh) | 2003-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686295B2 (en) | Anisotropic etch method | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| US5994234A (en) | Method for dry-etching a polycide film | |
| US5167762A (en) | Anisotropic etch method | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| KR100581244B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100248342B1 (ko) | 반도체소자의 금속 배선 형성방법 | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| KR20040070812A (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100669560B1 (ko) | 반도체 소자의 도전 배선 형성 방법 | |
| JP3116276B2 (ja) | 感光膜のエッチング方法 | |
| KR100257149B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| JP2007027180A (ja) | 半導体装置及びその製造方法 | |
| JP2007027291A (ja) | 半導体装置およびその製造方法 | |
| KR19990011466A (ko) | 반도체소자의 제조를 위한 건식식각방법 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100549333B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100303357B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030093715A (ko) | 반도체소자 제조 방법 | |
| KR100550642B1 (ko) | 반도체 소자의 도전패턴 형성 방법 | |
| KR100460068B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081125 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |