KR100555484B1 - 반도체장치의 텅스텐 배선 제조방법 - Google Patents

반도체장치의 텅스텐 배선 제조방법 Download PDF

Info

Publication number
KR100555484B1
KR100555484B1 KR1019990037313A KR19990037313A KR100555484B1 KR 100555484 B1 KR100555484 B1 KR 100555484B1 KR 1019990037313 A KR1019990037313 A KR 1019990037313A KR 19990037313 A KR19990037313 A KR 19990037313A KR 100555484 B1 KR100555484 B1 KR 100555484B1
Authority
KR
South Korea
Prior art keywords
layer
tungsten
hard mask
pattern
etching
Prior art date
Application number
KR1019990037313A
Other languages
English (en)
Other versions
KR20010026125A (ko
Inventor
이창원
나영섭
남정림
정우인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990037313A priority Critical patent/KR100555484B1/ko
Publication of KR20010026125A publication Critical patent/KR20010026125A/ko
Application granted granted Critical
Publication of KR100555484B1 publication Critical patent/KR100555484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 텅스텐 배선 제조 방법을 개시한다. 본 발명의 일 관점은, 반도체 기판 상에 텅스텐(W)층, 티타늄 질화물(TiN)로 이루어지는 하드 마스크층(hard mask layer)을 형성한다. 하드 마스크층 상에 반사 방지층을 개재하는 사진 공정으로 딥 유비 포토레지스트 패턴(deep UV photoresist pattern)을 형성한다. 딥 유비 포토레지스트 패턴에 의해서 노출되는 하드 마스크층을 식각하여 하드 마스크 패턴을 형성한다. 하드 마스크 패턴에 의해서 노출되는 텅스텐층을 식각하여 텅스텐 패턴을 형성한 후, 하드 마스크 패턴을 제거한다.

Description

반도체 장치의 텅스텐 배선 제조 방법{Method of manufacturing tungsten wiring for semiconductor device}
도 1 내지 도 3은 종래의 반도체 장치의 텅스텐 배선 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 4 내지 도 7은 본 발명의 실시예에 의한 반도체 장치의 텅스텐 배선 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
<도면의 주요 부호에 대한 간략한 설명>
100; 반도체 기판, 200; 절연층,
310; 티타늄층, 330; 티타늄 질화물층,
401; 텅스텐 패턴, 501; 티타늄 질화물의 하드 마스크 패턴,
600; 반사 방지층, 701; 딥 유비 포토레지스트 패턴.
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 텅스텐(W) 배선 제조 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 다층 배선 구조가 도입되고 있다. 이러한 다층 배선 구조는 상호 연결되는 여러 배선층들로 이루어지고 있다. 메탈(metal)-1 아래의 배선은 후속 공정으로 진행되는 여러 차례의 대략 500℃ 이상의 장시간에 걸친 열처리를 견뎌야 한다. 이에 따라, 내열성을 가진 전도성 재료로 이러한 메탈-1 아래의 배선, 예컨대, 비트 라인(bit line)을 형성하고 있다.
한편, 최근에 반도체 장치의 고집적화가 더욱 심화됨에 따라, 보다 작은 콘택홀(contact hole)이 요구되고 있다. 이에 따라, 상기한 비트 라인 등과 같은 배선 물질로 텅스텐을 도입하는 방안이 제시되고 있다.
도 1 내지 도 3은 종래의 텅스텐 배선 제조 방법을 개략적으로 나타낸다.
도 1을 참조하면, 반도체 기판(10) 상에 형성된 텅스텐층(40) 상에 반사 방지층(antireflective layer;50)을 형성한다. 이후, 사진 공정을 수행하여 포토레지스트 패턴(60)을 형성한다. 텅스텐은 상대적으로 높은 융점에 의해서 높은 내열성을 나타내고, 다결정 실리콘에 비해 높은 전도성을 나타내는 장점을 가진다. 그러나, 텅스텐은 증착 특성 상 막질 내에 매우 큰 결정립이 생성되고, 형성되는 막질의 표면이 매우 거칠게 된다.
이와 같은 거친 표면은 표면 난반사의 요인으로 작용할 수 있어, 미세한 패턴을 위한 사진 식각 공정을 수행하기가 어렵다. 따라서, 포토레지스트 패턴(60)과 텅스텐층(50)의 계면에는 반사 방지층(antireflective layer)을 도입하여 사진 공정의 하지막 의존성을 억제한다.
한편, 텅스텐층(40)의 하부에는 티타늄(Ti)층(31) 및 티타늄 질화물(TiN)층(33)으로 이루어지는 확산 장벽층(31, 33)이 도입될 수 있다. 또한, 확산 장벽층(31, 33)의 하부에는 전기적 절연을 위한 절연층(20)이 도입될 수 있다.
도 2를 참조하면, 포토레지스트 패턴(60)을 식각 마스크로 텅스텐층(40)을 패터닝할 때, 텅스텐층(40)을 식각하기 위한 에천트(etchant)에 반사 방지층(50)이 등방 식각되어 언더 컷(under cut)될 수 있다. 이에 따라, 포토레지스트 패턴(60)이 쓰러지는 현상 등과 같은 불량이 발생할 수 있다.
도 3을 참조하면, 상기한 바와 같은 포토레지스트 패턴(60)에 불량이 발생하면, 식각되는 텅스텐 패턴(41)의 프로파일(profile)이 불량해질 수 있다. 또는, 텅스텐 패턴(41)의 선폭이 불균일해질 수 있다. 더욱이, 텅스텐 패턴(41)들간에 브리지(bridge;45) 등과 같은 배선 불량이 발생할 수 있다.
이와 같은 비트 라인 등으로 이용되는 텅스텐 패턴(41)의 불량은 후속 공정의 공정 마진에 영향을 주어, 반도체 장치의 집적도를 저하시키는 요인으로 작용할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 패터닝 시 불량을 방지할 수 있는 반도체 장치의 텅스텐 배선 제조 방법을 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 텅스텐층을 형성한다. 상기 텅스텐층 상에 티타늄 질화물층으로 이루어지는 하드 마스크층을 형성한다. 상기 하드 마스크층 상에 반사 방지층을 개재하는 사진 공정으로 딥 유비 포토레지스트 패턴을 형성한다. 상기 딥 유비 포토레지스트 패턴에 의해서 노출되는 상기 반사 방지층 및 상기 하드 마스크층을 순차적으로 식각하여 하드 마스크 패턴을 형성한다. 상기 하드 마스크 패턴에 의해서 노출되는 상기 텅스텐층을 식각하여 텅스텐 패턴을 형성한다. 상기 하드 마스크 패턴을 제거한다.
본 발명에 따르면, 텅스텐 패턴에 불량이 발생하는 것을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 4 내지 도 7은 본 발명의 실시예에 의한 반도체 장치의 텅스텐 배선 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 4는 반도체 기판(100) 상에 텅스텐층(500) 및 하드 마스크층(500)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100) 상에 텅스텐층(500)을 형성한다. 텅스텐층(500)의 하부에는 확산 방지층(310, 330)으로 티타늄층(310) 및 티탄늄 질화물층(330)의 이중층을 도입한다. 이러한 확산 방지층(310, 330)의 하부에는 전기적 절연을 위한 절연층(200)이 도입될 수 있다.
텅스텐층(500) 상에 티타늄 질화물로 이루어지는 하드 마스크(hard mask)층(500)을 형성한다. 이러한 하드 마스크층(500)은 텅스텐층(500)을 식각하는 단계에서 식각 마스크(etch mask)의 역할을 한다. 따라서, 티타늄 질화물층은 적어도 텅스텐층(500)의 두께의 1/20 이상의 두께를 가지도록 형성한다.
하드 마스크층(500) 상에 포토레지스트층을 형성한다. 이때, 텅스텐층(500)을 대략 0.2㎛ 이하의 크기로 패터닝하기 위해서, 상기 포토레지스트층은 딥 유비 포토레지스트층(deep UV photoresist layer;700)인 것이 바람직하다.
이러한 딥 유비 포토레지스트층(700)은 하드 마스크층(500)을 패터닝하는 데 사용하기 위한 것으로, 하드 마스크층(500)을 충분히 선택적으로 식각할 정도의 두께이면 충분하다. 티타늄 질화물층의 두께는 텅스텐층(400)에 대해서 적어도 1/20 이상의 두께를 가지므로, 보다 얇은 두께로 딥 유비 포토레지스트층(700)을 형성할 수 있다.
하드 마스크층(500)을 이루는 데 이용되는 티타늄 질화물층은 표면 반사도가 상대적으로 높다고 알려져 있다. 따라서, 상기한 딥 유비 포토레지스트층(700)에 사진 공정을 수행할 때, 테일(tail) 등이 발생하는 것을 방지하기 위해서 반사 방지층(600)을 도입한다.
반사 방지층(600)은 티타늄 질화물층(500)과 딥 유비 포토레지스트층(700) 간의 계면에 형성되어, 티타늄 질화물층(500)의 표면으로부터의 난반사를 억제하는 역할을 한다. 이러한 반사 방지층(600)으로는 대략 500Å 정도의 두께로 형성되는 실리콘 산화 질화물(SiON)층을 이용할 수 있다.
도 5는 하드 마스크 패턴((501)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 사진 공정을 이용하여 딥 유비 포토레지스트층(700)을 노광 및 현상하여 딥 유비 포토레지스트 패턴(701)을 형성한다. 반사 방지층(600)에 의해서 하드 마스크층(500)을 이루는 티타늄 질화물층(500)의 표면 난반사가 억제되므로, 딥 유비 포토레지스트 패턴(701)에 테일 등과 같은 불량이 발생되는 것을 방지할 수 있다. 즉, 사진 공정의 하지막 의존성을 방지할 수 있다. 이러한 딥 유비 포토레지스트 패턴(701)은 하부의 반사 방지층(600) 및 하드 마스크층(500)의 일정 영역을 노출한다.
딥 유비 포토레지스트 패턴(701)을 식각 마스크로 노출되는 반사 방지층(600) 및 하드 마스크층(500)을 식각한다. 이때, 염소(Cl)기를 포함하는 반응 가스를 에천트(etchant)로 사용하여 반사 방지층(600)의 노출되는 부분을 제거한다. 그리고, 상기한 에천트로 상기 식각을 계속하여 노출되는 하드 마스크층(500) 부분을 제거하여 하부의 텅스텐층(400)을 노출하는 하드 마스크 패턴(501)을 형성한다.
도 6은 텅스텐 패턴(401)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 하드 마스크 패턴(501)에 의해서 노출되는 텅스텐층(400) 식각하여 텅스텐 패턴(401)을 형성한다. 이때, 육불화 황(SF6) 가스 등을 포함하는 반응 가스를 에천트로 사용하여, 하부의 확산 장벽층(310, 330)이 노출될 때까지 텅스텐층(400)을 식각한다. 하드 마스크 패턴(501)을 이루는 티타늄 질화물은 상기한 바와 같은 에천트에 대해서 텅스텐과 비교적 높은 식각 선택비를 나타낸다. 이에 따라, 하드 마스크 패턴(501)은 텅스텐 패턴(401)을 형성하는 식각 공정에서 식각 마스크로 작용한다.
한편, 이와 같은 텅스텐층(400)을 식각하는 단계를 수행하기 이전에 필요에 따라, 하드 마스크 패턴(501) 상에 잔존하는 포토레지스트 패턴(701) 또는 반사 방지층(600)을 제거하는 단계를 수행할 수 있다. 그러나, 잔존하는 포토레지스트 패턴(701) 또는 반사 방지층(600)은 텅스텐 패턴(401)을 패터닝하는 공정 또는 후속 공정에서 제거될 수 있다. 따라서, 상기한 잔존하는 포토레지스트 패턴(701) 또는 반사 방지층(600)을 제거하는 단계를 생략할 수 있다.
도 7은 잔존하는 하드 마스크 패턴(501)을 제거하는 공정을 개략적으로 나타낸다.
구체적으로, 하부의 확산 장벽층(310, 330)을 노출하는 텅스텐 패턴(401)을 형성한 후, 염소기를 포함하는 반응 가스를 에천트로 이용하여 하드 마스크 패턴(501)을 제거한다. 하드 마스크 패턴(501)을 이루는 티타늄 질화물은 상기한 에천트에 의해 식각되어 제거된다.
이때, 하부의 확산 장벽층(310, 330)의 텅스텐 패턴(401)에 의해서 노출되는 부분 또한 상기한 하드 마스크 패턴(501)을 제거하는 공정에 의해서 함께 식각될 수 있다. 확산 장벽층(310, 330)은 티타늄층(310) 및 티타늄 질화물층(330) 등으로 이루어지므로, 하드 마스크 패턴(501)의 티타늄 질화물과 함께 상기 에천트에 의해 식각될 수 있다.
상술한 바와 같은 본 발명의 실시예에서는 텅스텐층을 패터닝할 때, 티타늄 질화물층 등으로 이루어지는 하드 마스크 패턴을 실질적인 식각 마스크로 이용한다. 이에 따라, 텅스텐층을 패터닝할 때, 포토레지스트 패턴의 쓰러짐 등에 따른 텅스텐 패턴의 프로파일 불량 또는 브리지 현상 등과 같은 패턴 불량을 방지할 수 있다.
더욱이, 도입되는 딥 유비 포토레지스트 패턴은 실질적으로 티타늄 질화물층을 패터닝할 때 식각 마스크로 이용된다. 이에 따라, 딥 유비 포토레지스트 패턴은 실질적으로 보다 얇은 두께로 형성될 수 있다. 따라서, 사진 공정에서의 DOF 마진(degree of focus margin)을 높일 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 텅스텐층을 패터닝할 때 티타늄 질화물층으로 이루어지는 하드 마스크 패턴을 식각 마스크로 이용할 수 있다. 이에 따라, 포토레지스트 패턴의 쓰러짐 등과 같은 불량이 발생되는 것을 방지할 수 있어, 텅스텐 패턴에 패턴 불량이 발생하는 것을 방지할 수 있다.
또한, 딥 유비 포토레지스트 패턴은 실질적으로 하드 마스크 패턴을 패터닝 하는 데 이용되므로, 보다 얇은 두께로 도입할 수 있다. 이에 따라, 사진 공정에서의 DOF 마진을 향상시킬 수 있어, 보다 미세한 패턴을 형성할 수 있다.

Claims (6)

  1. 반도체 기판 상에 티타늄층 및 티타늄 질화물층의 이중층으로 이루어지는 확산 장벽층을 형성하는 단계;
    상기 확산 장벽층 상에 텅스텐층을 형성하는 단계;
    상기 텅스텐층 상에 티타늄 질화물층으로 이루어지는 하드 마스크층을 형성하는 단계;
    상기 하드 마스크층 상에 반사 방지층을 개재하는 사진 공정으로 딥 유비 포토레지스트 패턴을 형성하는 단계;
    상기 딥 유비 포토레지스트 패턴에 의해서 노출되는 상기 반사 방지층 및 상기 하드 마스크층을 순차적으로 식각하여 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크 패턴 위의 딥 유비 포토레지스트를 제거하는 단계;
    상기 하드 마스크 패턴에 의해서 노출되는 상기 텅스텐층을 패터닝하여 텅스텐 패턴을 형성하는 단계;
    상기 하드 마스크 패턴을 선택적으로 식각하여 제거하면서 상기 텅스텐 패턴에 의해서 노출된 상기 확산 장벽층을 동시에 식각하여 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 텅스텐 배선 제조 방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 하드마스크 패턴을 형성하는 단계는 염소(Cl)를 포함하는 반응 가스를 사용하여 상기 반사 방지층 및 상기 하드 마스크층을 순차적으로 식각하는 것을 특징으로 하는 반도체 장치의 텅스텐 배선 제조 방법.
  5. 제1항에 있어서, 상기 텅스텐 패턴을 형성하는 단계는 육불화황(SF6)가스를 포함하는 반응가스를 사용하여 텅스텐을 식각하는 것을 특징으로 하는 반도체 장치의 텅스텐 배선 제조 방법.
  6. 제1항에 있어서, 상기 확산 장벽층을 패터닝하는 단계는 염소(Cl)을 포함하는 반응 가스를 사용하여 상기 하드마스크 패턴을 선택적으로 식각하여 제거하면서 상기 텅스텐에 의해 노출된 상기 확산 장벽층을 동시에 식각하여 패터닝하는 것을 특징으로 하는 반도체 장치의 텅스텐 배선 제조 방법.
KR1019990037313A 1999-09-03 1999-09-03 반도체장치의 텅스텐 배선 제조방법 KR100555484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990037313A KR100555484B1 (ko) 1999-09-03 1999-09-03 반도체장치의 텅스텐 배선 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990037313A KR100555484B1 (ko) 1999-09-03 1999-09-03 반도체장치의 텅스텐 배선 제조방법

Publications (2)

Publication Number Publication Date
KR20010026125A KR20010026125A (ko) 2001-04-06
KR100555484B1 true KR100555484B1 (ko) 2006-03-03

Family

ID=19609960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990037313A KR100555484B1 (ko) 1999-09-03 1999-09-03 반도체장치의 텅스텐 배선 제조방법

Country Status (1)

Country Link
KR (1) KR100555484B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100903482B1 (ko) * 2007-11-30 2009-06-18 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131719B1 (ko) * 1994-06-24 1998-04-14 김주용 반도체소자의 금속배선 제조방법
KR19980050124A (ko) * 1996-12-20 1998-09-15 김영환 반도체소자의 금속 배선 형성방법
KR19990004947A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 금속 배선 형성 방법
JPH1174274A (ja) * 1997-07-02 1999-03-16 Yamaha Corp 配線形成法
US5914277A (en) * 1996-05-27 1999-06-22 Sony Corporation Method for forming metallic wiring pattern
KR19990065425A (ko) * 1998-01-13 1999-08-05 윤종용 반도체장치의 텅스텐 패턴 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0131719B1 (ko) * 1994-06-24 1998-04-14 김주용 반도체소자의 금속배선 제조방법
US5914277A (en) * 1996-05-27 1999-06-22 Sony Corporation Method for forming metallic wiring pattern
KR19980050124A (ko) * 1996-12-20 1998-09-15 김영환 반도체소자의 금속 배선 형성방법
KR19990004947A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 금속 배선 형성 방법
JPH1174274A (ja) * 1997-07-02 1999-03-16 Yamaha Corp 配線形成法
KR19990065425A (ko) * 1998-01-13 1999-08-05 윤종용 반도체장치의 텅스텐 패턴 형성방법

Also Published As

Publication number Publication date
KR20010026125A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100598105B1 (ko) 반도체 패턴 형성 방법
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
JP5073286B2 (ja) 半導体素子の製造方法
KR100555484B1 (ko) 반도체장치의 텅스텐 배선 제조방법
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
US6821885B2 (en) Semiconductor device and method for manufacturing the same
US20110212619A1 (en) Semiconductor Device Having Dummy Pattern and the Method for Fabricating the Same
KR100472035B1 (ko) 반도체 소자의 제조 방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR100281129B1 (ko) 배선 형성 방법
KR100284142B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040057517A (ko) 듀얼 다마신 패턴 형성 방법
KR100539446B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
TWI240988B (en) Method for fabricating a through hole on a semiconductor substrate
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100265853B1 (ko) 반도체소자제조방법
KR100710183B1 (ko) 반도체 소자의 비아홀 형성방법
TWI302724B (ko)
KR100792392B1 (ko) 저유전율 절연막을 이용한 금속배선 형성방법
KR101127034B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20050049639A (ko) 반도체 소자의 콘택 플러그 제조 방법
KR20040021370A (ko) 반도체 소자의 금속배선 형성 방법
KR20010100531A (ko) 듀얼 다마신 공정에서의 반도체 소자의 절연막 패터닝 방법
KR20000045430A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990903

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20040429

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19990903

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051108

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060113

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060221

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060222

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee