JP5073286B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5073286B2 JP5073286B2 JP2006354485A JP2006354485A JP5073286B2 JP 5073286 B2 JP5073286 B2 JP 5073286B2 JP 2006354485 A JP2006354485 A JP 2006354485A JP 2006354485 A JP2006354485 A JP 2006354485A JP 5073286 B2 JP5073286 B2 JP 5073286B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- hard mask
- mask layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010410 layer Substances 0.000 claims description 67
- 238000003860 storage Methods 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000002310 reflectometry Methods 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008033 biological extinction Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002835 absorbance Methods 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003431 cross linking reagent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04D—ROOF COVERINGS; SKY-LIGHTS; GUTTERS; ROOF-WORKING TOOLS
- E04D3/00—Roof covering by making use of flat or curved slabs or stiff sheets
- E04D3/36—Connecting; Fastening
- E04D3/3605—Connecting; Fastening of roof covering supported directly by the roof structure
- E04D3/3606—Connecting; Fastening of roof covering supported directly by the roof structure the fastening means being screws or nails
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B37/00—Nuts or like thread-engaging members
- F16B37/14—Cap nuts; Nut caps or bolt caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Civil Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体素子の製造方法に関し、反射防止膜とハードマスクの役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に発生する傾斜により下部の線幅が減少する現象を防止する。さらに、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより、製品の生産期間とコストを削減する技術を開示する。
現在、露光工程でＫｒＦ工程を用いたパターニング工程の際に、感光膜のコーティング前に露光光源の波長帯で吸光度のある物質を含む有機反射防止膜（ＢＡＲＣ）をスピンオン方式でコーティングしている。
そこで、有機反射防止膜は下部層からの乱反射を防止し、感光膜自体の厚さの変化による定在波を除去し、感光膜パターンの均一度を増加させるメリットがあるが、下部層に対するハードマスク層の役割が果たせず、前記有機反射防止膜が容易に除去されるようにする反射防止膜用のポリマー及び架橋剤の開発が研究されている。
素子が次第に微細化しながらパターンの倒れを防止し、ＥＬ（Exposure Latitude）及びＤＯＦ（Depth Of Focus）を確保するため、感光膜の厚さが急速に減少するに伴い感光膜が食刻バリアの役割を果たせないという問題点が生じる。これを解決するため、非晶質の炭素層をハードマスクに用いているが、これは感光膜、反射防止膜、シリコン酸化窒化膜及び非晶質炭素層を形成する工程を行わなければならないので、工程が複雑になる。
そこで、有機反射防止膜は下部層からの乱反射を防止し、感光膜自体の厚さの変化による定在波を除去し、感光膜パターンの均一度を増加させるメリットがあるが、下部層に対するハードマスク層の役割が果たせず、前記有機反射防止膜が容易に除去されるようにする反射防止膜用のポリマー及び架橋剤の開発が研究されている。
素子が次第に微細化しながらパターンの倒れを防止し、ＥＬ（Exposure Latitude）及びＤＯＦ（Depth Of Focus）を確保するため、感光膜の厚さが急速に減少するに伴い感光膜が食刻バリアの役割を果たせないという問題点が生じる。これを解決するため、非晶質の炭素層をハードマスクに用いているが、これは感光膜、反射防止膜、シリコン酸化窒化膜及び非晶質炭素層を形成する工程を行わなければならないので、工程が複雑になる。
図１ａ及び図１ｂは、従来の技術に係る半導体素子を示した断面及び平面写真である。
最近、素子のデザインルールが減少するにつれ、ランディングプラグと格納電極を連結する格納電極コンタクト領域と格納電極領域との間のオーバーラップマージンが十分でなく、コンタクトの抵抗が高まるという問題が生じる。
それによるオーバーラップマージンを向上させるため、格納電極コンタクト（以下、第２格納電極コンタクト）を追加して形成する工程が用いられている。
最近、素子のデザインルールが減少するにつれ、ランディングプラグと格納電極を連結する格納電極コンタクト領域と格納電極領域との間のオーバーラップマージンが十分でなく、コンタクトの抵抗が高まるという問題が生じる。
それによるオーバーラップマージンを向上させるため、格納電極コンタクト（以下、第２格納電極コンタクト）を追加して形成する工程が用いられている。
図１ａ及び図１ｂに示されているように、ビットライン及びゲートが備えられた半導体基板の上部に第１格納電極コンタクト（ＳＮＣ１）、第２格納電極コンタクト（ＳＮＣ２）及び格納電極（ＳＮ）が備えられたことを示した断面及び平面写真であって、第２格納電極コンタクト（ＳＮＣ２）は「図１ｂ」のように非対称に形成されるため、パターニング工程の際にＭＥＦ（Mask Error Factor）不良がもたらされるという問題点がある。
さらに、前記第2格納電極コンタクト（ＳＮＣ２）の形成工程により、層間絶縁膜の蒸着、第2格納電極コンタクトマスク、層間絶縁膜の食刻、ポリシリコン層の形成及びポリシリコン層の全面食刻工程が追加され、生産期間及びコストが増加するという問題点がある。
さらに、前記第2格納電極コンタクト（ＳＮＣ２）の形成工程により、層間絶縁膜の蒸着、第2格納電極コンタクトマスク、層間絶縁膜の食刻、ポリシリコン層の形成及びポリシリコン層の全面食刻工程が追加され、生産期間及びコストが増加するという問題点がある。
図２ａ〜図２ｄは、従来の技術に係る半導体素子の製造方法を示した断面図である。
図２ａに示されているように、ゲート（図示省略）、ビットラインハードマスク層（図示省略）及びビットライン（図示省略）が備えられた半導体基板５の上部に第１層間絶縁膜２５を形成したあと第１層間絶縁膜２５を食刻し、第1格納電極コンタクトホール（図示省略）を形成する。
前記第１格納電極コンタクトホール（図示省略）の側壁にスペーサ３５を形成し、ポリシリコン層で第１格納電極コンタクトホール（図示省略）を埋め込み、第１格納電極コンタクト（ＳＮＣ）３０を形成する。
図２ｂに示されているように、前記構造物の全面に第２層間絶縁膜４０を形成し、第２層間絶縁膜４０の上部に前記第２格納電極コンタクト（ＳＮＣ２）を画成する感光膜パターン４５を形成する。
図２ｃに示されているように、感光膜パターン４５をマスクに第２層間絶縁膜４０を食刻して第２格納電極コンタクトホール（図示省略）を形成し、ポリシリコン層で前記第２格納電極コンタクトホール（図示省略）を埋め込んだ後、平坦化食刻して第２格納電極コンタクト（ＳＮＣ２）５０を形成する。
図２ｄに示されているように、前記構造物の上部に食刻静止膜５５、格納電極用酸化膜６０を形成した後、格納電極用酸化膜６０を食刻して格納電極領域６５を形成する。
図２ａに示されているように、ゲート（図示省略）、ビットラインハードマスク層（図示省略）及びビットライン（図示省略）が備えられた半導体基板５の上部に第１層間絶縁膜２５を形成したあと第１層間絶縁膜２５を食刻し、第1格納電極コンタクトホール（図示省略）を形成する。
前記第１格納電極コンタクトホール（図示省略）の側壁にスペーサ３５を形成し、ポリシリコン層で第１格納電極コンタクトホール（図示省略）を埋め込み、第１格納電極コンタクト（ＳＮＣ）３０を形成する。
図２ｂに示されているように、前記構造物の全面に第２層間絶縁膜４０を形成し、第２層間絶縁膜４０の上部に前記第２格納電極コンタクト（ＳＮＣ２）を画成する感光膜パターン４５を形成する。
図２ｃに示されているように、感光膜パターン４５をマスクに第２層間絶縁膜４０を食刻して第２格納電極コンタクトホール（図示省略）を形成し、ポリシリコン層で前記第２格納電極コンタクトホール（図示省略）を埋め込んだ後、平坦化食刻して第２格納電極コンタクト（ＳＮＣ２）５０を形成する。
図２ｄに示されているように、前記構造物の上部に食刻静止膜５５、格納電極用酸化膜６０を形成した後、格納電極用酸化膜６０を食刻して格納電極領域６５を形成する。
前述した従来の技術に係る半導体素子の製造方法において、第１格納電極コンタクト（ＳＮＣ）と格納電極（ＳＮ）との間のオーバーラップマージンを確保するための第２格納電極コンタクト（ＳＮＣ２）が非対称に形成されるため、パターニングの際に不良が生じるという問題点がある。
前記問題点を解決するため、反射防止膜とハードマスク層の役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に発生する傾斜により下部の線幅が減少する現象を防止し、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより、製品の生産期間とコストを削減する半導体素子の製造方法を提供することに目的がある。
本発明に係る半導体素子の製造方法は、
ゲート及びビットラインが備えられた半導体基板の上部に層間絶縁膜を形成する段階と、
格納電極用コンタクトマスクを用いて前記層間絶縁膜を選択食刻して高さ「ａ」の第１層間絶縁膜パターンを形成する段階と、
前記第１層間絶縁膜パターンを含む全体表面の上部に反射率を調節することのできる多機能ハードマスク層を形成する段階と、
前記多機能ハードマスク層の上部に格納電極用マスクを用いて感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記多機能ハードマスク層及び前記第１層間絶縁膜パターンを選択食刻し、前記第１層間絶縁膜パターンは上部から「ｂ」（０＜ｂ≦ａ）の厚さほど食刻される段階と、
前記感光膜パターン及び前記多機能ハードマスク層を除去して第２層間絶縁膜パターンを得る段階と、
前記第２層間絶縁膜パターンの側壁にスペーサを形成する段階と、
この結果物上にポリシリコン層を形成して平坦化する段階と、
を含むことを特徴とする。
ゲート及びビットラインが備えられた半導体基板の上部に層間絶縁膜を形成する段階と、
格納電極用コンタクトマスクを用いて前記層間絶縁膜を選択食刻して高さ「ａ」の第１層間絶縁膜パターンを形成する段階と、
前記第１層間絶縁膜パターンを含む全体表面の上部に反射率を調節することのできる多機能ハードマスク層を形成する段階と、
前記多機能ハードマスク層の上部に格納電極用マスクを用いて感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記多機能ハードマスク層及び前記第１層間絶縁膜パターンを選択食刻し、前記第１層間絶縁膜パターンは上部から「ｂ」（０＜ｂ≦ａ）の厚さほど食刻される段階と、
前記感光膜パターン及び前記多機能ハードマスク層を除去して第２層間絶縁膜パターンを得る段階と、
前記第２層間絶縁膜パターンの側壁にスペーサを形成する段階と、
この結果物上にポリシリコン層を形成して平坦化する段階と、
を含むことを特徴とする。
本発明に係る半導体素子の製造方法は、反射防止膜とハードマスクの役割を同時に果たす多機能ハードマスク層を用いることにより、格納電極コンタクトホールと格納電極との間のオーバーラップマージンを確保してコンタクト抵抗を低下させ、層間絶縁膜の食刻時に生じる傾斜により下部の線幅が減少する現象を防止し、層間絶縁膜の蒸着、ポリシリコン層の蒸着及びポリシリコン層の食刻工程を省略することにより製品の生産期間とコストを削減する効果がある。
以下では、本発明の実施形態を図を参照しながら詳しく説明する。
図３ａ〜図３ｅは、本発明に係る半導体素子の製造方法を示した断面図である。
図３ａ〜図３ｅは、本発明に係る半導体素子の製造方法を示した断面図である。
図３ａに示されているように、ゲート（図示省略）、ビットラインハードマスク層（図示省略）及びビットライン（図示省略）が備えられた半導体基板１００の上部に層間絶縁膜１４０を形成する。
そこで、層間絶縁膜１４０は酸化膜で形成し、従来より１０００〜２０００Å高い厚さである２０００〜４０００Åの厚さで形成するのが好ましい。
そこで、層間絶縁膜１４０は酸化膜で形成し、従来より１０００〜２０００Å高い厚さである２０００〜４０００Åの厚さで形成するのが好ましい。
図３ｂに示されているように、格納電極用コンタクトマスクを用いて層間絶縁膜１４０を選択食刻し、高さ「ａ」の第１層間絶縁膜パターン１４０ａを形成した後、第１層間絶縁膜パターン１４０ａを含む半導体基板１００の全面に多機能ハードマスク層１５０を形成する。
そこで、多機能ハードマスク層１５０はＣ、Ｈ、Ｏ成分を含むポリマーと、２０〜４０ｗｔ％のシリコン及びＡｒＦ波長で吸光度のある物質を含み、屈折率（ｎ）が１．０〜１．８であり、吸光係数（ｋ）が０．４〜０．７である物質であるのが好ましい。
さらに、多機能ハードマスク層１５０は、下部物質の食刻時に食刻選択比を増進させるハードマスク層の役割とパターンの線幅を均一にする反射防止膜の役割を同時に果たす。
さらに、多機能ハードマスク層１５０は露光工程時に用いられるトラックでスピンオン（Spin-on）方式で形成されるので、ＣＶＤ（Chemical Vapor Deposition）方式で形成されるハードマスク層と比べ、生産コストの面で有利である。
そして、多機能ハードマスク層１５０は第１層間絶縁膜パターン１４０ａの上部から５００〜７００Åの厚さで形成するのが好ましく、一般の感光膜及び反射防止膜とは異なり、ギャップフィルの側面で優れた平坦化性質を有している。
そこで、多機能ハードマスク層１５０はＣ、Ｈ、Ｏ成分を含むポリマーと、２０〜４０ｗｔ％のシリコン及びＡｒＦ波長で吸光度のある物質を含み、屈折率（ｎ）が１．０〜１．８であり、吸光係数（ｋ）が０．４〜０．７である物質であるのが好ましい。
さらに、多機能ハードマスク層１５０は、下部物質の食刻時に食刻選択比を増進させるハードマスク層の役割とパターンの線幅を均一にする反射防止膜の役割を同時に果たす。
さらに、多機能ハードマスク層１５０は露光工程時に用いられるトラックでスピンオン（Spin-on）方式で形成されるので、ＣＶＤ（Chemical Vapor Deposition）方式で形成されるハードマスク層と比べ、生産コストの面で有利である。
そして、多機能ハードマスク層１５０は第１層間絶縁膜パターン１４０ａの上部から５００〜７００Åの厚さで形成するのが好ましく、一般の感光膜及び反射防止膜とは異なり、ギャップフィルの側面で優れた平坦化性質を有している。
図３ｃに示されているように、多機能ハードマスク層１５０の上部に第２格納電極コンタクトホール１７０を画成する感光膜パターン１６０を形成する。
そこで、多機能ハードマスク層１５０は反射率を調節することができるので、後続して反射防止膜を形成せず感光膜パターン１６０を形成し、感光膜パターン１６０を形成する露光工程時に第１格納電極コンタクト（ＳＮＣ）用の露光マスクを用いず、格納電極（ＳＮ）用の露光マスクを用いる。
この際、第２格納電極コンタクトホール（図示省略）の線幅を前記格納電極（ＳＮ）用の露光マスクの臨界値より大きくするため過露光を行って形成し、前記格納電極（ＳＮ）の下部と前記第２格納電極コンタクト（ＳＮＣ２）との間のオーバーラップの精度を確保し、前記第１格納電極コンタクト（ＳＮＣ）と前記第２格納電極コンタクト（ＳＮＣ２）との間のオーバーラップ問題を解消することができる。
そこで、多機能ハードマスク層１５０は反射率を調節することができるので、後続して反射防止膜を形成せず感光膜パターン１６０を形成し、感光膜パターン１６０を形成する露光工程時に第１格納電極コンタクト（ＳＮＣ）用の露光マスクを用いず、格納電極（ＳＮ）用の露光マスクを用いる。
この際、第２格納電極コンタクトホール（図示省略）の線幅を前記格納電極（ＳＮ）用の露光マスクの臨界値より大きくするため過露光を行って形成し、前記格納電極（ＳＮ）の下部と前記第２格納電極コンタクト（ＳＮＣ２）との間のオーバーラップの精度を確保し、前記第１格納電極コンタクト（ＳＮＣ）と前記第２格納電極コンタクト（ＳＮＣ２）との間のオーバーラップ問題を解消することができる。
次に、感光膜パターン１６０をマスクに多機能ハードマスク層１５０及び第１層間絶縁膜パターン１４０ａを選択食刻し、第１層間絶縁膜パターン１４０ａは上部から「ｂ」（０＜ｂ≦ａ）の厚さほど食刻されるのが好ましい。この際、「ｂ」は「ａ」の２０〜５０％であるのが好ましい。
そこで、多機能ハードマスク層１５０の食刻工程はＣＦ４、Ｏ２及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行い、多機能ハードマスク層１５０と感光膜パターン１６０の食刻選択比は１．０〜１．３程度なので、感光膜パターン１６０をマスクに１０００Å以下の多機能ハードマスク層１５０が食刻される。
そこで、多機能ハードマスク層１５０の食刻工程はＣＦ４、Ｏ２及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行い、多機能ハードマスク層１５０と感光膜パターン１６０の食刻選択比は１．０〜１．３程度なので、感光膜パターン１６０をマスクに１０００Å以下の多機能ハードマスク層１５０が食刻される。
次に、第１層間絶縁膜１４０ａをＣ４Ｆ６、０２、Ａｒ及びこれらの組合せのうと選択されたいずれか１つを食刻ガスに用いて１０００〜２０００Åの厚さで食刻するものの、ビットラインハードマスク層である窒化膜１２０が損傷されないようにするのが好ましい。
図３ｄに示されているように、感光膜パターン１６０及び多機能ハードマスク層１５０を除去し、高さ「ｂ」と線幅「ｗ」との段差を有する第２層間絶縁膜パターン１４０ａを形成する。
図３ｄに示されているように、感光膜パターン１６０及び多機能ハードマスク層１５０を除去し、高さ「ｂ」と線幅「ｗ」との段差を有する第２層間絶縁膜パターン１４０ａを形成する。
次に、第２層間絶縁膜パターン１４０ａの側壁にスペーサ１８０を形成し、この結果物上にポリシリコン層を形成して平坦化する。
この際、０２を用いたアッシング（Ashing）で感光膜パターン１６０を除去し、フッ素（Fluorine）、アルカリ性物質（Alkaline）及びこれらの組合のうち選択されたいずれか１つを用いた湿式工程を行って多機能ハードマスク層１５０を除去する。
そこで、スペーサ１８０は窒化膜で形成し、ビットライン１３０と格納電極コンタクトホール（図示省略）との間のショートを防止するために形成するのが好ましい。
図３ｅに示されているように、前記構造物の上部に食刻静止膜２００及び格納電極用の酸化膜（２１０）を形成した後、食刻して格納電極領域２２０を形成する。
そこで、食刻静止膜２００は窒化膜で形成し、格納電極用の酸化膜２１０の食刻時に食刻バリアの役割を果たし、ビットライン１３０と格納電極コンタクト１９０との間のブリッジを防止するために形成する。
この際、０２を用いたアッシング（Ashing）で感光膜パターン１６０を除去し、フッ素（Fluorine）、アルカリ性物質（Alkaline）及びこれらの組合のうち選択されたいずれか１つを用いた湿式工程を行って多機能ハードマスク層１５０を除去する。
そこで、スペーサ１８０は窒化膜で形成し、ビットライン１３０と格納電極コンタクトホール（図示省略）との間のショートを防止するために形成するのが好ましい。
図３ｅに示されているように、前記構造物の上部に食刻静止膜２００及び格納電極用の酸化膜（２１０）を形成した後、食刻して格納電極領域２２０を形成する。
そこで、食刻静止膜２００は窒化膜で形成し、格納電極用の酸化膜２１０の食刻時に食刻バリアの役割を果たし、ビットライン１３０と格納電極コンタクト１９０との間のブリッジを防止するために形成する。
図４は、多機能ハードマスク層の厚さとｋ値に従う基板の反射率を示したグラフであり、ハードマスク層の厚さが厚くなるほど基板の反射率が減少し、ｋ値が高くなるほど基板の反射率が増加することがわかる。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
１００ 半導体基板
１４０ 層間絶縁膜
１４０ａ 第1層間絶縁膜パターン
１４０ｂ 第2層間絶縁膜パターン
１５０ 多機能ハードマスク層
１６０ 感光膜パターン
１７０ 第2格納電極コンタクトホール
１８０ スペーサ
１９０ 格納電極コンタクト
２００ 食刻静止膜
２１０ 格納電極用酸化膜
２２０ 格納電極領域
１４０ 層間絶縁膜
１４０ａ 第1層間絶縁膜パターン
１４０ｂ 第2層間絶縁膜パターン
１５０ 多機能ハードマスク層
１６０ 感光膜パターン
１７０ 第2格納電極コンタクトホール
１８０ スペーサ
１９０ 格納電極コンタクト
２００ 食刻静止膜
２１０ 格納電極用酸化膜
２２０ 格納電極領域
Claims (10)
- ゲート及びビットラインが備えられた半導体基板の上部に層間絶縁膜を形成する段階と、
格納電極用コンタクトマスクを用いて前記層間絶縁膜を選択食刻して高さ「ａ」の第１層間絶縁膜パターンを形成する段階と、
前記第１層間絶縁膜パターンを含む全体表面上部に反射率を調節することのできる多機能ハードマスク層を形成する段階と、
前記多機能ハードマスク層の上部に格納電極用マスクを用いて感光膜パターンを形成する段階と、
前記感光膜パターンをマスクに前記多機能ハードマスク層及び前記第１層間絶縁膜パターンを選択食刻し、前記第１層間絶縁膜パターンは上部から「ｂ」（０＜ｂ≦ａ)の厚さほど食刻される段階と、
前記感光膜パターン及び前記多機能ハードマスク層を除去して第２層間絶縁膜パターンを得る段階と、
前記第２層間絶縁膜パターンの側壁にスペーサを形成する段階と、
この結果物上にポリシリコン層を形成して平坦化する段階と、
を含むことを特徴とする半導体素子の製造方法。 - 前記層間絶縁膜は酸化膜で形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記層間絶縁膜は２０００〜４０００Åの厚さで形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記多機能ハードマスク層はシリコンを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記多機能ハードマスク層の屈折率は１．０〜１．８であり、吸光係数が０．４〜０．７の物質で形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記多機能ハードマスク層は、層間絶縁膜の上部から５００〜７００Åの厚さで形成されることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記多機能ハードマスク層を食刻する工程は、ＣＦ４、Ｏ２及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行うことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第１層間絶縁膜パターンを食刻する段階は、Ｃ４Ｆ６、０２、Ａｒ及びこれらの組合せのうち選択されたいずれか１つを食刻ガスに用いて行うことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記第１層間絶縁膜パターンを食刻する段階で、前記「ｂ」は「ａ」の２０〜５０％であることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記多機能ハードマスク層の除去工程はフッ素（Fluorine）、アルカリ性物質（Alkaline）及びこれらの組合せのうち選択されたいずれか１つを用いた湿式工程で行うことを特徴とする請求項１に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060001788A KR100781858B1 (ko) | 2006-01-06 | 2006-01-06 | 반도체 소자의 제조 방법 |
| KR10-2006-0001788 | 2006-01-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007184606A JP2007184606A (ja) | 2007-07-19 |
| JP5073286B2 true JP5073286B2 (ja) | 2012-11-14 |
Family
ID=38233258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006354485A Expired - Fee Related JP5073286B2 (ja) | 2006-01-06 | 2006-12-28 | 半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7396751B2 (ja) |
| JP (1) | JP5073286B2 (ja) |
| KR (1) | KR100781858B1 (ja) |
| CN (1) | CN1996569B (ja) |
| TW (1) | TWI319904B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945938B1 (ko) | 2008-04-30 | 2010-03-05 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드 전극 형성방법 |
| CN107845633B (zh) * | 2017-10-30 | 2023-05-12 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
| US11329062B2 (en) * | 2018-10-17 | 2022-05-10 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
| US11177278B2 (en) | 2019-11-06 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
| US11177159B2 (en) | 2019-11-13 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
| US11121144B2 (en) | 2019-11-13 | 2021-09-14 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10107221A (ja) * | 1996-10-01 | 1998-04-24 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
| US6316167B1 (en) * | 2000-01-10 | 2001-11-13 | International Business Machines Corporation | Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof |
| KR100299594B1 (ko) * | 1998-07-13 | 2001-09-22 | 윤종용 | 디램 장치의 제조 방법 |
| JP2000077622A (ja) * | 1998-08-31 | 2000-03-14 | Texas Instr Inc <Ti> | 半導体記憶装置及びその製造方法 |
| JP3645882B2 (ja) * | 2002-03-01 | 2005-05-11 | Ｈｏｙａ株式会社 | ハーフトーン型位相シフトマスクブランクの製造方法 |
| US6776622B2 (en) * | 2002-07-26 | 2004-08-17 | Winbond Electronics Corporation | Conductive contact structure and process for producing the same |
| KR100476690B1 (ko) * | 2003-01-17 | 2005-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4335729B2 (ja) * | 2004-03-31 | 2009-09-30 | 信越化学工業株式会社 | フォトマスクブランク及びフォトマスクブランクの反射率調整方法 |
-
2006
- 2006-01-06 KR KR1020060001788A patent/KR100781858B1/ko not_active IP Right Cessation
- 2006-12-28 JP JP2006354485A patent/JP5073286B2/ja not_active Expired - Fee Related
- 2006-12-28 US US11/617,692 patent/US7396751B2/en not_active Expired - Fee Related
- 2006-12-29 TW TW095149759A patent/TWI319904B/zh not_active IP Right Cessation
-
2007
- 2007-01-05 CN CN2007100001502A patent/CN1996569B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1996569A (zh) | 2007-07-11 |
| CN1996569B (zh) | 2010-05-19 |
| TWI319904B (en) | 2010-01-21 |
| TW200735283A (en) | 2007-09-16 |
| US7396751B2 (en) | 2008-07-08 |
| KR100781858B1 (ko) | 2007-12-03 |
| US20070161221A1 (en) | 2007-07-12 |
| JP2007184606A (ja) | 2007-07-19 |
| KR20070074082A (ko) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787452B2 (en) | Use of amorphous carbon as a removable ARC material for dual damascene fabrication | |
| US7544623B2 (en) | Method for fabricating a contact hole | |
| JP5073286B2 (ja) | 半導体素子の製造方法 | |
| CN101728245A (zh) | 制造半导体器件的方法 | |
| JP2012151338A (ja) | 半導体装置の製造方法及びハードマスクの形成方法 | |
| KR20120055384A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2005129938A (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| US7462536B2 (en) | Method of forming bit line of semiconductor memory device | |
| US8304174B2 (en) | Method for fabricating semiconductor device | |
| KR100673207B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2006344815A (ja) | 半導体装置の製造方法 | |
| KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법 | |
| KR100739917B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100639030B1 (ko) | 반도체 패턴 형성방법 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR100410695B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20070098320A (ko) | 반도체소자의 스토리지노드콘택홀 형성 방법 | |
| JP2008270522A (ja) | 半導体装置の製造方法 | |
| KR20090099415A (ko) | 스페이서 패터닝 공정을 이용한 반도체 소자 제조방법 | |
| JP2000294498A (ja) | 半導体装置の製造方法 | |
| KR20070104154A (ko) | 반도체 소자 제조방법 | |
| KR20100053911A (ko) | 반도체 장치 제조 방법 | |
| KR20020024659A (ko) | 화학 기계적 연마공정에서 정렬마크를 보호하는 방법 | |
| KR20080085526A (ko) | 반도체 소자의 제조 방법 | |
| KR20100011488A (ko) | 반도체 소자의 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091002 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |