CN1996569B - 用于制造半导体器件的方法 - Google Patents
用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1996569B CN1996569B CN2007100001502A CN200710000150A CN1996569B CN 1996569 B CN1996569 B CN 1996569B CN 2007100001502 A CN2007100001502 A CN 2007100001502A CN 200710000150 A CN200710000150 A CN 200710000150A CN 1996569 B CN1996569 B CN 1996569B
- Authority
- CN
- China
- Prior art keywords
- pattern
- mask layer
- hard mask
- insulating film
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 238000003860 storage Methods 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 239000003513 alkali Substances 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 69
- 239000011229 interlayer Substances 0.000 abstract description 16
- 238000000151 deposition Methods 0.000 abstract 1
- 230000003667 anti-reflective effect Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 silicon-oxygen nitride Chemical class 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003431 cross linking reagent Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04D—ROOF COVERINGS; SKY-LIGHTS; GUTTERS; ROOF-WORKING TOOLS
- E04D3/00—Roof covering by making use of flat or curved slabs or stiff sheets
- E04D3/36—Connecting; Fastening
- E04D3/3605—Connecting; Fastening of roof covering supported directly by the roof structure
- E04D3/3606—Connecting; Fastening of roof covering supported directly by the roof structure the fastening means being screws or nails
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B37/00—Nuts or like thread-engaging members
- F16B37/14—Cap nuts; Nut caps or bolt caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开一种用于制造半导体器件的方法，包括：利用用于存储节点的掩模形成第二存储节点触点孔，并且利用作为硬掩模及抗反射膜的硬掩模层确保存储节点触点孔以及存储节点之间的重叠裕度，以降低接触电阻，避免下部的层间绝缘膜的线宽减小，并且消除用于沉积该层间绝缘膜及多晶硅层以及蚀刻该多晶硅层的工序，从而缩短生产周期并且降低产品成本。
Description
技术领域
本发明涉及一种用于制造半导体器件的方法，更具体地说，本发明涉及一种用于在存储节点触点插塞与存储节点之间获得重叠裕度(overlay margin)的方法，该方法利用作为硬掩模及抗反射膜的多功能硬掩模层。
背景技术
目前，借助旋涂系统涂覆的底部抗反射涂层(BARC)膜包含一种吸收曝光光源的特定波段内的光线的材料。该BARC膜在光阻膜被涂覆之前涂覆，该光阻膜用于采用KrF的图案化工序。
该BARC膜防止来自该光阻膜之下的漫反射并且消除在该光阻膜的厚度内的驻波。这提高了该光阻膜的均匀度。然而，由于该BARC膜并不作为硬掩模层，因而已经迫使人们研究开发用于抗反射膜的交联剂及聚合物，以更容易地移除该BARC膜。
随着器件变小，该光阻膜的厚度已经变得更薄，以避免图案的崩塌并且获得曝光宽容度(EL)及聚焦深度(DOF)，使得该光阻膜并不作为蚀刻阻挡体。当非晶碳层用作硬掩模时，其需要额外的工序以形成光阻膜、抗反射膜以及硅氧氮化物(silicon oxide nitride)膜。
发明内容
本发明的各种实施例针对于提供一种用于制造半导体器件的方法，该方法包含利用多功能硬掩模层来形成存储节点触点孔(也称为“第二存储节点触点孔”)以及存储节点触点，该多功能硬掩模层作为硬掩模以及抗反射膜。
根据本发明的一个实施例，一种用于制造半导体器件的方法包括如下步骤：在半导体基板之上形成层间绝缘膜，该半导体基板包含栅极以及位线；利用用于存储节点的触点掩模来选择性地蚀刻该层间绝缘膜，以形成具有高度‘a’的第一层间绝缘膜图案；在包含该第一层间绝缘膜图案的所获得的结构之上形成硬掩模层；利用该用于存储节点的触点掩模在该多功能硬掩模层之上形成光阻图案；选择性地蚀刻该多功能硬掩模层以及该第一层间绝缘膜图案，该第一层间绝缘膜图案被蚀刻掉的厚度自顶面测量为‘b’(0≤b＜a)；移除该光阻图案以及该硬掩模层以形成第二层间绝缘膜图案；在该第二层间绝缘膜图案的侧壁上形成间隙壁；在所获得的结构之上形成多晶硅层；以及平坦化该多晶硅层。
在一个实施例中，一种用于制造半导体器件的方法包括：在半导体基板之上形成绝缘层，该半导体基板包含栅极以及位线；蚀刻该绝缘层以形成具有第一高度的第一绝缘图案；在该第一绝缘图案之上形成掩模层，该掩模层构造成作为蚀刻阻止层以及抗反射层；在该掩模层之上形成掩模图案；蚀刻该掩模层以及该第一绝缘图案，使得该第一绝缘图案设置有台阶，从而限定第二绝缘膜图案；移除该掩模图案以及该掩模层，使得该第二绝缘图案限定通孔；以及在该通孔之内形成触点插塞。
在另一实施例中，一种用于制造半导体器件的方法包括：在半导体基板之上形成绝缘膜，该半导体基板包含栅极以及位线，并且利用用于存储节点的触点掩模来蚀刻该绝缘膜，以形成具有一定高度的第一绝缘膜图案。该方法还包括在包含该第一绝缘膜图案的所获得的结构之上形成硬掩模层，该硬掩模层构造成作为蚀刻阻止层以及抗反射层；利用该用于存储节点的触点掩模在该多功能硬掩模层之上形成光阻图案；蚀刻该硬掩模层以及该第一绝缘膜图案，该第一绝缘膜图案具有台阶，从而限定第二绝缘膜图案；移除该光阻图案以及该硬掩模层以露出该第二绝缘膜图案，该第二绝缘膜图案限定露出该位线的通孔；在该第二绝缘膜图案的侧壁上形成间隙壁；以及在该通孔内形成存储节点触点插塞。
附图说明
图1a与1b是描绘常规半导体器件的照片。
图2a至2d是描绘一种用于制造半导体器件的常规方法的横截面图。
图3a至3e是描绘根据本发明实施例的一种用于制造半导体器件的方法的横截面图。
图4是描绘在数个k值之下，基板的反射度依赖于多功能硬掩模层的厚度的曲线图，其中k是吸收率。
具体实施方式
下面将参照附图详细地描述本发明。
图1a与1b是描绘常规半导体器件的照片。
因为用于半导体器件的设计规则缩小，所以存储节点区(例如，电容器)与存储节点触点区(例如，用于将转接(1anding)插塞以及存储节点与单元区的存储节点下部连接的区域)之间的重叠裕度不足以避免接触电阻上的增加。于是，用于形成存储节点触点(在以下称为“第二存储节点触点”)的额外工序已经被用来改善该重叠裕度。
第一存储节点触点、第二存储节点触点以及存储节点形成于具有给定结构(例如，位线与栅极)的半导体基板之上。如图1b中所示，该第二存储节点触点引起掩模误差因素，该误差因素在该掩模上所设计的图案与曝光工序后所形成的图案之间产生差异，这是因为该第二存储电极触点形成为锯齿形的缘故。
此外，用于沉积层间绝缘膜、蚀刻该第二存储节点触点及该层间绝缘膜、形成多晶硅层、以及全面(blanket)蚀刻该多晶硅层的工序是必需的，这增加了生产时间及成本。
图2a至2d是描绘一种用于制造半导体器件的常规方法的横截面图。
半导体基板5包含栅极(未显示)、位线硬掩模层(未显示)以及位线(未显示)。第一层间绝缘膜25形成于该半导体基板5之上。蚀刻该第一层间绝缘膜25以形成第一存储节点触点孔(未显示)。间隙壁35形成于该第一存储节点触点孔的侧壁上。接着以多晶硅层填充该第一存储节点触点孔，以形成第一存储节点触点(SNC)插塞30。
第二层间绝缘膜40形成于所获得的结构之上(图2b)。用于限定第二存储节点触点(SNC2)的光阻图案45形成于该第二层间绝缘膜40之上。
利用该光阻图案45作为蚀刻掩模而蚀刻该第二层间绝缘膜40，以形成第二存储节点触点孔(未显示)。以多晶硅层填充该第二存储节点触点孔并且使该第二存储节点触点孔平坦化，以形成第二存储节点触点(SNC2)插塞50(图2c)。
用于存储节点的蚀刻阻挡膜(或是蚀刻阻止层)55以及氧化物膜60形成于所获得的结构之上。蚀刻该氧化物膜60以获得存储节点区65(图2d)。
在上述的方法中，该第二存储节点触点(SNC2)必须与该第一存储节点触点(SNC)重叠，并且具有比该第一存储节点触点(SNC)的线宽更大的线宽，以便于在该第一存储节点触点(SNC)与该存储节点(SN)之间获得重叠裕度。当限定该第二存储节点触点(SNC2)的图案形成时，产生误配置(mis-arrangement)。
图3a至3e是描绘根据本发明实施例的一种用于制造半导体器件的方法的横截面图。
半导体基板100包含栅极(未显示)、位线硬掩模层(未显示)以及位线(未显示)(图3a)。层间绝缘膜140形成于该半导体基板100之上。该层间绝缘膜140由氧化物膜形成并且具有大约2000至范围内的厚度。这比常规膜要厚大约1000至
选择性地蚀刻该层间绝缘膜140以形成高度为‘a’的第一层间绝缘膜图案140a(图3b)。在本实施方式中，该光刻工序中所使用的触点掩模与用于存储节点的触点掩模相同。多功能硬掩模层150形成于包含该第一层间绝缘膜图案140a的半导体基板100之上。该第一层间绝缘膜图案140a限定第一存储节点触点孔(未显示)。
该多功能硬掩模层150具有从大约1.0至大约1.8范围内的折射率(n)以及从大约0.4至大约0.7范围内的吸收率(k)。该多功能硬掩模层150由这样的聚合物形成，该聚合物包含C、H及0并且具有20～40wt％(按重量百分比计)的硅。该多功能硬掩模层150作为硬掩模层以及抗反射膜，用于在蚀刻下部的层时增加蚀刻的选择性。该多功能硬掩模层150还构造成吸收光线(例如，在ArF中，193nm波长的光线)，用于改进该图案的均匀度。该硬掩模层150借助旋涂方法而涂覆在路径中，该路径在曝光工序期间的图案化中被旋涂系统所使用，与借助化学气相沉积(CVD)系统所形成的硬掩模层相比，这降低了生产成本。另外，从该第一层间绝缘膜图案140a的顶面测量，该多功能硬掩模层150具有大约500至范围内的厚度。也就是说，该硬掩模层150的上表面设置在该第一层间绝缘膜图案140a的上表面之上500至与一般的光阻膜及抗反射膜不同，该多功能硬掩模层150具有极佳的平坦化性质。
用于限定第二存储节点触点孔170的光阻图案160形成于该多功能硬掩模层150之上(图3c)。可以调整该多功能硬掩模层150的反射比(reflectivity)，使得可以在没有抗反射膜的情况下形成该光阻图案160。执行用于形成该光阻图案160的曝光工序所采用的触点掩模与将要用于存储节点的触点掩模相同。将该光阻图案160过度曝光，使得该第二存储节点触点孔170的线宽大于该用于存储节点(SN)的掩模的临界值。该存储节点(SN)的下部与第二存储节点触点(SNC2)插塞对齐，以便获得该第二存储节点触点孔(SNC2)插塞之间的准确性，从而避免该第一存储节点触点(SNC)插塞与该第二存储节点触点(SNC2)插塞重叠。利用该光阻图案160作为蚀刻掩模而选择性地蚀刻该多功能硬掩模层150以及第一层间绝缘膜图案140a。蚀刻掉的第一层间绝缘膜图案140a的厚度是‘b’，其中‘b’是高度‘a’的20～50％(0≤b＜a)。该蚀刻掉的厚度‘b’是从该第一层间绝缘膜图案140a的顶面测量。
该多功能的硬掩模层150采用选自CF4、O2及其组合所构成的群组的蚀刻气体而进行蚀刻。由于该多功能硬掩模层150以及该光阻图案160的蚀刻选择率范围是从大约1.0至1.3，所以该多功能硬掩模层150利用该光阻图案160作为蚀刻掩模而被蚀刻掉的厚度小于该第一层间绝缘膜图案140a采用选自C4F6、O2、Ar及其组合所构成的群组的蚀刻气体而蚀刻至从大约1000至大约范围内的厚度，因而作为位线硬掩模层的氮化物膜120并未受损。
该光阻图案160以及该第一层间绝缘膜图案140a的蚀刻产生第二层间绝缘膜图案140b(图3d)。该第二层间绝缘膜图案140b具有台阶，该台阶具有宽度‘w’及高度‘b’，因而该第二层间绝缘膜图案140b的上部窄于下部。
移除该光阻图案160以及该多功能硬掩模层150。在一个实施例中，该光阻图案160借助例如利用O2等离子的灰化(ashing)而移除。接着利用湿式蚀刻工序移除该多功能硬掩模层150。该湿式蚀刻工序采用选自氟、碱及其组合所构成的群组中之一来执行。
间隙壁180形成于该第二层间绝缘膜图案140b的侧壁上。多晶硅层(未显示)形成于所获得的结构的表面之上。抛光该多晶硅层直到该第二层间绝缘膜图案140b露出为止，以形成存储节点触点插塞190。
沉积该间隙壁180，以避免该位线130与第一及第二存储节点触点孔(未显示)之间的短路。此外，在形成多晶硅层以填充该第一及第二存储节点触点孔(未显示)之后，执行全面蚀刻的工序，以获得存储节点触点插塞190。
形成蚀刻阻挡膜(或蚀刻阻止层)200以及氧化物膜210并且进行蚀刻，以获得存储节点区220(图3e)。该蚀刻阻挡膜200包含氮化物膜并且在蚀刻该氧化物膜210时作为蚀刻阻止体。
图4是描绘基板依赖于k值以及多功能硬掩模层的厚度的反射度(reflexibility)的曲线图。当该硬掩模层变厚时，该基板的反射度降低。当该k值变大时，该基板的反射度增高。
如上所述，根据本发明的实施例，存储节点触点孔与存储节点之间的重叠裕度借助作为硬掩模及抗反射膜的多功能硬掩模层而获得。这降低了接触电阻，避免下部的层间绝缘膜的线宽减小。这还省去用于沉积该层间绝缘膜及该多晶硅层以及蚀刻该多晶硅层的工序，从而缩短生产时间并且降低生产成本。
本发明的上述实施例是示例性的，而非限制性的。各种替代形式及等同实施例都是可行的。本发明并不限于在此所述的光刻步骤。本发明也不限于任何特定类型的半导体器件。例如，本发明可以应用于动态随机存取存储器(DRAM)或非易失存储器中。考虑到本发明所公开的内容，其它的增加、减少或修改显而易见并且位于所附权利要求书的范围内。
本申请要求2006年6月1日提交的韩国专利申请案No.10-2006-0001788的优先权，该韩国专利申请案的全部内容以引用的方式并入本文。
Claims (17)
1.一种用于制造半导体器件的方法，所述方法包括：
在半导体基板之上形成绝缘膜，所述半导体基板包含栅极以及位线；
利用用于存储节点的触点掩模来蚀刻所述绝缘膜，以形成具有一定高度的第一绝缘膜图案；
在包含所述第一绝缘膜图案的所获得的结构之上形成硬掩模层，所述硬掩模层构造成作为蚀刻阻止层以及抗反射层；
利用所述用于存储节点的触点掩模在所述硬掩模层之上形成光阻图案；
蚀刻所述硬掩模层以及所述第一绝缘膜图案，使得在所述第一绝缘膜图案上形成台阶，从而限定第二绝缘膜图案；
移除所述光阻图案以及所述硬掩模层以露出所述第二绝缘膜图案，所述第二绝缘膜图案限定露出所述位线的通孔；
在所述第二绝缘膜图案的侧壁上形成间隙壁；以及
在所述通孔之内形成存储节点触点插塞。
2.根据权利要求1所述的方法，其中，
所述绝缘膜包含氧化物，所述存储节点触点插塞包含多晶硅。
3.根据权利要求1所述的方法，其中，
所述绝缘膜具有从
至范围内的厚度。
4.根据权利要求1所述的方法，其中，
所述硬掩模层是包含硅的多功能硬掩模层。
5.根据权利要求1所述的方法，其中，
所述硬掩模层具有从1.0至1.8范围内的折射率以及从0.4至0.7范围内的吸收率。
6.根据权利要求1所述的方法，其中，
所述硬掩模层形成为具有自所述绝缘膜的顶面测量的从
至范围内的厚度。
7.根据权利要求1所述的方法，其中，
所述蚀刻硬掩模层的步骤采用选自CF4、O2及其组合所构成的群组的蚀刻气体来执行。
8.根据权利要求1所述的方法，其中，
所述蚀刻第一绝缘膜的步骤采用选自C4F6、O2、Ar及其组合所构成的群组的蚀刻气体来执行。
9.根据权利要求1所述的方法，其中，
所述第一绝缘膜图案的台阶的高度是所述第一绝缘膜图案的高度的20～50％。
10.根据权利要求1所述的方法，其中，
所述移除硬掩模层的步骤借助湿式工序来执行，所述湿式工序利用选自氟、碱及其组合所构成的群组中之一。
11.根据权利要求1所述的方法，其中，
所述第一绝缘膜图案形成为具有从5nm至20nm范围内的线宽。
12.一种用于制造半导体器件的方法，所述方法包括：
在半导体基板之上形成绝缘层，所述半导体基板包含栅极以及位线；
蚀刻所述绝缘层以形成具有第一高度的第一绝缘图案；
在所述第一绝缘图案之上形成掩模层，所述掩模层构造成作为蚀刻阻止层以及抗反射层；
在所述掩模层之上形成掩模图案；
蚀刻所述掩模层以及所述第一绝缘图案，使得在所述第一绝缘图案上形成台阶，从而限定第二绝缘膜图案；
移除所述掩模图案以及所述掩模层，使得所述第二绝缘图案限定通孔；以及
在所述通孔之内形成触点插塞。
13.根据权利要求12所述的方法，其中，
所述第一绝缘图案利用用于存储节点的触点掩模而形成。
14.根据权利要求13所述的方法，其中，
所述掩模图案利用所述用于存储节点的触点掩模而限定。
15.根据权利要求13所述的方法，还包括：
在所述第二绝缘图案的侧壁上形成间隙壁。
16.根据权利要求15所述的方法，其中，
所述通孔露出所述位线，并且所述触点插塞经由所述通孔来接触所述位线。
17.根据权利要求13所述的方法，其中，
所述掩模图案是光阻图案，并且所述触点插塞是接触所述位线的存储节点触点插塞。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060001788A KR100781858B1 (ko) | 2006-01-06 | 2006-01-06 | 반도체 소자의 제조 방법 |
| KR10-2006-0001788 | 2006-01-06 | ||
| KR1020060001788 | 2006-01-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1996569A CN1996569A (zh) | 2007-07-11 |
| CN1996569B true CN1996569B (zh) | 2010-05-19 |
Family
ID=38233258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100001502A Expired - Fee Related CN1996569B (zh) | 2006-01-06 | 2007-01-05 | 用于制造半导体器件的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7396751B2 (zh) |
| JP (1) | JP5073286B2 (zh) |
| KR (1) | KR100781858B1 (zh) |
| CN (1) | CN1996569B (zh) |
| TW (1) | TWI319904B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100945938B1 (ko) | 2008-04-30 | 2010-03-05 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드 전극 형성방법 |
| CN107845633B (zh) * | 2017-10-30 | 2023-05-12 | 长鑫存储技术有限公司 | 存储器及其制造方法 |
| US11329062B2 (en) * | 2018-10-17 | 2022-05-10 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array |
| US11177278B2 (en) | 2019-11-06 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
| US11121144B2 (en) | 2019-11-13 | 2021-09-14 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
| US11177159B2 (en) | 2019-11-13 | 2021-11-16 | Micron Technology, Inc. | Memory arrays and methods used in forming a memory array comprising strings of memory cells |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10107221A (ja) * | 1996-10-01 | 1998-04-24 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
| US6316167B1 (en) * | 2000-01-10 | 2001-11-13 | International Business Machines Corporation | Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof |
| KR100299594B1 (ko) * | 1998-07-13 | 2001-09-22 | 윤종용 | 디램 장치의 제조 방법 |
| JP2000077622A (ja) | 1998-08-31 | 2000-03-14 | Texas Instr Inc <Ti> | 半導体記憶装置及びその製造方法 |
| JP3645882B2 (ja) * | 2002-03-01 | 2005-05-11 | Ｈｏｙａ株式会社 | ハーフトーン型位相シフトマスクブランクの製造方法 |
| US6776622B2 (en) * | 2002-07-26 | 2004-08-17 | Winbond Electronics Corporation | Conductive contact structure and process for producing the same |
| KR100476690B1 (ko) * | 2003-01-17 | 2005-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| JP2005191254A (ja) * | 2003-12-25 | 2005-07-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4335729B2 (ja) * | 2004-03-31 | 2009-09-30 | 信越化学工業株式会社 | フォトマスクブランク及びフォトマスクブランクの反射率調整方法 |
-
2006
- 2006-01-06 KR KR1020060001788A patent/KR100781858B1/ko not_active IP Right Cessation
- 2006-12-28 JP JP2006354485A patent/JP5073286B2/ja not_active Expired - Fee Related
- 2006-12-28 US US11/617,692 patent/US7396751B2/en not_active Expired - Fee Related
- 2006-12-29 TW TW095149759A patent/TWI319904B/zh not_active IP Right Cessation
-
2007
- 2007-01-05 CN CN2007100001502A patent/CN1996569B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1996569A (zh) | 2007-07-11 |
| JP5073286B2 (ja) | 2012-11-14 |
| KR20070074082A (ko) | 2007-07-12 |
| TWI319904B (en) | 2010-01-21 |
| KR100781858B1 (ko) | 2007-12-03 |
| US20070161221A1 (en) | 2007-07-12 |
| US7396751B2 (en) | 2008-07-08 |
| TW200735283A (en) | 2007-09-16 |
| JP2007184606A (ja) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8637406B1 (en) | Image transfer process employing a hard mask layer | |
| CN1996569B (zh) | 用于制造半导体器件的方法 | |
| US20060073699A1 (en) | Method for fabricating semiconductor device | |
| US20100099046A1 (en) | Method for manufacturing semiconductor device | |
| US10991596B2 (en) | Semiconductor structure and method for forming same | |
| CN101728324A (zh) | 形成半导体器件的图案的方法 | |
| EP3971954B1 (en) | Semiconductor structure and fabrication method therefor | |
| KR100885786B1 (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
| US20080160759A1 (en) | Method for fabricating landing plug contact in semiconductor device | |
| JP2007005770A (ja) | 半導体素子のコンタクトホール形成方法 | |
| CN114823295A (zh) | 一种半导体器件的制造方法 | |
| US20090258495A1 (en) | Modified darc stack for resist patterning | |
| US20050280035A1 (en) | Semiconductor device and method for fabricating the same | |
| US20070284641A1 (en) | Metal-insulator-metal-structured capacitor formed with polysilicon | |
| KR100256057B1 (ko) | 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법 | |
| US6204117B1 (en) | Removal of silicon oxynitride on a capacitor electrode for selective hemispherical grain growth | |
| US8105913B2 (en) | Method of fabricating a capacitor of a semiconductor device | |
| US6790740B2 (en) | Process for filling polysilicon seam | |
| US6187629B1 (en) | Method of fabricating a DRAM capacitor | |
| US6165867A (en) | Method to reduce aspect ratio of DRAM peripheral contact | |
| KR100609036B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100498605B1 (ko) | 반도체 소자의 이너 실린더 캐패시터 형성방법 | |
| KR100988777B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114171382A (zh) | 半导体结构的形成方法 | |
| CN113725166A (zh) | 半导体结构制备方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100519 Termination date: 20140105 |