KR100673207B1 - 플래쉬 메모리 소자의 제조방법 - Google Patents
플래쉬 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR100673207B1 KR100673207B1 KR1020050030016A KR20050030016A KR100673207B1 KR 100673207 B1 KR100673207 B1 KR 100673207B1 KR 1020050030016 A KR1020050030016 A KR 1020050030016A KR 20050030016 A KR20050030016 A KR 20050030016A KR 100673207 B1 KR100673207 B1 KR 100673207B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist
- trench
- forming
- diffuse reflection
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 230000003667 anti-reflective effect Effects 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 16
- 229910052751 metal Inorganic materials 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 8
- 230000002265 prevention Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 9
- 239000006117 anti-reflective coating Substances 0.000 description 8
- 230000005641 tunneling Effects 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Non-Volatile Memory (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 트렌치 공정의 에치 스탑퍼가 식각정지막 역할 뿐만 아니라 하부반사방지막 역할도 할 수 있도록 에치 스탑퍼 물질을 변경함으로써, 트렌치 형성을 위한 포토레지스트 패터닝시 하부의 금속층에 의한 노광광의 난반사를 억제하여 난반사로 인한 패터닝 불량을 예방하기 위한 기술이다.
금속층, 노광광, 난반사, 하부반사방지 및 식각정지용 막
Description
도 1은 서로 다른 굴절률을 갖는 두 매질 사이에서의 반사 현상을 나타낸 도면
도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도
도 4는 트렌치 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 포토레지스트(PR)의 단면 상태를 시뮬레이션한 도면
도 5는 트렌치 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 에치 스탑퍼의 두께에 따른 기판 반사율을 나타낸 그래프
<도면의 주요 부분에 대한 부호의 설명>
19 : 하부반사방지 및 식각정지용 막 20 : 트렌치용 산화막
21 : 트렌치 22 : 하부반사방지막
PR : 포토레지스트
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 트렌치 마스크 형성시 포토 공정의 마진을 향상시키기 위한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
플래쉬 메모리 소자가 90nm 이하로 고집적화됨에 따라서 저항 문제가 주요 이슈(issue)로 대두되고 있다. 이에 따라 콘택(contact) 또는 게이트 라인(gate line)을 폴리실리콘(poly-si) 대신에 텅스텐(W)과 같은 금속 계열의 물질로 형성하는 추세이다.
그러나, 이후에 포토 공정시 노광 광원으로 사용되는 KrF(248nm) 또는 ArF(193nm)의 광이 하부의 콘택 또는 게이트 라인 등의 금속 계열의 물질에서 심하게 난반사되어 포토 공정의 마진이 줄어들게 되는 원인이 되고 있다.
예를 들어, 낸드 플래쉬 메모리 소자(NAND flash memory device)에서는 게이트를 형성하는 공정, PE-TEOS 산화막으로 된 제 1 층간 절연막을 형성하는 공정, 상기 제 1 층간 절연막에 소오스 콘택을 형성하는 공정, PE-TEOS 산화막으로 된 제 2 층간 절연막을 형성하는 공정, 상기 제 2, 제 1 층간 절연막에 드레인 콘택을 형성하는 공정을 실시한 이후에 실리콘질화막(SiNx)으로 된 에치 스탑퍼막과 트렌치 산화막을 형성하고, 상기 트렌치 산화막 및 에치 스탑퍼막에 트렌치를 형성하기 위하여 포토 공정을 실시한다.
그런데, 상기 게이트, 소오스 콘택, 드레인 콘택 중 금속 계열의 물질을 재료로 형성한 것이 있는 경우 상기 포토 공정의 노광광이 하부의 금속 계열의 물질에 의해 난반사를 일으켜 포토 공정의 마진이 감소되게 된다.
도 1은 소광계수(k)가 굴절률(n)에 비하여 충분히 작은 경우에 서로 다른 굴절률을 갖는 두 매질(매질1과 매질2) 사이에서의 반사 현상을 나타낸 도면이다.
상기 매질1의 굴절률을 n1, 매질2의 굴절률을 n2라 하면, 매질1과 매질2의 경계에서 발생하는 반사율(Reflectivity : R)은 다음 수학식 1과 같다.
산화막과 질화막은 굴절률이 1.5~1.6 정도이고, 텅스텐(W)의 굴절률은 0.2~0.4 정도이므로, 위의 식 1에 비추어 볼 때, 트렌치 산화막과 에치 스탑퍼막의 경계나 에치 스탑퍼막과 제 2 층간 절연막의 경계에서의 반사율은 높지 않으나, 제 1 층간 절연막과 텅스텐의 경계에서의 반사율은 매우 큰 값임을 알 수 있다.
이렇게 제 1 층간 절연막과 텅스텐 경계에서 난반사된 빛은 포토 공정의 마진을 감소시키어, 상기 트렌치 산화막과 에치 스탑퍼막 패터닝시 패턴 붕괴(pattern collapse)나 씬 라인(thin line) 등의 패턴 불량을 유발되게 된다.
종래 기술에서는 이러한 난반사에 기인한 포토 공정 마진 감소 현상을 방지하기 위하여 포토 마스크 바로 하부에 유기 버텀 난반사 코팅(organic Bottom Anti-Reflective Coating)물질이나 무기 버텀 난반사 코팅(Inorganic BARC) 물질과 같은 난반사에 기인한 영향을 제거하는 BARC막을 형성하고 있으나, BARC막을 이용하여 포토 공정 마진을 확보하기 위해서는 BARC막을 두껍게 형성해야 한다.
그런데, BARC막을 두껍게 형성할 경우, 증가된 BARC막의 두께만큼 에치 타겟(etch target)이 커지게 되므로 포토 마스크의 두께도 두꺼워져야 한다. 그러나, 포토 마스크의 두께 상향은 포토 마스크 종횡비(aspect ratio)의 증가를 가져와 포토 마스크의 붕괴(collapse)를 유발하게 되는 문제점이 있다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 포토 공정의 마진을 향상시킬 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 패턴 불량을 방지할 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 포토 마스크의 종횡비를 줄이어 포토 마스크 붕괴 와 같은 불량을 방지할 수 있는 플래쉬 메모리 소자의 제조방법을 제공하는데 있다.
본 발명에 따른 플래쉬 메모리 소자의 제조방법은 소정의 하부 패턴이 형성된 반도체 기판상에 무기계 난반사 코팅 물질로 구성된 하부반사방지(BARC) 및 식각정지용 막을 형성하는 단계와, 상기 하부반사방지 및 식각정지용 막상에 절연막을 형성하는 단계와, 상기 절연막상에 포토레지스트를 형성하는 단계와, 상기 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 상기 절연막과 하부반사방지 및 식각정지용 막을 식각하여 트렌치를 형성하는 단계를 포함한다.
바람직하게, 상기 반사방지 및 식각정지용 막은 무기계 버텀 난반사 코팅(Inorganic Bottom Anti-reflective Coating) 물질을 이용하여 형성하는 것을 특징으로 한다.
바람직하게, 상기 절연막은 산화막으로 형성하고 상기 무기계 난반사 코팅 물질은 SiON막으로 형성하는 것을 특징으로 한다.
바람직하게, 상기 포토레지스트를 형성하기 전에 상기 절연막상에 하부반사방지(BARC)막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 2a 내지 도 2c는 본 발명의 제 1 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도로, 도시된 참조부호들 중 서로 동일한 참조부호는 서로 동일한 기능을 하는 동일한 구성 요소(element)를 가리킨다.
먼저, 도 2a에 도시된 바와 같이 반도체 기판(10)상에 터널링 산화막(11)을 형성하고, 터널링 산화막(11)상에 플로팅 게이트(12a), 층간 유전막(12b), 컨트롤 게이트용 폴리실리콘막(12c), 텅스텐 실리사이드막(WSix)(12d), 하드마스크막(12e)의 적층막으로 구성되는 게이트(12)를 다수 개 형성한다. 그런 다음, 상기 게이트(12)를 마스크로 반도체 기판(10)내에 불순물 이온을 주입하여 소오스 및 드레인 접합(13)을 형성하고, 상기 게이트(12)들 측면에 스페이서(14)를 형성한다.
그리고, 전면에 버퍼 산화막(미도시)과 희생 질화막(15)을 차례로 형성하고, 상기 게이트(12)들이 완전히 덮이도록 전면에 제 1 층간 절연막(16)을 형성한 다음 평탄화시킨다. 그런 다음, 상기 소오스 접합이 노출되도록 상기 제 1 층간 절연막(16)과 희생 질화막(15)과 버퍼 산화막과 터널링 산화막(11)을 식각하여 소오스 콘택홀을 형성하고, 소오스 콘택홀내에 금속막 또는 폴리실리콘막을 매립하여 소오스 콘택(17)을 형성한다. 상기 소오스 콘택(17)의 저항을 줄이기 위해서는 소오스 콘택홀 매립재로 금속막을 사용하는 것이 좋다.
그런 다음, 전면에 제 2 층간 절연막(18)을 증착하고 표면을 평탄화시킨다.
이어, 도면에는 도시하지 않았지만 상기 드레인 접합이 노출되도록 상기 제 2 층간 절연막(18)과 제 1 층간 절연막(16)과 희생 질화막(15)과 버퍼 산화막과 터널링 산화막(11)을 식각하여 드레인 콘택홀을 형성하고, 상기 드레인 콘택홀내에 폴리실리콘 또는 금속막을 매립하여 드레인 콘택을 형성한다. 상기 드레인 콘택의 저항을 줄이기 위해서는 드레인 콘택홀 매립재로 금속막을 사용하는 것이 좋다.
저항 감소를 목적으로 상기 소오스 콘택(17) 또는 드레인 콘택을 금속막으로 형성한 경우, 이후 트렌치 형성을 위한 포토 공정시에 사용되는 노광광이 금속으로 된 소오스 콘택(17) 또는 드레인 콘택에 의해 난반사되어 패턴 불량을 유발하게 된다.
이에, 트렌치 공정의 에치 스탑퍼로 기존에 식각정지막의 역할로 사용되는 실리콘질화막(SiN) 대신에 트렌치 식각 공정시 식각정지막 역할 외에 난반사를 방지하는 역할을 할 수 있는 물질 예를 들어, SiON 등의 무기계 난반사 코팅 물질로 하부반사방지(Bottom Anti Reflective Coating; BARC) 및 식각정지용 막(19)을 형성하고, 상기 하부반사방지 및 식각정지용 막(19)상에 트렌치용 산화막(20)을 형성한다.
그런 다음, 도 2b에 도시하는 바와 같이 상기 트렌치용 산화막(20)상에 포토레지스트(PR)를 도포하고 노광 및 현상 공정으로 상기 소오스 콘택(17)과 드레인 콘택(미도시) 상부의 트렌치용 산화막(20)이 오픈되도록 상기 포토레지스트(PR)를 패터닝한다.
하부에 금속으로 된 층이 존재하더라도 상기 하부반사방지 및 식각정지용 막(19)에 의하여 상기 포토레지스트(PR) 패터닝에 사용되는 노광광의 난반사 현상이 방지되므로, 포토 공정 마진 부족으로 인한 패턴 불량은 현저히 감소되게 된다.
이후, 도 2c에 도시하는 바와 같이 상기 패터닝된 포토레지스트(PR)를 마스크로 상기 트렌치용 산화막(20)과 하부반사방지 및 식각정지용 막(19)을 식각하여 트렌치(21)를 형성한다.
이상으로, 본 발명의 제 1 실시예에 따른 반도체 소자 제조를 완료한다.
도 3a 내지 도 3c는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조공정 단면도로, 도 2a 내지 도 2c와 동일 기능을 하는 동일 부분에 대해서는 동일한 도면 부호로 나타내었다.
먼저, 도 3a에 도시된 바와 같이 반도체 기판(10)상에 터널링 산화막(11)을 형성하고, 터널링 산화막(11)상에 플로팅 게이트(12a), 층간 유전막(12b), 컨트롤 게이트용 폴리실리콘막(12c), 텅스텐 실리사이드막(WSix)(12d), 하드마스크막(12e)의 적층막으로 구성되는 게이트(12)를 다수 개 형성한다. 그런 다음, 상기 게이트(12)를 마스크로 반도체 기판(10)내에 불순물 이온을 주입하여 소오스 및 드레인 접합(13)을 형성하고, 상기 게이트(12)들 측면에 스페이서(14)를 형성하고, 전면에 버퍼 산화막(미도시)과 희생 질화막(15)을 차례로 형성한다. 그런 다음, 상기 게이트(12)들이 완전히 덮이도록 전면에 제 1 층간 절연막(16)을 형성하고, 상기 소오스 접합이 노출되도록 상기 제 1 층간 절연막(16)과 희생 질화막(15)과 버퍼 산화막과 터널링 산화막(11)을 식각하여 소오스 콘택홀을 형성한 다음, 소오스 콘택홀내에 금속막 또는 폴리실리콘막을 매립하여 소오스 콘택(17)을 형성한다. 상기 소오스 콘택(17)의 저항을 줄이기 위해서는 소오스 콘택홀 매립재로 금속막을 사용하는 것이 좋다.
그런 다음, 전면에 제 2 층간 절연막(18)을 증착하고 표면을 평탄화시킨다.
이어, 도면에는 도시하지 않았지만 상기 드레인 접합이 노출되도록 상기 제 2 층간 절연막(18)과 제 1 층간 절연막(16)과 희생 질화막(15)과 버퍼 산화막과 터널링 산화막(11)을 식각하여 드레인 콘택홀을 형성한 후, 드레인 콘택홀내에 폴리실리콘 또는 금속막을 매립하여 드레인 콘택을 형성한다. 상기 드레인 콘택의 저항을 줄이기 위해서는 드레인 콘택홀 매립재로 금속막을 사용하는 것이 좋다.
저항 감소를 목적으로 상기 소오스 콘택(17) 또는 드레인 콘택을 금속막으로 형성한 경우, 이후 트렌치 형성을 위한 포토 공정시에 사용되는 노광광이 금속으로 된 소오스 콘택(17) 또는 드레인 콘택에 의해 난반사되어 패턴 불량을 유발하게 된다.
이에, 트렌치 공정의 에치 스탑퍼로 기존에 식각정지막의 역할로 사용되는 실리콘질화막(SiN) 대신에 트렌치 식각 공정시 식각정지막 역할 외에 난반사를 방지하는 역할을 할 수 있는 물질 예를 들어, SiON 등의 무기계 난반사 코팅 물질로 하부반사방지 및 식각정지용 막(19)을 형성하고, 상기 하부반사방지 및 식각정지용 막(19)상에 트렌치용 산화막(20)을 형성한다.
그런 다음, 도 3b에 도시하는 바와 같이 상기 트렌치용 산화막(20)상에 난반사에 의한 영향을 제거하기 위하여 하부반사방지막(BARC; 22)을 형성한다. 상기 BARC막(22)으로는 유기계(organic) 또는 무기계(inorganic) BARC 물질을 사용한다.
상기 BARC막(22)뿐만 아니라 상기 하부반사방지 및 식각정지용 막(19)에 의해서도 난반사에 의한 영향을 억제시킬 수 있으므로 본 발명에서는 종래 기술에서와 달리 BARC막(22)을 두껍게 형성하지 않아도 된다.
이어서, 상기 BARC막(22)상에 포토레지스트(PR)를 도포한다.
상기 BARC막(22)의 두께가 두껍지 않으므로 BARC막(22)의 패터닝을 위해 포토레지스트(PR)의 두께를 높이지 않아도 된다. 따라서, 포토레지스트(PR)의 두께 상향에 따른 종횡비(aspect ratio) 증가로 인해 이후 포토레지스트(PR) 패터닝시 포토레지스트(PR)가 붕괴(collapse)되는 현상이 감소되게 된다.
그런 다음, 노광 및 현상 공정으로 상기 소오스 콘택(17)과 드레인 콘택(미도시) 상부의 트렌치용 산화막(20)이 노출되도록 상기 포토레지스트(PR)를 패터닝하여 트렌치 마스크를 형성한다.
이후, 도 3c에 도시하는 바와 같이 상기 트렌치 마스크를 이용하여 상기 BARC막(22)과 트렌치용 산화막(20)과 하부반사방지 및 식각정지용 막(19)을 식각하여 트렌치(21)를 형성한다.
이상으로, 본 발명의 제 2 실시예에 따른 반도체 소자 제조를 완료한다.
본 발명의 제 2 실시예에서는 제 1 실시예에 비하여 BARC막(22)을 추가하여 포토레지스트(PR) 패터닝시 난반사의 영향을 더욱 줄일 수 있다.
도 4는 트렌치 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 포토레지스트(PR)의 단면 상태를 시뮬레이션한 도면이다.
도 4를 보면, SiN을 사용하였을 때보다 SiON을 사용한 경우에 스탠딩 웨이브(standing wave) 효과 감소에 효과적임을 확인 할 수 있다.
스텐딩 웨이브 효과를 감소시키기 위해 포스트 익스포즈 베이킹(post expose baking)을 추가로 실시하면 되나, 스탠딩 웨이브 효과가 적을수록 패터닝 측면에서는 유리하다.
도 5는 트렌치 공정의 에치 스탑퍼가 SiN일 때(종래 기술)와 SiON일 때(본 발명) 에치 스탑퍼의 두께(thickness layer#2)에 따른 기판 반사율(substrate reflectivity)을 나타낸 그래프이다.
도 5를 보면 SiN 대신에 SiON을 사용하였을 경우 반사율 측면에서 200% 이상의 개선 효과가 있음을 확인할 수 있다.
예를 들어, SiN 및 SiON의 두께가 65nm일 때 SiN을 사용하는 경우의 반사율은 0.03%이지만, SiON을 사용하는 경우의 반사율은 0.015%까지 낮출 수 있다. 그리고, SiN이나 SiON의 두께에 따라서 효율은 더욱 향상된다.
상술한 바와 같이, 본 발명은 다음과 같은 효과가 있다.
첫째, 트렌치 공정의 에치 스탑퍼가 식각정지막 역할뿐만 아니라 반사방지 역할을 할 수 있도록 하여 하부의 금속층에 의한 노광광의 난반사 현상을 억제시킬 수 있으므로 난반사로 인한 불량 패턴 형성을 방지할 수 있다.
둘째, 포토레지스트와 접하는 BARC막을 두껍게 형성하지 않아도 난반사에 의한 영향을 억제시킬 수 있으므로 포토레지스트의 두께를 줄일 수 있다. 따라서, 포토레지스트의 종횡비를 낮출 수 있으므로 포토레지스트 붕괴(collapse)현상이나 씬 라인(thin line) 등의 패턴 불량을 방지할 수 있다.
셋째, 스탠딩 웨이브 효과를 줄일 수 있으므로 포토레지스트 패터닝이 유리해진다.
Claims (4)
- 소정의 하부 패턴이 형성된 반도체 기판상에 무기계 난반사 코팅 물질을 이용하여 하부반사방지(BARC) 및 식각정지용 막을 형성하는 단계;상기 하부반사방지 및 식각정지용 막상에 절연막을 형성하는 단계;상기 절연막상에 포토레지스트를 형성하는 단계;상기 포토레지스트를 패터닝하는 단계; 및상기 패터닝된 포토레지스트를 마스크로 상기 절연막과 하부반사방지 및 식각정지용 막을 식각하여 트렌치를 형성하는 단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 삭제
- 제 1항에 있어서,상기 절연막은 산화막으로 형성하고 상기 무기계 난반사 코팅 물질은 SiON막으로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
- 제 1항에 있어서,상기 포토레지스트를 형성하기 전에 상기 절연막상에 하부반사방지막(BARC)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030016A KR100673207B1 (ko) | 2005-04-11 | 2005-04-11 | 플래쉬 메모리 소자의 제조방법 |
| US11/400,001 US20060228652A1 (en) | 2005-04-11 | 2006-04-07 | Method of fabricating flash memory device |
| JP2006105764A JP2006295172A (ja) | 2005-04-11 | 2006-04-07 | フラッシュメモリ素子の製造方法 |
| CNA200610091655XA CN1866497A (zh) | 2005-04-11 | 2006-04-11 | 制造闪存器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050030016A KR100673207B1 (ko) | 2005-04-11 | 2005-04-11 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060108036A KR20060108036A (ko) | 2006-10-17 |
| KR100673207B1 true KR100673207B1 (ko) | 2007-01-22 |
Family
ID=37083535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050030016A KR100673207B1 (ko) | 2005-04-11 | 2005-04-11 | 플래쉬 메모리 소자의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060228652A1 (ko) |
| JP (1) | JP2006295172A (ko) |
| KR (1) | KR100673207B1 (ko) |
| CN (1) | CN1866497A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5446615B2 (ja) * | 2009-08-31 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR20120083142A (ko) * | 2011-01-17 | 2012-07-25 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 형성 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW374224B (en) * | 1998-04-03 | 1999-11-11 | United Microelectronics Corp | Dual damascene process for manufacturing low k dielectrics |
| US6258727B1 (en) * | 1998-07-31 | 2001-07-10 | International Business Machines Corporation | Method of forming metal lands at the M0 level with a non selective chemistry |
| US6171764B1 (en) * | 1998-08-22 | 2001-01-09 | Chia-Lin Ku | Method for reducing intensity of reflected rays encountered during process of photolithography |
| US6624024B1 (en) * | 2002-08-29 | 2003-09-23 | Micron Technology, Inc. | Method and apparatus for a flash memory device comprising a source local interconnect |
-
2005
- 2005-04-11 KR KR1020050030016A patent/KR100673207B1/ko not_active IP Right Cessation
-
2006
- 2006-04-07 JP JP2006105764A patent/JP2006295172A/ja active Pending
- 2006-04-07 US US11/400,001 patent/US20060228652A1/en not_active Abandoned
- 2006-04-11 CN CNA200610091655XA patent/CN1866497A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20060228652A1 (en) | 2006-10-12 |
| KR20060108036A (ko) | 2006-10-17 |
| CN1866497A (zh) | 2006-11-22 |
| JP2006295172A (ja) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446049B2 (en) | Method for fabricating semiconductor device using amorphous carbon layer as sacrificial hard mask | |
| US7935625B2 (en) | Method of forming a metal line of a semiconductor memory device | |
| US7595267B2 (en) | Method of forming contact hole of semiconductor device | |
| US20060079093A1 (en) | Method for fabricating semiconductor device using tungsten as sacrificial hard mask | |
| KR100349680B1 (ko) | 듀얼 다마신 배선의 형성 방법 | |
| KR100781858B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100885786B1 (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
| KR100673207B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
| TWI402916B (zh) | 三層抗反射硬質遮罩 | |
| KR20030040030A (ko) | 반도체소자 제조방법 | |
| CN107833833B (zh) | 一种形成不同深度接触孔的刻蚀方法 | |
| KR100269330B1 (ko) | 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법 | |
| KR100739917B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| Lee et al. | Development of multi-function hard mask to simplify process step | |
| KR20050001104A (ko) | 반도체소자 제조 방법 | |
| KR20030002623A (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| KR20080060575A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100672161B1 (ko) | 플래쉬 메모리 소자의 메탈 라인 형성 방법 | |
| KR0165374B1 (ko) | 반도체장치의 게이트전극 형성방법 | |
| KR101017804B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100735625B1 (ko) | 이이피롬의 콘트롤 게이트 제조방법 | |
| KR20010114056A (ko) | 플래쉬 메모리 소자의 워드라인 형성 방법 | |
| KR20070021431A (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR20080060549A (ko) | 반도체 소자의 트렌치 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |