CN107833833B - 一种形成不同深度接触孔的刻蚀方法 - Google Patents
一种形成不同深度接触孔的刻蚀方法 Download PDFInfo
- Publication number
- CN107833833B CN107833833B CN201711219182.1A CN201711219182A CN107833833B CN 107833833 B CN107833833 B CN 107833833B CN 201711219182 A CN201711219182 A CN 201711219182A CN 107833833 B CN107833833 B CN 107833833B
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- predetermined
- etching
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000002184 metal Substances 0.000 claims description 14
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000004380 ashing Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 2
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种形成不同深度接触孔的刻蚀方法，本发明通过对部分刻蚀的接触孔结构进行回填，利用深度较大的接触孔部位的离子注入光罩进行二次光刻并进行一定深度的刻蚀，随后再一起进行刻蚀。这种方法可以避免不同深度接触孔同步刻蚀条件下，深度较浅的接触孔过刻蚀量偏大导致的接触孔失效问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种形成不同深度接触孔的刻蚀方法。
背景技术
接触孔是实现晶体管电压输入和输出的关键，接触孔的阻值和联通状态是否正常决定了器件能否实现应有的功能。
随着半导体器件集成度的增加，器件结构也变得越来越复杂，多层栅极以及不同功能场效应晶体管的使用使得期间结构中出现多种接触孔结构，而且这些需要接触孔连接的部位往往存在一定的高度差。当这种高度差增大到一定程度时，不同深度的接触孔的过刻蚀量就存在明显的差异。当这种过刻蚀量的差异增大到一定程度时，在保证深度较大的接触孔不发生断路的情况下，深度较浅的接触孔所承受的过刻蚀量可能会将金属硅化物刻穿，破坏金属半导体接触，使得器件失效。
发明内容
针对上述问题，本发明提出了一种形成不同深度接触孔的刻蚀方法，应用于半导体的刻蚀工艺中，其中，提供一圆晶，所述圆晶包括器件层，所述器件层包括具有金属硅化物层的第一高度器件以及具有金属硅化物层的第二高度器件，所述器件层上由下至上依次覆盖刻蚀阻挡层、氧化物介质层(Inter Layer Dielectric，ILD)、硬掩膜层及介质抗反射层(Dielectric Anti Reflective Coating，DARC)；
包括以下步骤：
步骤S1、于所述介质抗反射层表面形成一第一掩膜层，并图案化所述第一掩膜层，于预定的第一接触孔位置和预定的第二接触孔位置形成工艺窗口；
步骤S2、通过所述第一掩膜层对所述介质抗反射层进行刻蚀，停在所述硬掩膜层顶部；
步骤S3、去除所述第一掩膜层，并以所述介质抗反射层为掩膜对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，贯通所述硬掩膜层，停留在所述氧化物介质层顶部；
步骤S4、以所述介质抗反射层为掩膜将对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，至所述氧化物介质层中一第一预定深度，随后去除所述介质抗反射层；
步骤S5、于所述硬掩膜层表面形成一第二掩膜层，图案化所述第二掩膜层，于对应所述预定的第二接触孔位置形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述预定的第二接触孔位置进行刻蚀，至所述氧化物介质层中第二预定深度；
步骤S7、对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行同步一体化刻蚀，贯通所述氧化物介质层，并停留在所述刻蚀阻挡层上；
步骤S8、去除所述硬掩膜层；
步骤S9、对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，贯通所述刻蚀阻挡层并停留在所述第一高度器件的金属硅化物层中，以形成第一接触孔，以及进行刻蚀，贯通所述刻蚀阻挡层并停留在所述第二高度器件的金属硅化物层中，以形成第二接触孔。
其中，所述第一掩膜层自下而上包括底部抗反射层(Bottom Anti ReflectiveCoating，BARC)和光刻胶。
其中，所述第一接触孔与所述第二接触孔的深度差为1000A至3000A。
其中，所述第一预定深度与所述第二预定深度的差为一预设值。
其中，所述步骤S5中，所述图案化所述第二掩膜层的方法为利用所述第二初始通孔部位的离子注入光罩进行光刻。
其中，所述第二掩膜层自下而上依次包括底部抗反射层和光刻胶。
其中，所述步骤S8中，去除所述硬掩膜层的方法为灰化处理。
其中，所述第一高度大于所述第二高度。
一种存储器件，包括连接控制栅极的第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔采用上述任意一项所述的刻蚀方法形成。
有益效果：新工艺可以避免不同深度接触孔同步刻蚀条件下，深度较浅的接触孔过刻蚀量偏大导致的接触孔失效问题。
附图说明
图1～9本方法各步骤形成的结构示意图；
图10本方法的工艺流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
在一个较佳的实施例中，提出了一种形成不同深度接触孔的刻蚀方法，其中，各步骤形成的结构可以如图1～9所示，提供一圆晶，所述圆晶包括器件层1，所述器件层1包括具有金属硅化物层的第一高度器件以及具有金属硅化物层的第二高度器件，所述器件层1上由下至上依次覆盖刻蚀阻挡层2、氧化物介质层3、硬掩膜层4及介质抗反射层5
包括以下步骤：
步骤S1、于所述介质抗反射层5表面形成一第一掩膜层，并图案化所述第一掩膜层，于预定的第一接触孔位置和预定的第二接触孔位置形成工艺窗口；
步骤S2、通过所述第一掩膜层对所述介质抗反射层5进行刻蚀，停在所述硬掩膜层4顶部；
步骤S3、去除所述第一掩膜层，并以所述介质抗反射层5为掩膜对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，贯通所述硬掩膜层4，停留在所述氧化物介质层3顶部；
步骤S4、以所述介质抗反射层5为掩膜将对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，至所述氧化物介质层中一第一预定深度，随后去除所述介质抗反射层5；
步骤S5、于所述硬掩膜层4表面形成一第二掩膜层，图案化所述第二掩膜层，于对应所述预定的第二接触孔位置形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述预定的第二接触孔位置进行刻蚀，至所述氧化物介质层3中第二预定深度；
步骤S7、对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行同步一体化刻蚀，贯通所述氧化物介质层3，并停留在所述刻蚀阻挡层2上；
步骤S8、去除所述硬掩膜层4；
步骤S9、对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，贯通所述刻蚀阻挡层2并停留在所述第一高度器件的金属硅化物层中，以形成第一接触控孔，以及进行刻蚀，贯通所述刻蚀阻挡层2并停留在所述第二高度器件的金属硅化物层中，以形成第二接触控孔。
上述技术方案中，通过本发明的工艺流程，可以避免不同深度接触孔同步刻蚀条件下，深度较浅的接触孔过刻蚀量偏大导致的接触孔失效问题。
在一个较佳的实施例中，第一高度与第二高度的高度差为3000A。
在一个较佳的实施例中，第一掩膜层包括底部抗反射层6和光刻胶7。
在一个较佳的实施例中，第二掩膜层包括底部抗反射层8和光刻胶9。
在一个较佳的实施例中，图案化掩膜层的方法为光刻，光刻时所使用的曝光光源可以为氟化氩准分子激光(ArF)。
在一个较佳的实施例中，图案化第二掩膜层所使用的光罩为对预定的第二接触孔位置进行离子注入的光罩。
在一个较佳的实施例中，去除硬掩膜层4的方法为灰化处理。
在一个较佳的实施例中，光刻胶7厚度可以为50A。
在一个较佳的实施例中，硬掩膜层4可以为氧化硅(SiO2)，厚度可以为240A。
在一个较佳的实施例中，介质抗反射层5厚度可以为2000A。
在一个较佳的实施例中，接触孔刻蚀阻挡层2可以为氮化硅或氮氧化硅，其中，氮化硅厚度可以为150埃。
一种存储器件，包括连接控制栅极的第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔采用上述任意一项所述的刻蚀方法形成。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种形成不同深度接触孔的刻蚀方法，应用于半导体的刻蚀工艺中，其特征在于，提供一圆晶，所述圆晶包括器件层，所述器件层包括具有金属硅化物层的第一高度器件以及具有金属硅化物层的第二高度器件，所述器件层上由下至上依次覆盖刻蚀阻挡层、氧化物介质层、硬掩膜层及介质抗反射层；
包括以下步骤：
步骤S1、于所述介质抗反射层表面形成一第一掩膜层，并图案化所述第一掩膜层，于预定的第一接触孔位置和预定的第二接触孔位置形成工艺窗口；
步骤S2、通过所述第一掩膜层对所述介质抗反射层进行刻蚀，停在所述硬掩膜层顶部；
步骤S3、去除所述第一掩膜层，并以所述介质抗反射层为掩膜对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，贯通所述硬掩膜层，停留在所述氧化物介质层顶部；
步骤S4、以所述介质抗反射层为掩膜将对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，至所述氧化物介质层中一第一预定深度，随后去除所述介质抗反射层；
步骤S5、于所述硬掩膜层表面形成一第二掩膜层，图案化所述第二掩膜层，于对应所述预定的第二接触孔位置形成工艺窗口；
步骤S6、通过所述第二掩膜层对所述预定的第二接触孔位置进行刻蚀，至所述氧化物介质层中第二预定深度；
步骤S7、对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行同步一体化刻蚀，贯通所述氧化物介质层，并停留在所述刻蚀阻挡层上；
步骤S8、去除所述硬掩膜层；
步骤S9、对所述预定的第一接触孔位置和所述预定的第二接触孔位置进行进一步刻蚀，贯通所述刻蚀阻挡层并停留在所述第一高度器件的金属硅化物层中，以形成第一接触孔，以及进行刻蚀，贯通所述刻蚀阻挡层并停留在所述第二高度器件的金属硅化物层中，以形成第二接触孔。
2.根据权利要求1所述的方法，其特征在于，所述第一掩膜层自下而上包括底部抗反射层和光刻胶。
3.根据权利要求1所述的方法，其特征在于，所述第一接触孔与所述第二接触孔的深度差为1000A至3000A。
4.根据权利要求1所述的方法，其特征在于，所述第一预定深度与所述第二预定深度的差为一预设值。
5.根据权利要求1所述的方法，其特征在于，所述步骤S5中，所述图案化所述第二掩膜层的方法为利用所述预定的第二接触孔位置的离子注入光罩进行光刻。
6.根据权利要求1所述的方法，其特征在于，所述第二掩膜层自下而上依次包括底部抗反射层和光刻胶。
7.根据权利要求1所述的方法，其特征在于，所述步骤S8中，去除所述硬掩膜层的方法为灰化处理。
8.根据权利要求1所述的方法，其特征在于，所述第一高度大于所述第二高度。
9.一种存储器件，其特征在于，包括连接控制栅极的第一接触孔和第二接触孔，所述第一接触孔和所述第二接触孔采用权利要求1至8任意一项所述的刻蚀方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711219182.1A CN107833833B (zh) | 2017-11-28 | 2017-11-28 | 一种形成不同深度接触孔的刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711219182.1A CN107833833B (zh) | 2017-11-28 | 2017-11-28 | 一种形成不同深度接触孔的刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107833833A CN107833833A (zh) | 2018-03-23 |
| CN107833833B true CN107833833B (zh) | 2020-01-21 |
Family
ID=61646324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711219182.1A Active CN107833833B (zh) | 2017-11-28 | 2017-11-28 | 一种形成不同深度接触孔的刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107833833B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114093813A (zh) * | 2022-01-24 | 2022-02-25 | 澳芯集成电路技术(广东)有限公司 | 一种用于半导体器件的接触孔的制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524912B1 (en) * | 2000-08-31 | 2003-02-25 | Micron Technology, Inc. | Planarization of metal container structures |
| JP5062558B2 (ja) * | 2006-07-25 | 2012-10-31 | Ｎｌｔテクノロジー株式会社 | アクティブマトリクス基板の製造方法 |
| US20160064399A1 (en) * | 2014-08-27 | 2016-03-03 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
| TWM511163U (zh) * | 2015-07-27 | 2015-10-21 | Grandway Wonice Technology Inc | 可調式射頻裝置 |
-
2017
- 2017-11-28 CN CN201711219182.1A patent/CN107833833B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107833833A (zh) | 2018-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9443742B2 (en) | Patterned feature and multiple patterning method thereof | |
| US6653194B1 (en) | Method for forming contact hole in semiconductor device | |
| KR20170016107A (ko) | 반도체 장치 제조 방법 | |
| CN107833833B (zh) | 一种形成不同深度接触孔的刻蚀方法 | |
| KR100781858B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090128902A (ko) | 이중 하드마스크막을 이용한 씨모스이미지센서 제조 방법 | |
| KR100576463B1 (ko) | 반도체소자의 콘택 형성방법 | |
| US11532517B2 (en) | Localized etch stop layer | |
| CN109037040B (zh) | 提高双大马士革刻蚀次沟槽工艺窗口的方法 | |
| KR100587036B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JP2006295172A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR100365755B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20110012458A (ko) | 반도체 소자의 제조방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR100607355B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100843032B1 (ko) | 메모리 소자의 제조방법 | |
| KR100313960B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100548562B1 (ko) | 스토리지노드 플러그 형성 방법 | |
| KR100219055B1 (ko) | 반도체 장치의 미세 콘택홀 형성 방법 | |
| KR100485933B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100642920B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100504551B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070089519A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |