KR100735625B1 - 이이피롬의 콘트롤 게이트 제조방법 - Google Patents

Abstract

본 발명은 이이피롬의 콘트롤 게이트 제조방법에 관한 것으로, a) 플로팅 게이트의 상부에 유전막과 콘트롤 게이트 전극물질을 순차적으로 증착하는 단계와, b) 상기 콘트롤 게이트 전극물질 상에 반사방지층을 형성하는 단계와, c) 상기 반사방지층 상에 포토레지스트 패턴을 형성하고, 그 포토레지스트 패턴을 이용하여 그 하부의 콘트롤 게이트 전극물질을 패터닝하여 콘트롤 게이트를 형성하는 단계를 포함한다. 이와 같은 본 발명은 콘트롤 게이트의 상부측에 반사방지층을 형성하여, 사진식각공정시 광의 난반사를 방지하여 정확한 형상의 콘트롤 게이트를 형성할 수 있으며, 이에 따라 소자의 특성 열화를 방지하고 수율을 향상시킬 수 있는 효과가 있다.

콘트롤 게이트, 반사방지층, BARC

Description

이이피롬의 콘트롤 게이트 제조방법{Manufacturing method for control gate in electrically erasable programmable read only memory}

도 1a 내지 도 1d는 종래 이이피롬의 콘트롤 게이트 제조공정 수순단면도이다.

도 2a 내지 도 2d는 본 발명에 따른 이이피롬의 콘트롤 게이트 제조공정 수순단면도이다.

*도면의 주요 부분에 대한 부호의 설명*

1 : 기판 2 : 필드산화막

3 : 터널 산화막 4 : 플로팅 게이트

5 : 유전막 6 : 콘트롤 게이트 전극물질

7 : 콘트롤 게이트 8 : 반사방지층

본 발명은 이이피롬의 콘트롤 게이트 제조방법에 관한 것으로, 특히 콘트롤 게이트를 형성하는 과정에서 단차에 기인하여 발생하는 난반사를 방지하여 콘트롤 게이트의 수율을 높일 수 있는 이이피롬의 콘트롤 게이트 제조방법에 관한 것이다.

일반적으로 이이피롬의 셀은 데이터를 저장하는 플로팅 게이트와, 그 플로팅게이트를 제어하는 콘트롤 게이트를 포함한다.

상기 콘트롤 게이트는 플로팅 게이트의 상부측에 유전막을 사이에 두고 생성되며, 이와 같은 종래 이이피롬의 콘트롤 게이트 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 1a 내지 도 1d는 종래 이이피롬의 콘트롤 게이트 제조공정 수순단면도이다.

이를 참조하면, 종래 이이피롬의 콘트롤 게이트 제조방법은 먼저, 도 1a에 도시한 바와 같이 기판(1) 내에 필드산화막(2)을 형성하여 활성영역을 정의하고, 상기 활성영역에 해당하는 기판(1) 상에 터널산화막(3)을 형성한다.

그런 다음, 전극물질의 증착과 패턴형성을 통해 상기 터널산화막(3)의 상부에 위치하며, 상기 필드산화막(2)에 의해 분리되는 두 플로팅 게이트(4)를 형성한다.

그 다음, 상기 플로팅 게이트(4)의 상부전면에 유전막(5)을 증착한다. 이때, 상기 유전막(5)은 산화막, 질화막, 산화막이 순차 적층된 것일 수 있다.

그 다음, 상기 구조의 상부전면에 콘트롤 게이트 전극물질(6)을 증착한다.

그 다음, 도 1b에 도시한 바와 같이 상기 콘트롤 게이트 전극물질(6)의 상부전면에 포토레지스트(PR)를 코팅한다.

그 다음, 도 1c에 도시한 바와 같이 상기 포토레지스트(PR)를 노광 및 현상 하여 상기 플로팅 게이트(4)의 중앙 상부측 콘트롤 게이트 전극물질(6)의 상부에 위치하는 포토레지스트(PR) 패턴을 형성한다.

이때, 상기 포토레지스트(PR) 패턴은 마스크를 통해 노광하는 과정에서 하부막인 콘트롤 게이트 전극물질(6)에 의하여 발생하는 난반사에 의해 측면의 에지(edge)가 과도하게 패터닝될 수 있다.

이는 상기 플로팅 게이트(4)가 필드산화막(2)에 의해 단차를 가지는 것이며, 그 단차를 가지는 플로팅 게이트(4)의 상부에 증착된 상기 콘트롤 게이트 전극물질(6) 또한 단차를 가지는 것으로, 노광시 그 단차에 의한 난반사가 발생하게 된다.

그 다음, 도 1d에 도시한 바와 같이 상기 포토레지스트(PR)를 식각마스크로 사용하는 식각공정으로 그 하부의 콘트롤 게이트 전극물질(6)을 식각하여 콘트롤 게이트(7)를 형성함과 아울러 그 하부의 유전막(5)과 플로팅 게이트(4)를 패터닝한다.

이때, 상기 콘트롤 게이트(7)는 상기 난반사에 의해 측면이 과도하게 패터닝된 포토레지스트(PR)에 의해 측면이 더 식각된 형태로 제조된다.

그러나, 이와 같이 형성된 콘트롤 게이트(7)는 저항이 높으며, 정상적인 동작을 하지 않을 수 있으며, 이는 전체 이이피롬의 수율을 저하시키는 원인으로 작용하는 문제가 있다.

상기와 같은 문제점을 감안한 본 발명은 콘트롤 게이트를 패터닝하는 사진식 각공정에서 그 하부막의 단차에도 불구하고, 난반사에 의한 영향을 받지 않는 이이피롬의 콘트롤 게이트 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적은 달성하기 위해 본 발명은, a) 플로팅 게이트의 상부에 유전막과 콘트롤 게이트 전극물질을 순차적으로 증착하는 단계와, b) 상기 콘트롤 게이트 전극물질 상에 반사방지층을 형성하는 단계와, c) 상기 반사방지층 상에 포토레지스트 패턴을 형성하고, 그 포토레지스트 패턴을 이용하여 그 하부의 콘트롤 게이트 전극물질을 패터닝하여 콘트롤 게이트를 형성하는 단계를 포함하는 이이피롬의 콘트롤 게이트 제조방법을 제공한다.

또한, 상기 본 발명의 이이피롬의 콘트롤 게이트 제조방법에서, 상기 b) 단계의 반사방지층은, BARC(Bottom AntiReflective Coating)을 사용하여 형성하는 것이 바람직하다.

또한, 상기 본 발명의 이이피롬의 콘트롤 게이트 제조방법에서, 상기 b) 단계의 반사방지층은 하부의 콘트롤 게이트 전극물질의 단차를 따라 형성되는 것이 바람직하다.

이하 상기와 같이 구성된 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 2a 내지 도 2d는 본 발명에 따른 이이피롬의 콘트롤 게이트 제조방법의 일실시 제조공정 수순단면도이다.

이를 참조하면, 본 발명 이이피롬의 콘트롤 게이트 제조방법은 기판(1)에 필드산화막(2)을 형성하고, 터널 산화막(3)과 그 터널 산화막(3) 상에 위치하는 플로팅 게이트(4)를 형성한 후, 그 플로팅 게이트(4)의 상부전면에 유전막(5)과 콘트롤 게이트 전극물질(6)을 증착하는 단계(도 2a)와, 상기 콘트롤 게이트 전극물질(6)의 상부전면에 반사방지층(8)을 형성하고, 그 반사방지층(8)의 상부전면에 포토레지스트(PR)를 도포하는 단계(도 2b)와, 상기 도포된 포토레지스트(PR)를 노광 및 현상하여 측면의 손실이 없는 포토레지스트(PR) 패턴을 상기 플로팅 게이트(4)의 중앙 상부측 반사방지층(8) 상에 형성하는 단계(도 2c)와, 상기 포토레지스트(PR) 패턴을 식각마스크로 하는 식각공정으로 노출된 반사방지층(8)을 식각하고, 그 하부의 콘트롤 게이트 전극물질(6)을 패터닝하여 콘트롤 게이트(7)를 형성한 후, 유전막(5)과 플로팅 게이트(4)를 순차적으로 패터닝하는 단계(도 2d)를 포함한다.

이하, 상기와 같이 구성되는 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

먼저, 도 2a에 도시한 바와 같이 기판(1)에 필드산화막(2)을 형성하여, 소자 형성영역을 정의한다.

그 다음, 상기 소자형성영역에 해당하는 기판(1)의 상부에 터널 산화막(3)을 증착하고, 그 터널산화막(3)의 상부와 필드산화막(2)의 상부 일부분에 걸쳐 플로팅 게이트(4)를 형성한다.

그런 다음, 상기 플로팅 게이트(4)의 상부전면에 유전막(5)과 콘트롤 게이트 전극물질(6)을 순차적으로 증착한다.

그 다음, 도 2b에 도시한 바와 같이 상기 콘트롤 게이트 전극물질(6)의 상부전면에 반사방지층(8)을 형성한다.

특히, 본 발명에 따른 상기 반사방지층(8)은, 반도체 제조용 BARC(Bottom AntiReflective Coating)을 사용하며, 특히 상기 콘트롤 게이트 전극물질의 단차를 따라 고르게 코팅되는 것을 사용한다.

이는 상부가 평탄한 BARC를 사용할 때 발생하는 단차가 깊은 곳에서의 언더 에치를 방지하면서, 콘트롤 게이트 형성시 난반사를 방지하기 위한 것이다.

그런 다음, 상기 반사방지층(8)의 상부전면에 포토레지스트(PR)를 도포한다.

그 다음, 도 2c에 도시한 바와 같이 상기 도포된 포토레지스트(PR)를 노광 및 현상하여 상기 플로팅 게이트(4)의 중앙 상부측 반사방지층(8) 상에 포토레지스트(PR) 패턴을 형성한다.

이때, 상기 콘트롤 게이트 전극물질(6)은 단차를 가지는 것이나, 그 상부에 형성된 반사방지층(8)에 의해 노광시 난반사가 발생하지 않게 되며, 그 난반사의 방지에 의하여 상기 형성되는 포토레지스트(PR) 패턴은 측면의 손실 또는 유실되는 것이 방지된다.

그런 다음, 도 2d에 도시한 바와 같이 상기 난반사의 방지에 의해 측면 손실 없이 형성된 포토레지스트(PR) 패턴을 식각마스크로 하는 식각공정으로 노출된 반사방지층(8)을 식각한다.

그 다음, 상기 반사방지층(8)의 식각으로 노출되는 콘트롤 게이트 전극물질 (6)을 패터닝하여 콘트롤 게이트(7)를 형성한다.

그런 다음, 상기 콘트롤 게이트(7)의 형성에 따라 노출되는 유전막(5)과 그 하부의 플로팅 게이트(4)를 순차적으로 패터닝한다.

그 다음, 상기 포토레지스트(PR) 패턴 및 그 하부의 반사방지층(8)을 제거한다.

즉, 상기한 바와 같이 본 발명에 따른 이이피롬의 콘트롤 게이트는 콘트롤 게이트의 형상이 반드시 단차를 가질 수밖에 없는 것이나, 그 콘트롤 게이트의 상부측에 반사방지층을 형성하여, 사진식각 공정시 광의 난반사를 방지하여 정확한 형상의 콘트롤 게이트를 형성할 수 있으며, 이에 따라 소자의 특성 열화를 방지하고 수율을 향상시킬 수 있게 된다.

이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.

상기한 바와 같이 본 발명 이이피롬의 콘트롤 게이트 제조방법은 콘트롤 게이트의 상부측에 반사방지층을 형성하여, 사진식각공정시 광의 난반사를 방지하여 정확한 형상의 콘트롤 게이트를 형성할 수 있으며, 이에 따라 소자의 특성 열화를 방지하고 수율을 향상시킬 수 있는 효과가 있다.

Claims (3)

1. 삭제
2. a) 플로팅 게이트의 상부에 유전막과 콘트롤 게이트 전극물질을 순차적으로 증착하는 단계;

   b) 상기 콘트롤 게이트 전극물질 상에 상기 콘트롤 게이트 전극물질의 단차를 따라 BARC(Bottom AntiReflective Coating)인 반사방지층을 형성하는 단계; 및

   c) 상기 반사방지층 상에 포토레지스트 패턴을 형성하고, 그 포토레지스트 패턴을 이용하여 그 하부의 콘트롤 게이트 전극물질을 패터닝하여 콘트롤 게이트를 형성하는 단계;를 포함하는 이이피롬의 콘트롤 게이트 제조방법.
3. 삭제

Images