KR20020024659A - 화학 기계적 연마공정에서 정렬마크를 보호하는 방법 - Google Patents

화학 기계적 연마공정에서 정렬마크를 보호하는 방법 Download PDF

Info

Publication number
KR20020024659A
KR20020024659A KR1020000056424A KR20000056424A KR20020024659A KR 20020024659 A KR20020024659 A KR 20020024659A KR 1020000056424 A KR1020000056424 A KR 1020000056424A KR 20000056424 A KR20000056424 A KR 20000056424A KR 20020024659 A KR20020024659 A KR 20020024659A
Authority
KR
South Korea
Prior art keywords
alignment mark
semiconductor substrate
contact hole
conductive
insulating film
Prior art date
Application number
KR1020000056424A
Other languages
English (en)
Inventor
최광석
김영선
유남희
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000056424A priority Critical patent/KR20020024659A/ko
Publication of KR20020024659A publication Critical patent/KR20020024659A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 화학 기계적 연마공정에서 정렬마크를 보호하는 방법에 대한 것이다. 본 발명에 따른 정렬마크 보호방법은, 먼저 도전영역 및 오목부와 볼록부를 가진 요철로 된 정렬마크가 구비된 반도체 기판을 준비한다. 그런 다음, 상기 도전영역과 상기 정렬마크를 덮는 층간절연막을 형성하되, 상기 오목부를 완전히 매립하여 상기 층간절연막 중 상기 정렬마크 상부에 형성되는 층간절연막 상부표면이 실질적으로 평평하도록 형성한다. 이어서, 사진식각 공정으로 상기 도전영역을 노출시키는 콘택홀을 형성한다. 그리고 나서, 상기 콘택홀이 형성된 반도체 기판 전면에 오믹막을 형성한다. 그 이후에, 화학 기계적 연마공정으로 상기 오믹막을 평탄화함으로써 상기 콘택홀 주변에 형성되어 있는 층간절연막의 상부표면과 상기 정렬마크 상부에 형성되어 있는 층간절연막의 상부표면을 노출시킨다. 그 다음, 상기 콘택홀을 매립하는 도전막을 상기 반도체 기판의 전면에 형성한다. 그리고 나서, 사진식각 공정으로 상기 정렬마크 상부에 형성되어 있는 도전막을 제거함으로써, 상기 정렬마크 상부에 형성되어 있는 층간절연막의 상부표면을 노출시킨다.

Description

화학 기계적 연마공정에서 정렬마크를 보호하는 방법{Method of protecting alignment mark in chemical mechanical polishing process}
본 발명은 반도체 소자의 제조방법에 대한 것으로, 상세하게는 화학 기계적 연마공정에서 정렬마크를 보호하는 방법에 대한 것이다.
최근 들어, 반도체 소자의 집적도가 증가됨에 따라, 사진공정에 있어서 반도체 기판 상에 형성된 소정 물질막에 마스크 상의 회로패턴을 전사할 때 사용되는 광원의 파장이 짧아지고 있다. 그런데, 사진공정에서 사용되는 광원의 파장이 짧아지게 되면, 초점심도(depth of focus) 마진이 감소하게 된다. 이러한 초점심도 마진의 감소 경향은 상기한 광원의 파장이 감소되면 필수적으로 수반되는 현상이지만, 마스크 상의 회로패턴이 전사될 반도체 기판 전면 물질막의 토폴로지가 증가할 경우 더욱 가속화되는 경향이 있다. 따라서, 높은 해상도(resolution)가 요구되는 사진공정을 진행하기 전에는 반도체 기판 전면을 광역 평탄화하는 공정이 필수적으로 요구되게 된다. 이에 따라, 최근에는 화학적 방식의 물질막 제거 메카니즘과 기계적 방식의 물질막 제거 메카니즘이 유기적으로 결합된 화학 기계적 연마(Chemical Mechanical Polishing; 이하, CMP라 칭함) 공정이 사진식각 공정 수행 전의 전처리 공정으로 널리 채용되고 있다.
한편, 반도체 소자는 사진 및 식각공정으로 여러 개의 회로 패턴층을 반도체 기판 상에 적층하여 형성한다. 그런데, 기 형성된 회로 패턴과 새로 형성할 회로 패턴은 정해진 방식에 따라 정확하게 정렬되어야 하므로, 회로 패턴 형성을 위한 사진 공정에서는 광원으로 마스크를 노광하기에 앞서 반도체 기판과 마스크를 정렬하는 정렬공정이 필수적으로 수행된다. 이를 위해 반도체 기판 상의 소정 영역, 예컨대 반도체 기판의 스크라이브 라인에는 정렬마크가 구비되며 정렬공정시에는 상기한 정렬마크에 정렬광을 조사하여 얻어진 광전기적(photoelectric) 신호를 마스크와 반도체 기판의 정렬을 위해 이용하게 된다.
그런데, 상기한 CMP 공정의 수행으로 정렬마크가 손상되어 마스크와 반도체 기판의 상호 정렬이 불량해지는 문제가 발생되고 있다. 따라서, 이하에서는 첨부한 도면을 참조하여 종래기술의 문제점을 상세하게 설명하기로 한다.
도 1a 및 도 2a는 반도체 기판 중 정렬마크가 형성되어 있는 부분만을 도시한 단면도들이고, 도 1b 및 도 2b는 반도체 소자가 집적되는 반도체 기판의 셀영역 중 콘택형성 영역만을 확대하여 도시한 부분확대 단면도들이다.
도 1a 및 도 1b를 참조하면, 반도체 기판 전면에 형성되어 있는 정렬마크(100)의 표면 프로파일을 따라 실리콘산화물로 된 층간절연막(110)을 형성한다. 물론, 이 때 반도체 소자가 집적되는 셀영역에도 층간절연막(도 1b의 110참조)이 형성된다. 상기 정렬마크(100)가 형성되어 있는 물질층(120)은 실리콘 기판과 같은 반도체 기판, 실리콘산화물과 같은 절연물질로 된 절연막 또는 폴리실리콘과 같은 도전물질로 된 도전막일 수 있다.
이어서, 사진식각 공정으로 셀영역에 형성되어 있는 층간절연막(110)을 패터닝하여 소정의 도전영역(미도시), 예컨대 반도체 기판에 형성되어 있는 소오스 또는 드레인 영역을 노출시키는 콘택홀(130)을 형성한다. 이 때, 정렬마크(100) 위에 형성되어 있는 층간절연막(110)은 콘택홀(130)의 형성을 위한 식각공정의 수행시 포토레지스트막에 의해 보호되어 패터닝되지 않는다. 이어서, 오믹콘택을 형성하기 위해 텅스텐 실리사이드로 된 오믹막(140)을 반도체 기판의 전면에 형성한다.
도 2a 및 도 2b를 참조하면, 반도체 기판의 전면에 형성되어 있는 오믹막(도 1a 및 도 1b의 140참조)을 CMP 공정으로 평탄화하여 층간절연막(110)의 상부표면을 노출시킨다. 그런데, 상기한 CMP 공정이 정렬마크(100)가 열려 있는 상태에서 진행되기 때문에 정렬마크(100)가 형성되어 있는 부분이 CMP 공정에서 사용되는 슬러리에 의해 손상을 받게 된다. 즉, 정렬마크(100)의 요철 패턴 모양이 정렬마크(100) 상부에 형성되어 있는 물질막 상부표면에 그대로 반영되어 있는 상태에서 상기한CMP 공정을 진행하게 되면 정렬마크(100)가 형성되어 있는 부분에서 디슁 현상이 유발되어 정렬마크(100) 상부에 형성되어 있는 물질막 상부표면이 접시모양의 프로파일(150)을 갖게 된다. 이에 따라, 정렬마크(100)가 좌우 비대칭인 형태로 변형되어 후속 사진공정에서 반도체 기판과 마스크의 정렬오차가 증가하는 문제가 발생하게 된다.
본 발명이 이루고자 하는 기술적 과제는 CMP 공정을 이용한 반도체 기판 전면의 광역 평탄화시 정렬마크를 보호할 수 있는 방법을 제공하는 것이다.
도 1a 내지 도 2b는 화학 기계적 연마공정을 진행하는 과정에서 정렬마크 상부에서 유발되는 디슁 현상(dishing phenomenon)으로 인해 반도체 기판의 소정영역에 형성되어 있는 정렬마크가 손상되는 종래기술의 문제점을 설명하기 위한 공정 순서도들이다.
도 3a 내지 도 5b는 본 발명에 따른 화학 기계적 연마공정에서 정렬마크를 보호하는 방법에 대한 바람직한 실시예를 도시한 공정 순서도들이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 CMP 공정에서 정렬마크를 보호하는 방법은 다음과 같은 공정단계들의 진행을 포함한다. 먼저 도전영역 및 오목부와 볼록부를 가진 요철로 된 정렬마크가 소정영역에 형성되어 있는 반도체 기판을 준비한다. 그런 다음, 상기 도전영역과 상기 정렬마크를 덮는 층간절연막을 형성하되, 상기 오목부를 완전히 매립하여 상기 층간절연막 중 상기 정렬마크 상부에 형성되는 층간절연막 상부표면이 실질적으로 평평하도록 형성한다. 이어서, 사진식각 공정으로 상기 도전영역을 노출시키는 콘택홀을 형성한다. 그리고 나서, 상기 콘택홀이 형성된 반도체 기판 전면에 실리사이드막으로 된 오믹막을 형성한다. 그 다음으로, 화학 기계적 연마공정으로 상기 오믹막을 평탄화함으로써 상기 콘택홀 주변에 형성되어 있는 층간절연막의 상부표면과 상기 정렬마크 상부에 형성되어 있는 층간절연막의 상부표면을 노출시킨다. 그 이후에, 상기 콘택홀을 매립하는 도전막을 상기 반도체 기판의 전면에 형성한다. 그 다음, 사진식각 공정으로 상기 정렬마크 상부에 형성되어 있는 도전막을 제거함으로써, 상기 정렬마크 상부에 형성되어 있는 층간절연막의 상부표면을 노출시킨다.
상기 도전영역은 게이트 전극, 소오스 또는 드레인 영역, 비트라인, 워드라인 또는 다층배선의 하부 도전라인일 수 있다.
상기 정렬마크가 형성되는 물질막은 반도체 기판, 절연막 또는 도전막일 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예에 한정되는 것으로 해석되어져서는 아니된다. 이하의 도면을 참조한 설명은 관련한 산업기술 분야에서 평균적 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면 상에서 층이나 영역들의 두께는 설명의 명확성을 위하여 과장되어진 것이다. 도면 상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 상부에 있다라고 기재한 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수 있다.
도 3a, 도 4a 및 도 5a는 반도체 기판 중에서 정렬마크가 형성된 부분을 도시한 단면도들이고, 도 3b, 도 4b 및 도 5b는 반도체 소자가 집적되는 셀영역 중 콘택형성 영역만을 확대하여 도시한 부분확대 단면도들이다.
도 3a 및 도 3b를 참조하면, 먼저 전계효과 트랜지스터와 같은 반도체 소자가 집적되는 셀영역에는 소정의 도전영역(미도시)이 형성되어 있고, 소정영역에는 오목부와 볼록부를 가진 요철로 된 정렬마크(200)가 형성되어 있는 반도체 기판을 준비한다. 상기 도전영역(미도시)은 게이트 전극, 소오스 또는 드레인 영역, 비트라인, 워드라인 또는 다층배선의 하부 도전라인일 수 있다. 상기 정렬마크(200)가 구비되는 물질층(210)은 실리콘 기판과 같은 반도체 기판, 실리콘산화물과 같은 절연물질로 된 절연막 또는 폴리실리콘과 같은 도전물질로 된 도전막일 수 있다.
이어서, 상기 도전영역(미도시)과 상기 정렬마크(200)를 덮는 층간절연막(220)을 형성한다. 이 때, 상기 정렬마크(200)의 오목부를 층간절연막(220)으로 완전히 매립하여 상기 층간절연막(220) 중 정렬마크(200) 상부에 형성되는 층간절연막(220) 상부표면이 실질적으로 평평하도록 형성한다. 상기 층간절연막은 통상적인 방법, 예컨대 화학기상 증착방법을 사용하여 실리콘산화물로 형성할 수 있다.
그 다음, 사진식각 공정으로 셀영역에 형성되어 있는 층간절연막(도3b의 220 참조)만을 패터닝하여 도전영역(미도시)을 노출시키는 콘택홀(230)을 형성한다. 특히, 콘택홀(230)을 형성하기 위한 식각공정에 있어서는, 정렬마크(200) 상부에 형성된 층간절연막(도3a의 220참조)은 사진공정에서 형성하였다가 그 상부표면에 잔류시킨 포토레지스트막(미도시)으로 마스킹한다.
계속해서, 상기 콘택홀(230)이 형성된 반도체 기판 전면에 오믹막(240)을 형성한다. 상기 오믹막(240)은 텅스텐 실리사이드와 같은 고융점 금속의 실리사이드 물질로 형성한다.
도 4a 및 도 4b를 참조하면, 화학 기계적 연마공정으로 상기 오믹막(도 3a 및 도 3b의 240참조)을 평탄화함으로써 상기 콘택홀(230) 주변에 형성되어 있는 층간절연막(도 4b의 220참조)의 상부표면과 상기 정렬마크(200) 상부에 형성되어 있는 층간절연막(도 4a의 220참조)의 상부표면을 노출시킨다.
본 발명에 따른 실시예의 경우 정렬마크(200) 상부에 형성되어 있는 물질층, 즉 오믹막(도3a의 240참조) 상부표면의 프로파일이 실질적으로 평평하므로, 상기한 CMP 공정의 수행시 정렬마크(200)의 상부에서 디슁 현상이 유발되는 것이 방지된다. 이에 따라, 후속의 사진공정에서 반도체 기판과 마스크를 정렬할 때 정렬오차가 한계 이상으로 증가하는 것을 방지할 수 있다.
도 5a 및 도 5b를 참조하면, 상기 콘택홀(230)을 매립하는 알루미늄 또는 구리와 같은 도전막(250)을 반도체 기판의 전면에 형성한다. 그런 다음, 사진식각 공정으로 상기 정렬마크(200) 상부에 형성되어 있는 도전막(250)을 제거함으로써, 정렬마크(200) 상부에 형성된 층간절연막(도 5a의 220참조)의 상부표면을 노출시킨다. 이처럼, 사진공정에서 마스크와 반도체 기판의 정렬시 사용되는 정렬광에 대해 불투명한 도전막(250)이 정렬마크(200) 상부에서 제거됨으로써, 정렬광이 정렬마크(200) 상부에 형성된 층간절연막(220)을 투과하여 오목부와 볼록부를 가진 요철 패턴으로 된 정렬마크(200)에서 반사되어 반사광 센싱장치(미도시)에 의해 센싱될 수 있으므로 마스크와 반도체 기판의 정렬시 아무런 문제가 발생하지 않는다.
이상에서는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하였다. 하지만, 본 발명은 이에 한정되는 것은 아니고, 본 발명의 기술적 사상의 범위 내에서 당 분야의 통상의 지식을 가진 자에 의해 다양한 변형이나 개량이 가능함은 물론이다.
본 발명에 따르면, CMP 공정으로 오믹막을 평탄화할 때 정렬마크 상부에서 디슁 현상이 유발되는 것을 방지할 수 있어 후속의 사진공정에서 반도체 기판과 마스크를 정렬할 때 정렬오차가 한계 이상으로 발생되는 것을 방지할 수 있다. 따라서, 본 발명을 초고집적 반도체 소자의 제조공정에 적용할 경우 콘택저항과 같은 소자 특성치를 원하는 범위 내에서 확보할 수 있어 반도체 소자의 신뢰성을 종래보다 더욱 향상시킬 수 있게 된다.

Claims (3)

  1. 도전영역 및 오목부와 볼록부를 가진 요철로 된 정렬마크가 구비된 반도체 기판을 준비하는 단계;
    상기 도전영역과 상기 정렬마크를 덮는 층간절연막을 형성하되, 상기 오목부를 완전히 매립하여 상기 층간절연막 중 상기 정렬마크 상부에 형성되는 층간절연막 상부표면이 실질적으로 평평하도록 형성하는 단계;
    사진식각 공정으로 상기 도전영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 반도체 기판 전면에 오믹막을 형성하는 단계;
    화학 기계적 연마공정으로 상기 오믹막을 평탄화함으로써 상기 콘택홀 주변에 형성되어 있는 층간절연막의 상부표면과 상기 정렬마크 상부에 형성되어 있는층간절연막의 상부표면을 노출시키는 단계;
    상기 콘택홀을 매립하는 도전막을 상기 반도체 기판의 전면에 형성하는 단계; 및
    사진식각 공정으로 상기 정렬마크 상부에 형성되어 있는 도전막을 제거함으로써, 상기 정렬마크 상부에 형성되어 있는 층간절연막의 상부표면을 노출시키는 단계를 포함하는 것을 특징으로 하는 화학 기계적 연마공정에서 정렬마크를 보호하는 방법.
  2. 제1항에 있어서, 상기 도전영역은 게이트 전극, 소오스 또는 드레인 영역, 비트라인, 워드라인 또는 다층배선의 하부 도전라인인 것을 특징으로 하는 화학 기계적 연마공정에서 정렬마크를 보호하는 방법.
  3. 제1항에 있어서, 상기 정렬마크가 구비되는 물질막은 반도체 기판, 절연막 또는 도전막인 것을 특징으로 하는 화학 기계적 연마공정에서 정렬마크를 보호하는 방법.
KR1020000056424A 2000-09-26 2000-09-26 화학 기계적 연마공정에서 정렬마크를 보호하는 방법 KR20020024659A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000056424A KR20020024659A (ko) 2000-09-26 2000-09-26 화학 기계적 연마공정에서 정렬마크를 보호하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000056424A KR20020024659A (ko) 2000-09-26 2000-09-26 화학 기계적 연마공정에서 정렬마크를 보호하는 방법

Publications (1)

Publication Number Publication Date
KR20020024659A true KR20020024659A (ko) 2002-04-01

Family

ID=19690455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056424A KR20020024659A (ko) 2000-09-26 2000-09-26 화학 기계적 연마공정에서 정렬마크를 보호하는 방법

Country Status (1)

Country Link
KR (1) KR20020024659A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816211B1 (ko) * 2006-08-28 2008-03-21 동부일렉트로닉스 주식회사 노광 정렬 개선을 위한 반도체 장치 형성 방법
KR100850144B1 (ko) * 2006-08-31 2008-08-04 동부일렉트로닉스 주식회사 얼라인먼트 마크 보호 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816211B1 (ko) * 2006-08-28 2008-03-21 동부일렉트로닉스 주식회사 노광 정렬 개선을 위한 반도체 장치 형성 방법
KR100850144B1 (ko) * 2006-08-31 2008-08-04 동부일렉트로닉스 주식회사 얼라인먼트 마크 보호 방법

Similar Documents

Publication Publication Date Title
KR101095828B1 (ko) 반도체 소자의 형성 방법
US6452284B1 (en) Semiconductor device substrate and a process for altering a semiconductor device
US5966632A (en) Method of forming borderless metal to contact structure
CN110690194B (zh) 对准标记结构的制作方法
US6180537B1 (en) Method of fabricating dielectric layer in alignment marker area
KR20020024659A (ko) 화학 기계적 연마공정에서 정렬마크를 보호하는 방법
US7476612B2 (en) Method for manufacturing semiconductor device
KR0124144B1 (ko) 반도체 장치 및 그의 제조방법
KR100318270B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR100707652B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100276146B1 (ko) 집적 회로 제조 방법
KR100596609B1 (ko) 레지스트 매립 방법 및 반도체 장치의 제조 방법
KR19990048154A (ko) 다마신 비트라인을 구비하는 반도체장치 및 그 제조방법
KR100546146B1 (ko) 반도체소자의 비어 콘택 제조방법
KR100532393B1 (ko) 다층의 절연막을 동시에 식각하는 공정을 포함하는 반도체 메모리장치의 제조방법
KR100944344B1 (ko) 반도체소자의 제조방법
KR100416837B1 (ko) 반도체소자의 비트라인 형성방법
KR100643485B1 (ko) 반도체 소자 제조방법
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0172553B1 (ko) 반도체 소자 제조방법
KR100356474B1 (ko) 반도체 소자의 중첩 버니어 형성 방법
KR100527568B1 (ko) 반도체소자의 제조방법
KR100424177B1 (ko) 스캐너 노광 장비용 정렬 마크의 형성방법
KR20030058638A (ko) 반도체소자의 제조방법
KR20080090849A (ko) 반도체 소자의 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination