JPH05129285A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129285A JPH05129285A JP3310174A JP31017491A JPH05129285A JP H05129285 A JPH05129285 A JP H05129285A JP 3310174 A JP3310174 A JP 3310174A JP 31017491 A JP31017491 A JP 31017491A JP H05129285 A JPH05129285 A JP H05129285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- power
- sin
- sin film
- microdust
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
−SiN膜)を成膜する際のマイクロダストの発生を防
止する。 【構成】 第1の工程でSiH4 /NH3 /N2 混合ガ
スを用いてほぼ目的の層厚分だけp−SiN膜を成膜し
た後、第2の工程でSiH4 の供給を停止し、RFパワ
ーを印加したまま数秒間成膜を継続する。プラズマ状態
がほぼ窒素系ガスのみにより維持され、このRFパワー
印加時間内にCVD装置内の残留SiH4 が反応により
消費されるので、p−SiN膜上にマイクロダストが発
生しない。第2の工程ではp−SiN膜の屈折率が上昇
する傾向があるが、これは、電極間距離を第1の工程よ
り縮小するか、RFパワーを低下させるか、あるいはそ
の両方を行うことにより回避できる。
Description
関し、特にプラズマCVD法により窒化シリコン(Si
N)膜を成膜する際のマイクロダストを低減させる方法
に関する。
ず、ナトリウム・イオンの拡散を妨げ、極めて酸化速度
が小さく、膜質が硬質である等の優れた性質を有し、L
SI等の半導体装置において、多層配線構造中の層間絶
縁膜やデバイスの最終パッシベーション膜として広く使
用されている。
法、減圧CVD法、およびプラズマCVD法が代表的な
方法である。中でも、プラズマCVD法は、エネルギー
の高いプラズマ状態下で原料ガスの化学結合を分解して
活性種を生成させ、該活性種間の反応により所定の組成
の膜を形成させる方法であり、おおよそ250〜400
℃における低温成膜が可能である点を最大の特長とす
る。
されるSiN膜(以下、p−SiN膜と略称する。)
は、アルミニウム(Al)系配線層や金(Au)配線層
等の低融点金属材料層上における層間絶縁膜や、既に完
成したデバイスの表面を被覆するパッシベーション膜と
して特に有効である。原料ガスの組成は、シラン系ガス
と窒素系ガスの混合組成を基本としており、SiH4 /
NH3 混合ガス、SiH4 /N2 混合ガス、SiH4 /
NH3 /N2 混合ガス等が多く用いられている。
膜の成膜工程においては、成膜後のp−SiN膜の表面
に微小な粒子(以下、マイクロダストと称する。)が発
生する現象がしばしば観察される。このマイクロダスト
は、直径0.1〜0.3μm程度の微小な粒子であり、
光学的に数をカウントする方法では検出できないが、S
EM(走査型電子顕微鏡)で観察すると、ほぼ全面的に
発生していることがわかる。この状態をSEM観察にも
とづいてスケッチした様子を、図2に示す。
PSG層2、成膜後にエッチバックされた第1のp−S
iN層3、第2のp−SiN層4、PSG層5、第3の
p−SiN層6が順次積層された部分において、第2の
p−SiN層4の成膜時にマイクロダスト4aが発生し
た状態を示している。上記マイクロダスト4aは極めて
微小であるが、いわゆるSC洗浄等の通常の前洗浄処理
を経ても除去されずに残り、後工程で形成されるPSG
層5、第3のp−SiN層6の平坦性を順次、加算的に
劣化させていることが明らかである。このことは、さら
に配線材料層等を積層した場合のステップ・カバレッジ
(段差被覆性)を劣化させ、半導体装置の信頼性を低下
させる原因となる。
せずにp−SiN膜を成膜し、かつその際に生じ得る膜
質の変化を防止することが可能な半導体装置の製造方法
を提供することを目的とする。
成するために提案されるものである。すなわち、本願の
第1の発明にかかる半導体装置の製造方法はシラン系ガ
スと窒素系ガスとを含む原料ガスを用いてプラズマCV
D法により窒化シリコン膜を成膜する第1の工程と、前
記シラン系ガスの供給を停止した後もRFパワーを印加
しながら窒化シリコン膜の成膜を継続させる第2の工程
とを有することを特徴とする。
半導体装置の製造方法は、前記第2の工程におけるプラ
ズマCVD装置の電極間距離を前記第1の工程における
よりも小とするか、あるいは前記第2の工程におけるR
Fパワーを前記第1の工程におけるよりも小とするか、
もしくはその両方を行うことを特徴とする。
討を重ねる過程で、図2に示したマイクロダスト4aが
第2のp−SiN膜4の内部ではなく、常に表面に乗っ
た状態で存在していることに注目した。つまり、マイク
ロダスト4aは、成膜中ではなく、成膜終了後に発生し
ていることになる。また本発明者らは、シラン系ガスの
ボンベのファイナル・バルブからCVD装置の成膜チャ
ンバまでの配管長が長い場合ほどマイクロダスト4aが
多く発生することも、別の実験から確認した。この事実
は、マイクロダスト4aが残留するシラン系ガスの影響
により発生していることを示唆している。
スも成膜用に消費してしまうことにより、マイクロダス
トの生成を抑制しようとするものである。通常のp−S
iN膜の成膜工程では、p−SiN膜の膜厚が所定の値
に達した時点で原料ガスの供給を停止するので、間もな
くプラズマも消滅してしまう。これに対して本発明で
は、上記原料ガス中のシラン系ガスの供給を停止した後
もRFパワーを印加しながら成膜を継続する。つまり、
第1の工程においてほぼ目的の膜厚のp−SiN膜を成
膜した後も、第2の工程において窒素系ガスを主体と
し、わずかに残留シラン系ガスを含む原料ガスによりプ
ラズマを維持し、この間に若干のp−SiN膜を成膜す
るのである。
程と第2の工程とで原料ガス組成が互いに異なるので、
成膜されるp−SiN膜の膜質に若干の変化が現れる。
これは、具体的には屈折率nの上昇傾向として現れ、第
1の工程で成膜されるp−SiN(n=2.00程度)
よりも第2の工程で成膜されるp−SiN膜の屈折率n
は0.01〜0.02程度上昇する。この原因の詳細は
必ずしも明らかではないが、SiとNの組成比や膜密度
の変動に関連するものであり、絶縁性,耐湿性,パッシ
ベーション性等に影響を与える懸念がある。
に対する対策として、第2の工程におけるプラズマCV
D装置の電極間距離を前記第1の工程におけるよりも狭
めるか、あるいは前記第2の工程におけるRFパワーを
前記第1の工程におけるよりも低下させるか、もしくは
その両方を実施する。これらの対策のいずれかを施すこ
とにより、屈折率の変化を実際に抑制することができ
る。
する。
おいてSiH4 /NH3 /N2 混合ガスを用いてp−S
iN膜をほぼ目的の膜厚分だけ成膜した後、第2の工程
においてSiH4 の供給を停止した状態で成膜を継続し
た例である。まず、第1の工程を実施するため、6イン
チ径の適当な基板をプラズマCVD装置にセットし、一
例として下記の条件でp−SiN膜を約750nmの膜
厚に成膜した。
のは、得られるp−SiN膜のストレス(圧縮応力)を
制御するためである。
H4 の供給を停止した他は上述の同じ条件にてp−Si
N膜の成膜を継続した。ここで、RFパワーの印加時間
を0〜2.5秒の範囲で変化させ、各場合のp−SiN
膜表面をSEMで観察して視野内のマイクロダストの発
生個数をカウントした結果を図1に示す。図中、横軸は
RFパワー印加時間(秒)、横軸はダスト数(個/50
μm2 )であり、破線は低ストレス条件、実線は高スト
レス条件に対応している。この図より、低ストレス条
件,高ストレス条件共にRFパワーを1.5秒印加すれ
ば、この間に残留SiH4 が消費され、ダストの発生を
ほぼ完全に抑制できることがわかった。
N2 混合ガスを用いてp−SiN膜をほぼ目的の膜厚分
だけ成膜した後、第2の工程においてSiH4 とNH3
の供給を停止した状態で成膜を継続した例である。第1
の工程は実施例1と同じ条件で行い、膜厚約750nm
のp−SiN膜を成膜した。
り行った。 SiH4 流量 0SCCM NH3 流量 0SCCM N2 流量 1500SCCM ガス圧 732Pa(5.5Torr) 基板温度 370℃ RFパワー(13.56MHz) 445W(低ストレス条件) 電極間距離 12.7mm RFパワー印加時間 2.5秒 ここでは、SiH4 に加えてNH3 も供給が停止される
が、N2 によりプラズマが維持される。本実施例におい
ても、マイクロダストの発生がほぼ完全に抑制されるこ
とを、SEM観察により確認した。
おいてSiH4 /NH3 /N2 混合ガスを用いてp−S
iN膜をほぼ目的の膜厚分だけ成膜した後、第2の工程
においてSiH4 の供給を停止し、かつ電極間距離を狭
めた状態で成膜を継続した例である。
膜厚約750nmのp−SiN膜を成膜した。この段階
で得られたp−SiN膜の屈折率nは2.00であっ
た。第2の工程は、一例として下記の条件により行っ
た。 SiH4 流量 0SCCM NH3 流量 60SCCM N2 流量 1500SCCM ガス圧 732Pa(5.5Torr) 基板温度 370℃ RFパワー(13.56MHz) 445W(低ストレス条件) 電極間距離 6.6mm RFパワー印加時間 2秒 本実施例では、第2の工程において電極間距離を第1の
工程の約半分に狭めることにより、p−SiN膜の屈折
率nの上昇を防止することができた。
ずにRFパワーのみを低下させても、屈折率nを低減で
きることを見出した。RFパワーは装置の構成,種類等
に密接に関与したパラメータであるため、その低下の許
容範囲を一概に限定することはできない。しかし、本発
明者らの実験によれば、150Wに低下させた場合に屈
折率が1.80まで低下したので、これ以上にRFパワ
ーを低下させることは好ましくない。
の低下を同時に行えば、これらの相乗的な効果を得るこ
とができる。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえば原料ガスの組成や成膜条件等は
適宜変更可能である。
明によればp−SiN膜の成膜時におけるマイクロダス
トの発生を防止することができ、後工程において形成さ
れる各種材料層の平坦性およびステップ・カバレッジを
改善することができる。しかも、RFパワーの印加条件
を変化させることにより、膜質を制御することも可能で
ある。
ールにもとづいて設計され、高集積度,高性能を有する
半導体装置の製造に極めて有効である。
程におけるRFパワー印加時間と発生するダスト数の関
係を示すグラフである。
にマイクロダストが形成され、後工程で形成される材料
層の平坦性が劣化した状態を示す模式的断面図である。
Claims (2)
- 【請求項1】 シラン系ガスと窒素系ガスとを含む原料
ガスを用いてプラズマCVD法により窒化シリコン膜を
成膜する第1の工程と、 前記シラン系ガスの供給を停止した後もRFパワーを印
加しながら窒化シリコン膜の成膜を継続させる第2の工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項2】 前記第2の工程におけるプラズマCVD
装置の電極間距離を前記第1の工程におけるよりも小と
するか、あるいは前記第2の工程におけるRFパワーを
前記第1の工程におけるよりも小とするか、もしくはそ
の両方を行うことを特徴とする請求項1記載の半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03310174A JP3118913B2 (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03310174A JP3118913B2 (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05129285A true JPH05129285A (ja) | 1993-05-25 |
JP3118913B2 JP3118913B2 (ja) | 2000-12-18 |
Family
ID=18002068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03310174A Expired - Lifetime JP3118913B2 (ja) | 1991-10-30 | 1991-10-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3118913B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201738A (ja) * | 1993-12-14 | 1995-08-04 | Applied Materials Inc | 薄膜形成前処理方法および薄膜形成方法 |
JPH07201847A (ja) * | 1993-12-27 | 1995-08-04 | Applied Materials Inc | 薄膜形成方法 |
EP1191569A2 (en) * | 2000-09-26 | 2002-03-27 | Applied Materials, Inc. | Method for reducing plasma-induced damage |
WO2002101821A1 (fr) * | 2001-06-12 | 2002-12-19 | Renesas Technology Corp. | Procede de fabrication de dispositif de circuit integre semi-conducteur |
JP2011129723A (ja) * | 2009-12-17 | 2011-06-30 | Sharp Corp | 固体撮像素子の製造方法 |
KR20150141910A (ko) * | 2014-06-10 | 2015-12-21 | 에스피티에스 테크놀러지스 리미티드 | 기판 |
WO2018112463A1 (en) * | 2016-12-16 | 2018-06-21 | Applied Materials, Inc. | Method to enable high temperature processing without chamber drifting |
JP2021504939A (ja) * | 2017-11-21 | 2021-02-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 窒化ケイ素膜のドライエッチング速度の低減 |
-
1991
- 1991-10-30 JP JP03310174A patent/JP3118913B2/ja not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201738A (ja) * | 1993-12-14 | 1995-08-04 | Applied Materials Inc | 薄膜形成前処理方法および薄膜形成方法 |
JPH0793276B2 (ja) * | 1993-12-14 | 1995-10-09 | アプライド マテリアルズ インコーポレイテッド | 薄膜形成前処理方法および薄膜形成方法 |
JPH07201847A (ja) * | 1993-12-27 | 1995-08-04 | Applied Materials Inc | 薄膜形成方法 |
JPH0799744B2 (ja) * | 1993-12-27 | 1995-10-25 | アプライド マテリアルズ インコーポレイテッド | 薄膜形成方法 |
EP1191569A3 (en) * | 2000-09-26 | 2005-02-09 | Applied Materials, Inc. | Method for reducing plasma-induced damage |
EP1191569A2 (en) * | 2000-09-26 | 2002-03-27 | Applied Materials, Inc. | Method for reducing plasma-induced damage |
WO2002101821A1 (fr) * | 2001-06-12 | 2002-12-19 | Renesas Technology Corp. | Procede de fabrication de dispositif de circuit integre semi-conducteur |
JP2011129723A (ja) * | 2009-12-17 | 2011-06-30 | Sharp Corp | 固体撮像素子の製造方法 |
KR20150141910A (ko) * | 2014-06-10 | 2015-12-21 | 에스피티에스 테크놀러지스 리미티드 | 기판 |
JP2016076688A (ja) * | 2014-06-10 | 2016-05-12 | エスピーティーエス テクノロジーズ リミティド | 基板 |
WO2018112463A1 (en) * | 2016-12-16 | 2018-06-21 | Applied Materials, Inc. | Method to enable high temperature processing without chamber drifting |
US11060189B2 (en) | 2016-12-16 | 2021-07-13 | Applied Materials, Inc. | Method to enable high temperature processing without chamber drifting |
JP2021504939A (ja) * | 2017-11-21 | 2021-02-15 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 窒化ケイ素膜のドライエッチング速度の低減 |
Also Published As
Publication number | Publication date |
---|---|
JP3118913B2 (ja) | 2000-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7101815B2 (en) | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers | |
US5294294A (en) | Method of dry etching in semiconductor device processing | |
JP5269093B2 (ja) | 低ウェットエッチング速度の窒化シリコン膜 | |
EP0780889B1 (fr) | Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium | |
JP4545107B2 (ja) | 膜質の安定な低誘電率膜の形成方法 | |
JPH05129285A (ja) | 半導体装置の製造方法 | |
US6929831B2 (en) | Methods of forming nitride films | |
JP2006253290A (ja) | SiC系膜の成膜方法及び半導体装置の製造方法 | |
JP2024105274A (ja) | デバイス製造における金属ハードマスクの形成のシステムおよび方法 | |
JP4865214B2 (ja) | 成膜方法および記憶媒体 | |
JP4755421B2 (ja) | ウェハ用二層lto背面シール | |
US7419919B2 (en) | Method of manufacturing semiconductor device | |
JP2003124307A (ja) | 半導体装置及びその製造方法 | |
US6703317B1 (en) | Method to neutralize charge imbalance following a wafer cleaning process | |
JP2937998B1 (ja) | 配線の製造方法 | |
US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
US20020177297A1 (en) | Method for forming wire in semiconductor device | |
JP4597088B2 (ja) | 半導体装置の製造方法 | |
KR100459945B1 (ko) | 반도체 소자의 제조 방법 | |
JPH06216122A (ja) | 半導体装置の製造方法 | |
JP2002217133A (ja) | バリアメタル膜の形成方法 | |
US20020127874A1 (en) | Method of fabricating low dielectric constant film | |
KR19990057863A (ko) | 실리콘산화막과 실리콘질화막 간의 스트레스에 의한 균열 방지를 위한 반도체 소자 제조방법 | |
KR100442964B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
TW408370B (en) | A method for improving the consistence of L-L capacitance of the high-density plasma enhanced chemical vapor deposition (HDP-CVD) layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 12 |