JP2007242957A - SiX系膜の形成方法 - Google Patents

SiX系膜の形成方法 Download PDF

Info

Publication number
JP2007242957A
JP2007242957A JP2006064448A JP2006064448A JP2007242957A JP 2007242957 A JP2007242957 A JP 2007242957A JP 2006064448 A JP2006064448 A JP 2006064448A JP 2006064448 A JP2006064448 A JP 2006064448A JP 2007242957 A JP2007242957 A JP 2007242957A
Authority
JP
Japan
Prior art keywords
film
plasma
gas
forming
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006064448A
Other languages
English (en)
Inventor
Kazuhiro Koga
和博 古賀
Kazuhiro Okochi
和浩 大河内
Tadayoshi Hasebe
忠義 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES
Consortium for Advanced Semiconductor Materials and Related Technologies
Original Assignee
CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES
Consortium for Advanced Semiconductor Materials and Related Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES, CONSORTIUM FOR ADVANCED SEMICONDUCTOR MATERIALS &RELATED TECHNOLOGIES, Consortium for Advanced Semiconductor Materials and Related Technologies filed Critical CONSORTIUM ADVANCED SEMICONDUCTOR MATERIALS & RELATED TECHNOLOGIES
Priority to JP2006064448A priority Critical patent/JP2007242957A/ja
Publication of JP2007242957A publication Critical patent/JP2007242957A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 窒化シリコン系の膜を形成するに際して、Si系未反応中間体のパーティクルの発生が効果的に抑制される技術を提供することである。
【解決手段】 プラズマCVD法によりSiX系膜を形成するSiX系膜の形成方法において、
X系ガスを供給してプラズマを生成させるX系プラズマ生成工程と、
前記X系プラズマ生成工程によるX系のプラズマが生成した後、Si系ガスを始めて供給してプラズマを生成させるSi系プラズマ生成工程
とを具備する。
【選択図】 図1

Description

本発明は、プラズマを用いてSiX系膜を形成する方法に関する。
半導体装置の配線層間膜(絶縁膜)形成において、メタル配線の断線やショートを防ぐ為には、パーティクルが少ない低欠陥の層間絶縁膜の形成が重要である。この目的の為、通常、薄膜形成処理室のクリーニング最適化やプロセスガス及び部品のパーティクル低減が重点的に行われている。
例えば、シラン系のガスと窒素を含むガスとの混合ガスを用いたプラズマ化学気相成長法によって窒化シリコン膜をウェハ上に堆積する工程の終了時において、前記シラン系のガスの導入を止め、前記窒素を含むガスを導入し続けた状態でプラズマ放電を所定時間行った後そのプラズマ放電を終了させることを特徴とする半導体集積回路装置の製造方法が提案(特開2002−368084号公報)。されている。すなわち、シラン系ガスとN或いはNH等のN系ガスとを用いた窒化シリコン膜の成膜に関して、シラン系ガスの導入を停止し、成膜を終了した時点の後でもN或いはNH等のN系ガスの導入を続けてプラズマ放電を所定時間行い、その後で、始めて、プラズマ放電を停止するようにしている。
上記のようにした理由としては次のようなことが述べられている。すなわち、シラン系ガスの導入を停止し、成膜を終了した直後では、ガス導入口にシラン系ガスが残留しており、そのガスが解離してSi系のラジカルが発生している。この時、副反応ガスであるN或いはNH等のN系ガスによるN系ラジカルが存在しないと、Si系の未反応中間体が生成し、これがパーティクルとなっている。そこで、シラン系ガスの導入を停止した成膜終了後でも、N或いはNH等のN系ガスを導入してN系プラズマを数秒間保持することにより、残存Si系ラジカルがN系ラジカルと十分に反応できるようになり、微小なSi系の未反応中間体のパーティクルの発生が防止されると言われている。
特開2002−368084号公報
さて、本発明者によっても、上記提案の技術についての検討が行われた。その結果、SiN膜の成膜において、Si系未反応中間体のパーティクルの発生が防止されることは確認できたものの、それには限度が有り、十分なもので無いことが判って来た。
そして、本発明者は、上記特許文献1の技術では、パーティクル抑制効果は、それが、限度なのかと考えるに至った。しかしながら、それと共に、やはり、何かの原因が他にも有り、それによって、パーティクル抑制が出来ていないのではとも考えていた。
そして、更なる検討が鋭意押し進められている中に、Si系未反応中間体のパーティクルの発生は、CVDの終了、即ち、Si系ガスの供給停止後のみでは無く、Si系ガスの供給開始時にも起きているのではと考えるに至った。
そこで、CVDによる成膜の開始に際しても、N或いはNH等のN系ガスを導入してN系プラズマを数秒間保持した後、始めて、Si系ガスを供給するようにした処、パーティクルの抑制効果が著しく認められたことが判った。
従って、本発明が解決しようとする課題は、窒化シリコン系の膜を形成するに際して、Si系未反応中間体のパーティクルの発生が効果的に抑制される技術を提供することである。
前記の課題は、プラズマCVD法によりSiX系膜を形成するSiX系膜の形成方法において、
X系ガスを供給してプラズマを生成させるX系プラズマ生成工程と、
前記X系プラズマ生成工程によるX系のプラズマが生成した後、Si系ガスを始めて供給してプラズマを生成させるSi系プラズマ生成工程
とを具備することを特徴とするSiX系膜の形成方法によって解決される。
又、半導体装置におけるCu配線膜上にSiX(但し、SiN,SiCN)系膜を形成するSiX系膜の形成方法において、
X系ガスを供給してプラズマを生成させるX系プラズマ生成工程と、
前記X系プラズマ生成工程によるX系のプラズマが生成した後、Si系ガスを始めて供給してプラズマを生成させるSi系プラズマ生成工程
とを具備することを特徴とするSiX系膜の形成方法によって解決される。
特に、上記のSiX系膜の形成方法であって、
X系プラズマ生成工程とSi系プラズマ生成工程とを経て所定のSiX系膜が形成された後、先ず、Si系ガスの供給を停止し、所定時間経過した後でX系ガスの供給を停止し、プラズマ発生を終了させるプラズマ終了工程
を具備することを特徴とするSiX系膜の形成方法によって解決される。
又、上記のSiX系膜の形成方法であって、
X系プラズマ生成工程およびSi系プラズマ生成工程を経て形成されたSiX系膜の上に、プラズマCVDにより、絶縁膜を形成する絶縁膜形成工程を具備することを特徴とするSiX系膜の形成方法によって解決される。
本発明は、Si系ガスと副反応ガス(X系ガス:NやNH等の如きのN系ガス)の導入時期を制御し、先ず、NやNH等の如きの副反応ガスを導入してプラズマ放電を開始し、プラズマ放電が安定した後で、Si系ガスを導入して成膜を行うようにしたので、副反応ガス(N系ガス)が、既に、ラジカル化しており、これらと後からのSi系ガスがラジカル化して直ぐに反応を起こし、未反応中間体を生成することが無いものとなる。
従って、パーティクルの発生が大幅に抑制されるものとなる。そして、欠陥が少ないSiX系膜が得られるようになる。
尚、成膜初期において、パーティクルが発生していると、パーティクルは堆積される膜で埋められてしまう為、一見したのみでは、パーティクルが発生していないかの如くに見えてしまう。しかしながら、初期に発生した下層に存在するパーティクルは、実は、以外に大きな問題を引き起こすものであった。例えば、半導体装置の配線層における銅拡散バリア膜として設けられるSiCやSiCNと言った場合には、パーティクルがショート等の原因にもなり兼ねないが、このような問題も解決される。
本発明は、プラズマCVD法によりSiX系膜を形成するSiX系膜の形成方法である。特に、半導体装置におけるCu配線膜上にCu拡散バリア膜としてSiX(但し、SiN,SiCN)系膜を形成するSiX系膜の形成方法である。そして、X系ガスを供給してプラズマを生成させるX系プラズマ生成工程と、前記X系プラズマ生成工程によるX系のプラズマが生成した後、Si系ガスを始めて供給してプラズマを生成させるSi系プラズマ生成工程とを具備する。そして、X系プラズマ生成工程とSi系プラズマ生成工程とを、一つのチャンバー内で行わせることにより、特に、両工程が一緒に並存する工程を経ることにより、SiX系膜が形成される。上記工程は、成膜開始時での条件を規定したものである。終了時の条件は、好ましくは、次のように設定される。すなわち、X系プラズマ生成工程とSi系プラズマ生成工程とを経て所定のSiX系膜が形成された後、先ず、Si系ガスの供給を停止し、所定時間経過した後でX系ガスの供給を停止し、プラズマ発生を終了するプラズマ終了工程を具備する。又、X系プラズマ生成工程およびSi系プラズマ生成工程を経て形成されたSiX系膜の上に、プラズマCVDにより、絶縁膜を形成する絶縁膜形成工程を具備する。SiN膜を形成する場合には、上記Si系ガスはSi2n+2(nは1以上の整数:シラン)で、X系ガスはNやNH等のN系ガスであり、SiCN膜を形成する場合には、上記Si系ガスはアルキルシリコンガスで、X系ガスはNやNH等のN系ガスである。尚、これ等の原料ガスについては、従来からのものを用いることが出来る。
以下、更に詳しく説明する。
図5は従来のプラズマCVD処理のタイムチャート、図6及び図7は図5の手法により出来た膜の特徴を示す説明図である。
従来(特許文献1の技術も含む。)のプラズマCVD処理は、図5に示される如くに行われている。すなわち、膜成長用ガスであるSiH(モノシラン)やTMS(トリメチルシラン)等のシラン系ガスとNを含むNH等の副反応ガスを用いたSiNやSiCN膜の成膜において、両プロセスガス(膜成長用ガスと副反応ガス)は同時(t時)に供給され、ガス流量、ガス圧力が一定のものとなった時点で、高周波電力(RF)を印加してプラズマ放電を開始させる。これによって、成膜が開始される。
さて、この時、SiHやTMS等の如きのシラン系ガスの分解効率は、NH等の如きのN系化合物の分解効率よりも高い。すなわち、RF印加直後から、急激にガスが分解する。この時、Si,SiHの如きのSi系ラジカルが多量に発生する。これに対して、NやNHの如きのN系化合物の分解が遅い為、N如きのN系ラジカルの初期発生量は少ない。そして、Si系ラジカルが相対的に多い為、Si系未反応中間体であるパーティクルが多く発生するようになる。この為、成膜初期において、半導体装置基板(ウェハ)表面に微小な未反応中間体が付着することになる。
上記手法が半導体装置のダマシン配線膜(Cu拡散防止膜:SiC膜やSiCN膜)の形成に用いられた場合が図6及び図7に示される。図6,7中、1はキャップ膜(SiO膜)、2はCu拡散防止膜(TaN/Ta膜)、3はCu配線膜、4は配線間絶縁膜(低誘電率膜:low−k膜)、5はCu拡散防止絶縁膜(SiC膜やSiCN膜)、6はSi系未反応中間体(パーティクル)、7はCu研磨残渣である。
図6や図7に示されるダマシン配線構造は、先ず、図5に示される手法により、SiN,SiCN膜、即ち、Cu拡散防止絶縁膜5が下層配線上に形成される。この時、Si系未反応中間体(パーティクル)6が生成する。この後で、配線間絶縁膜4が設けられる。更に、キャップ膜1が設けられる。この後、フォトリソグラフィ技術により、配線溝が形成される。そして、配線溝にCu拡散防止膜2を設け、次いでCuシード膜を、更にCuを充填し、そしてCMPを行って表面を平坦化する。次いで、表面に図5に示される手法により、SiN,SiCN膜、即ち、Cu拡散防止絶縁膜5を設ける。この時にも、Si系未反応中間体(パーティクル)6が生成する。そして、SiN,SiCN膜の成膜初期に微小なパーティクル6が存在すると、上部に成膜した絶縁膜表面にはパーティクル6に対応した突起が発生する。そして、この突起によって、CuのCMPに際して、突起周辺にCuの研磨残渣7が出来てしまう。そして、このCu研磨残渣7はCu配線膜3間の絶縁性を壊し、電気的短絡不良を引き起こしていた。
又、Cu配線膜3をCMPにて研磨し配線溝のみに残した後、Cu拡散バリア膜として形成されたSiN,SiCN膜5の成膜初期にパーティクル6が発生すると、その組成がSi系であるが故にCu配線膜3間の絶縁性を壊し、電気的短絡不良に繋がってしまう。
ところで、上記の未反応中間体のパーティクルは粒径0.2μm以下であるものの、成膜初期において付着する為、パーティクル上のSiCやSiCN膜表面が膜厚相当の段差として盛り上がることになる。従って、Cuダマシン法にて配線を形成する場合、次工程にて上部に別のCVD膜が形成されることから、下側のSiNやSiCNの盛り上がりが更に高められ、1μm程度に大きく盛り上がるようになる。このようなことからも、成膜終了前後でのパーティクルの発生を抑制するよりも、成膜開始初期でのパーティクルの発生を抑制することの大事さを理解できる。勿論、双方の時点におけるパーティクルの発生を抑制することが好ましいものの、終了前後に発生したパーティクルよりも成膜開始初期に発生したパーティクルの方が大きな悪さを引き起こす。そして、多層配線とする場合には、上記の段差が強調されながら増加し、段差は更に大きな盛り上がりとなる。そして、パーティクルによる段差は後のCuメッキにおいても突起として残り、CuのCMPにて、段差周辺にCu残りを引き起こす。
図1は本発明のプラズマCVD処理のタイムチャート、図2は本発明のプラズマCVD処理装置の概略図、図3は本発明の特徴を説明するグラフ、図4は本発明の手法により出来た膜の特徴を示す説明図である。
従来では、膜成長用のシラン系ガスと副反応ガスとは同時に供給されていたのに対して、本発明では、膜成長用のシラン系ガス(導入時t)は副反応ガス(導入時t1)に遅れて導入される。
すなわち、膜成長用のシラン系ガスが導入された時点では、既に、高周波電力が印加(印加時t:t1<t<t)されてNを含む副反応ガスによるプラズマが出来ており、副反応ガスはラジカル化していて安定したプラズマ雰囲気が維持されている。この安定したプラズマ雰囲気中に膜成長用のシラン系ガスが供給されると、シラン系ガスは直ちにラジカル化し、未反応中間体を生成する時間が最小の状態で副反応ガスによるラジカルと反応し、成膜が開始されることになる。
更に具体的に説明すると、次の通りである。
膜成長用ガスとしてTMS(トリメチルシラン)ガスを、副反応ガスとしてNHガスを用いた。そして、図2に示されるプラズマCVD装置が用いられた。尚、図2中、8は基板、9は基板保持用の下部電極、10はガス供給ノズルを兼ねた上部電極、11はRF電源、12はRFマッチングボックス、13aは膜成長用ガス(TMS)供給経路、13bは副反応ガス(NH)供給経路、MFCは流量制御器である。すなわち、先ず、基板8をプラズマチャンバ内の下部電極9上に置き、チャンバ内を、一旦、0.1Pa以下の真空に排気する。そして、時刻tの時点で、所定ガス流量(350sccm)でNHガスを導入し、所定圧力(400Pa)に設定する。
そして、時刻t2の時点で、450Wの高周波電力を印加する。これによって、アンモニアによるプラズマ雰囲気が形成される。
次に、高周波電力の印加から数秒遅れて膜成長用ガス(TMS)を180sccmの割合で供給する。これによって、SiCN膜が形成され始める。
さて、膜成長用ガス(TMS)と副反応ガス(NH)との供給時期のズレとパーティクル発生量との関係を調べたので、その結果が図3に示される。
これによると、TMSを導入し、高周波電力を印加して3秒後にNHを導入すると、パーティクルは550個/W発生した。しかるに、NHを導入し、高周波電力を印加して1〜2秒後にTMSを導入すると、パーティクルの発生量は50個/W以下であり、激減していた。しかも、このパーティクルのマップを図中に示すが、ランダムな分布となっている。
尚、高周波電力が印加される前にTMSを導入し、その時間を延ばすとパーティクルが増え、本件で示す微小な未反応中間体によるものであることが確認された。
次に、本発明のプラズマCVDをCuダマシン配線膜形成工程に応用した場合について、図4(a),(b),(c),(d)を参照して説明する。
先ず、図4(a)に示される通り、本発明の手法を用いて、基板上にCu拡散防止絶縁膜(SiN膜またはSiCN膜)5を形成する。このCu拡散防止絶縁膜(SiN膜またはSiCN膜)5上に、配線間絶縁膜(低誘電率膜:low−k膜:SiOC膜)4を形成する。配線間絶縁膜4上に、キャップ膜(SiO膜)1を設ける。
この後、図4(b)に示される通り、キャップ膜(SiO膜)1上にフォトレジストの膜を設け、フォトレジスト技術により、所定の配線溝を形成する。
この後、図4(c)に示される通り、Cu拡散防止膜(TaN/Ta膜)2を薄く設ける。そして、Cu拡散防止膜(TaN/Ta膜)2上にCu膜3を厚く設ける。
そして、図4(d)に示される通り、CMPによって、不要なCuを除去すると共に表面平坦化処理を行う。
この後、本発明の手法を用いて、Cu膜3及びキャップ膜1上にCu拡散防止絶縁膜(SiN膜またはSiCN膜)を形成する。
このようにして形成されたCuダマシン配線にあっては、Siパーティクルの発生量が非常に少なく、即ち、図5〜図7の場合で説明したような問題は起きていなかった。すなわち、SiN,SiCN膜の成膜初期に微小なパーティクルが存在すると、上部に成膜した絶縁膜表面にはパーティクルに対応した突起が発生し、この突起によって、CuのCMPに際して、突起周辺にCuの研磨残渣が出来、このCu研磨残渣はCu配線膜間の絶縁性を壊し、電気的短絡不良を引き起こしていたものの、このような問題が大幅に改善された。又、Cu配線膜をCMPにて研磨し配線溝のみに残した後、Cu拡散バリア膜として形成されたSiN,SiCN膜の成膜初期にパーティクルが発生していると、その組成がSi系であるが故にCu配線膜間の絶縁性を壊し、電気的短絡不良に繋がってしまうものの、このような問題も大幅に改善された。すなわち、信頼性に富む高性能な半導体装置が得られることになる。
本発明のプラズマ処理のタイムチャート プラズマCVD装置の概略図 本発明のプラズマ処理の特長を説明するグラフ 本発明をダマシン配線工程に応用した場合の説明図 従来のプラズマ処理のタイムチャート 従来のプラズマ処理の問題点を説明する説明図 従来のプラズマ処理の問題点を説明する説明図
符号の説明
1 キャップ膜
2 Cu拡散防止膜
3 Cu配線膜
4 配線間絶縁膜
5 Cu拡散防止絶縁膜
6 Si系未反応中間体(パーティクル)
7 Cu研磨残渣
8 基板
9 下部電極
10 上部電極
11 RF電源
12 RFマッチングボックス
13a 膜成長用ガス(TMS)供給経路
13b 副反応ガス(NH)供給経路

特許出願人 次世代半導体材料技術研究組合
代 理 人 宇 高 克 己

Claims (3)

  1. プラズマCVD法によりSiX系膜を形成するSiX系膜の形成方法において、
    X系ガスを供給してプラズマを生成させるX系プラズマ生成工程と、
    前記X系プラズマ生成工程によるX系のプラズマが生成した後、Si系ガスを始めて供給してプラズマを生成させるSi系プラズマ生成工程
    とを具備することを特徴とするSiX系膜の形成方法。
  2. 半導体装置におけるCu配線膜上にSiX(但し、SiN,SiCN)系膜を形成するSiX系膜の形成方法において、
    X系ガスを供給してプラズマを生成させるX系プラズマ生成工程と、
    前記X系プラズマ生成工程によるX系のプラズマが生成した後、Si系ガスを始めて供給してプラズマを生成させるSi系プラズマ生成工程
    とを具備することを特徴とするSiX系膜の形成方法。
  3. X系プラズマ生成工程およびSi系プラズマ生成工程を経て形成されたSiX系膜の上に、プラズマCVDにより、絶縁膜を形成する絶縁膜形成工程を具備することを特徴とする請求項1又は請求項2のSiX系膜の形成方法。
JP2006064448A 2006-03-09 2006-03-09 SiX系膜の形成方法 Pending JP2007242957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006064448A JP2007242957A (ja) 2006-03-09 2006-03-09 SiX系膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064448A JP2007242957A (ja) 2006-03-09 2006-03-09 SiX系膜の形成方法

Publications (1)

Publication Number Publication Date
JP2007242957A true JP2007242957A (ja) 2007-09-20

Family

ID=38588193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064448A Pending JP2007242957A (ja) 2006-03-09 2006-03-09 SiX系膜の形成方法

Country Status (1)

Country Link
JP (1) JP2007242957A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021504939A (ja) * 2017-11-21 2021-02-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 窒化ケイ素膜のドライエッチング速度の低減

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021504939A (ja) * 2017-11-21 2021-02-15 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 窒化ケイ素膜のドライエッチング速度の低減
JP7299887B2 (ja) 2017-11-21 2023-06-28 アプライド マテリアルズ インコーポレイテッド 窒化ケイ素膜のドライエッチング速度の低減

Similar Documents

Publication Publication Date Title
TWI523103B (zh) 在高開口率圖案上形成具有Si-N鍵之共形膜的方法
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US6967405B1 (en) Film for copper diffusion barrier
US7238393B2 (en) Method of forming silicon carbide films
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
US20040115876A1 (en) Method of manufacturing silicon carbide film
US20090104774A1 (en) Method of manufacturing a semiconductor device
JP2005079534A (ja) 薄膜形成方法
JP5022900B2 (ja) 半導体集積回路装置の製造方法
US8993440B2 (en) Method of manufacturing a semiconductor device with processes carried out without atmospheric exposure
KR100295567B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP3559026B2 (ja) 半導体装置の製造方法
US7790590B2 (en) Selective W-CVD method and method for forming multi-layered Cu electrical interconnection
US7745335B2 (en) Semiconductor device manufactured by reducing hillock formation in metal interconnects
JP2007221165A (ja) プラズマcvd成膜方法及びプラズマcvd成膜装置
JP2007242957A (ja) SiX系膜の形成方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP2011146596A (ja) 半導体装置の製造方法、半導体装置、及び半導体製造装置
US20240222192A1 (en) Selective metal selectivity improvement with rf pulsing
TWI750778B (zh) 積體電路結構及其形成方法
KR101078728B1 (ko) 반도체 소자의 절연막 형성방법
JP2012060148A (ja) 半導体集積回路装置の製造方法
WO2023107157A1 (en) Tungsten fluoride soak and treatment for tungsten oxide removal
JP2007273686A (ja) 半導体装置の製造方法
JP2009044056A (ja) 銅膜作製方法