JP2012060148A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

【課題】プラズマＣＶＤ法を用いてＣｕ配線上に良好な拡散バリア膜を形成する技術を提供する。
【解決手段】ダマシン法を用いて形成したＣｕ配線１９上にＣｕの拡散を防止する窒化シリコン膜２１を形成する工程は、Ｃｕ配線１９が形成された基板１をプラズマＣＶＤ装置のチャンバ内に搬入し、基板１を所定の温度に加熱する工程と、チャンバ内にアンモニアを供給し、第１のＲＦパワーでアンモニアをプラズマ分解することによって、Ｃｕ配線１９の表面を還元処理する工程と、ＲＦパワーが印加された状態で、チャンバ内にアンモニアとモノシランとを含む原料ガスを供給し、第２のＲＦパワーでアンモニアとシラン系ガスとをプラズマ分解することによって、Ｃｕ配線１９上に窒化シリコン膜２１を形成する工程とを含んでいる。
【選択図】図５

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、ダマシン（Damascene）法を用いたＣｕ配線の形成に適用して有効な技術に関する。

近年、半導体集積回路装置の製造工程では、ダマシン(Damascene)法を用いた微細配線形成方法が主流になりつつある。ダマシン法は、半導体基板上の層間絶縁膜に配線溝を形成した後、この配線溝の内部を含む層間絶縁膜上にＣｕ（銅）膜を堆積し、次に化学的機械研磨(ＣＭＰ：Chemical Mechanical Polishing)法を用いて配線溝の外部のＣｕ膜を除去することにより、配線溝の内部にＣｕ配線を形成する方法である。

ダマシン法には、シングルダマシン(Single-Damascene)法とデュアルダマシン(Dual-Damascene)法とがある。デュアルダマシン法は、層間絶縁膜に形成した配線溝の下部に下層配線接続用のビアホールを形成し、配線溝とビアホールとに同時にＣｕ膜を埋め込んでＣｕ配線を形成する方法である。一方、シングルダマシン法は、あらかじめビアホールの内部にタングステンプラグを形成した後、配線溝の内部にＣｕ配線を形成する方法である。

ところで、Ｃｕは、Ａｌ（アルミニウム）のような他の配線材料と比較して絶縁膜中に拡散し易い特性がある。そこで、層間絶縁膜に形成した配線溝の内部にダマシン法を用いてＣｕ配線を形成する場合は、あらかじめＴｉＮ（窒化チタン）などのバリア膜を配線溝の内部に形成してからＣｕ膜を埋め込んでいる。

また、Ｃｕ配線の表面から周囲の絶縁膜にＣｕイオンが拡散すると、Ｃｕ配線のＴＤＤＢ（Time Dependence on Dielectric Breakdown）特性が低下することが知られており、これを防止するために、Ｃｕ配線上に拡散バリア膜を形成している。ここで、Ｃｕ配線のＴＤＤＢ特性とは、絶縁破壊の時間的依存性を客観的に計る尺度であって、所定の温度の測定条件下でＣｕ配線間に比較的高い電圧を加え、この電圧印加からＣｕ配線間の絶縁膜が絶縁破壊するまでの時間を印加電界に対してプロットしたグラフを作成し、このグラフから実際の使用電界強度に外挿して求めた時間（寿命）をいう。拡散バリア膜としては、Ｃｕ配線との密着性や誘電率を考慮し、プラズマＣＶＤ法で形成したＳｉＮ（窒化シリコン）膜またはＳｉＣＮ（炭窒化シリコン）膜が使用されている。

Ｃｕ配線上に拡散バリア膜を形成するには、まずダマシン法を用いてＣｕ配線を形成した後、半導体基板の表面を酸およびアルカリで洗浄し、化学的機械研磨工程で付着したスラリなどの異物を除去する。次に、プラズマＣＶＤ装置を使って半導体基板上に拡散バリア膜を堆積する。拡散バリア膜が窒化シリコン膜の場合、原料ガスはモノシラン（ＳｉＨ_４）とアンモニアである。また、拡散バリア膜が炭窒化シリコン膜の場合、原料ガスはトリメチルシラン（ＳｉＨ(ＣＨ_３)_３）またはテトラメチルシラン（Ｓｉ(ＣＨ３)_４）とアンモニアである。

J.Noguchi IEEEOOCH37059 38^th Annual International Reliability Physics Symposium(2000)（非特許文献１）は、Ｃｕ配線上に窒化シリコンからなる拡散バリア膜を形成する技術を開示している。この文献に記載された拡散バリア膜の形成方法は、Ｃｕ配線を形成した半導体ウエハをプラズマＣＶＤ装置のチャンバに搬入し、まずアンモニア（ＮＨ_３）プラズマ処理によってＣｕ配線の表面の酸化膜（ＣｕＯ膜）を除去する。続いて、チャンバ内にモノシランとアンモニアを導入し、これらの原料をプラズマ分解することによって窒化シリコン膜を堆積する。

T.Takewaki Symposium on VLSI Tech. Digest of Technical Papers, pp.31-32(1995)(非特許文献２）は、Ｃｕ配線上に窒化シリコンからなる拡散バリア膜を形成する工程に先立って、Ｃｕ配線の表面にシリサイド層（ＣｕＳｉ_ｘ）を形成する技術を開示している。このシリサイド層は、Ｃｕ配線の表面からＣｕが拡散するのを防ぐと共に、Ｃｕ配線と拡散バリア膜（窒化シリコン膜）との接着性を高めるために形成される。

特開２００４−２９６５１５号公報（特許文献１）は、Ｃｕ配線上のバリア膜を炭窒化シリコン膜と炭化シリコンとの積層膜で構成する技術を開示している。

特開２０００−１５０５１７号公報（特許文献２）は、Ｃｕ配線の表面をモノシランでシリサイド化した後、その上部に窒化シリコン膜を形成する技術を開示している。

特開２００１−１７６８７８号公報（特許文献３）は、モノシランによってＣｕ配線の表面にＣｕシリサイドの突起が生じるのを防ぐため、モノシランの流量を少なくして窒化シリコン膜を形成する技術を開示している。

特開２０００−２６０７６７号公報（特許文献４）は、異なるガスを用いて窒化シリコン膜を２回に分けて形成することにより、窒化シリコン膜中のダングリングボンドの発生を抑制する技術を開示している。

特開平７−３００６８０号公報（特許文献５）は、ステップカバレージに優れた窒化シリコン膜を形成するために、間欠的にプラズマを発生させて窒化シリコン膜を形成する技術を開示している。

特開平５−１２９２８５号公報（特許文献６）は、モノシランとアンモニアを含むガスを用いて窒化シリコン膜を形成した後、モノシランの供給を絶って窒化シリコン膜の成長を継続する技術を開示している。

特開２００２−９１５０号公報（特許文献７）は、Ｃｕ配線の表面を還元処理した後、低温で窒化シリコン膜を形成し、続いて高温で窒化シリコン膜を形成する技術を開示している。

特開２００１−７７１９２号公報（特許文献８）は、モノシランに対するアンモニアの流量比を大きくして窒化シリコン膜を堆積することにより、窒化シリコン膜中の窒素含有量を増加させて誘電率を下げる技術を開示している。

特開２００４−２４１４６４号公報（特許文献９）は、Ｃｕ配線に近い側で炭素濃度が低い炭窒化シリコン膜からなるバリア膜を形成する技術を開示している。

特開２００４−２９６５１５号公報（［００４６］〜［００５０］、図６、［００８４］〜［００９０］、図２３） 特開２０００−１５０５１７号公報（［００２２］〜［００２４］、図４、［００３８］、図８） 特開２００１−１７６８７８号公報（［００２０］〜［００２７］、［００４０］〜［００４７］） 特開２０００−２６０７６７号公報（［００２７］〜［００３１］） 特開平７−３００６８０号公報（［０００９］〜［００１１］、［００２１］） 特開平５−１２９２８５号公報（［０００７］〜［００１３］） 特開２００２−９１５０号公報（［０００９］〜［００１３］、［００２７］、［００２８］） 特開２００１−７７１９２号公報（［０００５］〜［０００８］、［００１４］、［００１５］） 特開２００４−２４１４６４号公報（［００３６］〜［００３８］、図２）

J.Noguchi IEEEOOCH37059 38th Annual International Reliability Physics Symposium(2000) T.Takewaki Symposium on VLSI Tech. Digest of Technical Papers, pp.31-32(1995)

本発明者は、プラズマＣＶＤ装置を用いてＣｕ配線上に窒化シリコンからなる拡散バリア膜を形成する方法を検討し、次のような問題を見いだした。本発明者が検討した窒化シリコン膜の形成方法は、次の通りである。

まず、ダマシン法を用いてＣｕ配線を形成した半導体ウエハをＣＶＤ装置のチャンバ内に設けられたステージ上に搭載し、ステージの温度を約４００℃程度に設定する（ステップ１）。次に、アンモニアをチャンバ内に供給して予備加熱を行う（ステップ２）。次に、ＲＦ（１３．５６ＭＨｚ）パワーをオンにしてアンモニアをプラズマ分解し、Ｃｕ配線の表面に形成された酸化膜（ＣｕＯ膜）を還元、除去する（ステップ３）。次に、ＲＦパワーをオフにしてチャンバ内にモノシランを導入する（ステップ４）。次に、再びＲＦパワーをオンにしてモノシランとアンモニアをプラズマ分解し、Ｃｕ配線上に窒化シリコン膜を堆積する（ステップ５）。次に、モノシランとアンモニアの供給を停止し、チャンバ内の未反応ガスを排気すると共に、半導体ウエハをチャンバから取り出す（ステップ６）。以下、上記ステップ１〜ステップ６を繰り返すことによって、複数枚の半導体ウエハ上に順次窒化シリコン膜を堆積する。

ところが、上記した方法でＣｕ配線上に堆積した拡散バリア膜の成分を分析したところ、純度の高い窒化シリコン膜ではなく、酸化シリコン、窒化シリコン、シリコンなどが混在した異常成膜であることが判明した。そこで、このような異常成膜が発生する原因を調べたところ、上記ステップ４でチャンバ内にモノシランとアンモニアを導入した際、Ｃｕの触媒作用によって、Ｃｕ配線の表面近傍でモノシランが熱分解し、その分解生成物がＣｕ配線の表面に堆積するためであることが明らかとなった。

Ｃｕ配線の表面に形成されたこのような異常成膜は、純度の高い窒化シリコン膜とは異なり、Ｃｕイオンの拡散を防ぐ機能が乏しいことから、Ｃｕ配線のＴＤＤＢ特性の低下を引き起こす原因となる。従って、Ｃｕ配線のＴＤＤＢ特性を向上させるためには、上記のような異常成膜の発生を防止する対策が必要となる。

本発明の目的は、プラズマＣＶＤ法を用いてＣｕ配線上に良好な拡散バリア膜を形成する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明は、半導体基板上にダマシン法を用いてＣｕ配線を形成した後、前記Ｃｕ配線上にＣｕの拡散を防止するバリア膜を形成する半導体集積回路装置の製造方法であって、（ａ）前記Ｃｕ配線が形成された前記半導体基板をプラズマＣＶＤ装置のチャンバ内に搬入し、前記半導体基板を所定の温度に加熱する工程と、（ｂ）前記チャンバ内にアンモニアを供給し、第１のＲＦパワーで前記アンモニアをプラズマ分解することによって、前記Ｃｕ配線の表面を還元処理する工程と、（ｃ）前記ＲＦパワーが印加された状態で、前記チャンバ内にアンモニアとシラン系ガスとを含む原料ガスを供給し、第２のＲＦパワーで前記アンモニアと前記シラン系ガスとをプラズマ分解することによって、前記Ｃｕ配線上に前記バリア膜を形成する工程とを含むものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

上記した手段によれば、工程（ｃ）において、プラズマＣＶＤ装置のチャンバ内にシラン系ガスとアンモニアを導入した際、Ｃｕ配線の表面近傍におけるシラン系ガスの熱分解が抑制され、ＲＦパワーによって良好にプラズマ分解されるので、Ｃｕ配線の表面に異常成膜が発生する不具合を抑制することができる。

これにより、Ｃｕ配線の表面からＣｕイオンが拡散する不具合を抑制し、Ｃｕ配線のＴＤＤＢ特性を向上させることができる。

本発明の一実施の形態である半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図２に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図３に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図４に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 窒化シリコン膜の堆積に用いる枚葉式ＲＦプラズマＣＶＤ装置の主要部を示す概略図である。 窒化シリコン膜の堆積に用いる枚葉式ＲＦプラズマＣＶＤ装置の別例を示す主要部概略図である。 （ａ）、（ｂ）は、炭窒化シリコン膜の組成をＸＰＳ分析法によって調べた結果を示すグラフである。 図５に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図９に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１０に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１１に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１２に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１３に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１４に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１５に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 図１６に続く半導体集積回路装置の製造方法を示す半導体基板の要部断面図である。 炭窒化シリコン膜の組成をＸＰＳ分析法によって調べた結果を示すグラフである。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

本実施の形態による半導体集積回路装置の製造方法を図１〜図１８を用いて工程順に説明する。

まず、図１に示すように、例えば、単結晶シリコンからなる半導体基板（以下、単に基板という）１の主面にｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）を形成する。なお、図中の符号２は素子分離溝、符号４はｐ型ウエル、符号５はｎ型ウエルをそれぞれ示している。

素子分離溝２は、基板１をエッチングして形成した溝の内部に絶縁膜として、例えば、酸化シリコン膜３を埋め込んで形成する。ｐ型ウエル４およびｎ型ウエル５は、基板１にｐ型不純物（ホウ素）およびｎ型不純物（リン）をイオン注入し、続いて基板１を熱処理してこれらの不純物を基板１中に拡散させることによって形成する。

ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）は、ｐ型ウエル４の表面に形成された酸化シリコン膜または酸窒化シリコン膜からなるゲート絶縁膜６、ゲート絶縁膜６の上部に形成された多結晶シリコン膜などからなるゲート電極７、ゲート電極７の側壁に形成された酸化シリコン膜などからなるサイドウォールスペーサ８、ゲート電極７の両側のｐ型ウエル４に形成された一対のｎ型半導体領域（ソース、ドレイン）１１などによって構成される。ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）は、ゲート絶縁膜６、ゲート電極７、サイドウォールスペーサ８、ゲート電極７の両側のｎ型ウエル５に形成された一対のｐ型半導体領域（ソース、ドレイン）１２などによって構成される。ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７を構成する多結晶シリコン膜中にはｎ型不純物（リン）が導入され、ｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７を構成する多結晶シリコン膜中にはｐ型不純物（ホウ素）が導入される。また、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のゲート電極７とｎ型半導体領域（ソース、ドレイン）１１のそれぞれの表面、およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のゲート電極７とｐ型半導体領域（ソース、ドレイン）１２のそれぞれの表面には、ゲート電極７およびソース、ドレインの低抵抗化を目的としてＣｏ（コバルト）シリサイド膜９が形成される。

次に、図２に示すように、基板１上にＣＶＤ法で窒化シリコン膜１３と酸化シリコン膜１４とを堆積した後、酸化シリコン膜１４の表面を化学的機械研磨法で平坦化する。続いて、ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のｎ型半導体領域（ソース、ドレイン）１１およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のｐ型半導体領域（ソース、ドレイン）１２のそれぞれの上部の酸化シリコン膜１４をエッチングし、続いてその下層の窒化シリコン膜１３をエッチングしてコンタクトホール１５を形成する。次に、コンタクトホール１５の内部にプラグ１６を形成する。プラグ１６は、例えばＴｉＮ膜とＷ（タングステン）膜との積層膜で構成する。ここで、ＴｉＮ膜はＷ膜のバリアメタル膜として機能する。バリアメタル膜は、窒化チタン膜とＴｉ（チタン）膜との積層膜で構成してもよい。

次に、図３に示すように、酸化シリコン膜１４の上部にＣＶＤ法で膜厚２００ｎｍ程度のＳｉＯＣ膜１７と膜厚５０ｎｍ程度の酸化シリコン膜からなるキャップ絶縁膜１８とを堆積した後、フォトレジスト膜をマスクにしてキャップ絶縁膜１８およびＳｉＯＣ膜１７をドライエッチングすることにより、配線溝２０を形成する。ＳｉＯＣ膜１７は、配線間容量を低減するための低誘電率絶縁膜であり、その比誘電率は２．７程度である。ＳｉＯＣ膜１７の上部に形成するキャップ絶縁膜１８は、機械的強度が低いＳｉＯＣ膜１７が化学的機械研磨によって劣化するのを防ぐ保護膜として機能する。

次に、図４に示すように、ダマシン法を用いて配線溝２０の内部に第１層目のＣｕ配線１９を形成する。Ｃｕ配線１９は、バリアメタル膜とＣｕ膜との積層膜からなる。Ｃｕ配線１９を形成するには、まず、配線溝２０の内部とキャップ絶縁膜１８上に膜厚５０ｎｍ程度のＴｉＮ膜、またはＴｉＮ膜とＴｉ膜との積層膜からなるバリアメタル膜をスパッタリング法で堆積し、続いて配線溝２０の内部を完全に埋め込む厚い（８００ｎｍ〜１６００ｎｍ程度）Ｃｕ膜をスパッタリング法またはメッキ法で堆積する。バリアメタル膜は、Ｃｕ膜が周囲の絶縁膜中に拡散するのを防ぐと共に、Ｃｕ膜とＳｉＯＣ膜１７と接着性を向上させるために形成する。バリアメタル膜としては、ＴｉＮ膜の他、ＷＮ（窒化タングステン）膜やＴａＮ（窒化タンタル）膜のような窒化金属膜またはこれらにＳｉを添加した合金膜、またＴａ膜、Ｔｉ膜、Ｗ膜、ＴｉＷ膜のような高融点金属膜、もしくはこれら高融点金属膜の積層膜など、Ｃｕと反応し難い各種導電膜を使用することができる。次に、配線溝２０の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法で除去することにより、配線溝２０の内部に残ったバリアメタル膜とＣｕ膜との積層膜からなるＣｕ配線１９が形成される。なお、Ｃｕ膜は、単体のＣｕ膜の他、Ｃｕを主成分として含むＣｕ合金膜で構成してもよい。

次に、基板１を洗浄処理部に搬送し、上記化学的機械研磨処理によって基板１の表面に付着したスラリなどの異物を除去するための洗浄を行う。この洗浄工程は、アルカリ洗浄処理とその後の酸洗浄処理とからなる。アルカリ洗浄処理では、基板１の表面に付着した酸化剤を含む酸性のスラリを中和するために弱アルカリ薬液を供給しながら基板１の表面を洗浄する。アルカリ洗浄処理後の酸洗浄処理は、残留金属の除去、絶縁膜の表面のダングリングボンドの低減および絶縁膜の表面の凹凸の除去などを目的とするもので、有機酸を含む水溶液を供給しながら基板１の表面を洗浄する。また、洗浄工程に先だって、ベンゾトリアゾール（ＢＴＡ）のような防蝕剤を含んだ薬液を基板１の表面に供給し、Ｃｕ配線１９の表面に疎水性の保護膜を形成する防食処理を行ってもよい。

次に、図５に示すように、基板１上に膜厚５０ｎｍ〜７５ｎｍ程度の窒化シリコン膜２１を堆積することによって、Ｃｕ配線１９の表面を窒化シリコン膜２１で被覆する。窒化シリコン膜２１は、Ｃｕ配線１９の表面からＣｕイオンが拡散するのを防止するバリア膜として機能する。窒化シリコン膜２１の堆積は、Ｃｕ配線１９の表面の再酸化、腐蝕を最小限に止めるために、上記洗浄工程が完了した後、できるだけ速やかに行うことが望ましい。

図６は、窒化シリコン膜２１の堆積に用いる枚葉式ＲＦプラズマＣＶＤ装置の主要部を示す概略図である。ＲＦプラズマＣＶＤ装置５０の主要部は、ウエハ状態の基板１を水平に搭載する下部電極５１と、この下部電極５１に対向して配置された上部電極５２とが設置されたチャンバ５３を備えている。チャンバ５３の内部は、減圧ポンプ５４によって所望の真空度に維持される。

下部電極５１は、ウエハステージを兼ねており、その上面に搭載された基板１は、下部電極５１に内蔵された抵抗加熱式のヒータによって、所望の温度に加熱される。そして、ＲＦ電源５５を通じて下部電極５１と上部電極５２とに１３．５６ＭＨｚのＲＦパワーが印加されると、基板１の上方にプラズマが形成される。下部電極５１は、図示しない駆動機構によって上下動され、下部電極５１上の基板１とプラズマとの距離が調整される。

チャンバ５３には、アンモニア供給源５６、モノシラン供給源５７およびキャリアガス供給源５８がそれぞれ配管５９を介して接続されている。これらの配管５９の途中には、配管５９の開放／遮断を制御するバルブ６０と、チャンバ５３内に供給するガスの流量を調節するマスフローコントローラ６１とが設けられている。

上記ＲＦプラズマＣＶＤ装置５０を用いて基板１上に窒化シリコン膜２１を堆積する工程を図６および表１の堆積シーケンスを用いて説明する。なお、表１中に記載した各数値は、好ましい数値の一例を示したものであって、これらの数値に限定されることを意味するものではない。

まず、前記図４の工程（Ｃｕ配線１９の形成および洗浄）が完了した基板１をチャンバ５３内に搬入して下部電極５１上に搭載する。このとき、チャンバ５３内の圧力は、実質的に０ｔｏｒｒである。下部電極５１の温度は、基板１をチャンバ５３内に搬入してから窒化シリコン膜２１の堆積が完了するまでの間、常に４００℃となるように設定する（ステップ１）。

次に、アンモニアをキャリアガス（窒素）と共にチャンバ５３内に供給し、約３０秒間予備加熱を行う。チャンバ５３内に供給するアンモニアの流量は１６０ｓｃｃｍ、このときのチャンバ内圧力は４．２ｔｏｒｒである（ステップ２）。

次に、ＲＦ電源５５をオンにしてパワーを２４０Ｗに設定し、下部電極５１の上面近傍においてアンモニアをプラズマ分解する。これにより、アンモニアがプラズマ分解されて生成した水素イオンなどの還元性物質によって、Ｃｕ配線１９の表面が還元処理される。還元処理の時間は、１０秒程度である。この還元処理を行うと、洗浄工程で除去できなかった基板１の表面の異物、洗浄工程で基板１の表面に付着した有機物残渣、洗浄が完了してから基板１をチャンバ５３内に搬入するまでの間にＣｕ配線１９の表面に生じた自然酸化膜（ＣｕＯ膜）などが除去されるので、Ｃｕ配線１９の表面が清浄化される（ステップ３）。

次に、ＲＦパワーを２４０Ｗから８５０Ｗに上昇させながら、モノシランとアンモニアをキャリアガス（窒素）と共にチャンバ５３内に供給する。チャンバ５３内に供給するモノシランの流量は４６０ｓｃｃｍ、アンモニアの流量は１６０ｓｃｃｍ、このときのチャンバ内圧力は４．２ｔｏｒｒである。これにより、下部電極５１の上面近傍においてモノシランとアンモニアがプラズマ分解され、Ｃｕ配線１９の表面を含む基板１上に窒化シリコン膜２１が堆積する。窒化シリコン膜２１の堆積時間は約１１秒、膜厚は５０ｎｍ〜７５ｎｍである（ステップ４）。

上記ステップ４において、モノシランは、ＲＦパワーを２４０Ｗから８５０Ｗに上昇させると同時に、またはあらかじめ８５０Ｗに上昇させた後にチャンバ５３内に供給する。また、ＲＦパワーを２４０Ｗから８５０Ｗに上昇させる際には、連続的に上昇させるようにし、途中でＲＦパワーを０にしたり、必要以上に下げたりしてはならない。

モノシランをチャンバ５３内に供給し始めてから窒化シリコン膜２１の堆積が完了するまでの間に、ＲＦパワーが０になったり、ＲＦパワーが不足したりすると、基板１の上面近傍においてモノシランのプラズマ分解が充分に行われなくなる。また、モノシランをチャンバ５３内に供給し始めてから、ＲＦパワーを８５０Ｗに上昇させた場合も、モノシランのプラズマ分解が充分に行われなくなるおそれがある。モノシランのプラズマ分解が充分に行われない場合は、モノシランの一部がＣｕ配線１９の表面近傍で熱分解し、その分解生成物がＣｕ配線１９の表面に堆積して異常成膜が発生する。

これに対し、モノシランをプラズマ分解するに足るだけのエネルギーを持ったＲＦパワーが印加された状態でモノシランをチャンバ５３内に供給した場合には、モノシランがＣｕ配線１９の表面近傍で熱分解することなくプラズマ分解する。従って、この場合は、Ｃｕ配線１９の表面における異常成膜の発生が抑制されるので、還元処理によって清浄化されたＣｕ配線１９の表面に高純度の窒化シリコン膜２１を堆積することができる。

次に、ＲＦ電源５５をオフにすると共に、モノシランとアンモニアの供給を停止する。続いて、チャンバ内の未反応ガスを減圧ポンプ５４で排気した後、基板１をチャンバ５３から取り出す（ステップ５）。

このように、上記したステップ１〜ステップ５に従って窒化シリコン膜２１を堆積することにより、Ｃｕ配線１９の表面に異常成膜が発生することなく、高純度の窒化シリコン膜２１を堆積することができるので、Ｃｕ配線１９の表面からＣｕイオンが拡散する不具合を抑制し、Ｃｕ配線１９のＴＤＤＢ特性を向上させることができる。

なお、実際の製造工程では、上記ステップ１〜ステップ５を繰り返すことによって、複数枚の基板１上に順次窒化シリコン膜２１を堆積する。従って、ＲＦプラズマＣＶＤ装置５０の配管５９の内部、特にマスフローコントローラ６１からバルブ６２までの間の配管５９内には、ステップ５が完了した時点で原料ガスが残留している。（ステップ５においてチャンバ５３を真空引きする際、通常ファイナルバルブ６４を開にするため、配管６３の残留ガスは除去される。よって、マスフローコントローラー６１とその直下のバルブ６２との間の配管５９に原料ガスが残留する。）
そのため、次の基板１をチャンバ５３内に搬入し、ステップ４でモノシランをチャンバ５３内に供給する際、配管５９の内部の残留モノシランもチャンバ５３内に流入することがある。この場合は、あらかじめ設定した流量よりも過剰のモノシランがチャンバ５３内に供給されるので、その一部がプラズマ分解するよりも先にＣｕ配線１９の表面近傍で熱分解し、異常成膜を引き起こすことがある。

このような不具合を防止するためには、配管５９の内部の残留モノシランがステップ４でチャンバ５３内に流入しないよう、装置構造を改善することが望ましい。例えば図７に示すように、モノシラン供給源５７に接続された配管５９の途中に別の配管６５を接続し、ステップ４でモノシランをチャンバ５３内に供給する際、あらかじめマスフローコントローラ６１とバルブ６２との間の配管５９内に残留したモノシランを配管６５を通じて外部に排気してもよい。また、例えばモノシラン供給源５７に接続された配管５９の途中に複数のマスフローコントローラ６１を接続し、これら複数のマスフローコントローラ６１を通過するモノシランの流量を調節することにより、ステップ４でモノシランをチャンバ５３内に供給する際、あらかじめマスフローコントローラ６１とチャンバ５３バルブ６２との間の配管５９内に残留したモノシランの圧力をチャンバ５３内の圧力に近づけるようにしてもよい。

Ｃｕ配線１９上に形成するバリア膜は、上記窒化シリコン膜２１に代えて炭窒化シリコン（ＳｉＣＮ）膜で構成することもできる。炭窒化シリコン膜は、窒化シリコン膜に比べてＣｕ配線との密着性が低い反面、窒化シリコン膜に比べて誘電率が低いので、配線間容量の低減に有効である。Ｃｕ配線１９上の炭窒化シリコン膜は、原料ガスの種類や流量、基板１の加熱温度などが異なる他は、前述した窒化シリコン膜２１の形成方法に準じて形成することができる。

前記図６に示すＲＦプラズマＣＶＤ装置５０を用いてＣｕ配線１９上に炭窒化シリコンを堆積する工程を表２の堆積シーケンスを用いて説明する。なお、表２中に記載した各数値は、好ましい数値の一例を示したものであって、これらの数値に限定されることを意味するものではない。

まず、Ｃｕ配線１９の形成および洗浄が完了した基板１をチャンバ５３内に搬入して下部電極５１上に搭載する。このとき、チャンバ５３内の圧力は実質的に０ｔｏｒｒである。下部電極５１の温度は、基板１をチャンバ５３内に搬入してから炭窒化シリコン膜の堆積が完了するまでの間、常に３５０℃となるように設定する（ステップ１）。

次に、アンモニアをキャリアガス（ヘリウム）と共にチャンバ５３内に供給し、約３０秒間予備加熱を行う。チャンバ５３内に供給するアンモニアの流量は３３０ｓｃｃｍ、このときのチャンバ内圧力は３．０ｔｏｒｒである（ステップ２）。

次に、ＲＦ電源５５をオンにしてパワーを２４０Ｗに設定し、下部電極５１の上面近傍でアンモニアをプラズマ分解することによって、Ｃｕ配線１９の表面を約１０秒間還元処理する（ステップ３）。

次に、ＲＦパワーを２４０Ｗから５００Ｗに上昇させながら、トリメチルシラン（ＳｉＨ(ＣＨ_３)_３）とアンモニアをキャリアガス（ヘリウム）と共にチャンバ５３内に供給する。チャンバ５３内に供給するトリメチルシランの流量は１７５ｓｃｃｍ、アンモニアの流量は３３０ｓｃｃｍ、このときのチャンバ内圧力は３．０ｔｏｒｒである。これにより、下部電極５１の上面近傍においてトリメチルシランとアンモニアがプラズマ分解され、Ｃｕ配線１９の表面を含む基板１上に炭窒化シリコン膜が堆積する。炭窒化シリコンの堆積時間は約３０秒、膜厚は５０ｎｍ〜７５ｎｍである（ステップ４）。

窒化シリコン膜２１を堆積する場合と同様、上記ステップ４において、トリメチルシランは、ＲＦパワーを上昇させると同時に、またはあらかじめ上昇させた後にチャンバ５３内に供給する。また、ＲＦパワーを上昇させる際には、連続的に上昇させるようにし、途中でＲＦパワーを０にしたり、必要以上に下げたりしてはならない。

次に、ＲＦ電源５５をオフにすると共に、トリメチルシランとアンモニアの供給を停止する。続いて、チャンバ内の未反応ガスを減圧ポンプ５４で排気した後、基板１をチャンバ５３から取り出す（ステップ５）。

上記したステップ１〜ステップ５に従って炭窒化シリコン膜を堆積することにより、Ｃｕ配線１９の表面に異常成膜が発生することなく、高純度の炭窒化シリコン膜を堆積することができるので、Ｃｕ配線１９の表面からＣｕイオンが拡散する不具合を抑制し、Ｃｕ配線１９のＴＤＤＢ特性を向上させることができる。また、炭窒化シリコン膜の堆積に用いる原料ガスとして、上記トリメチルシランとアンモニアの混合ガスに代え、テトラメチルシラン（Ｓｉ(ＣＨ３)_４）とアンモニアの混合ガスを用いることもできる。この場合も、ステップ４でチャンバ５３内に原料ガスを供給する際には、テトラメチルシランをプラズマ分解するのに充分なＲＦパワーが印加されると同時に、または印加された後に原料ガスを供給する。これにより、Ｃｕ配線１９の表面に異常成膜が発生することなく、高純度の炭窒化シリコン膜を堆積することができるので、Ｃｕ配線１９のＴＤＤＢ特性を向上させることができる。

Ｃｕ配線１９上の炭窒化シリコンは、表３の堆積シーケンスに従って形成することもできる。

まず、Ｃｕ配線１９の形成および洗浄が完了した基板１をチャンバ５３内に搬入して下部電極５１上に搭載する。このとき、チャンバ５３内の圧力は実質的に０ｔｏｒｒである。下部電極５１の温度は、基板１をチャンバ５３内に搬入してから炭窒化シリコン膜の堆積が完了するまでの間、常に３５０℃となるように設定する（ステップ１）。

次に、アンモニアをキャリアガス（窒素）と共にチャンバ５３内に供給し、約３０秒間予備加熱を行う。チャンバ５３内に供給するアンモニアの流量は１６０ｓｃｃｍ、このときのチャンバ内圧力は４．２ｔｏｒｒである（ステップ２）。

次に、ＲＦ電源５５をオンにしてパワーを２４０Ｗに設定し、下部電極５１の上面近傍でアンモニアをプラズマ分解することによって、Ｃｕ配線１９の表面を約１０秒間還元処理する（ステップ３）。ここまでは、アンモニアのキャリアガスがヘリウムから窒素に代わった他は、表３の堆積シーケンスとほぼ同じである。

次に、ＲＦ電源５５をオフにしてチャンバ５３内のガスを排気する（ステップ４）。これは、後のステップ５でチャンバ５３内に供給するアンモニアのキャリアガスとステップ６でチャンバ５３内に供給するアンモニアのトリメチルシランのキャリアガスがヘリウムであるため、ガス流量と圧力を調整する必要があるためである。

次に、ＲＦ電源５５をオフにしたまま、アンモニアをキャリアガス（ヘリウム）と共にチャンバ５３内に供給する。チャンバ５３内に供給するアンモニアの流量は３３０ｓｃｃｍ、このときのチャンバ内圧力は３．０ｔｏｒｒである。（ステップ５）。

次に、ＲＦ電源５５をオンにしてＲＦパワーを５００Ｗに設定すると同時に、トリメチルシランをキャリアガス（ヘリウム）と共にチャンバ５３内に供給する。チャンバ５３内に供給するトリメチルシランの流量は１７０ｓｃｃｍ、このときのチャンバ内圧力は３．０ｔｏｒｒである。これにより、下部電極５１の上面近傍においてトリメチルシランとアンモニアがプラズマ分解され、Ｃｕ配線１９の表面を含む基板１上に炭窒化シリコン膜が堆積する。炭窒化シリコンの堆積時間は約３０秒、膜厚は５０ｎｍ〜７５ｎｍである（ステップ６）。

次に、ＲＦ電源５５をオフにすると共に、トリメチルシランとアンモニアの供給を停止する。続いて、チャンバ内の未反応ガスを減圧ポンプ５４で排気した後、基板１をチャンバ５３から取り出す（ステップ７）。

上記したステップ１〜ステップ７に従って炭窒化シリコン膜を堆積する場合も、ＲＦ電源５５がオフのときにはチャンバ５３内にトリメチルシランを供給せず、ＲＦ電源５５がオンになってからトリメチルシランを供給することにより、Ｃｕ配線１９の表面に異常成膜が発生することなく、高純度の炭窒化シリコン膜を堆積することができる。また、ステップ６でまずＲＦパワーを５００Ｗに設定し、その後、トリメチルシランをチャンバ５３内に供給してもよく、この場合も同様の効果を得ることができる。

図８は、トリメチルシランとアンモニアの混合ガスを用い、表２のステップ１〜ステップ５に従って形成した炭窒化シリコン膜の組成をＸＰＳ分析(X-ray photoelectron spectroscopy analysis)法によって調べた結果を示すグラフであり、（ａ）はＣｕ配線１９との界面近傍における組成、（ｂ）はＣｕ配線１９との界面から離間した領域における組成をそれぞれ示している。グラフから明らかなように、Ｃｕ配線１９との界面近傍における組成は、シリコン（Ｓｉ）−炭素（Ｃ）結合が５９％、シリコン（Ｓｉ）−窒素（Ｎ）結合が４１％であり、極めて純度の高い炭窒化シリコン膜であった。これに対し、Ｃｕ配線１９との界面から離間した領域における組成は、シリコン−炭素結合が４４％、シリコン−窒素結合が５２％、ＳｉＯ_２が３％であり、Ｃｕ配線１９との界面近傍に比べてシリコン−窒素結合の割合が高いという特徴が見られた。

次に、図９に示すように、Ｃｕ配線１９の上層に層間絶縁膜２３およびキャップ絶縁膜２４を順次堆積する。層間絶縁膜２３は、Ｃｕ配線１９と後の工程で形成する第２層目のＣｕ配線との間に形成される容量を低減するために、誘電率の低い絶縁膜、例えばＳｉＯＣ膜で構成する。ＳｉＯＣ膜はＣＶＤ法で堆積し、その膜厚は４６０ｎｍ程度とする。また、層間絶縁膜２３の上部に形成するキャップ絶縁膜２４は、下層のキャップ絶縁膜１８と同じく、機械的強度が低いＳｉＯＣ膜からなる層間絶縁膜２３を保護するための絶縁膜であり、例えばＣＶＤ法で堆積した膜厚５０ｎｍ程度の酸化シリコン膜で構成する。

次に、図１０に示すように、キャップ絶縁膜２４上に反射防止膜２５を形成し、反射防止膜２５上にフォトレジスト膜２６を形成する。反射防止膜２５は、フォトレジスト膜２６を露光する際、Ｃｕ配線１９の表面で反射した露光光がフォトレジスト膜２６に入射して解像度を低下させるのを防ぐために形成する。フォトレジスト膜２６は、ビアホールパターンが形成されたフォトマスク（図示せず）を使って露光を行い、続いて現像を行うことにより、ビアホール形成領域が開口されたパターンを転写する。

次に、図１１に示すように、フォトレジスト膜２６をマスクにして反射防止膜２５、キャップ絶縁膜２４および層間絶縁膜２３を順次ドライエッチングすることにより、Ｃｕ配線１９の上部にビアホール２７を形成する。

次に、フォトレジスト膜２６と反射防止膜２５とを除去した後、図１２に示すように、ビアホール２７の内部に埋め込み剤２８を充填する。埋め込み剤２８は、反射防止膜２５とほぼ同一組成の絶縁材料からなる。埋め込み剤２８を充填するには、ビアホール２７の内部を含むキャップ絶縁膜２４上に埋め込み剤２８をスピン塗布して硬化させた後、ビアホール２７の外部の埋め込み剤２８をエッチバックにより除去する。Ｃｕ配線１９と後に形成する第２層配線とを接続するビアホール２７の径は、比較的小さい。そのため、このエッチバックを行うと、ビアホール２７に充填された埋め込み剤２８の表面は、ほぼ平坦な面となり、かつキャップ絶縁膜２４の表面とほぼ同じ高さになる。

次に、図１３に示すように、キャップ絶縁膜２４上に反射防止膜３０を形成し、反射防止膜３０上にフォトレジスト膜３１を形成する。フォトレジスト膜３１は、配線溝パターンが形成されたフォトマスク（図示せず）を使って露光を行い、続いて現像を行うことにより、配線溝形成領域が開口されたパターンを転写する。

次に、図１４に示すように、フォトレジスト膜３１をマスクにして反射防止膜３０およびキャップ絶縁膜２４を順次ドライエッチングし、続いて層間絶縁膜２３をその途中までドライエッチングすることにより、配線溝３２を形成する。

次に、フォトレジスト膜３１を除去した後、図１５に示すように、キャップ絶縁膜２４上の反射防止膜３０をドライエッチングで除去する。このとき、ビアホール２７に充填された埋め込み剤２８とその下層の窒化シリコン膜２１もエッチングし、ビアホール２７の底部にＣｕ配線１９の表面を露出させる。

次に、図１６に示すように、配線溝３２およびビアホール２７の内部に第２層目のＣｕ配線３３を形成する。Ｃｕ配線３３を形成するには、まず、配線溝３２およびビアホール２７の内部を含むキャップ絶縁膜２４上に５０ｎｍ程度の薄いＴｉＮ膜（バリアメタル膜）をスパッタリング法で堆積する。続いて、このＴｉＮ膜上に配線溝３２およびビアホール２７の内部を完全に埋め込む厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝３２の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法によって除去する。

次に、基板１を洗浄処理部に搬送し、上記化学的機械研磨処理によって基板１の表面に付着したスラリなどの異物を除去するための洗浄を行った後、図１７に示すように、基板１上に膜厚５０ｎｍ〜７５ｎｍ程度の炭窒化シリコン膜３４を堆積することによって、Ｃｕ配線３３の表面を炭窒化シリコン膜３４で被覆する。炭窒化シリコン膜３４は、Ｃｕ配線３３の表面からＣｕイオンが拡散するのを防止するバリア膜として機能する。

Ｃｕ配線３３の表面を覆う炭窒化シリコン膜３４は、前記図６に示すＲＦプラズマＣＶＤ装置５０を用いて第１層目のＣｕ配線１９上に炭窒化シリコンを堆積する場合と同じように、前記表２の堆積シーケンスに従って形成することができる。また、Ｃｕ配線３３上に形成するバリア膜は、上記炭窒化シリコン膜３４に代えて窒化シリコン膜で構成することもできる。この場合は、前記図６に示すＲＦプラズマＣＶＤ装置５０を用いて第１層目のＣｕ配線１９上に窒化シリコン２１を堆積する場合と同じように、前記表１の堆積シーケンスに従って形成することができる。

Ｃｕ配線３３の表面を覆う炭窒化シリコン膜３４は、前記図６に示すＲＦプラズマＣＶＤ装置５０を用い、次の表４に示す堆積シーケンスに従って形成することもできる。

前記表３に示す堆積シーケンスとの相違は、ステップ５である。すなわち、表３に示す堆積シーケンスでは、ＲＦ電源５５をオフにした状態でチャンバ５３内にトリメチルシランを供給しないのに対し、表４に示す堆積シーケンスでは、ＲＦ電源５５をオフにした状態でチャンバ５３内にトリメチルシランを供給する。ただし、この場合は、基板１の温度が３５０℃以上になっていると、トリメチルシランの熱分解によってＣｕ配線１９の表面に異常成膜が発生する。従って、基板１を搭載する下部電極５１の温度は、基板１をチャンバ５３内に搬入してから炭窒化シリコン膜３４の堆積が完了するまでの間、常に３５０℃未満、例えば３３５℃となるように設定する。

図１８は、表４のステップ１〜ステップ７に従って形成した炭窒化シリコン膜３４のＣｕ配線３３との界面近傍における組成をＸＰＳ分析法によって調べた結果を示すグラフである。このグラフから、炭窒化シリコン膜３４のＣｕ配線３３との界面には、膜厚５ｎｍ以下、最大でも８ｎｍ以下の極めて薄い窒化シリコン膜が形成されていることが判明した。

これは、基板１の温度が３５０℃未満に設定されているときに、ＲＦ電源５５をオフにした状態でチャンバ５３内にアンモニアとトリメチルシランを供給した場合、アンモニアのＮ−Ｈ結合とトリメチルシランのＳｉ−ＣＨ_３結合はＣｕ配線３３の表面近傍で解離するのに対して、比較的結合力の大きいメチル基（ＣＨ_３）のＣ−Ｈ結合は解離しないため、アンモニアに由来するＮとトリメチルシランに由来するＳｉとが結合して窒化シリコン膜が生成するためであると考えられる。また、基板１の温度が３５０℃未満に設定されているときは、チャンバ５３内の微量酸素が窒化シリコン膜中のシリコンと結合しないために、酸化シリコンを含まない高純度の窒化シリコン膜が得られるものと考えられる。また、トリメチルシランに代えてテトラメチルシランを用いた場合も、同様の理由から炭窒化シリコン膜３４のＣｕ配線３３との界面に極めて薄い窒化シリコン膜が形成される。

このように、表４のステップ１〜ステップ７に従って形成した炭窒化シリコン膜３４は、Ｃｕ配線３３との界面に窒化シリコン膜が形成されるので、炭窒化シリコン膜単体に比べてＣｕ配線３３との密着性が向上する。また、窒化シリコン膜は、炭窒化シリコン膜に比べてＣｕイオンの拡散を防ぐバリア性も高いので、炭窒化シリコン膜単体に比べてＣｕ配線３３のＴＤＤＢ特性をより一層向上させることができる。さらに、Ｃｕ配線３３との界面に形成される窒化シリコン膜は炭窒化シリコン膜３４に比べて極めて薄いため、炭窒化シリコン膜単体と比べた誘電率の増加も極めて僅かである。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、ダマシン法を用いてＣｕ配線を形成する半導体集積回路装置に適用して有用なものである。

１ 半導体基板
２ 素子分離溝
３ 酸化シリコン膜
４ ｐ型ウエル
５ ｎ型ウエル
６ ゲート絶縁膜
７ ゲート電極
８ サイドウォールスペーサ
９ Ｃｏ（コバルト）シリサイド膜
１１ ｎ型半導体領域（ソース、ドレイン）
１２ ｐ型半導体領域（ソース、ドレイン）
１３ 窒化シリコン膜
１４ 酸化シリコン膜
１５ コンタクトホール
１６ プラグ
１７ ＳｉＯＣ膜
１８ キャップ絶縁膜
１９ Ｃｕ配線
２０ 配線溝
２１ 窒化シリコン膜
２３ 層間絶縁膜
２４ キャップ絶縁膜
２５ 反射防止膜
２６ フォトレジスト膜
２７ ビアホール
２８ 埋め込み剤
３０ 反射防止膜
３１ フォトレジスト膜
３２ 配線溝
３３ Ｃｕ配線
３４ 炭窒化シリコン膜
５０ ＲＦプラズマＣＶＤ装置
５１ 下部電極
５２ 上部電極
５３ チャンバ
５４ 減圧ポンプ
５５ ＲＦ電源
５６ アンモニア供給源
５７ モノシラン供給源
５８ キャリアガス供給源
５９ 配管
６０ バルブ
６１ マスフローコントローラ
６２ バルブ
６３ 配管
６４ ファイナルバルブ
６５ 配管
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ

Claims (6)

1. 半導体基板上にダマシン法を用いてＣｕ配線を形成した後、前記Ｃｕ配線上にＣｕの拡散を防止するバリア膜を形成する半導体集積回路装置の製造方法であって、
   （ａ）前記Ｃｕ配線が形成された前記半導体基板をプラズマＣＶＤ装置のチャンバ内に搬入し、前記半導体基板を所定の温度に加熱する工程と、
   （ｂ）前記チャンバ内にアンモニアを供給し、第１のＲＦパワーで前記アンモニアをプラズマ分解することによって、前記Ｃｕ配線の表面を還元処理する工程と、
   （ｃ）前記ＲＦパワーが印加された状態で、前記チャンバ内にアンモニアとシラン系ガスとを含む原料ガスを供給し、第２のＲＦパワーで前記アンモニアと前記シラン系ガスとをプラズマ分解することによって、前記Ｃｕ配線上に前記バリア膜を形成する工程と、
   を含むことを特徴とする半導体集積回路装置の製造方法。
2. 前記工程（ｂ）と前記工程（ｃ）との間に、前記ＲＦパワーをオフにしないことを特徴とする請求項１記載の半導体集積回路装置の製造方法。
3. 前記シラン系ガスはモノシランであり、前記バリア膜は窒化シリコンを主成分とする膜であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
4. 前記シラン系ガスはトリメチルシランまたはテトラメチルシランであり、前記バリア膜は炭窒化シリコンを主成分とする膜であることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
5. 前記第２のＲＦパワーは、前記第１のＲＦパワーよりも大きく、前記第１のＲＦパワーから前記第２のＲＦパワーへの切り替えを連続的に行うことを特徴とする請求項１記載の半導体集積回路装置の製造方法。
6. 前記工程（ｂ）と前記工程（ｃ）との間に、前記ＲＦパワーをオフにする工程を含み、前記工程（ｃ）で前記ＲＦパワーを印加すると同時に、または前記ＲＦパワーを印加した後に、前記チャンバ内に前記原料ガスを供給することを特徴とする請求項１記載の半導体集積回路装置の製造方法。

Images