JP7366072B2 - 薄膜の応力を軽減するためのインシトゥ高電力注入 - Google Patents

薄膜の応力を軽減するためのインシトゥ高電力注入 Download PDF

Info

Publication number
JP7366072B2
JP7366072B2 JP2020570738A JP2020570738A JP7366072B2 JP 7366072 B2 JP7366072 B2 JP 7366072B2 JP 2020570738 A JP2020570738 A JP 2020570738A JP 2020570738 A JP2020570738 A JP 2020570738A JP 7366072 B2 JP7366072 B2 JP 7366072B2
Authority
JP
Japan
Prior art keywords
hard mask
carbon hard
diamond
power
electrostatic chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020570738A
Other languages
English (en)
Other versions
JPWO2019245735A5 (ja
JP2021527340A (ja
Inventor
エスワラナンド ベンカタサブラマニアン，
プラミット マンナ，
アビジット ビー． マリック，
シュリーニヴァース ガンディコッタ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021527340A publication Critical patent/JP2021527340A/ja
Publication of JPWO2019245735A5 publication Critical patent/JPWO2019245735A5/ja
Application granted granted Critical
Publication of JP7366072B2 publication Critical patent/JP7366072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Description

［０００１］本開示の実施形態は、概して、集積回路の製造に関する。より詳細には、本明細書に記載される実施形態は、パターニング用途のための高密度膜の堆積のための技法を提供する。
［０００２］ハードマスクは、ＮＡＮＤデバイス及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを製造するために使用される。ハードマスクは、通常、リソグラフィパターニングにおいて犠牲層として使用され、エッチングプロセスを通して、半導体デバイスの材料層のうちの１つ又は複数の上に特徴のパターニングを可能にする。パターニングされた特徴は、例えば、ＮＡＮＤデバイス及びＤＲＡＭデバイスを動作可能にするトランジスタ及び相互接続を形成しうる。
［０００３］ハードマスク材料のいくつかの重要な特性は、例えば、耐エッチング性及び圧縮応力である。理想的なハードマスクは、エッチングされる層（以下、「下層」）と比較して、エッチングプロセスにおいて使用されるエッチャントに対して高い耐エッチング性を有する。したがって、下層は、ハードマスクよりもはるかに速い速度でエッチングされうる。理想的なハードマスクはまた、圧縮応力が低い。圧縮応力がより低いことで、ハードマスク堆積後の望ましくない基板の反りが排除され、更なるデバイス製造が困難になりうる。
［０００４］ハードマスクのエッチング選択性を高めるために、高密度炭素膜とドープされた炭素膜が開発された。これらの新しい膜の課題の１つは、高密度炭素膜が高い圧縮応力を示し、これが望ましくない基板の反りをもたらすことである。
［０００５］したがって、ハードマスク材料の圧縮応力を維持又は低減しつつ、増加したエッチング選択性を示す、ハードマスクを形成する改良された方法が当技術分野で必要とされる。
［０００６］本開示の実施形態は、概して、パターニング用途のための高密度膜の堆積のための技法に関する。１つの実施形態では、基板を処理する方法が提供される。この方法は、基板の上に形成された膜積層体の上に炭素ハードマスクを堆積することであって、基板が、処理チャンバ内に配置された静電チャックの上に位置付けられる、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することであって、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で実行される、イオンを注入することと、炭素ハードマスクが所定の厚さに達するまで、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することとを周期的に繰り返すこととを含む。
［０００７］別の実施形態では、基板を処理する方法が提供される。この方法は、基板の上に炭素ハードマスクを堆積することであって、炭素ハードマスクが、プラズマを生成するために基板が位置付けられる静電チャックにＲＦバイアスを印加することによって堆積される、炭素ハードマスクを堆積することと、基板の上に炭素ハードマスクを堆積しつつ、ＲＦバイアスを使用して、プラズマから炭素ハードマスクにイオンを注入することであって、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で同時に実行される、イオンを注入することとを含む。
［０００８］更に別の実施形態では、基板を処理する方法が提供される。この方法は、第１の電力を有する第１のＲＦ電力を、第１の電極を介して静電チャックに印加することによって、基板の上に形成された膜積層体の上にダイヤモンド状の炭素ハードマスクを堆積することであって、第１の電極が配置される静電チャックの上に基板が位置付けられる、ダイヤモンド状の炭素ハードマスクを堆積することと、ダイヤモンド状の炭素ハードマスクにイオンを注入することであって、ダイヤモンド状の炭素ハードマスクを堆積することと、ダイヤモンド状の炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で実行される、イオンを注入することと、ダイヤモンド状の炭素ハードマスクが所定の厚さに達するまで、ダイヤモンド状の炭素ハードマスクを堆積することと、ダイヤモンド状の炭素ハードマスクにイオンを注入することとを周期的に繰り返すことと、ダイヤモンド状の炭素ハードマスクをパターニングすることと、パターニングされたダイヤモンド状の炭素ハードマスクを使用して、膜積層体をエッチングすることと、ダイヤモンド状の炭素ハードマスクを除去することとを含む。
［０００９］本開示の上述の特徴を詳細に理解できるように、上記で簡単に要約されている実施形態のより詳細な説明が、実施形態を参照することによって得られ、それらの実施形態の一部が添付図面に示される。しかし、本開示は他の等しく有効な実施形態も許容しうることから、添付の図面が本開示の典型的な実施形態のみを例示しており、よって本開示の範囲を限定すると見なすべきではないことに留意されたい。
［００１０］本開示の実施形態による、膜積層体の上にハードマスクを形成するための方法を示すフロー図である。 本開示の実施形態による、膜積層体の上にハードマスクを形成するための方法を示すフロー図である。 ［００１１］Ａ－Ｆは、図１Ａ及び図１Ｂの方法によるハードマスク形成シーケンスを示す積層体の概略断面図である。 ［００１２］本開示の実施形態による、膜積層体の上にハードマスクを堆積するための方法を示すフロー図である。 本開示の実施形態による、膜積層体の上にハードマスクを堆積するための方法を示すフロー図である。 ［００１３］本開示の１つ又は複数の実施形態に従って形成されたダイヤモンド状の炭素層の（１）バイアス電力の関数としての応力、及び（２）バイアス電力の関数としての密度を示すグラフである。 ［００１４］本開示の１つ又は複数の実施形態に従って形成されたダイヤモンド状の炭素層の注入適用量の関数としての応力を示すグラフである。 ［００１５］本明細書に記載の方法を実施するために使用されうる例示的な処理の概略断面図である。
［００１６］理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに、同一の参照番号を使用した。１つの実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると想定される。
［００１７］本明細書に記載される実施形態は、高密度（例えば、＞１．８ｇ／ｃｃ）、高弾性率（例えば、＞１５０ＧＰａ）、及び低応力（例えば、＜－５００ＭＰａ）を有する炭素膜を製造する、改善された方法を含む。特に、堆積チャンバ内で硬度が増加し応力が減少した高密度炭素膜を形成するためのインシトゥ（その場）堆積－注入プロセスが開示される。インシトゥ堆積－注入プロセスは、堆積及び注入プロセスがエクスシトゥ（ｅｘ－ｓｉｔｕ（別の場所））で実行された場合に遭遇したであろうイオン浸透閾値に限定されることなく、炭素膜が任意のターゲット厚さで形成できるようにするために、周期的に又は同時に実行されうる。本明細書に記載された実施形態に従って製造された炭素膜は、本質的にアモルファスであり、従来のパターニング膜よりも低い応力（＜－５００ＭＰａ）と共に、はるかに大きい弾性率（例えば、＞１５０ＧＰａ）を有する、より高いエッチング選択性を有する。本明細書に記載された実施形態に従って製造された炭素膜は、低い応力を有するだけでなく、高いｓｐ３炭素含有量を有する（例えば、ダイヤモンド状の膜）。概して、本明細書に記載される堆積プロセスはまた、ハードマスク用途の現行の集積化スキームに完全に互換性がある。
［００１８］本開示では高密度炭素膜について論じるが、本開示の様々な実施形態はまた、任意の膜の膜応力、密度、又はヤング率を改善するためにも使用されうると企図される。加えて、本開示の態様は、ＮＡＮＤフラッシュアプリケーション、ＤＲＡＭアプリケーション、又はＣＭＯＳアプリケーションなどの様々な半導体プロセスで用いられるような、ハードマスク又は保護犠牲層を利用する、自己整合型三重パターニング（ＳＡＴＰ）プロセス、自己整合型四重パターニング（ＳＡＱＰ）プロセス、ビア／ホール縮小プロセス、バックエンドオブライン（ＢＥＯＬ）といった、任意の堆積プロセス又はパターニングスキームに適用可能であることが企図される。
［００１９］本明細書に記載される実施形態は、任意の適切な薄膜堆積システムを使用して実行されうるＰＥＣＶＤプロセスを参照して以下に記載されることになる。適切なシステムの例は、ＤＸＺ（登録商標）処理チャンバ、ＰＲＥＣＩＳＩＯＮ ５０００（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＧＴ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＸＰ Ｐｒｅｃｉｓｉｏｎ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＳＥ（商標）システム、Ｓｙｍ３（登録商標）処理チャンバ、及びＭｅｓａ（商標）処理チャンバを使用しうるＣＥＮＴＵＲＡ（登録商標）システムを含み、これらはすべて、カリフォルニア州サンタクララのアプライドマテリアルズ社から市販されている。ＰＥＣＶＤプロセスを実行することができる他のツールも、本明細書に記載の実施形態から利益を得るように適合されうる。加えて、本明細書に記載のＰＥＣＶＤプロセスを可能にする任意のシステムを使用することができる。
［００２０］図１Ａ及び図１Ｂは、本開示の実施形態による、基板上に配置された膜積層体上にハードマスクを形成するための方法１００を示すフロー図である。図２Ａ－２Ｆは、方法１００によるハードマスク形成シーケンスを示す積層体２００の概略断面図である。ハードマスクは、上述したダイヤモンド状の炭素層であってもよく、３次元半導体デバイスのための膜積層体内に階段状の構造を製造するために、又は任意の適切なデバイス製造用途に利用することができる。図１Ａ及び図１Ｂに示す工程は、同時に、及び／又は図１Ａ及び図１Ｂに示す順序と異なる順序で、実行されうると理解すべきである。
［００２１］方法１００は、図２Ａに示す積層体２００などの積層体を、ＰＥＣＶＤチャンバなどの処理チャンバ内に位置付けることによって、工程１０２で開始する。積層体２００は、ＰＥＣＶＤチャンバ内に配置された静電チャック上に位置付けられうる。しかしながら、静電チャックを取り換えるために、任意の適切な基板支持体が使用されてもよい。積層体２００が静電チャック上に位置付けられると、静電チャックにチャッキング電圧（一定であるか又はパルス化されたかのいずれか）が印加され、基板２０２を静電チャックにクランプする。積層体２００は、基板２０２と、その上に配置された１つ又は複数の層とを含む。図示された例では、基板２０２は、その上に配置された膜積層体２０４を有する。基板２０２は、必要に応じて、シリコン系材料又は任意の適切な絶縁材料若しくは導電性材料でありうる。例えば、基板２０２は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコン基板とパターニングされた又はパターニングされていない基板シリコンオンインシュレータ（ＳＯＩ）、炭素でドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアといった材料でありうる。基板２０２は、２００ｍｍ、３００ｍｍ、及び４５０ｍｍ、又は他の直径、並びに長方形又は正方形のパネル形状など、様々な寸法を有しうる。別途記載されない限り、本明細書に記載される実施形態及び実施例は、２００ｍｍ直径、３００ｍｍ直径、又は４５０ｍｍ直径を有する基板上で実行される。ＳＯＩ構造が基板２０２に利用される実施形態では、基板は、シリコン結晶性基板上に配置された埋め込み誘電体層を含みうる。本明細書に描かれている実施形態では、基板２０２は結晶シリコン基板であってもよい。
［００２２］膜積層体２０４は、単一の層であってもよく、又は複数の垂直に積層された層であってもよい。例えば、膜積層体２０４は、膜積層体２０４内に繰り返し形成された第１の層（図示せず）と第２の層（図示せず）の複数の対を含みうる。その対は、第１の層及び第２の層の対が所望の数に達するまで繰り返し形成される交互の第１の層及び第２の層を含む。膜積層体２０４は、３次元メモリチップなどの半導体チップの一部でありうる。１つの実施形態では、膜積層体２０４は、３次元メモリチップのための複数のゲート構造を形成するために利用される。このような場合、膜積層体２０４内に形成される第１の層は、第１の誘電体層であり、膜積層体２０４内に形成される第２の層は、第２の誘電体層でありうる。第１の層及び第２の層に適切な誘電体層は、とりわけ、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、酸炭化ケイ素、窒化チタン、酸化物及び窒化物の複合物、窒化物層を挟む少なくとも１つ又は複数の酸化物層、及びそれらの組合せを含みうる。いくつかの実施形態では、第１及び第２の誘電体層の１つ又は両方は、４より大きい誘電率を有する高誘電率材料でありうる。高誘電率材料の好適な例は、とりわけ、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウムケイ素（ＨｆＳｉＯ２）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、酸化ジルコニウムケイ素（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、酸化アルミニウム、アルミニウムでドープされた二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、及びプラチナジルコニウムチタン（ＰＺＴ）を含む。膜積層体２０４は、約１００Åと約２０００Åとの間の全体の厚さを有しうる。１つの実施形態では、膜積層体２０４の全体の厚さは、約３ミクロンから約１０ミクロンであり、技術が進歩するにつれて変化することになる。
［００２３］工程１０２中に、いくつかのプロセスパラメータが調整されうる。３００ｍｍ基板を処理するのに適した１つの実施形態では、処理空間（ｐｒｏｃｅｓｓｉｎｇ ｖｏｌｕｍｅ）内の処理圧力は、約０．１ｍＴｏｒｒから約１０Ｔｏｒｒ（例えば、約２ｍＴｏｒｒから約５０ｍＴｏｒｒ、又は約５ｍＴｏｒｒから約２０ｍＴｏｒｒ）に維持されうる。処理温度及び／又は基板温度は、約－５０℃から約３５０℃（例えば、約０℃から約５０℃、又は約１０℃から約２０℃）に維持されうる。
［００２４］工程１０４では、炭化水素含有ガスが処理チャンバに流入される。炭化水素含有ガスは、ガス分配アセンブリ（静電チャック上方の処理チャンバの上部に配置される）を通してか、又は処理チャンバの側壁を介してかのどちらかで、処理チャンバに流入されうる。炭化水素含有ガスは、少なくとも１つの炭化水素化合物を含みうる。炭化水素化合物は、任意の液体又は気体でありうる。１つの実施形態では、炭化水素化合物は気体の炭化水素である。別の実施形態では、炭化水素化合物は、最初は液体であってもよく、気化器若しくはバブラー、又は他の液体前駆体供給システムを介して処理空間に供給されてもよい。
［００２５］１つの実施形態では、炭化水素化合物は、一般式ＣｘＨｙを有し、式中、ｘは１と２０との間の範囲を有し、ｙは１と２０との間の範囲を有する。適切な炭化水素化合物は、例えば、アセチレン（Ｃ２Ｈ２）、エチレン（Ｃ２Ｈ４）、エタン（Ｃ２Ｈ６）、プロピン（Ｃ３Ｈ４）、プロピレン（Ｃ３Ｈ６）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）、メタン（ＣＨ４）、ブチレン（Ｃ４Ｈ８）、ブタン（Ｃ４Ｈ１０）、ペンタン（Ｃ５Ｈ１２）、ヘキサン（Ｃ６Ｈ１４）、アダマンチン（Ｃ１０Ｈ１６）、ノルボルネン（Ｃ７Ｈ１０）、又はそれらの組み合わせを含みうる。Ｃ２Ｈ２は、より安定した中間種の形成のために有利であり、より高い表面可動性を可能にする。
［００２６］１つの実施形態では、炭化水素化合物は、ベンゼン、スチレン、トルエン、キシレン、エチルベンゼン、アセトフェノン、安息香酸メチル、フェニル酢酸、フェノール、クレゾール、フランなどの芳香族炭化水素化合物、アルファ－テルピネン、シメン、１，１，３，３－テトラメチルブチルベンゼン、ｔ－ブチルエーテル、ｔ－ブチルエチレン、メチル－メタクリレート、及びｔ－ブチルフルフリルエーテル、式Ｃ３Ｈ２及びＣ５Ｈ４を有する化合物、モノフルオロベンゼン、ジフルオロベンゼン、テトラフルオロベンゼン、ヘキサフルオロベンゼン、ヘキサフルオロベンゼンを含むハロゲン化された芳香族化合物、又はそれらの組合せである。場合によっては、酸素及びハロゲン化された前駆体を含有する炭化水素化合物は必要とされない。
［００２７］いくつかの実施形態では、アルゴン（Ａｒ）及び／又はヘリウム（Ｈｅ）などの不活性ガスが、炭化水素含有ガスと共に処理チャンバ内に供給されうる。ダイヤモンド状の炭素層の密度及び堆積速度を制御するために、その他の不活性ガス（窒素（Ｎ２）及び一酸化窒素（ＮＯ）など）も使用されうる。
［００２８］いくつかの実施形態では、炭化水素含有ガスは、１つ又は複数の希釈ガスを更に含んでもよい。適切な希釈ガスは、限定されないが、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、水素（Ｈ２）、窒素（Ｎ２）、アンモニア（ＮＨ３）、一酸化窒素（ＮＯ）、又はこれらの組み合わせを含みうる。ダイヤモンド状の炭素層の密度及び堆積速度を制御するために、Ａｒ、Ｈｅ、及びＮ２が使用されうる。場合によっては、ダイヤモンド状の炭素層の水素比（例えば、炭素対水素の比）を制御するために、Ｎ２及び／又はＮＨ３を追加することが用いられうる。
［００２９］工程１０６では、処理チャンバ内で混合ガスからプラズマを発生させて、図２Ｂに示すように、膜積層体２０４上にハードマスク２０６を形成する。プラズマは、第１のＲＦ電力（バイアス又はソース）を静電チャックに印加することによって生成されうる。第１のＲＦ電力は、約０．４ＭＨｚから約３００ＭＨｚの周波数、例えば約１１ＭＨｚから約６０ＭＨｚで、約１キロワットから約１０キロワットでありうる。１つの実施形態では、第１のＲＦ電力は、約２キロワット、周波数約１３．５６ＭＨｚで供給される。第１のＲＦ電力は、静電チャック内に配置された第１の電極を介して、ＲＦ電力発生器から静電チャックに供給されうる。場合によっては、第１の電極はまた、チャック電源と電子的に連通していてもよく、この電源は、静電チャックの上面に基板２０２を静電的に固定するための直流（ＤＣ）電力を供給する。
［００３０］加えて又は代替的には、第１のＲＦ電力は、静電チャックの反対側の処理チャンバの上部に配置されるシャワーヘッドなどの上部電極に印加されてもよい。いくつかの実施形態では、第１のＲＦ電力は、上部電極、底部電極（例えば、第１の電極）、及び処理チャンバの一部を囲むＩＣＰコイルのうちの少なくとも１つに印加されてもよい。ＩＣＰコイルは、プラズマを形成するために、又は処理チャンバ内のプラズマの均一性を調整するために使用されうる。電力スキームに応じて、上部電極、底部電極、及びＩＣＰコイルに同時に電力を供給することができ、３つのうちの２つに同時に電力を供給することもできる。印加されるＲＦ周波数は、数百ｋＨｚから数十ＭＨｚまでの範囲とすることができる。基板上に入射するイオンフラックス及びエネルギーを最適化するために、複数の周波数を上部電極又は底部電極に印加することもできるだろう。
［００３１］１つの実施形態では、ハードマスク２０６は、上述したようなダイヤモンド状の炭素膜である。ハードマスク２０６は、膜積層体２０４の上にブランケット堆積プロセスによって堆積されうる。ハードマスク２０６は、基板２０２上に存在する膜積層体２０４の有無にかかわらず、基板２０２の任意の表面又は任意の部分上に形成されうることに留意されたい。いくつかの実施形態では、工程１０２中に確立されたプロセス条件は、工程１０４及び１０６中に維持される。１つの実施形態では、ハードマスク２０６の形成中の処理チャンバの圧力は、約２ｍＴｏｒｒから約２０ｍＴｏｒｒに維持される。
［００３２］工程１０８では、図２Ｃに示すように、イオン注入プロセスが処理チャンバ内で実行され、ハードマスク２０６を処理する。１つの実施形態では、イオン注入プロセスは、ハードマスク２０６の堆積プロセス（すなわち、工程１０６）が実行されたのと同じ処理チャンバ内で、インシトゥ（その場）で実行される。工程１０８の間、炭化水素含有ガスの流れは中断されるが、工程１０４の間に供給された不活性ガス及び／又は希釈ガスは維持されうる。一方で、工程１０６中に静電チャックに印加された第１のＲＦ電力は、プラズマを維持するのに十分な最小レベルにまで低減される（すなわち、工程１０６及び１０８中にプラズマは連続的である）。例えば、第１のＲＦ電力は、約２キロワットから約２００ワットまで低減されうる。
［００３３］イオン注入プロセスは、不活性ガスの連続流からのイオン、及びプラズマ中に依然として残っている炭化水素含有ガスからのイオンなどのイオンを注入することによって実行される。いくつかの実施形態では、イオンは、直流（ＤＣ）バイアス電圧を使用してハードマスク２０６に注入される。ＤＣバイアス電圧は、減少した第１のＲＦ電力の上部に重ねられる。特に、ＤＣバイアス電圧は、高い単一エネルギーイオンをハードマスク２０６内に駆動する。ＤＣバイアス電圧は、第２の電極を介して静電チャックに供給されうる。第２の電極は、静電チャック内に配置され、バイアス電圧を第２の電極に供給するＤＣ電源と電気的に連通しうる。あるいは、ＤＣバイアス電圧は、チャック電源から第１の電極に供給されうる。いずれにせよ、ＤＣバイアス電圧は、約２キロボルトから約１５キロボルトの間でありうる。１つの実施形態では、ＤＣバイアス電圧は、約５キロボルトと約１２キロボルトとの間、例えば約８キロボルトである。ＤＣバイアス電圧は高いので、イオン注入プロセス中にＤＣバイアス電圧をパルス化できる。様々な実施形態では、ＤＣバイアス電圧のパルス幅は、約１マイクロ秒から約１ミリ秒のオーダーでありうる。いくつかの実施形態では、ＤＣバイアス電圧は、約５マイクロ秒から約３０ミリ秒のパルス幅で、１０Ｈｚから約１０ｋＨｚのパルス周波数で印加される。
［００３４］いくつかの実施形態では、イオンは、第２のＲＦ電力（バイアス又はソース）を使用してハードマスク２０６に注入される。同様に、第２のＲＦ電力は、減少した第１のＲＦ電力の上部に重ねられる。第２のＲＦ電力は、静電チャック内に配置された第３の電極を介して、ＲＦ電力発生器から静電チャックに供給されうる。第２のＲＦ電力は、約０．４ＭＨｚから約３００ＭＨｚ（例えば約１１ＭＨｚから約６０ＭＨｚ）の周波数で、約１キロワットから約１０キロワットでありうる。１つの実施形態では、第１のＲＦ電力は、約２キロワット、周波数約１３．５６ＭＨｚで供給される。第２のＲＦ電力は、イオン注入プロセス中にパルス化することができる。例えば、第２のＲＦ電力は、約１Ｈｚから約５０ｋＨｚの周波数で、約１０％から約８０％の範囲のデューティサイクルでパルス化することができる。
［００３５］第２のＲＦ電力が使用され、堆積種がまた注入種（例えば、炭化水素含有ガスからのＨ２）としても作用する場合、低減された第１のＲＦ電力及び第２のＲＦ電力が時間的にオフセットされてもよく、よって、低減された第１のＲＦ電力及びパルス化された第２のＲＦ電力が同期する又は同期しないことにより、堆積段階と処理段階（すなわち、イオン注入）とが分離される。例えば、第２のＲＦ電力及び低減された第１のＲＦ電力の両方がオンである場合、イオンが加速されてハードマスク２０６に衝撃が起こり、ハードマスク２０６の堆積が最小化されうるが、これは、膜成長の大部分が低レベル（例えば、２００ワット）で操作されている一次プラズマ（例えば、第１のＲＦ電力）から生じるためである。したがって、イオン注入が支配的である。第２のＲＦ電力がパルス化され、低減された第１のＲＦ電力がオンになると、ハードマスク２０６の堆積が増加し、支配的なプロセスとなる。したがって、膜堆積が支配的である。
［００３６］イオン注入プロセスがＤＣバイアス電圧を使用するか第２のＲＦ電力を使用するかにかかわらず、ハードマスク２０６の堆積がほとんど又は全く起こらないだろうが、これは、堆積ガス（すなわち、炭化水素含有ガス）の流れがオフにされるためである。したがって、ＤＣバイアス電圧又はパルス化された第２のＲＦ電力のパルス化は、堆積段階と処理段階（すなわち、イオン注入プロセス）とを分離し、ハードマスク２０６の形成及び処理を周期的堆積－処理プロセスにする。イオン注入プロセスの間、アルゴン又はヘリウムイオンなどの不活性ガスの連続流からのイオン、及びプラズマ中に残存する炭化水素含有ガスからのイオンは、ＤＣバイアス電圧又は第２のＲＦ電力によって引き寄せられ、又は駆動され、ハードマスク２０６に進む。ＤＣバイアス電圧又は第２のＲＦ電力は、ハードマスク２０６の表面にイオンを照射することによってハードマスク２０６を処理する役割を果たす。その結果、堆積されたハードマスク２０６内の応力が低減される。
［００３７］イオン注入プロセスは、注入されたイオンが浸透閾値に達するまで実行されうるが、これは、注入されたイオンがハードマスク２０６を通って移動する際に、注入されたイオンが徐々にエネルギーを失うためである。浸透閾値は、イオンの浸透の深さによって決定されうる。あるいは、イオン注入プロセスは、所定の注入深さに達するまで実行されうる。所定の注入深さ又はイオン浸透閾値は、１０ナノメートルと１マイクロメートルとの間の範囲であり、イオンの種類及びサイズ、並びにイオン２０７にエネルギー供給するために利用されるバイアス電圧に応じて変化しうる。
［００３８］注入エネルギーは、所望の注入深さに応じて、約０．５ｋｅＶと約６０ｋｅＶとの間、例えば約６ｋｅＶと約４５ｋｅＶとの間でありうる。イオン適用量は、約１×１０１３ｃｍ－２から約１×１０１７ｃｍ－２の範囲、例えば、約５×１０１６ｃｍ－２でありうる。非常に低い圧力（例えば、２ｍＴｏｒｒから約２０ｍＴｏｒｒ）により、非常に高いエネルギーのイオンが、ハードマスク２０６の表面を処理／注入できるようにする。特定の理論に束縛されるものではないが、注入されたイオンは、ハードマスク２０６のダングリング炭素－水素結合から残留水素原子を引き抜き、ハードマスク２０６内に炭化物構造を形成することができると考えられる。炭化物組織は、未処理のハードマスクと比較すると、硬度が増加したことを示す。また、注入されたイオンは、ハードマスク２０６内に存在する侵入型のボイドを占め、その結果、ハードマスク２０６の密度が増加する可能性があると考えられる。密度が増加すると、ハードマスク２０６の機械的完全性が更に増加する。ハードマスク２０６の硬度及び密度が増加すると、機械的に堅牢なハードマスク２０６を提供することができ、次に、エッチング選択性の改善及び内部応力の低減につながる。その結果、望ましくない基板の変形が解消される。
［００３９］インシトゥ堆積－注入プロセスは、注入プロセスが、ハードマスク堆積が実行された同じ処理チャンバ内で実行されるので、有益である。したがって、ハードマスク２０６は、真空を破壊しエクスシトゥ注入ツールに移す必要なく、堆積及び処理することができる。その結果、全体的なスループットが改善され、エクスシトゥ注入ツールに関連するコストが削減される。更に、注入されたイオンは浸透閾値を有しているので、エクスシトゥで処理可能なハードマスクの厚さは制限される。インシトゥ堆積／イオン注入プロセスでは、ハードマスクの堆積及び処理は、ハードマスクを、同じ処理チャンバ内の潜在的に任意のターゲット厚さに調整するために周期的に実行することができる。
［００４０］工程１１０では、処理された堆積ハードマスク２０６がターゲット厚さに到達したかどうかを判定するための判定が行われる。ハードマスク２０６は、膜積層体２０４の後続のエッチング要件に対応するターゲット厚さを有しうる。１つの例では、ハードマスク２０６のターゲット厚さは、約０．５μｍと約１．５μｍとの間（約１．０μｍなど）である。ハードマスク２０６のターゲット厚さに達していない場合、処理されたハードマスク２０６の厚さが再びターゲット厚さと比較される前に、堆積／イオン注入プロセスの別のサイクル（例えば、工程１０４、１０６、及び１０８）が実行されうる。注入されたイオンが所定の注入又は浸透深さに達するが、ハードマスク２０６がまだ所望の厚さに達していない場合のいくつかの実施形態では、処理されたハードマスク２０６の厚さが再びターゲット厚さと比較される前に、堆積／イオン注入プロセスの別のサイクル（例えば、工程１０４、１０６、及び１０８）を実行することができる。インシトゥハードマスク堆積及びイオン注入の周期的プロセスは、堆積されたハードマスク２０６がターゲット厚さに達するまで繰り返される。
［００４１］工程１１２において、ハードマスク２０６がターゲット厚さに達すると、図２Ｄに示されるように、パターニングされたフォトレジスト層２０８が処理されたハードマスク２０６の上に形成される。特徴又はパターンは、光エネルギーなどのエネルギー源を利用するフォトマスクからフォトレジスト２０８に転写されうる。１つの実施形態では、フォトレジストは、ポリマー材料であり、パターニングプロセスは、１９３ｎｍの液浸フォトリソグラフィプロセス、又は他の類似のフォトリソグラフィプロセスによって実行される。同様に、パターニングプロセスを実行するためにレーザも利用されうる。
［００４２］工程１１４において、処理されたハードマスク２０６は、例えば、フォトリソグラフィプロセス及び１つ又は複数のエッチングプロセスによってパターニングされ、図２Ｅに示されるように、特徴をフォトレジスト２０８からハードマスク２０６に転写する。エッチングプロセスは、プラズマエッチングチャンバのような、任意の適切なエッチングチャンバで実行されうる。その後、フォトレジスト層２０８は、アッシングプロセス又は湿式エッチングプロセスなどの任意の適切なプロセスによって除去される。
［００４３］工程１１６では、図２Ｆに示されるように、パターニングされたハードマスク２０６を使用して、膜積層体２０４がエッチングされる。膜積層体２０４のエッチングは、プラズマエッチングチャンバのような任意の適切な処理チャンバ内で実行されうる。膜積層体２０４の曝露部分を除去するために、フッ化炭素のようなエッチャントが使用されうる。エッチャントの活性種は、ハードマスク２０６の注入イオンと実質的に反応しないように選択的である。したがって、エッチャントは、膜積層体２０４に対して選択的である。エッチャントの適切な例は、ＣＦ４、ＣＨＦ３、ＨＢｒ、ＢＣｌ３、又はＣｌ２を含むが、これらに限定されない。エッチャントは、不活性キャリアガスと共に提供されうる。次に、ハードマスク２０６は、任意の適切なハードマスク除去プロセスを使用して除去される。例えば、ハードマスク２０６を除去するために、酸素プラズマが利用されうる。得られた積層体２００は、高アスペクト比特徴などの特徴が形成された膜積層体２０４を含む。次に、得られた積層体２００に更なる処理を施して、機能性半導体デバイスが形成されうる。
［００４４］図３Ａ及び図３Ｂは、本開示の実施形態による、基板上に配置された膜積層体上にハードマスクを堆積するための方法３００のフロー図を示す。方法３００は、図２Ａから図２Ｆに示すように、積層体２００を処理するために使用することができる。したがって、方法３００は、図２Ａから図２Ｆに関して説明されることになる。同様に、堆積されたハードマスクは、上述したようにダイヤモンド状の炭素層であってもよく、３次元半導体デバイスのための膜積層体内の階段状構造、又は任意の適切なデバイス製造用途の製造に利用することができる。図３Ａ及び図３Ｂに示す工程は、同時に、及び／又は図３Ａ及び図３Ｂに示す順序と異なる順序で、実行されうると理解すべきである。
［００４５］方法３００の工程３０２及び３０４は、工程１０２及び１０４と類似しており、したがって、簡潔にする目的で説明しない。そのように、積層体２００は、図２Ａに示されるように、基板２０２の上に堆積された膜積層体２０４で形成される。工程３０６では、ハードマスク堆積とイオン注入処理の同時プロセスが処理チャンバ内で実行され、図２Ｂに示すように、膜積層体２０４上にハードマスク２０６を形成する。同時プロセスは、混合ガス（例えば、炭化水素含有ガス及び不活性ガス／希釈ガス）から処理チャンバ内にプラズマを発生させて、膜積層体２０４上にハードマスク２０６の層を形成することによって実行されうる。プラズマは、静電チャックに高電圧ＲＦバイアスを印加することによって、基板レベルで発生しうる。高電圧ＲＦバイアスは、約０．４ＭＨｚから約３００ＭＨｚ（例えば約１１ＭＨｚから約６０ＭＨｚ）の周波数において、約１キロワットから約１５キロワットの範囲内でありうる。１つの実施形態では、高電圧ＲＦバイアスは、約８キロワット、約１３．５６ＭＨｚの周波数で供給される。
高電圧ＲＦバイアスは、静電チャック内に配置された第３の電極を介して、ＲＦ電力発生器から静電チャックに供給されうる。
［００４６］膜積層体２０４上にハードマスク２０６を堆積する間、静電チャックに印加される高電圧ＲＦバイアスはまた、成長するハードマスク２０６に向かって移動する混合ガス（すなわち、炭化水素含有ガス、不活性ガス／希釈ガス）からイオンを引き付けるための注入エネルギーとして働くことができる。したがって、ハードマスク２０６のイオン注入処理は、図２Ｃに示すように、ハードマスク堆積と同時に実行される。イオンは、高電圧ＲＦバイアスによって引き付けられ、加速されて、ハードマスク２０６の表面に衝撃を与え、これによってハードマスク２０６の応力を減少させる。
［００４７］いくつかの実施形態では、ＤＣバイアス電圧を静電チャックに付加的に印加して、イオン注入処理を容易にすることができる。混合ガス（すなわち、炭化水素含有ガス、不活性ガス／希釈ガス）からのイオンは、ＤＣバイアス電圧によって引き付けられ、加速されて、ハードマスク２０６の表面に衝撃を与え、これによってハードマスク２０６の応力を減少させうる。ＤＣバイアス電圧は、第２の電極を介して静電チャックに供給することができ、第２の電極は、図１Ａ及び図１Ｂに関して上述したように、静電チャック内に配置され、ＤＣ電源と電気的に連通しうる。あるいは、ＤＣバイアス電圧は、チャック電源から第１の電極に供給されうる。バイアス電圧は、約１キロボルトと約１５キロボルトとの間でありうる。１つの実施形態では、ＤＣバイアス電圧は、約２キロボルトと約６キロボルトとの間である。別の実施形態では、バイアス電圧は、約８キロボルトと約１０キロボルトとの間である。工程１０８に類似して、注入エネルギーは、所望の注入深さに応じて、約０．５ｋｅＶと約６０ｋｅＶとの間（例えば約６ｋｅＶから約４５ｋｅＶ）でありうる。イオン適用量は、約１×１０１３ｃｍ－２から約１×１０１７ｃｍ－２の範囲、例えば、約５×１０１６ｃｍ－２でありうる。
［００４８］いずれの場合も、混合ガス（例えば、炭化水素含有ガス及び不活性ガス／希釈ガス）の流れは、工程３０８を通して連続的である。したがって、ハードマスク堆積に使用される堆積種（例えば、炭素、水素などのイオン又は中性種）はまた、イオン注入処理のための注入種としても機能することができる。ハードマスク堆積及びイオン注入処理のインシトゥプロセスは、ハードマスク堆積及びイオン注入プロセスが短いデューティサイクルＲＦ又はパルスＤＣ電圧によって分離される実施形態と比較して、ハードマスク２０６を同時にかつより効率的に堆積し処理できるようにする。
［００４９］工程３０８では、堆積／処理されたハードマスク２０６がターゲット厚さに達したかどうかを判定するための判定が行われる。ハードマスク２０６は、膜積層体２０４の後続のエッチング要件に対応するターゲット厚さを有しうる。１つの例では、ハードマスク２０６のターゲット厚さは、約０．５μｍと約１．５μｍとの間（約１．０μｍなど）である。ハードマスク２０６のターゲット厚さに達していない場合、処理されたハードマスク２０６の厚さが再びターゲット厚さと比較される前に、堆積／イオン注入プロセスの別のサイクル（例えば、工程３０４及び３０６）が実行されうる。ハードマスク堆積及びイオン注入処理のインシトゥ同時プロセスは、堆積／処理されるハードマスク２０６がターゲット厚さに達するまで繰り返される。
［００５０］工程３１０、３１２、３１４、及び３１６は、工程１１２、１１４、１１６、及び１１８に類似しており、したがって、簡潔にする目的で説明しない。
［００５１］図４は、図３Ａ及び３Ｂに関して上述した１つ又は複数の実施形態に従って形成されたダイヤモンド状の炭素層（例えば、ハードマスク）について、（１）バイアス電力の関数としての応力（正方形によって表される）及び（２）バイアス電力の関数としての密度（点によって表される）を示すグラフ４００である。ｘ軸はバイアス電力（ワット）を表し、ｙ軸は堆積膜の密度（ｇ／ｃｃ）を表す。図４に示すように、ほとんどの部分について、バイアス電力が増加するにつれ、堆積時の膜の密度が増加する。特に、ダイヤモンド状の炭素層の応力は、より高いＲＦ電力／イオンエネルギーでより低い。
［００５２］図５は、本開示の１つ又は複数の実施形態に従って形成されたダイヤモンド状の炭素層（例えば、ハードマスク）の注入適用量の関数としての応力を示すグラフ５００である。グラフ５００は、約３５ｋｅＶの注入エネルギーを使用したダイヤモンド状の炭素膜の堆積時及びイオン注入後の応力データを示す。ｘ軸は堆積膜の応力（ＭＰａ）を表し、ｙ軸は注入適用量（Ａ．Ｕ．）を表す。図５に示すように、堆積時の膜の応力は、イオン注入処理後に著しく減少する。
［００５３］図６は、本明細書に記載される方法のいずれか１つ又は組み合わせを実施するために使用されうる例示的な処理の概略断面図である。処理チャンバ６００は、チャンバリッドアセンブリ６０１と、１つ又は複数の側壁６０２と、チャンバベース６０４とを含む。チャンバリッドアセンブリ６０１は、チャンバリッド６０６と、チャンバリッド６０６内に配置されたシャワーヘッド６０７と、チャンバリッド６０６と１つ又は複数の側壁６０２との間に配置された電気絶縁リング６０８とを含む。シャワーヘッド６０７、１つ又は複数の側壁６０２、及びチャンバベース６０４はまとまって、処理空間６０５を画定する。チャンバリッド６０６を貫通して配置されたガス入口６０９は、ガス源６１０に流体連結されている。シャワーヘッド６０７は、それを貫通して配置された複数の開口部６１１を有しており、ガス源６１０から処理空間６０５内に処理ガスを均一に分配するために使用される。シャワーヘッド６０７は、ＲＦ電源のような第１の電源６１２に電気的に接続され、第１の電源６１２は、容量結合を通して、処理ガスのプラズマ６１３を点火し維持するための電力を供給する。他の実施形態では、処理チャンバ６００は、誘導プラズマ発生器を備え、プラズマは、ＲＦ電力を処理ガスに誘導結合することを通して形成される。
［００５４］処理空間６０５は、真空出口６１４を通って、１つ又は複数の専用真空ポンプなどの真空源に流体連結され、処理空間６０５が準大気条件に維持され、処理ガス及び他のガスがそこから排気される。処理空間６０５内に配置された基板支持体６１５は、チャンバベース６０４の下の領域でベローズ（図示せず）によって囲まれるように、チャンバベース６０４を通って密封的に延びる可動支持軸６１６上に配置される。本明細書では、処理チャンバ６００は、通常、１つ又は複数の側壁６０２のうちの１つの側壁の開口部６１８を通して、基板６１７を基板支持体６１５との間で移送することを容易にするように構成され、開口部６１８は、通常、基板処理中にドア又はバルブ（図示せず）で密封される。
［００５５］ここで、基板支持体６１５上に配置された基板６１７は、抵抗加熱素子６１９などのヒータと、基板支持体６１５内に配置された１つ又は複数の冷却チャネル６２０の一方又は両方を使用して、所望の処理温度に維持される。典型的には、１つ又は複数の冷却チャネル６２０は、比較的高い電気抵抗を有する修正された水源又は冷媒源などの冷却剤源（図示せず）に流体連結される。いくつかの実施形態では、基板支持体６１５又はその１つ又は複数の電極６２１は、バイアス電圧を供給する第２の電源６２２（連続波（ＣＷ）ＲＦ電源又はパルスＲＦ電源など）に電気的に接続される。
［００５６］処理チャンバ６００は、処理チャンバ６００の動作を制御し、本明細書に記載の方法を実施するために使用されるシステムコントローラ６３０を更に含む。システムコントローラ６３０は、メモリ６３２（例えば、不揮発性メモリ）及びサポート回路６３３と共に動作可能なプラグラム可能な中央処理装置（本明細書では中央処理装置（ＣＰＵ６３１））を含む。サポート回路６３３は、ＣＰＵ６３１に接続され、キャッシュ、クロック回路、入力／出力サブシステム、電源、及び処理チャンバ６００の様々な構成要素に接続されたそれらの組合せを備え、それらの制御を容易にする。ＣＰＵ６３１は、処理チャンバ６００の様々な構成要素及びサブプロセッサを制御するための、プラグラム可能な論理制御装置（ＰＬＣ）などの任意の形態の汎用コンピュータプロセッサのうちの１つである。ＣＰＵ６３１に接続されたメモリ６３２は、非一時的であり、典型的には、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスクドライブ、ハードディスク、又は任意の他の形態のデジタルストレージ、ローカル又はリモートなどの、容易に利用可能なメモリのうちの１つ又は複数である。
［００５７］典型的には、メモリ６３２は、ＣＰＵ６３１によって実行されると、処理チャンバ６００の動作を容易にする命令（例えば、不揮発性メモリ）を含むコンピュータ可読ストレージ媒体の形態である。メモリ６３２内の命令は、本開示の方法を実施するプログラムなどのプログラム製品の形態である。プログラムコードは、いくつかの異なるプログラミング言語のうちの任意の１つに適合しうる。１つの例では、本開示は、コンピュータシステムと共に使用するために、コンピュータ可読ストレージ媒体上に記憶されたプログラム製品として実装されうる。プログラム製品のプログラム（複数可）は、実施形態の機能（本明細書に記載された方法を含む）を規定する。
［００５８］したがって、半導体デバイスを形成するために利用されうるダイヤモンド状の炭素ハードマスク層を形成するための方法が提供される。インシトゥハードマスク堆積－イオン注入プロセスを利用することによって、ハードマスク層は、真空を破壊しエクスシトゥ注入ツールに移す必要なく、堆積及び処理することができる。その結果、全体的なスループットが改善され、エクスシトゥ注入ツールに関連するコストが削減される。加えて、ハードマスクを同一の処理チャンバ内の潜在的に任意のターゲット厚さに調整するために、独立したプラズマ源又は１つの高電力（高電圧）プラズマ源のいずれかを使用して、ハードマスクの堆積及び処理を周期的に又は同時に実行することができる。更に、注入されたイオンは、ハードマスクの内部応力を維持又は低減しつつ、ハードマスクの機械的完全性及び密度を増加させるように機能する。ハードマスクの機械的完全性及び密度の増加により、ハードマスクがエッチングされた後の線の曲がりが低減され、ハードマスクの維持された又は低減された応力により、望ましくない基板の反り又は変形が低減される。組み合わせると、ハードマスクのエッチング選択性が増加する。
［００５９］上記は本開示の実施形態を対象としているが、本開示の他の実施形態及び更なる実施形態が、その基本的な範囲から逸脱せずに考案されてもよく、その範囲は以下の特許請求の範囲によって決定される。

Claims (19)

  1. 基板を処理する方法であって、
    処理チャンバ内に配置された静電チャックに第１の電力レベルを有する第１のＲＦ電力を印加して、前記静電チャックの上に位置付けられた基板の上に形成された膜積層体の上に炭素ハードマスクを堆積することと、
    前記炭素ハードマスクにイオンを注入することであって、前記炭素ハードマスクを堆積することと、前記炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で実行される、イオンを注入することと、
    前記炭素ハードマスクを前記膜積層体の上に堆積した後に、前記炭素ハードマスクを形成するための炭化水素含有ガスの流れを中断することと、
    前記第１のＲＦ電力を、前記第１の電力レベルから、前記処理チャンバ内のプラズマを維持するのに十分な第２の電力レベルまで低減することと、
    前記炭素ハードマスクが所定の厚さに達するまで、前記炭素ハードマスクを堆積することと、前記炭素ハードマスクにイオンを注入することとを周期的に繰り返すことと
    を含む、方法。
  2. 前記炭素ハードマスクを堆積することが、前記第１のＲＦ電力を、前記静電チャック内に配置された第１の電極を介して、前記静電チャックに印加することによって実行される、請求項１に記載の方法。
  3. 前記第１のＲＦ電力が、０．４ＭＨｚから３００ＭＨｚの周波数において、１キロワットから１０キロワットの範囲内にある、請求項２に記載の方法。
  4. 前記炭素ハードマスクにイオンを注入することが、前記静電チャック内に配置された第２の電極を介して、前記静電チャックにＤＣバイアス電圧を印加することによって実行される、請求項１に記載の方法。
  5. 前記ＤＣバイアス電圧が、２キロボルトから１５キロボルトの範囲内にある、請求項４に記載の方法。
  6. 前記ＤＣバイアス電圧が、５マイクロ秒から３０ミリ秒のパルス幅で、１０Ｈｚから１０ｋＨｚのパルス周波数で供給される、請求項４に記載の方法。
  7. 前記炭素ハードマスクにイオンを注入することが、前記静電チャック内に配置された第３の電極を介して、前記静電チャックに第２のＲＦ電力を印加することによって実行される、請求項１に記載の方法。
  8. 前記第２のＲＦ電力が、０．４ＭＨｚから３００ＭＨｚの周波数において、１キロワットから１０キロワットの範囲内にある、請求項７に記載の方法。
  9. 前記第２のＲＦ電力が、１０％から８０％の範囲内のデューティサイクルでパルス化される、請求項８に記載の方法。
  10. 基板を処理する方法であって、
    基板の上に炭素ハードマスクを堆積することであって、プラズマを生成するために基板が位置付けられる静電チャックにＲＦバイアスを印加することによって、炭素ハードマスクを堆積することと、
    前記基板の上に前記炭素ハードマスクを堆積しつつ、前記ＲＦバイアスを使用して、前記プラズマから前記炭素ハードマスクにイオンを注入することであって、前記炭素ハードマスクを堆積することと、前記炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で同時に実行される、イオンを注入することと
    を含む、方法。
  11. 前記ＲＦバイアスが、０．４ＭＨｚから３００ＭＨｚの周波数において、１キロワットから１５キロワットの範囲内にある、請求項１０に記載の方法。
  12. 前記ＲＦバイアスが、６ｋｅＶから４５ｋｅＶの注入エネルギーを供給する、請求項１０に記載の方法。
  13. 前記基板の上に前記炭素ハードマスクを堆積しつつ、前記静電チャックにＤＣバイアス電圧を印加すること
    を更に含む、請求項１０に記載の方法。
  14. 前記ＤＣバイアス電圧が、１キロボルトから１５キロボルトの範囲内にある、請求項１３に記載の方法。
  15. 基板を処理する方法であって、
    第１の電力レベルを有する第１のＲＦ電力を、第１の電極を介して静電チャックに印加することによって、基板の上に形成された膜積層体の上にダイヤモンド状の炭素ハードマスクを堆積することであって、第１の電極が配置される静電チャックの上に基板が位置付けられる、ダイヤモンド状の炭素ハードマスクを堆積することと、
    前記ダイヤモンド状の炭素ハードマスクにイオンを注入することであって、前記ダイヤモンド状の炭素ハードマスクを堆積することと、前記ダイヤモンド状の炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で実行される、イオンを注入することと、
    前記ダイヤモンド状の炭素ハードマスクが所定の厚さに達するまで、前記ダイヤモンド状の炭素ハードマスクを堆積することと、前記ダイヤモンド状の炭素ハードマスクにイオンを注入することとを周期的に繰り返すことと、
    前記ダイヤモンド状の炭素ハードマスクをパターニングすることと、
    パターニングされた前記ダイヤモンド状の炭素ハードマスクを使用して、前記膜積層体をエッチングすることと、
    前記ダイヤモンド状の炭素ハードマスクを除去することと
    を含む、方法。
  16. 前記ダイヤモンド状の炭素ハードマスクにイオンを注入することが、
    前記ダイヤモンド状の炭素ハードマスクを前記膜積層体の上に堆積した後に、前記ダイヤモンド状の炭素ハードマスクを形成するための炭化水素含有ガスの流れを中断することと、
    前記第１のＲＦ電力を、前記第１の電力レベルから、前記処理チャンバ内のプラズマを維持するのに十分な第２の電力レベルまで低減することと
    を更に含む、請求項１５に記載の方法。
  17. 前記ダイヤモンド状の炭素ハードマスクにイオンを注入することが、前記静電チャックにパルス化されたＤＣバイアス電圧を印加することによって実行される、請求項１５に記載の方法。
  18. 前記ダイヤモンド状の炭素ハードマスクにイオンを注入することが、前記静電チャックに第２のＲＦ電力を印加することによって実行される、請求項１５に記載の方法。
  19. 前記第２のＲＦ電力が、１０％から８０％の範囲内のデューティサイクルでパルス化される、請求項１８に記載の方法。
JP2020570738A 2018-06-22 2019-06-05 薄膜の応力を軽減するためのインシトゥ高電力注入 Active JP7366072B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862688721P 2018-06-22 2018-06-22
US62/688,721 2018-06-22
US16/430,136 US11158507B2 (en) 2018-06-22 2019-06-03 In-situ high power implant to relieve stress of a thin film
US16/430,136 2019-06-03
PCT/US2019/035497 WO2019245735A1 (en) 2018-06-22 2019-06-05 In-situ high power implant to relieve stress of a thin film

Publications (3)

Publication Number Publication Date
JP2021527340A JP2021527340A (ja) 2021-10-11
JPWO2019245735A5 JPWO2019245735A5 (ja) 2022-06-13
JP7366072B2 true JP7366072B2 (ja) 2023-10-20

Family

ID=68982131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020570738A Active JP7366072B2 (ja) 2018-06-22 2019-06-05 薄膜の応力を軽減するためのインシトゥ高電力注入

Country Status (7)

Country Link
US (2) US11158507B2 (ja)
JP (1) JP7366072B2 (ja)
KR (1) KR102589210B1 (ja)
CN (1) CN112219259A (ja)
SG (1) SG11202009993YA (ja)
TW (1) TWI818033B (ja)
WO (1) WO2019245735A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022529609A (ja) * 2019-04-15 2022-06-23 アプライド マテリアルズ インコーポレイテッド 静電チャックプロセス
WO2021225790A1 (en) * 2020-05-05 2021-11-11 Lam Research Corporation Inert gas implantation for hard mask selectivity improvement
US11527412B2 (en) * 2020-08-09 2022-12-13 Applied Materials, Inc. Method for increasing photoresist etch selectivity to enable high energy hot implant in SiC devices
JP2022097936A (ja) * 2020-12-21 2022-07-01 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2022187397A (ja) * 2021-06-07 2022-12-19 東京エレクトロン株式会社 成膜方法および成膜装置
JP2023120622A (ja) * 2022-02-18 2023-08-30 東京エレクトロン株式会社 成膜方法および成膜装置
JP2024004377A (ja) * 2022-06-28 2024-01-16 東京エレクトロン株式会社 炭素含有膜の形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541485A (ja) 2005-05-17 2008-11-20 アプライド マテリアルズ インコーポレイテッド 光吸収層を低温プラズマ堆積させるプロセスおよび高速光アニーリング
US20140273461A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Carbon film hardmask stress reduction by hydrogen ion implantation
JP2017507477A (ja) 2014-01-08 2017-03-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アモルファスカーボンフィルムの中へのイオン注入による高エッチング選択性ハードマスク材料の開発

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102532A (ja) 1994-09-30 1996-04-16 Nippondenso Co Ltd イオン注入基板の製造方法
MY132894A (en) 1997-08-25 2007-10-31 Ibm Layered resist system using tunable amorphous carbon film as a bottom layer and methods of fabrication thereof
US20020144657A1 (en) * 2001-04-05 2002-10-10 Chiang Tony P. ALD reactor employing electrostatic chuck
JP4515064B2 (ja) 2003-09-11 2010-07-28 学校法人鶴学園 炭素系薄膜用成膜装置，成膜装置，及び成膜方法
US8088295B2 (en) * 2008-01-22 2012-01-03 Hitachi Global Storage Technologies Netherlands B.V. Diamond-like carbon (DLC) hardmask and methods of fabrication using same
US8133819B2 (en) 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
US8361906B2 (en) 2010-05-20 2013-01-29 Applied Materials, Inc. Ultra high selectivity ashable hard mask film
US8513129B2 (en) * 2010-05-28 2013-08-20 Applied Materials, Inc. Planarizing etch hardmask to increase pattern density and aspect ratio
TW201216331A (en) * 2010-10-05 2012-04-16 Applied Materials Inc Ultra high selectivity doped amorphous carbon strippable hardmask development and integration
KR20120121340A (ko) 2011-04-26 2012-11-05 삼성전자주식회사 유도결합 플라즈마를 이용한 탄소계 하드 마스크막 제조 방법 및 이를 이용한 패턴 형성 방법
US8679987B2 (en) 2012-05-10 2014-03-25 Applied Materials, Inc. Deposition of an amorphous carbon layer with high film density and high etch selectivity
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
WO2014149175A1 (en) 2013-03-15 2014-09-25 Applied Materials, Inc. An amorphous carbon deposition process using dual rf bias frequency applications
US20150200094A1 (en) * 2014-01-10 2015-07-16 Applied Materials, Inc. Carbon film stress relaxation
US9695503B2 (en) 2014-08-22 2017-07-04 Applied Materials, Inc. High power impulse magnetron sputtering process to achieve a high density high SP3 containing layer
US10418243B2 (en) 2015-10-09 2019-09-17 Applied Materials, Inc. Ultra-high modulus and etch selectivity boron-carbon hardmask films
US10249495B2 (en) 2016-06-28 2019-04-02 Applied Materials, Inc. Diamond like carbon layer formed by an electron beam plasma process
US11037798B2 (en) * 2016-11-09 2021-06-15 Tokyo Electron Limited Self-limiting cyclic etch method for carbon-based films
CN117219572A (zh) * 2016-12-23 2023-12-12 英特尔公司 高级光刻和自组装装置
US10544505B2 (en) 2017-03-24 2020-01-28 Applied Materials, Inc. Deposition or treatment of diamond-like carbon in a plasma reactor
US11127594B2 (en) * 2017-12-19 2021-09-21 Tokyo Electron Limited Manufacturing methods for mandrel pull from spacers for multi-color patterning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008541485A (ja) 2005-05-17 2008-11-20 アプライド マテリアルズ インコーポレイテッド 光吸収層を低温プラズマ堆積させるプロセスおよび高速光アニーリング
US20140273461A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Carbon film hardmask stress reduction by hydrogen ion implantation
JP2017507477A (ja) 2014-01-08 2017-03-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アモルファスカーボンフィルムの中へのイオン注入による高エッチング選択性ハードマスク材料の開発

Also Published As

Publication number Publication date
CN112219259A (zh) 2021-01-12
US11158507B2 (en) 2021-10-26
KR20210011945A (ko) 2021-02-02
US20220037154A1 (en) 2022-02-03
JP2021527340A (ja) 2021-10-11
US20190393034A1 (en) 2019-12-26
SG11202009993YA (en) 2021-01-28
US11557478B2 (en) 2023-01-17
TW202015102A (zh) 2020-04-16
KR102589210B1 (ko) 2023-10-12
TWI818033B (zh) 2023-10-11
WO2019245735A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
JP7366072B2 (ja) 薄膜の応力を軽減するためのインシトゥ高電力注入
JP7326275B2 (ja) エッチング選択性の高いアモルファスカーボン膜
CN110622280B (zh) 用于硬掩模及其他图案化应用的高密度低温碳膜
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US9640385B2 (en) Gate electrode material residual removal process
US20240087894A1 (en) High density carbon films for patterning applications
CN113302723B (zh) 半导体装置的制造方法
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
JP2024096717A (ja) パターニング応用のための高密度炭素膜
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7366072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150