JP5387176B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5387176B2 JP5387176B2 JP2009157149A JP2009157149A JP5387176B2 JP 5387176 B2 JP5387176 B2 JP 5387176B2 JP 2009157149 A JP2009157149 A JP 2009157149A JP 2009157149 A JP2009157149 A JP 2009157149A JP 5387176 B2 JP5387176 B2 JP 5387176B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- partial
- insulating layer
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
第1実施形態による半導体装置の製造方法を図1乃至図7を用いて説明する。図1乃至図6は、本実施形態による半導体装置の製造方法を示す工程断面図である。
第2実施形態による半導体装置の製造方法を図8及び図9を用いて説明する。図8及び図9は、本実施形態による半導体装置の製造方法を示す工程断面図である。図1乃至図7に示す第1実施形態による半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
上記実施形態に限らず種々の変形が可能である。
半導体基板上にトランジスタを形成する工程と、
前記半導体基板上及び前記トランジスタ上に複数の部分膜を積層することにより、前記複数の部分膜を有する第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記第1の絶縁層とエッチング特性が異なる第2の絶縁層を形成する工程と、
前記第1の絶縁層をエッチングストッパとして、前記第2の絶縁層をエッチングすることにより、前記第2の絶縁層にコンタクトホールを形成する工程と、
前記コンタクトホール内に露出する前記第1の絶縁層をエッチングする工程とを有し、
前記第1の絶縁層を形成する工程では、前記複数の部分膜のうちの最上層の部分膜以外の部分膜に対して膜を収縮させるキュア処理を行い、前記複数の部分膜のうちの前記最上層の部分膜に対してキュア処理を行わない
ことを特徴とする半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記第1の絶縁層を形成する工程では、前記複数の部分膜を化学気相堆積法により形成する
ことを特徴とする半導体装置の製造方法。
付記1又は2記載の半導体装置の製造方法において、
前記複数の部分膜のうちの前記最上層の部分膜の密度は、前記複数の部分膜のうちの前記最上層の部分膜以外の前記部分膜の密度より低い
ことを特徴とする半導体装置の製造方法。
半導体基板上にトランジスタを形成する工程と、
前記半導体基板上及び前記トランジスタ上に複数の部分膜を積層することにより、前記複数の部分膜を有する第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記第1の絶縁層とエッチング特性が異なる第2の絶縁層を形成する工程と、
前記第1の絶縁層をエッチングストッパとして、前記第2の絶縁層をエッチングすることにより、前記第2の絶縁層にコンタクトホールを形成する工程と、
前記コンタクトホール内に露出する前記第1の絶縁層をエッチングする工程とを有し、
前記第1の絶縁層を形成する工程では、前記複数の部分膜のうちの最上層の部分膜以外の前記部分膜を化学気相堆積法により形成し、前記複数の部分膜のうちの前記最上層の部分膜以外の前記部分膜に対して膜を収縮させるキュア処理を行い、前記複数の部分膜のうちの前記最上層の部分膜を原子層堆積法により形成する
ことを特徴とする半導体装置の製造方法。
付記1乃至4のいずれかに記載の半導体装置の製造方法において、
前記キュア処理では、前記部分膜を加熱しながら、前記部分膜に対して紫外線又は電子線を照射する
ことを特徴とする半導体装置の製造方法。
付記1乃至5のいずれかに記載の半導体装置の製造方法において、
前記第1の絶縁層を形成する工程では、前記複数の部分膜のうちの前記最上層の部分膜以外の前記部分膜に対し、前記部分膜を成膜する毎に前記キュア処理を行う
ことを特徴とする半導体装置の製造方法。
付記1乃至6のいずれかに記載の半導体装置の製造方法において、
前記第1の絶縁層は、前記トランジスタのチャネル領域に引っ張り応力を加える引っ張り応力膜である
ことを特徴とする半導体装置の製造方法。
付記1乃至7のいずれかに記載の半導体装置の製造方法において、
前記複数の部分膜は、それぞれシリコン窒化膜である
ことを特徴とする半導体装置の製造方法。
付記1乃至8のいずれかに記載の半導体装置の製造方法において、
前記第2の絶縁層は、シリコン酸化膜である
ことを特徴とする半導体装置の製造方法。
12…素子領域
14…素子分離領域
16…ウェル
18…チャネルドープ層
20…ゲート絶縁膜
22…ゲート電極
24…低濃度拡散層
26…サイドウォール絶縁膜
28…高濃度拡散層
30…ソース/ドレイン拡散層
32…シリサイド膜
34…トランジスタ
35…チャネル領域
36…シリコン窒化膜、部分膜
36a…キュア処理後のシリコン窒化膜、キュア処理後の部分膜
38…シリコン窒化膜、部分膜
38a…キュア処理後のシリコン窒化膜、キュア処理後の部分膜
40…シリコン窒化膜、部分膜
40a…キュア処理後のシリコン窒化膜、キュア処理後の部分膜
42…最上層のシリコン窒化膜、最上層の部分膜
43…最上層のシリコン窒化膜、最上層の部分膜
44、44a…第1の絶縁層、エッチングストッパ膜、引っ張り応力膜
46…第2の絶縁層、層間絶縁膜
48…フォトレジスト膜
50a〜50c…開口部
52a〜52c…コンタクトホール
54…バリアメタル膜
56…導体プラグ
144…シリコン窒化膜
146…合わせ目
146a…裂け目
Claims (3)
- 半導体基板上にトランジスタを形成する工程と、
前記半導体基板上及び前記トランジスタ上に複数の部分膜を積層することにより、前記複数の部分膜を有する第1の絶縁層を形成する工程と、
前記第1の絶縁層上に、前記第1の絶縁層とエッチング特性が異なる第2の絶縁層を形成する工程と、
前記第1の絶縁層をエッチングストッパとして、前記第2の絶縁層をエッチングすることにより、前記第2の絶縁層にコンタクトホールを形成する工程と、
前記コンタクトホール内に露出する前記第1の絶縁層をエッチングする工程とを有し、
前記第1の絶縁層を形成する工程では、前記複数の部分膜のうちの最上層の部分膜以外の前記部分膜を化学気相堆積法により形成し、前記複数の部分膜のうちの前記最上層の部分膜以外の部分膜に対して膜を収縮させるキュア処理を行い、前記複数の部分膜のうちの前記最上層の部分膜を原子層堆積法により形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記キュア処理では、前記部分膜を加熱しながら、前記部分膜に対して紫外線又は電子線を照射する
ことを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法において、
前記第1の絶縁層は、前記トランジスタのチャネル領域に引っ張り応力を加える引っ張り応力膜である
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157149A JP5387176B2 (ja) | 2009-07-01 | 2009-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157149A JP5387176B2 (ja) | 2009-07-01 | 2009-07-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014699A JP2011014699A (ja) | 2011-01-20 |
JP5387176B2 true JP5387176B2 (ja) | 2014-01-15 |
Family
ID=43593313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157149A Expired - Fee Related JP5387176B2 (ja) | 2009-07-01 | 2009-07-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5387176B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012164869A (ja) * | 2011-02-08 | 2012-08-30 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP5842750B2 (ja) * | 2012-06-29 | 2016-01-13 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
US10515796B2 (en) * | 2017-11-21 | 2019-12-24 | Applied Materials, Inc. | Dry etch rate reduction of silicon nitride films |
CN112725732B (zh) * | 2020-12-24 | 2022-11-25 | 温州大学 | 一种SiCNO基压阻薄膜体系及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4444027B2 (ja) * | 2004-07-08 | 2010-03-31 | 富士通マイクロエレクトロニクス株式会社 | nチャネルMOSトランジスタおよびCMOS集積回路装置 |
JP2009277908A (ja) * | 2008-05-15 | 2009-11-26 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
-
2009
- 2009-07-01 JP JP2009157149A patent/JP5387176B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011014699A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812551B2 (en) | Method of forming the gate electrode of field effect transistor | |
JP4984558B2 (ja) | 半導体装置の製造方法 | |
TWI669780B (zh) | 利用佈植的可流動膜性質調諧 | |
KR100809330B1 (ko) | 게이트 스페이서로 인한 응력이 배제된 반도체 소자 및 그제조 방법 | |
JP5282419B2 (ja) | 半導体装置及びその製造方法 | |
US8741710B2 (en) | Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium | |
JP2012004401A (ja) | 半導体装置の製造方法 | |
TWI594331B (zh) | Semiconductor device and method of manufacturing the same | |
KR20120036185A (ko) | 반도체 소자 및 그 제조 방법 | |
US7960764B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP4819566B2 (ja) | 半導体装置およびその製造方法 | |
JP2004153066A (ja) | 半導体装置の製造方法 | |
US20210175075A1 (en) | Oxygen radical assisted dielectric film densification | |
JP5792550B2 (ja) | 半導体装置およびその製造方法 | |
US8748239B2 (en) | Method of fabricating a gate | |
JP2009105279A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP5387176B2 (ja) | 半導体装置の製造方法 | |
KR20220166338A (ko) | 유전체 재료 충전 및 처리 방법들 | |
US8440580B2 (en) | Method of fabricating silicon nitride gap-filling layer | |
TW200908156A (en) | Method of manufacturing semiconductor device | |
JPWO2008117430A1 (ja) | 半導体装置の製造方法、半導体装置 | |
TW202207290A (zh) | 半導體元件與方法 | |
JP2008010881A (ja) | 半導体装置の製造方法 | |
KR20120089147A (ko) | 반도체 소자의 제조 방법 | |
KR100486825B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5387176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |