KR20220136136A - 에칭 방법 및 에칭 처리 장치 - Google Patents

에칭 방법 및 에칭 처리 장치 Download PDF

Info

Publication number
KR20220136136A
KR20220136136A KR1020220034194A KR20220034194A KR20220136136A KR 20220136136 A KR20220136136 A KR 20220136136A KR 1020220034194 A KR1020220034194 A KR 1020220034194A KR 20220034194 A KR20220034194 A KR 20220034194A KR 20220136136 A KR20220136136 A KR 20220136136A
Authority
KR
South Korea
Prior art keywords
gas
etching
hydrofluorocarbon
substrate
processing
Prior art date
Application number
KR1020220034194A
Other languages
English (en)
Inventor
아키라 나카가와
다쿠미 와타나베
아키라 다나베
미즈키 마츠오
도라이 이와사
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021132776A external-priority patent/JP2022158811A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220136136A publication Critical patent/KR20220136136A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H01L27/11556—
    • H01L27/11582—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 에칭 처리에 있어서, 고어스펙트비의 에칭 형상을 적절하게 형성하는 것을 목적으로 한다.
기판의 에칭 방법으로서, (a) 챔버 내의 기판 지지체 상에, 실리콘 산화막과 실리콘 질화막이 교대로 적층된 다층막을 갖는 제1 영역과, 단층의 실리콘 산화막을 갖는 제2 영역을 포함하는 기판을 제공하는 공정과, (b) 하이드로플루오로카본 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해, 상기 기판을 에칭하는 공정을 구비하고, 상기 하이드로플루오로카본 가스는, CxHyFz(x는 2 이상의 정수를 나타내고, y 및 z는 1 이상의 정수를 나타냄)로 표시되며, 불포화 결합을 갖는 제1 하이드로플루오로카본 가스를 포함한다.

Description

에칭 방법 및 에칭 처리 장치{ETCHING METHOD AND ETCHING PROCESSING APPARATUS}
본 개시는 에칭 방법 및 에칭 처리 장치에 관한 것이다.
특허문헌 1에는, 실리콘 산화막 및 실리콘 질화막이 교대로 설치됨으로써 구성된 다층막을 갖는 제1 영역과, 단층의 실리콘 산화막을 갖는 제2 영역을 에칭하는 방법이 개시되어 있다. 특허문헌 1에 기재된 에칭 방법에 따르면, 하이드로플루오로카본을 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정과, 플루오로카본을 포함하는 제2 처리 가스의 플라즈마를 생성하는 공정이 교대로 반복하여 실행된다.
[특허문헌 1] 일본 특허 공개 제2016-51750호 공보
본 개시에 따른 기술은, 고(高)어스펙트비의 에칭 형상을 적절하게 형성한다.
본 개시의 일 양태는, 기판의 에칭 방법으로서, (a) 챔버 내의 기판 지지체 상에, 실리콘 산화막과 실리콘 질화막이 교대로 적층된 다층막을 갖는 제1 영역과, 단층의 실리콘 산화막을 갖는 제2 영역을 포함하는 기판을 제공하는 공정과, (b) 하이드로플루오로카본 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해, 상기 기판을 에칭하는 공정을 구비하고, 상기 하이드로플루오로카본 가스는, CxHyFz(x는 2 이상의 정수를 나타내고, y 및 z는 1 이상의 정수를 나타냄)로 표시되며, 불포화 결합을 갖는 제1 하이드로플루오로카본 가스를 포함하는 에칭 방법이다.
본 개시에 따르면, 고어스펙트비의 에칭 형상을 적절하게 형성할 수 있다.
도 1은 플라즈마 처리 시스템의 구성의 일례를 모식적으로 나타낸 종단면도이다.
도 2는 기판 표면에 형성되는 에칭 대상층의 일례를 나타낸 설명도이다.
도 3은 일 실시형태에 따른 플라즈마 처리의 주된 공정을 나타낸 흐름도이다.
도 4는 C3H2F4 가스의 구조식의 일례를 나타낸 설명도이다.
도 5는 실시예에 따른 에칭 처리 결과의 일례를 나타낸 설명도이다.
도 6은 실시예에 따른 에칭 처리 결과의 일례를 나타낸 설명도이다.
도 7은 실시예에 따른 에칭 처리 결과의 일례를 나타낸 설명도이다.
도 8은 실시예에 따른 에칭 처리 결과의 일례를 나타낸 설명도이다.
반도체 디바이스의 제조 공정에서는, 반도체 기판(이하, 단순히 「기판」이라고 함)의 표면에 적층하여 형성된 에칭 대상층에 대하여, 패턴이 형성된 마스크층을 마스크로 한 에칭 처리가 행해지고 있다. 이 에칭 처리는, 일반적으로 플라즈마 처리 장치로 행해진다.
여기서, 최근의 플라즈마 처리 장치에 있어서는, 전술한 에칭 처리로서, 적층하여 형성된 기판에 대하여 홀을 깊게 파서 형성하는 3D의 NAND HARC(High Aspect Ratio Contact) 공정이 행해지는 경우가 있다. 이러한 3D의 NAND HARC 공정에서는, 보잉(Bowing) 등의 형상 이상을 억제하면서, 고어스펙트비의 홀을 형성하는 것이 요구되고 있다.
그러나, 형성되는 홀의 어스펙트비가 높아지면 높아질수록, 형상 이상을 억제하는 것은 곤란해진다. 특히, 스루풋의 향상을 위해 에칭 레이트(Etching Rate)를 높이면 에칭홀의 측벽에 대한 보잉이 발생하기 쉬워진다.
본 개시에 따른 기술은 상기 사정을 감안하여 이루어진 것으로, 에칭 처리에 있어서, 보잉 등의 형상 이상을 억제하고, 고어스펙트비의 에칭 형상을 적절하게 형성한다. 이하, 일 실시형태에 따른 플라즈마 처리 시스템, 및 본 실시형태에 따른 에칭 방법을 포함하는 플라즈마 처리 방법에 대해서 도면을 참조하면서 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 요소에 있어서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.
<플라즈마 처리 시스템>
우선, 일 실시형태에 따른 플라즈마 처리 시스템에 대해서 설명한다. 도 1은 플라즈마 처리 시스템의 구성의 개략을 나타낸 종단면도이다.
플라즈마 처리 시스템은, 용량 결합형의 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1)는, 기판 지지체(11) 및 가스 도입부를 포함한다. 기판 지지체(11)는, 플라즈마 처리 챔버(10) 내에 배치된다. 가스 도입부는, 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내에 도입하도록 구성된다. 가스 도입부는, 샤워 헤드(13)를 포함한다. 샤워 헤드(13)는, 기판 지지체(11)의 위쪽에 배치된다. 일 실시형태에 있어서, 샤워 헤드(13)는, 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)의 내부에는, 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지체(11)에 의해 규정된 플라즈마 처리 공간(10s)이 형성된다. 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s)에 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간(10s)으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 측벽(10a)은 접지된다. 샤워 헤드(13) 및 기판 지지체(11)는, 플라즈마 처리 챔버(10)와는 전기적으로 절연된다.
기판 지지체(11)는, 본체 부재(111) 및 링 어셈블리(112)를 포함한다. 본체 부재(111)의 상면은, 기판(웨이퍼)(W)을 지지하기 위한 중앙 영역(111a)(기판 지지면)과, 링 어셈블리(112)를 지지하기 위한 환상 영역(111b)(링 지지면)을 갖는다. 환상 영역(111b)은, 평면에서 보아 중앙 영역(111a)을 둘러싸고 있다. 링 어셈블리(112)는 1 또는 복수의 환상 부재를 포함하고, 1 또는 복수의 환상 부재 중 적어도 하나는 에지링이다.
일 실시형태에 있어서 본체 부재(111)는, 베이스(113) 및 정전척(114)을 포함한다. 베이스(113)는 도전성 부재를 포함한다. 베이스(113)의 도전성 부재는 하부 전극으로서 기능한다. 정전척(114)은, 베이스(113)의 상면에 배치된다. 정전척(114)의 상면은 전술한 중앙 영역(111a) 및 환상 영역(111b)을 갖는다.
또한, 도시는 생략하지만, 기판 지지체(11)는, 링 어셈블리(112), 정전척(114) 및 기판(W) 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함하여도 좋다. 온도 조절 모듈은, 히터, 전열 매체, 유로, 또는 이들의 조합을 포함하여도 좋다. 유로에는, 브라인이나 가스와 같은 전열 유체가 흐른다. 또한, 기판 지지체(11)는, 기판(W)의 이면과 정전척(114)의 상면 사이에 전열 가스(백사이드 가스)를 공급하도록 구성된 전열 가스 공급부를 포함하여도 좋다.
샤워 헤드(13)는, 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내로 도입하도록 구성된다. 샤워 헤드(13)는, 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 확산실(13b), 및 복수의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)에 공급된 처리 가스는, 가스 확산실(13b)을 통과하여 복수의 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내로 도입된다. 또한, 샤워 헤드(13)는, 도전성 부재를 포함한다. 샤워 헤드(13)의 도전성 부재는 상부 전극으로서 기능한다. 또한, 가스 도입부는, 샤워 헤드(13)에 더하여 측벽(10a)에 형성된 1 또는 복수의 개구부에 부착되는 1 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함하여도 좋다.
가스 공급부(20)는, 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함하여도 좋다. 일 실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 샤워 헤드(13)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예컨대 매스플로우 컨트롤러 또는 압력 제어식 유량 제어기를 포함하여도 좋다. 또한, 가스 공급부(20)는, 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 1 또는 그 이상의 유량 변조 디바이스를 포함하여도 좋다.
전원(30)은, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버(10)에 결합되는 RF 전원(31)을 포함한다. RF 전원(31)은, 소스 RF 신호 및 바이어스(RF) 신호와 같은 적어도 하나의 RF 신호(RF 전력)를, 하부 전극 및/또는 상부 전극에 공급하도록 구성된다. 이에 따라, 플라즈마 처리 공간(10s)에 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서, RF 전원(31)은, 플라즈마 처리 챔버(10)에 있어서 1 또는 그 이상의 처리 가스로부터 플라즈마를 생성하도록 구성되는 플라즈마 생성부의 적어도 일부로서 기능할 수 있다. 또한, 바이어스 RF 신호를 하부 전극에 공급함으로써, 기판(W)에 바이어스 전위가 발생하고, 형성된 플라즈마 내의 이온 성분을 기판(W)에 인입할 수 있다.
일 실시형태에 있어서, RF 전원(31)은, 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 적어도 하나의 임피던스 정합 회로를 통해 하부 전극 및/또는 상부 전극에 결합되고, 플라즈마 생성용 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 소스 RF 신호는, 13 MHz∼150 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제1 RF 생성부(31a)는, 상이한 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 소스 RF 신호는, 하부 전극 및/또는 상부 전극에 공급된다. 제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 하부 전극에 결합되고, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 바이어스 RF 신호는, 소스 RF 신호보다 낮은 주파수를 갖는다. 일 실시형태에 있어서, 바이어스 RF 신호는, 400 kHz∼13.56 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제2 RF 생성부(31b)는, 상이한 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 바이어스 RF 신호는, 하부 전극에 공급된다. 또한, 여러 가지 실시형태에 있어서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화되어도 좋다.
또한, 전원(30)은, 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함하여도 좋다. DC 전원(32)은, 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)를 포함한다. 일 실시형태에 있어서, 제1 DC 생성부(32a)는, 하부 전극에 접속되며, 제1 DC 신호를 생성하도록 구성된다. 생성된 제1 바이어스 DC 신호는, 하부 전극에 인가된다. 일 실시형태에 있어서, 제1 DC 신호가, 정전척 내의 전극과 같은 다른 전극에 인가되어도 좋다. 일 실시형태에 있어서, 제2 DC 생성부(32b)는, 상부 전극에 접속되며, 제2 DC 신호를 생성하도록 구성된다. 생성된 제2 DC 신호는, 상부 전극에 인가된다. 여러 가지 실시형태에 있어서, 제1 및 제2 DC 신호 중 적어도 하나가 펄스화되어도 좋다. 또한, 제1 및 제2 DC 생성부(32a, 32b)는 RF 전원(31)에 더하여 마련되어도 좋고, 제1 DC 생성부(32a)가 제2 RF 생성부(31b) 대신에 마련되어도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 마련된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 조정 밸브 및 진공 펌프를 포함하여도 좋다. 압력 조정 밸브에 의해, 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는, 터보 분자 펌프, 드라이 펌프 또는 이들의 조합을 포함하여도 좋다.
제어부(2)는, 본 개시에서 설명되는 여러 가지 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명되는 여러 가지 공정을 실행하도록 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일 실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는, 예컨대 컴퓨터(2a)를 포함하여도 좋다. 컴퓨터(2a)는, 예컨대, 처리부(CPU: Central Processing Unit)(2a1), 기억부(2a2), 및 통신 인터페이스(2a3)를 포함하여도 좋다. 처리부(2a1)는, 기억부(2a2)에 저장된 프로그램에 기초하여 여러 가지 제어 동작을 행하도록 구성될 수 있다. 기억부(2a2)는, RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들의 조합을 포함하여도 좋다. 통신 인터페이스(2a3)는, LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신하여도 좋다.
이상, 여러 가지 예시적 실시형태에 대해서 설명하였으나, 전술한 예시적 실시형태에 한정되지 않고, 다양한 추가, 생략, 치환, 및 변경이 이루어져도 좋다. 또한, 상이한 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예컨대, 본 실시형태에 있어서는 플라즈마 처리 시스템이 용량 결합형(CCP; Capa citively Coupled Plasma) 플라즈마 처리 장치(1)를 갖는 경우를 예를 들어 설명하였으나, 플라즈마 처리 시스템의 구성은 이것에 한정되는 것이 아니다. 예컨대 플라즈마 처리 시스템은, 유도 결합 플라즈마(ICP; Inductively Coupled Plasma), ECR 플라즈마(Electron-Cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP: Helicon Wave Plasma), 또는, 표면파 플라즈마(SWP: Surface Wave Plasma) 등의 플라즈마 생성부를 포함하는 처리 장치를 갖고 있어도 좋다. 또한, AC(Alternating Current) 플라즈마 생성부 및 DC(Direct Current) 플라즈마 생성부를 포함하고, 여러 가지 타입의 플라즈마 생성부를 포함하는 처리 장치가 이용되어도 좋다.
<플라즈마 처리 방법>
다음에, 이상과 같이 구성된 플라즈마 처리 장치(1)를 이용하여 행해지는 본 개시의 기술에 따른 기판(W)의 에칭 처리에 대해서 설명한다. 도 3은 일 실시형태에 따른 기판(W)의 에칭 처리의 흐름을 나타낸 흐름도이다.
또한 본 실시형태에서는, 도 2의 (a)에 도시된 바와 같이, 표면에 하지층(G)(예컨대 SiN막), 에칭 대상층(E), 및, 유기계 또는 붕소계의 마스크층(M)이 적층 형성된 기판(W)의 에칭 처리를 행하는 경우를 예를 들어 설명한다. 본 실시형태에 있어서 에칭 대상층(E)은, 실리콘 산화막(SiO)과 실리콘 질화막(SiN)이 교대로 적층된 다층막(ON)을 갖는 제1 영역(R1)과, 단층의 실리콘 산화막(SiO)을 갖는 제2 영역(R2)을 포함한다. 유기계의 마스크층(M)으로는, 예컨대, 스핀온 카본, 탄화텅스텐 또는 비정질 카본을 포함하는 막을 이용할 수 있다. 붕소계의 마스크층(M)으로는, 예컨대, 질화붕소 또는 탄화붕소를 포함하는 막을 이용할 수 있다.
또한 본 실시형에서는, 도 2의 (b)에 도시된 바와 같이, 플라즈마 처리에 의해 에칭 대상층(E)에 고어스펙트비의 에칭홀(H)을 형성하는 경우를 예를 들어 설명한다.
단계 S1에서는, 플라즈마 처리 챔버(10)의 내부에 기판(W)을 반입하고, 기판 지지체(11) 상에 기판(W)을 배치한다. 그 후, 기판 지지체(11)의 하부 전극에 직류 전압을 공급함으로써, 기판(W)은 쿨롱력에 의해 정전척(114)에 흡착 유지된다[도 3의 단계 S1: 기판(W)의 제공].
정전척(114)에 기판(W)이 유지되면, 플라즈마 처리 챔버(10)의 내부가 밀폐되고, 배기 시스템(40)에 의해 플라즈마 처리 챔버(10)의 내부를 원하는 진공도까지 감압한다. 그 후, 후술하는 제1 처리 가스를 이용한 에칭 처리(도 3의 단계 S2: 제1 에칭 처리)와, 제2 처리 가스를 이용한 에칭 처리(도 3의 단계 S3: 제2 에칭 처리)를 포함하는 시퀀스가 복수회 실행된다. 바꿔 말하면, 단계 S2 및 단계 S3이 교대로 반복 실행된다. 이들 에칭 처리에서는, 도 2의 (b)에 도시된 바와 같이 에칭 대상층(E)이 에칭되고, 기판(W) 상에 마스크 패턴[에칭홀(H)]이 형성된다.
단계 S2에서는, 우선, 가스 공급부(20)로부터 샤워 헤드(13)를 통해 플라즈마 처리 공간(10s)에, 하이드로플루오로카본 가스를 포함하는 제1 처리 가스를 공급한다. 단계 S2에 있어서의 하이드로플루오로카본 가스는, CxHyFz(x는 2 이상의 정수를 나타내고, y 및 z는 1 이상의 정수를 나타냄)로 표시되며, 불포화 결합(예컨대 C의 2중 결합)을 갖는 제1 하이드로플루오로카본 가스를 포함한다. 또한 제1 하이드로플루오로카본 가스는, 불소 치환기, 예컨대 트리플루오로메틸기(-CF3)를 포함한다. 제1 하이드로플루오로카본 가스의 일례는, C3H2F4 가스(도 4의 구조식을 참조)이다.
단계 S2에서는, 제1 RF 생성부(31a)에 의해 플라즈마 생성용 고주파 전력(HF)을 상부 전극 또는 하부 전극에 공급하고, 처리 가스를 여기시켜 플라즈마를 생성한다. 또한 제2 RF 생성부(31b)에 의해 바이어스용 고주파 전력(LF)을 하부 전극에 더 공급하여, 기판(W)에 대한 이온의 입사를 제어한다. 그리고, 생성된 플라즈마의 작용에 의해, 기판(W) 상에 형성된 에칭 대상층(E)[제1 영역(R1) 및 상기 제2 영역(R2)]에 에칭 처리가 행해진다.
또한, 제1 처리 가스는, 제1 하이드로플루오로카본 가스에 더하여 제1 하이드로플루오로카본 가스와 상이한 제2 하이드로플루오로카본 가스를 포함하여도 좋다. 제2 하이드로플루오로카본 가스는, 불포화 결합을 갖지 않는 하이드로플루오로카본 가스여도 좋다. 또한, 제2 하이드로플루오로카본 가스는, 제1 하이드로플루오로카본 가스보다 분자량이 작은 하이드로플루오로카본 가스여도 좋다. 제2 하이드로플루오로카본 가스는, 예컨대, CH2F2 가스 및 CHF3 가스의 군으로부터 선택되는 적어도 1종이어도 좋다. 제1 처리 가스가 제2 하이드로플루오로카본 가스를 포함하는 경우, 제2 하이드로플루오로카본 가스에 대한 제1 하이드로플루오로카본 가스의 유량비는 0.3 이상 0.5 이하여도 좋다.
또한, 제1 처리 가스는, C4F6 가스, CF4 가스, C4F8 가스 및 C3F8 가스의 군으로부터 선택되는 적어도 1종의 플루오로카본 가스를 더 포함하여도 좋다. 제1 처리 가스는 CO 가스, COS 가스, O2 가스, NF3 가스 및 SF6 가스의 군으로부터 선택되는 적어도 1종을 더 포함하여도 좋다. 제1 처리 가스는, 불활성 가스(예컨대, Ar 등의 희가스나 N2 가스)를 더 포함하여도 좋다.
단계 S2에 있어서, 바이어스용 고주파 전력(LF)은, 예컨대 20 kW 이상이어도 좋다. 바이어스용 고주파 전력(LF)을 20 kW 이상으로 함으로써, 고어스펙트비의 에칭홀(H)의 바닥부에 도달하는 이온량을 증가시켜, 에칭홀(H)의 바닥부에 있어서의 에칭을 촉진할 수 있다.
또한, 단계 S2에 있어서, 플라즈마 생성용 고주파 전력(HF) 및 바이어스용 고주파 전력(LF)은 모두 주기적으로 공급되어도 좋다. 플라즈마 생성용 고주파 전력(HF)이 상부 전극 또는 하부 전극에 공급되는 기간은, 바이어스용 고주파 전력(LF)이 하부 전극에 공급되는 기간과 동기하고 있어도 좋다. 플라즈마 생성용 고주파 전력(HF)이 공급되는 주기를 규정하는 주파수는, 예컨대 2 kHz 이상 10 kHz 이하, 또는 2 kHz 이상 5 kHz 이하여도 좋다. 이 경우, 1주기 내에서 플라즈마 생성용 고주파 전력(HF)이 상부 전극에 공급되고 있는 시간이 차지하는 비율을 나타내는 Duty비는, 예컨대 20% 이상 60% 이하, 또는 30% 이상 50% 이하여도 좋다. 플라즈마 생성용 고주파 전력(HF)의 주파수 및 Duty비를 상기 범위로 제어함으로써, 플라즈마의 해리가 억제되고, 고분자의 라디칼의 생성량을 늘릴 수 있다. 이 결과, 에칭홀(H)의 측벽에 부착되는 보호막으로서의 폴리머의 양을 늘릴 수 있다.
또한, 단계 S2에 있어서 이용되는 제1 처리 가스에 포함되는 제1 하이드로플루오로카본 가스로부터 생성되는 플라즈마는, 실리콘 산화막(SiO)보다 실리콘 질화막(SiN)에 대하여 높은 에칭 레이트를 갖는다. 즉, 단계 S2에서는, 제1 영역(R1)의 에칭 레이트가, 제2 영역(R2)의 에칭 레이트보다 높다. 따라서, 단계 S2에 있어서는, 제2 영역(R2)보다 제1 영역(R1)이 우선적으로 에칭된다. 이 때문에, 제1 영역(R1)에 형성되는 에칭홀(H)의 깊이와, 제2 영역(R2)에 형성되는 에칭홀(H)의 깊이의 차가 큰 경우에는, 후술하는 단계 S3을 실시하여도 좋다.
단계 S3에서는, 우선, 가스 공급부(20)로부터 샤워 헤드(13)를 통해 플라즈마 처리 공간(10s)에, C4F6 가스, CF4 가스, C4F8 가스 및 C3F8 가스의 군으로부터 선택되는 적어도 1종의 플루오로카본 가스를 포함하는 제2 처리 가스를 공급한다. 제2 처리 가스는, 제1 하이드로플루오로카본 가스를 포함하지 않아도 좋고, 또는 제1 처리 가스의 총 유량에 대한 제1 하이드로플루오로카본 가스의 유량비와 상이한 유량비로 제1 하이드로플루오로카본 가스를 포함하여도 좋다. 일례에서는, 제2 처리 가스는, 제1 처리 가스의 총 유량에 대한 제1 하이드로플루오로카본 가스의 유량비보다 낮은 유량비로 제1 하이드로플루오로카본 가스를 포함한다.
단계 S3에서는, 제1 RF 생성부(31a)에 의해 플라즈마 생성용 고주파 전력(HF)을 상부 전극 또는 하부 전극에 공급하고, 제2 처리 가스를 여기시켜 플라즈마를 생성한다. 또한, 제2 RF 생성부(31b)에 의해 바이어스용 고주파 전력(LF)을 하부 전극에 더 공급하고, 기판(W)에 대한 이온의 입사를 제어한다. 그리고, 생성된 플라즈마의 작용에 의해, 기판(W) 상에 형성된 에칭 대상층(E)[제1 영역(R1) 및 상기 제2 영역(R2)]에 에칭 처리가 행해진다.
또한, 제2 처리 가스는, 제1 하이드로플루오로카본 가스와 상이한 제3 하이드로플루오로카본 가스를 포함하여도 좋다. 제3 하이드로플루오로카본 가스는, 제2 하이드로플루오로카본 가스와 동일한 가스여도 좋다.
또한, 제2 처리 가스는, CO 가스, COS 가스, O2 가스, NF3 가스 및 SF6 가스의 군으로부터 선택되는 적어도 1종을 더 포함하여도 좋다. 또한, 제2 처리 가스는, 불활성 가스(예컨대, Ar 등의 희가스나 N2 가스)를 더 포함하여도 좋다.
단계 S3에 있어서, 바이어스용 고주파 전력(LF)은, 20 kW 이상이어도 좋다. 또한, 플라즈마 생성용 고주파 전력(HF) 및 바이어스용 고주파 전력(LF)은 모두 주기적으로 공급되어도 좋고, 플라즈마 생성용 고주파 전력(HF) 및 바이어스용 고주파 전력(LF)이 공급되는 기간은 동기하고 있어도 좋다. 플라즈마 생성용 고주파 전력(HF)이 공급되는 주기를 규정하는 주파수는, 예컨대 2 kHz 이상 10 kHz 이하, 또는 2 kHz 이상 5 kHz 이하여도 좋다. 이 경우, 플라즈마 생성용 고주파 전력(HF)의 Duty비는, 예컨대 20% 이상 60% 이하, 또는 30% 이상 50% 이하여도 좋다.
단계 S3에서 이용되는 제2 처리 가스에 포함되는 플루오로카본 가스로부터 생성되는 플라즈마는, 실리콘 질화막(SiN)보다 실리콘 산화막(SiO)에 대하여 높은 에칭 레이트를 갖는다. 즉, 단계 S3에서는, 제2 영역(R2)의 에칭 레이트가 제1 영역(R1)의 에칭 레이트보다 높다. 따라서, 단계 S3에 있어서는, 제1 영역(R1)보다 제2 영역(R2)이 우선적으로 에칭된다. 이 때문에, 단계 S2에 있어서, 제1 영역(R1)에 형성되는 에칭홀(H)의 깊이와, 제2 영역(R2)에 형성되는 에칭홀(H)의 깊이의 차가 큰 경우에는, 단계 S3을 실시함으로써, 그 차를 저감할 수 있다.
본 실시형태에 있어서는, 이러한 단계 S2와 단계 S3을 포함하는 시퀀스를 교대로 반복 실행하여도 좋다. 이에 따라, 제1 영역(R1)에 형성되는 에칭홀(H)의 깊이와, 제2 영역(R2)에 형성되는 에칭홀(H)의 깊이 사이에 차이가 생기는 것이 더 억제된다.
또한, 이러한 시퀀스에 있어서 실행되는 단계 S2와 단계 S3의 처리시의 비율은 임의로 결정할 수 있다. 일례에서는, 제1 영역(R1)과 제2 영역(R2) 양쪽 모두에 대한 에칭홀(H)의 형성을 적절하게 행한다는 관점에서, 단계 S3(제2 에칭 처리)의 처리 시간에 대한 단계 S2(제1 에칭 처리)의 처리 시간의 비율은, 2 이상 3 이하로 하여도 좋다.
기판(W)의 에칭 대상층(E)에 대한 마스크 패턴[에칭홀(H)]의 형성이 완료되면, 플라즈마 처리 장치(1)에 있어서의 에칭 처리를 종료한다(도 3의 단계 S4: 에칭 처리의 정지).
에칭 처리가 행해진 기판(W)은, 그 후, 도시하지 않은 기판 반송 기구에 의해 플라즈마 처리 챔버(10)로부터 반출되고[도 3의 단계 S5: 기판(W)의 반출], 기판(W)에 대한 일련의 플라즈마 처리가 종료된다.
<본 개시의 기술의 작용 효과>
도 5는 실시예에 따른 에칭 처리 결과의 경향을 일례로서 나타낸 설명도이다. 도 5의 (a)는 CH2F2 가스만을 공급한 경우(참고예 1), 도 5의 (b)는 CH2F2 가스와 C3H2F4 가스를 혼합하여 공급한 경우(실시예 1), 도 5의 (c)는 C3H2F4 가스만을 공급한 경우(실시예 2)에 있어서의 에칭홀(H)의 측벽에 대한 폴리머(P)의 형성량을 각각 나타낸다. 또한, 도 5의 (b) 및 (c)에서는, 폴리머의 형성량을, 참고예 1에 있어서의 폴리머의 형성량을 기준값 「1」로 했을 경우에 있어서의 비율로 각각 나타내고 있다.
또한, 도 6은 실시예에 따른 에칭 처리 결과의 경향을 일례로서 나타낸 설명도이다. 도 6의 (a)는 CH2F2 가스만을 공급한 경우에 있어서의 에칭홀(H)의 CD값의 경향을 나타낸 것이다(참고예 2). 도 6의 (b)는 CH2F2 가스와 C3H2F4 가스를 혼합하여 공급한 경우에 있어서의 에칭홀(H)의 CD값의 경향을 나타낸 것이다(실시예 3).
도 5에 도시된 바와 같이, 에칭 처리에 있어서 CH2F2 가스에 대한 C3H2F4 가스의 유량비가 커짐에 따라, 에칭홀(H)의 측벽에 대한 폴리머(P)의 형성 위치가 변화하고 있는 것을 알 수 있다. 구체적으로는, 공급되는 C3H2F4 가스의 유량비가 증가함에 따라, 폴리머(P)의 형성 위치가 에칭홀(H)의 상부측(shoulder)으로부터 바닥부측(Btm Side)으로 천이하고 있는 것을 알 수 있다.
또한, 도 6에 도시된 바와 같이, 에칭 처리에 있어서 CH2F2 가스에 더하여 C3H2F4 가스를 플라즈마 처리 공간(10s)에 공급함으로써, 에칭홀(H)에 대한 보잉의 형성이 억제되는 것을 알 수 있다. 구체적으로는, 실시예 3에 있어서의 BowCD값[에칭홀(H)의 중간 정도에서의 CD값]이 참고예 2에 있어서의 BowCD값보다 작아지고 있는 것을 알 수 있다. 또한, BtmCD값[에칭홀(H)의 바닥부에서의 CD값]이 참고예 2에 있어서의 BtmCD값보다 커지고 있는 것을 알 수 있다. 바꿔 말하면, TopCD값(에칭홀(H)의 상부에서의 CD값), BowCD값, BtmCD값의 차가 작아지고, 보잉이 억제되어 고어스펙트비의 에칭홀(H)이 적절하게 형성된 것을 알 수 있다.
이와 같이, 에칭 처리에 있어서 에칭 가스로서 C3H2F4 가스를 이용함으로써, 반응 생성물인 폴리머의 형성 위치를 에칭홀(H)의 바닥부측으로 천이시켜, 상기 에칭홀(H)에 생기는 보잉을 개선할 수 있다.
이것은, C3H2F4 가스의 반응성이 CH2F2 가스와 비교하여 작은 것에 기인하는 것으로 생각된다. 구체적으로는, 폴리머의 형성 위치가 에칭홀(H)의 상부측으로부터 보잉의 발생 위치인 측벽면으로 천이함으로써, 상기 에칭홀(H)의 측벽면이 보호되어 보잉의 발생이 억제된다. 또한, 고어스펙트비의 에칭홀(H)의 바닥부에 도달하는 이온량이 증가함으로써, 에칭홀(H)의 바닥부에 있어서의 에칭이 촉진된다.
또한 본 실시형태에 있어서는, 전술한 바와 같이 바이어스용 고주파 전력(LF)을, 예컨대 20 kW 이상의 펄스파에 의해 하부 전극에 공급한다. 이에 따라, 상기 고주파 전력(LF)의 ON 시간에 있어서는 에칭홀(H)에 이온을 인입하여 에칭을 진행시킬 수 있고, OFF 시간에 있어서는 에칭홀(H)에 이온을 인입하지 않고서 에칭홀(H)의 측벽에 보호막으로서의 폴리머를 균일하고 또한 강고하게 생성할 수 있다. 바꿔 말하면, OFF 시간에 있어서 형성된 폴리머에 의해, ON 시간에 있어서의 에칭홀(H)의 측벽을 보호할 수 있고, 이에 따라 보잉의 발생이 억제된다.
계속해서 도 7은 실시예에 따른 에칭 처리 결과의 경향을 일례로서 나타낸 설명도이다. 도 7의 (a)는 CH2F2 가스만을 공급한 경우(참고예 3), 도 7의 (b)는 CH2F2 가스와 C3H2F4 가스를 혼합하여 공급한 경우(실시예 4)에 있어서의 에칭홀(H)의 깊이(에칭 레이트)를 각각 나타낸다. 또한, 도 7의 (b)는 에칭홀(H)의 깊이를, 참고예 3에 있어서의 에칭홀(H)의 깊이를 기준값 「1」로 했을 경우에 있어서의 비율로 나타낸 것이다.
또한 실시예 4에 있어서는, 참고예 3과의 에칭 레이트의 비교를 적절히 행하기 위해, 참고예 3과 동일한 처리 조건(처리 시간, 처리 압력, 처리 온도 등)으로 플라즈마 처리를 행함과 더불어, 처리 가스 중의 O2 가스 비율을 조정함으로써 넥 CD값이 똑같아지도록 조정을 행하였다.
도 7에 도시된 바와 같이, 에칭 처리에 있어서 CH2F2 가스에 더하여 C3H2F4 가스를 플라즈마 처리 공간(10s)에 공급함으로써, 에칭홀(H)의 형성 속도, 즉 에칭 레이트(시간당 에칭량)가 커지는 것을 알 수 있다. 구체적으로는, 본 발명자들이 검토를 행한 바, 에칭 가스로서 C3H2F4 가스를 처리 가스에 혼합함으로써, (a) 참고예 3에 대하여, 에칭 레이트를 5% 이상(도시한 예에서는 6%) 향상시킬 수 있는 것을 알 수 있었다.
이것은, 전술한 바와 같이, 고어스펙트비의 에칭홀(H)의 바닥부에 도달하는 이온량이 증가함으로써, 에칭홀(H)의 바닥부에 있어서의 에칭이 촉진된 것에 기인하는 것으로 생각된다.
계속해서 도 8은 C3H2F4 가스를 포함하는 제1 처리 가스를 이용한 경우에 있어서의 에칭 대상층(E)의 에칭 레이트(횡축)와 실리콘계 챔버 내 부재의 에칭 레이트(종축)를 나타낸 그래프이다. 도 8 중에 있어서 실선은 제1 처리 가스를 이용한 경우(실시예 5), 파선은 제1 처리 가스를 이용하지 않는 경우(참고예 4)에 있어서의 에칭 대상층(E) 및 실리콘계 챔버 내 부재의 에칭 레이트를 각각 나타낸다.
에칭 대상층(E)의 에칭 처리(도 3의 단계 S2 및 단계 S3)에 있어서는, 에칭 대상층(E)의 에칭과 함께 플라즈마 처리 챔버(10)의 내부에 배치된 실리콘계의 부재[예컨대 샤워 헤드(13)나 링 어셈블리(112) 등]가 에칭되어, 소모된다. 그리고, 이와 같이 실리콘계 챔버 내 부재가 소모된 경우, 플라즈마 처리 챔버(10)의 내부에 있어서의 플라즈마의 생성 환경이 변화하여, 기판(W)에 대하여 균일한 에칭 처리 결과를 얻을 수 없게 될 우려가 있다.
이 점, 본 실시형태에 따른 에칭 처리에 있어서는, 제1 하이드로플루오로카본 가스로서의 C3H2F4 가스를 포함하는 제1 처리 가스를 이용하여 기판(W)의 에칭 처리를 행함으로써, 실리콘계 챔버 내 부재의 소모를 저감할 수 있다. 구체적으로는, 도 8에 도시된 바와 같이, 에칭 가스로서 C3H2F4 가스를 처리 가스에 혼합함으로써, 참고예 4와 비교하여 에칭 레이트를 향상(도 7에 도시된 바와 같이 5% 이상 향상)시키면서, 실리콘계 챔버 내 부재의 소모(에칭 레이트)를 50% 정도로 저감할 수 있는 것을 알 수 있었다.
이것은, 전술한 바와 같이, C3H2F4 가스가 불소 치환기(실시형태에서는 트리플루오로메틸기)를 포함함으로써 에칭 레이트가 향상됨과 더불어, 불포화 결합(실시형태에서는 C의 2중 결합)을 포함함으로써 실리콘계 챔버 내 부재의 표면에 보호막으로서의 폴리머를 형성할 수 있는 것에 기인하는 것으로 생각된다.
이상, 도 5∼도 7에 도시된 결과로부터 알 수 있는 바와 같이, 에칭 처리에 있어서 에칭 가스로서 C3H2F4 가스를 이용함으로써, 에칭홀(H)의 측벽에 대한 보잉의 발생이 억제된다. 또한, 상기 에칭 처리에 있어서의 에칭 레이트를 향상시킬 수 있다.
또한 본 실시형태에 따르면, 전술한 바와 같이 제1 하이드로플루오로카본 가스를 포함하는 제1 처리 가스를 이용한 플라즈마 처리(단계 S2)와 플루오로카본 가스를 포함하는 제2 처리 가스를 이용한 플라즈마 처리(단계 S3)를 교대로 반복 행함으로써, 에칭 대상층(E)으로서의 제1 영역(R1) 및 제2 영역(R2) 양쪽 모두에 적절하게 에칭홀(H)을 형성할 수 있다.
또한 본 실시형태에 따르면, 도 8에 도시된 결과로부터 알 수 있는 바와 같이, 에칭 처리에 있어서 에칭 가스로서 C3H2F4 가스를 이용함으로써, 에칭 레이트가 향상되면서, 실리콘계 챔버 내 부재의 소모를 저감할 수 있다.
또한, 이상의 실시형태에 따르면, 에칭 처리에 있어서, 제1 하이드로플루오로카본 가스와, 제2 하이드로플루오로카본 가스를 조합하여 사용하고, 또한, 각 하이드로플루오로카본 가스의 유량을 제어함으로써, 에칭홀(H)에 대한 폴리머의 형성 위치를 적절하게 조정할 수 있다.
또한, 이상의 실시형태에 있어서는, 전술한 바와 같이 에칭 대상층(E)이, 실리콘 산화막(SiO)과 실리콘 질화막(SiN)이 교대로 적층된 다층막(ON)을 갖는 제1 영역(R1)과, 단층의 실리콘 산화막(SiO)을 갖는 제2 영역(R2)을 포함하는 경우를 예를 들어 설명하였으나, 기판(W)에 형성되는 에칭 대상층(E)의 종류는 이것에 한정되지 않는다. 구체적으로는, 예컨대 기판(W)의 표면에 에칭 대상층으로서 제1 영역(R1)[실리콘 산화막(SiO)과 실리콘 질화막(SiN)이 교대로 적층된 다층막(ON)]만이 형성되어 있는 경우여도, 이상의 실시형태에 따른 플라즈마 처리를 실행할 수 있다.
또한, 상기 실시형태에 있어서는 제1 영역(R1)과 제2 영역(R2)에 형성되는 에칭홀(H)의 깊이를 균일하게 제어하기 위해 단계 S2와 단계 S3를 교대로 반복하여 실행하였으나, 이와 같이 에칭 대상층으로서 제1 영역(R1)만이 형성되는 경우, 제2 영역이 우선적으로 에칭되는 단계 S3은 적절하게 생략되어도 좋다. 또한, 이와 같이 제1 영역(R1)만이 형성되는 경우, 단계 S3과 비교하여 단계 S2의 처리 시간이 길어지도록, 단계 S2와 단계 S3의 처리 시간의 비율을 적절하게 변경하여도 좋다.
또한, 이상의 실시형태에 있어서는, 에칭 대상층(E)에 대하여 마스크 패턴으로서의 에칭홀(H)을 형성하는 경우를 예를 들어 설명하였으나, 에칭 대상층(E)에 형성되는 패터닝 형상은 홀 형상에 한정되지 않고, 예컨대 트렌치 형상이어도 좋다.
또한, 이상의 실시형태에 있어서는, 제1 하이드로플루오로카본 가스가 포함하는 불포화 결합이 C의 2중 결합, 불소 치환기가 트리플루오로메틸기(-CF3)인 경우를 예를 들어 설명하였으나, 제1 하이드로플루오로카본 가스의 구조는 이것에 한정되지 않는다. 즉, 예컨대 제1 하이드로플루오로카본 가스가 포함하는 불포화 결합이 C의 3중 결합이어도 좋고, 불소 치환기는 임의의 플루오로메틸기(-CFx)일 수 있다. 또한, 예컨대 제1 하이드로플루오로카본 가스에 포함되는 불포화 결합이나 플루오로메틸기의 수도 하나로는 한정되지 않는다.
이번에 개시된 실시형태는 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부한 청구범위 및 그 주지를 일탈하는 일없이, 다양한 형태로 생략, 치환, 변경되어도 좋다.

Claims (20)

  1. 에칭 방법에 있어서,
    (a) 챔버 내의 기판 지지체 상에, 실리콘 산화막과 실리콘 질화막이 교대로 적층된 다층막을 갖는 제1 영역과, 단층의 실리콘 산화막을 갖는 제2 영역을 포함하는 기판을 제공하는 공정과,
    (b) 하이드로플루오로카본 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해, 상기 기판을 에칭하는 공정
    을 포함하고,
    상기 하이드로플루오로카본 가스는, CxHyFz(x는 2 이상의 정수를 나타내고, y 및 z는 1 이상의 정수를 나타냄)로 표시되며, 불포화 결합을 갖는 제1 하이드로플루오로카본 가스를 포함하는 것인, 에칭 방법.
  2. 제1항에 있어서,
    제1 하이드로플루오로카본 가스는 플루오로메틸기(-CFx)를 갖는 것인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 하이드로플루오로카본 가스는 C3H2F4인 것인, 에칭 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 처리 가스는 상기 제1 하이드로플루오로카본 가스와는 상이한 제2 하이드로플루오로카본 가스를 더 포함하는 것인, 에칭 방법.
  5. 제4항에 있어서,
    상기 제2 하이드로플루오로카본 가스는 불포화 결합을 갖지 않는 것인, 에칭 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 제2 하이드로플루오로카본 가스는 상기 제1 하이드로플루오로카본 가스보다 분자량이 작은 것인, 에칭 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서,
    상기 (b)에 있어서, 상기 제2 하이드로플루오로카본 가스에 대한 상기 제1 하이드로플루오로카본 가스의 유량비는 0.3 이상 0.5 이하인 것인, 에칭 방법.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 하이드로플루오로카본 가스는 CH2F2 및 CHF3의 군으로부터 선택되는 적어도 1종인 것인, 에칭 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    (c) 플루오로카본 가스를 포함하는 제2 처리 가스로부터 생성된 플라즈마에 의해 상기 기판을 에칭하는 공정을 더 포함하는, 에칭 방법.
  10. 제9항에 있어서,
    상기 제2 처리 가스는 상기 제1 하이드로플루오로카본 가스를 포함하지 않거나 또는 상기 제1 처리 가스의 총 유량에 대한 상기 제1 하이드로플루오로카본 가스의 유량비와는 상이한 유량비로 상기 제1 하이드로플루오로카본 가스를 포함하는 것인, 에칭 방법.
  11. 제9항 또는 제10항에 있어서,
    상기 제2 처리 가스는 상기 제1 하이드로플루오로카본 가스와 상이한 제3 하이드로플루오로카본 가스를 포함하는 것인, 에칭 방법.
  12. 제11항에 있어서,
    상기 제3 하이드로플루오로카본 가스는 불포화 결합을 갖지 않고, 상기 제1 하이드로플루오로카본 가스보다 분자량이 작은 것인, 에칭 방법.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 (b) 및 상기 (c)를 교대로 반복하는, 에칭 방법.
  14. 제13항에 있어서,
    상기 (c)에서의 처리 시간에 대한 상기 (b)에서의 처리 시간의 비율은 2 이상 3 이하인 것인, 에칭 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 처리 가스는 플루오로카본 가스를 더 포함하는 것인, 에칭 방법.
  16. 제9항 내지 제15항 중 어느 한 항에 있어서,
    상기 플루오로카본 가스는 C4F6 가스, CF4 가스, C4F8 가스 및 C3F8 가스의 군으로부터 선택되는 적어도 1종인 것인, 에칭 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 처리 가스는 CO 가스, COS 가스, O2 가스, NF3 가스 및 SF6 가스의 군으로부터 선택되는 적어도 1종을 더 포함하는 것인, 에칭 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 (b)에 있어서, 상기 기판 지지체에 20 kW 이상의 바이어스용 고주파 전력을 공급하는 것인, 에칭 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 기판의 표면에 유기계 또는 붕소계의 마스크를 갖는, 에칭 방법.
  20. 에칭 처리 장치에 있어서,
    처리 챔버와,
    상기 처리 챔버의 내부에 마련되고, 기판을 유지하는 기판 지지체와,
    상기 기판에 행해지는 에칭 처리를 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    (a) 상기 기판 지지체 상에, 실리콘 산화막과 실리콘 질화막이 교대로 적층된 다층막을 갖는 제1 영역과, 단층의 실리콘 산화막을 갖는 제2 영역을 포함하는 상기 기판을 제공하는 공정과,
    (b) 하이드로플루오로카본 가스를 포함하는 제1 처리 가스로부터 생성된 플라즈마에 의해, 상기 기판을 에칭하는 공정
    을 포함하며,
    상기 제어부는, 상기 하이드로플루오로카본 가스가, CxHyFz(x는 2 이상의 정수를 나타내고, y 및 z는 1 이상의 정수를 나타냄)로 표시되고, 불포화 결합을 갖는 제1 하이드로플루오로카본 가스를 포함하도록, 상기 에칭 처리를 제어하는 것인, 에칭 처리 장치.
KR1020220034194A 2021-03-31 2022-03-18 에칭 방법 및 에칭 처리 장치 KR20220136136A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2021-061185 2021-03-31
JP2021061185 2021-03-31
JP2021132776A JP2022158811A (ja) 2021-03-31 2021-08-17 エッチング方法及びエッチング処理装置
JPJP-P-2021-132776 2021-08-17

Publications (1)

Publication Number Publication Date
KR20220136136A true KR20220136136A (ko) 2022-10-07

Family

ID=83406644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220034194A KR20220136136A (ko) 2021-03-31 2022-03-18 에칭 방법 및 에칭 처리 장치

Country Status (4)

Country Link
US (1) US20220319860A1 (ko)
KR (1) KR20220136136A (ko)
CN (1) CN115148593A (ko)
TW (1) TW202245053A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411164A1 (en) * 2022-06-15 2023-12-21 Nanya Technology Corporation Method of plasma etching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051750A (ja) 2014-08-29 2016-04-11 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051750A (ja) 2014-08-29 2016-04-11 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
CN115148593A (zh) 2022-10-04
TW202245053A (zh) 2022-11-16
US20220319860A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US11164723B2 (en) Methods and apparatus for etching semiconductor structures
US11972925B2 (en) Plasma processing apparatus and plasma processing method
KR20220136136A (ko) 에칭 방법 및 에칭 처리 장치
KR20210082384A (ko) 기판 처리 방법 및 기판 처리 장치
JP2022102856A (ja) プラズマ処理装置及びプラズマ処理方法
JP2022158811A (ja) エッチング方法及びエッチング処理装置
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
WO2022220224A1 (ja) エッチング方法及びプラズマ処理装置
US20230377851A1 (en) Etching method and plasma processing apparatus
US20240213032A1 (en) Etching method and plasma processing apparatus
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
US20230420263A1 (en) Etching method and plasma processing apparatus
WO2022244638A1 (ja) プラズマ処理装置及びｒｆシステム
US20230086580A1 (en) Etching method and plasma processing apparatus
US20230268190A1 (en) Plasma processing method and plasma processing system
KR20240103990A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2024093553A (ja) エッチング方法及びプラズマ処理装置
KR20230046257A (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
JP2023050155A (ja) プラズマ処理方法及びプラズマ処理システム
CN118263120A (en) Etching method and plasma processing apparatus
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
JP2023111329A (ja) プラズマ処理方法及びプラズマ処理システム
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
KR20220020775A (ko) 에칭 방법 및 플라즈마 처리 시스템
KR20230161474A (ko) 에칭 방법 및 에칭 장치