JP2023111329A - プラズマ処理方法及びプラズマ処理システム - Google Patents

プラズマ処理方法及びプラズマ処理システム Download PDF

Info

Publication number
JP2023111329A
JP2023111329A JP2022013135A JP2022013135A JP2023111329A JP 2023111329 A JP2023111329 A JP 2023111329A JP 2022013135 A JP2022013135 A JP 2022013135A JP 2022013135 A JP2022013135 A JP 2022013135A JP 2023111329 A JP2023111329 A JP 2023111329A
Authority
JP
Japan
Prior art keywords
film
gas
plasma processing
chamber
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022013135A
Other languages
English (en)
Inventor
智彦 新関
Tomohiko Niizeki
幕樹 戸村
Maju Tomura
嘉英 木原
Yoshihide Kihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2022013135A priority Critical patent/JP2023111329A/ja
Priority to CN202310058506.7A priority patent/CN116525431A/zh
Priority to TW112102579A priority patent/TW202347493A/zh
Priority to KR1020230010285A priority patent/KR20230117529A/ko
Priority to US18/103,207 priority patent/US20230245898A1/en
Publication of JP2023111329A publication Critical patent/JP2023111329A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

Figure 2023111329000001
【課題】マスク膜に対する選択比を高める技術を提供する。
【解決手段】チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法が提供される。この方法は（ａ）有機膜と、有機膜上に形成されたマスク膜とを有する基板をチャンバ内に提供する工程であって、マスク膜はシリコン含有膜とシリコン含有膜上に形成された炭素含有膜とを含む工程と、（ｂ）チャンバ内で、酸素含有ガス、及び、Ｓｉ又はＷとハロゲンとを含有するガス、を含む処理ガスからプラズマを生成する工程と、を備える。（ｂ）は、（ｂ１）マスク膜の少なくとも炭素含有膜に保護膜を形成する工程と、（ｂ２）保護膜が形成されたマスク膜を介して、有機膜をエッチングする工程と、を含む。
【選択図】図５

Description

本開示の例示的実施形態は、プラズマ処理方法及びプラズマ処理システムに関する。
特許文献１には、シリコン含有膜をエッチングする方法が開示されている。
特開２０１０－１０９３７３号公報
本開示は、マスク膜に対する選択比を高める技術を提供する。
本開示の一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）有機膜と前記有機膜上に形成されたマスク膜とを有する基板をチャンバ内に提供する工程であって、前記マスク膜はシリコン含有膜と前記シリコン含有膜上に形成された炭素含有膜とを含む工程と、（ｂ）前記チャンバ内で、酸素含有ガス、及び、Ｓｉ又はＷとハロゲンとを含有するガス、を含む処理ガスからプラズマを生成する工程と、を備え、前記（ｂ）は、（ｂ１）前記マスク膜の少なくとも前記炭素含有膜に保護膜を形成する工程と、（ｂ２）前記保護膜が形成された前記マスク膜を介して、前記有機膜をエッチングする工程と、を含む、プラズマ処理方法が提供される。
本開示の一つの例示的実施形態によれば、マスク膜に対する選択比を高める技術を提供することができる。
例示的なプラズマ処理システムを概略的に示す図である。 本処理方法を示すフローチャートである。 工程ＳＴ１で提供される基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ３の開始直後の基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ３の処理中の基板Ｗの断面構造の一例を模式的に示す図である。 工程ＳＴ３の処理中の基板Ｗの断面構造の他の例を模式的に示す図である。 実施例にかかる基板の一例を描写した図である。 変形例にかかる基板Ｗ’の断面構造の一例を模式的に示す図である。
以下、本開示の各実施形態について説明する。
一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）有機膜と有機膜上に形成されたマスク膜とを有する基板をチャンバ内に提供する工程であって、マスク膜はシリコン含有膜とシリコン含有膜上に形成された炭素含有膜とを含む工程と、（ｂ）チャンバ内で、酸素含有ガス、及び、Ｓｉ又はＷとハロゲンとを含有するガス、を含む処理ガスからプラズマを生成する工程と、を備え、（ｂ）は、（ｂ１）マスク膜の少なくとも炭素含有膜に保護膜を形成する工程と、（ｂ２）保護膜が形成されたマスク膜を介して、有機膜をエッチングする工程と、を含む、プラズマ処理方法が提供される。
一つの例示的実施形態において、Ｓｉ又はＷとハロゲンとを含有するガスは、少なくともＳiＣｌ4を含む。
一つの例示的実施形態において、Ｓｉ又はＷとハロゲンとを含有するガスは、少なくともＷＦ6を含む。
一つの例示的実施形態において、保護膜はシリコン又はタングステンを含有する。
一つの例示的実施形態において、シリコン含有膜がＳｉＯＮ膜である。
一つの例示的実施形態において、炭素含有膜がＳＯＣ膜又はＢＡＲＣ膜である。
一つの例示的実施形態において、酸素含有ガスはＯ2、Ｏ3、ＣＯ、ＣＯ2及びＨ2Ｏからなる群から選択される少なくとも１種を含む。
一つの例示的実施形態において、処理ガスは、硫黄含有ガスを含む。
一つの例示的実施形態において、硫黄含有ガスは、ＣＯＳ又はＳＯ2を含む。
一つの例示的実施形態において、処理ガスは、ハロゲン含有ガスをさらに含む。
一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）有機膜と、有機膜上に形成され、炭素含有膜を含むマスク膜と、を有する基板をチャンバ内に提供する工程と、（ｂ）チャンバ内で、酸素含有ガス、及び、Ｓｉ又はＷとハロゲンとを含有するガス、を含む処理ガスからプラズマを生成する工程と、を備え、（ｂ）は、（ｂ１）マスク膜の少なくとも炭素含有膜に保護膜を形成する工程と、（ｂ２）保護膜が形成されたマスク膜を介して、有機膜をエッチングする工程と、を含む、プラズマ処理方法が提供される。
一つの例示的実施形態において、チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、（ａ）有機膜と、有機膜上の、シリコン含有膜と、シリコン含有膜上に形成される炭素含有膜を含むマスク膜と、を有する基板をチャンバ内に提供する工程と、（ｂ）チャンバ内に、酸素含有ガス、及びＳｉ又はＷとハロゲンとを含有する第１ハロゲン含有ガス、を含む処理ガスを供給してプラズマを生成し、マスク膜を介して、有機膜をエッチングする工程とを含み、処理ガスの総流量に対する、Ｓｉ又はＷと、ハロゲンを含むガスの流量が５体積％未満であるプラズマ処理方法が提供される。
一つの例示的実施形態において、チャンバ、基板支持部、処理ガス供給部及び制御部を備え、制御部は、（ａ）有機膜と、有機膜上に形成されたマスク膜とを有する基板をチャンバ内の基板支持部上に提供し、マスク膜は、シリコン含有膜と、シリコン含有膜上に形成された炭素含有膜とを含み、（ｂ）処理ガス供給部により、酸素含有ガス、及びＳｉ又はＷとハロゲンとを含有するガス、を含む処理ガスをチャンバ内に供給してプラズマを生成し、（ｂ）は、（ｂ１）マスク膜の少なくとも炭素含有膜に保護膜を形成し、（ｂ２）保護膜が形成されたマスク膜を介して、有機膜をエッチングする制御を実行する、プラズマ処理システムが提供される。
＜プラズマ処理システムの構成例＞
以下に、プラズマ処理システムの構成例について説明する。図１は、例示的なプラズマ処理システムを概略的に示す図である。
プラズマ処理システムは、誘導結合型のプラズマ処理装置１及び制御部２を含む。誘導結合型のプラズマ処理装置１は、プラズマ処理チャンバ１０、ガス供給部２０、電源３０及び排気システム４０を含む。プラズマ処理チャンバ１０は、誘電体窓を含む。また、プラズマ処理装置１は、基板支持部１１、ガス導入部及びアンテナ１４を含む。基板支持部１１は、プラズマ処理チャンバ１０内に配置される。アンテナ１４は、プラズマ処理チャンバ１０上又はその上方（すなわち誘電体窓１０１上又はその上方）に配置される。プラズマ処理チャンバ１０は、誘電体窓１０１、プラズマ処理チャンバ１０の側壁１０２及び基板支持部１１により規定されたプラズマ処理空間１０ｓを有する。プラズマ処理チャンバ１０は、少なくとも１つの処理ガスをプラズマ処理空間１０ｓに供給するための少なくとも１つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも１つのガス排出口とを有する。プラズマ処理チャンバ１０は接地される。
基板支持部１１は、本体部１１１及びリングアセンブリ１１２を含む。本体部１１１は、基板Ｗを支持するための中央領域１１１ａと、リングアセンブリ１１２を支持するための環状領域１１１ｂとを有する。ウェハは基板Ｗの一例である。本体部１１１の環状領域１１１ｂは、平面視で本体部１１１の中央領域１１１ａを囲んでいる。基板Ｗは、本体部１１１の中央領域１１１ａ上に配置され、リングアセンブリ１１２は、本体部１１１の中央領域１１１ａ上の基板Ｗを囲むように本体部１１１の環状領域１１１ｂ上に配置される。したがって、中央領域１１１ａは、基板Ｗを支持するための基板支持面とも呼ばれ、環状領域１１１ｂは、リングアセンブリ１１２を支持するためのリング支持面とも呼ばれる。
一実施形態において、本体部１１１は、基台１１１０及び静電チャック１１１１を含む。基台１１１０は、導電性部材を含む。基台１１１０の導電性部材はバイアス電極として機能し得る。静電チャック１１１１は、基台１１１０の上に配置される。静電チャック１１１１は、セラミック部材１１１１ａとセラミック部材１１１１ａ内に配置される静電電極１１１１ｂとを含む。セラミック部材１１１１ａは、中央領域１１１ａを有する。一実施形態において、セラミック部材１１１１ａは、環状領域１１１ｂも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック１１１１を囲む他の部材が環状領域１１１ｂを有してもよい。この場合、リングアセンブリ１１２は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック１１１１と環状絶縁部材の両方の上に配置されてもよい。また、後述するＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電源３１及び／又はＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）電源３２に結合される少なくとも１つのＲＦ／ＤＣ電極がセラミック部材１１１１ａ内に配置されてもよい。この場合、少なくとも１つのＲＦ／ＤＣ電極がバイアス電極として機能する。なお、基台１１１０の導電性部材と少なくとも１つのＲＦ／ＤＣ電極とが複数のバイアス電極として機能してもよい。また、静電電極１１１１ｂがバイアス電極として機能してもよい。したがって、基板支持部１１は、少なくとも１つのバイアス電極を含む。
リングアセンブリ１１２は、１又は複数の環状部材を含む。一実施形態において、１又は複数の環状部材は、１又は複数のエッジリングと少なくとも１つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持部１１は、静電チャック１１１１、リングアセンブリ１１２及び基板のうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、伝熱媒体、流路１１１０ａ、又はこれらの組み合わせを含んでもよい。流路１１１０ａには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路１１１０ａが基台１１１０内に形成され、１又は複数のヒータが静電チャック１１１１のセラミック部材１１１１ａ内に配置される。また、基板支持部１１は、基板Ｗの裏面と中央領域１１１ａとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
ガス導入部は、ガス供給部２０からの少なくとも１つの処理ガスをプラズマ処理空間１０ｓ内に導入するように構成される。一実施形態において、ガス導入部は、中央ガス注入部（ＣＧＩ：Ｃｅｎｔｅｒ Ｇａｓ Ｉｎｊｅｃｔｏｒ）１３を含む。中央ガス注入部１３は、基板支持部１１の上方に配置され、誘電体窓１０１に形成された中央開口部に取り付けられる。中央ガス注入部１３は、少なくとも１つのガス供給口１３ａ、少なくとも１つのガス流路１３ｂ、及び少なくとも１つのガス導入口１３ｃを有する。ガス供給口１３ａに供給された処理ガスは、ガス流路１３ｂを通過してガス導入口１３ｃからプラズマ処理空間１０ｓ内に導入される。なお、ガス導入部は、中央ガス注入部１３に加えて又はその代わりに、側壁１０２に形成された１又は複数の開口部に取り付けられる１又は複数のサイドガス注入部（ＳＧＩ：Ｓｉｄｅ Ｇａｓ Ｉｎｊｅｃｔｏｒ）を含んでもよい。
ガス供給部２０は、少なくとも１つのガスソース２１及び少なくとも１つの流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、少なくとも１つの処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してガス導入部に供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、少なくとも１つの処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。
電源３０は、少なくとも１つのインピーダンス整合回路を介してプラズマ処理チャンバ１０に結合されるＲＦ電源３１を含む。ＲＦ電源３１は、少なくとも１つのＲＦ信号（ＲＦ電力）を少なくとも１つのバイアス電極及びアンテナ１４に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された少なくとも１つの処理ガスからプラズマが形成される。したがって、ＲＦ電源３１は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスＲＦ信号を少なくとも１つのバイアス電極に供給することにより、基板Ｗにバイアス電位が発生し、形成されたプラズマ中のイオンを基板Ｗに引き込むことができる。
一実施形態において、ＲＦ電源３１は、第１のＲＦ生成部３１ａ及び第２のＲＦ生成部３１ｂを含む。第１のＲＦ生成部３１ａは、アンテナ１４に結合され、少なくとも１つのインピーダンス整合回路を介してプラズマ生成用のソースＲＦ信号（ソースＲＦ電力）を生成するように構成される。一実施形態において、ソースＲＦ信号は、１０ＭＨｚ～１５０ＭＨｚの範囲内の周波数を有する。一実施形態において、第１のＲＦ生成部３１ａは、異なる周波数を有する複数のソースＲＦ信号を生成するように構成されてもよい。生成された１又は複数のソースＲＦ信号は、アンテナ１４に供給される。
第２のＲＦ生成部３１ｂは、少なくとも１つのインピーダンス整合回路を介して少なくとも１つのバイアス電極に結合され、バイアスＲＦ信号（バイアスＲＦ電力）を生成するように構成される。バイアスＲＦ信号の周波数は、ソースＲＦ信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスＲＦ信号は、ソースＲＦ信号の周波数よりも低い周波数を有する。一実施形態において、バイアスＲＦ信号は、１００ｋＨｚ～６０ＭＨｚの範囲内の周波数を有する。一実施形態において、第２のＲＦ生成部３１ｂは、異なる周波数を有する複数のバイアスＲＦ信号を生成するように構成されてもよい。生成された１又は複数のバイアスＲＦ信号は、少なくとも１つのバイアス電極に供給される。また、種々の実施形態において、ソースＲＦ信号及びバイアスＲＦ信号のうち少なくとも１つがパルス化されてもよい。
また、電源３０は、プラズマ処理チャンバ１０に結合されるＤＣ電源３２を含んでもよい。ＤＣ電源３２は、バイアスＤＣ生成部３２ａを含む。一実施形態において、バイアスＤＣ生成部３２ａは、少なくとも１つのバイアス電極に接続され、バイアスＤＣ信号を生成するように構成される。生成されたバイアスＤＣ信号は、少なくとも１つのバイアス電極に印加される。
種々の実施形態において、バイアスＤＣ信号は、パルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも１つのバイアス電極に印加される。電圧パルスは、矩形、台形、三角形又はこれらの組み合わせのパルス波形を有してもよい。一実施形態において、ＤＣ信号から電圧パルスのシーケンスを生成するための波形生成部がバイアスＤＣ生成部３２ａと少なくとも１つのバイアス電極との間に接続される。したがって、バイアスＤＣ生成部３２ａ及び波形生成部は、電圧パルス生成部を構成する。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、１周期内に１又は複数の正極性電圧パルスと１又は複数の負極性電圧パルスとを含んでもよい。なお、バイアスＤＣ生成部３２ａは、ＲＦ電源３１に加えて設けられてもよく、第２のＲＦ生成部３１ｂに代えて設けられてもよい。
アンテナ１４は、１又は複数のコイルを含む。一実施形態において、アンテナ１４は、同軸上に配置された外側コイル及び内側コイルを含んでもよい。この場合、ＲＦ電源３１は、外側コイル及び内側コイルの双方に接続されてもよく、外側コイル及び内側コイルのうちいずれか一方に接続されてもよい。前者の場合、同一のＲＦ生成部が外側コイル及び内側コイルの双方に接続されてもよく、別個のＲＦ生成部が外側コイル及び内側コイルに別々に接続されてもよい。
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられたガス排出口１０ｅに接続され得る。排気システム４０は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間１０ｓ内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
制御部２は、本開示において述べられる種々の工程をプラズマ処理装置１に実行させるコンピュータ実行可能な命令を処理する。制御部２は、ここで述べられる種々の工程を実行するようにプラズマ処理装置１の各要素を制御するように構成され得る。一実施形態において、制御部２の一部又は全てがプラズマ処理装置１に含まれてもよい。制御部２は、処理部２ａ１、記憶部２ａ２及び通信インターフェース２ａ３を含んでもよい。制御部２は、例えばコンピュータ２ａにより実現される。処理部２ａ１は、記憶部２ａ２からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部２ａ２に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部２ａ２に格納され、処理部２ａ１によって記憶部２ａ２から読み出されて実行される。媒体は、コンピュータ２ａに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース２ａ３に接続されている通信回線であってもよい。処理部２ａ１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であってもよい。記憶部２ａ２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース２ａ３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１との間で通信してもよい。
図２は、一つの例示的実施形態に係るプラズマ処理方法（以下「本処理方法」ともいう。）を示すフローチャートである。各工程における処理は、図１に示すプラズマ処理システムで実行されてよい。以下では、制御部２がプラズマ処理装置１の各部を制御して、基板Ｗに対して本処理方法を実行する場合を例に説明する。図２は、基板Ｗを提供する工程ＳＴ１と、処理ガスを供給する工程ＳＴ２と、プラズマを生成する工程ＳＴ３とを含む。
（工程ＳＴ１：基板の提供）
工程ＳＴ１において、基板Ｗは、プラズマ処理装置１のプラズマ処理空間１０ｓ内に提供される。基板Ｗは、基板支持部１１の上面に提供され、静電チャック１１１１により基板支持部１１に保持される。
図３は、工程ＳＴ１で提供される基板Ｗの断面構造の一例を示す図である。基板Ｗは、下地膜ＵＦ上に、エッチング対象膜ＥＦ及びマスク膜ＭＦがこの順で積層されている。マスク膜ＭＦは、複数層で形成されてよく、例えば、シリコン含有膜ＳＦと炭素含有膜ＣＦとの二層で形成されてよい。基板Ｗは、ＤＲＡＭ、３Ｄ－ＮＡＮＤフラッシュメモリ等の半導体メモリデバイスを含む半導体デバイスの製造に用いられてよい。
下地膜ＵＦは、例えば、シリコンウェハやシリコンウェハ上に形成された有機膜、誘電体膜、金属膜、半導体膜等でよい。下地膜ＵＦは、複数の膜が積層されて構成されてよい。例えば、下地膜ＵＦは、シリコン酸化膜と多結晶シリコン膜又はシリコン酸化膜とシリコン窒化膜とが交互に積層されて構成されてよい。
エッチング対象膜ＥＦは、有機膜であり、例えば、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜、ＡＣＬ（Ａｍｏｒｐｈｏｕｓ Ｃａｒｂｏｎ Ｌａｙｅｒ）膜等でよい。
基板Ｗが下地膜ＵＦの下にほかの膜をさらに有し、エッチング対象膜ＥＦ及び下地膜ＵＦの積層膜が多層マスクとして機能してもよい。すなわち、エッチング対象膜ＥＦ及び下地膜ＵＦの積層膜を多層マスクとして、当該他の膜をエッチングしてもよい。
マスク膜ＭＦは、エッチング対象膜ＥＦの上面に形成されている。一つの例示的な実施形態において、マスク膜ＭＦはシリコン含有膜ＳＦと当該シリコン含有膜上に形成された炭素含有膜ＣＦとの二層で構成されてよい。なお、後述するように、マスク膜ＭＦは、炭素含有膜ＣＦの一層で構成されてもよい。
シリコン含有膜ＳＦはＳｉを含有している膜であればよく、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜（ＳｉＯＮ膜）、ＢＳｉ膜、ＷＳｉ膜、Ｓｉ－ＡＲＣ（Ｓｉｌｉｃｏｎ－Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜等でよい。
炭素含有膜ＣＦは炭素を含有している膜であればよく、例えば、ＳＯＣ膜、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜等でよい。
図３に示すとおり、マスク膜ＭＦは少なくとも一つの開口ＯＰを有する。開口ＯＰは、マスク膜の側面ｓｓによって規定される。開口ＯＰは、マスク膜の側面ｓｓに囲まれた、エッチング対象膜ＥＦ上の空間である。すなわち、図３において、エッチング対象膜ＥＦの上面は、マスク膜ＭＦに覆われた部分と、開口ＯＰによって露出した部分とを有する。開口ＯＰは、基板Ｗの平面視（基板Ｗを図３の上から下へ向かう方向に見た場合）において、任意の形状を有してよい。当該形状は、例えば、円、楕円、矩形、線やこれらの１種類以上を組み合わせた形状であってよい。マスク膜ＭＦは、複数の開口ＯＰを有してよい。複数の開口ＯＰは、それぞれ穴形状を有し、一定の間隔で配列されたアレイパターンを構成してよい。また、複数の開口ＯＰは、それぞれ線形状を有し、一定の間隔で並んでライン＆スペースのパターンを構成してもよい。基板Ｗを構成する各膜（下地膜ＵＦ、エッチング対象膜ＥＦ、マスク膜ＭＦ）は、それぞれ、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法等により形成されてよい。上記各膜は、平坦な膜であってよく、また、凹凸を有する膜であってもよい。マスク膜ＭＦの開口ＯＰは、マスク膜ＭＦをエッチングすることで形成されてよい。
基板Ｗの各膜を形成するプロセスの少なくとも一部は、プラズマ処理チャンバ１０の空間内で行われてよい。一例では、マスク膜ＭＦをエッチングして開口ＯＰを形成する工程は、プラズマ処理チャンバ１０で実行されてよい。すなわち、開口ＯＰ及び後述するエッチング対象膜ＥＦのエッチングは、同一のチャンバ内で連続して実行されてよい。また、基板Ｗの各膜の全部又は一部がプラズマ処理装置１の外部の装置やチャンバで形成された後、基板Ｗがプラズマ処理空間１０ｓ内に搬入され、基板支持部１１の上面に配置されることで基板が提供されてもよい。
（工程ＳＴ２：処理ガスの供給）
工程ＳＴ２において、ガス供給部２０から処理ガスがプラズマ内部空間１０ｓに供給される。
処理ガスは、酸素含有ガスを含むとともに、Ｓｉ又はＷとハロゲンとを含有するガス（以下本明細書において「Ｓｉ／Ｗガス」ともいう。）を含む。酸素含有ガスは、О2ガス、ＣＯガス及びＣＯ2ガスからなる群から選択される少なくとも１種を含む。
Ｓｉ／Ｗガスは、ＳｉＦ4ガス、ＳｉＣｌ4ガス、ＷＦ6ガス及びＷＣｌ4ガスからなる群から選択される少なくとも１種を含んでよい。Ｓｉ／Ｗガスの流量は、処理ガスの総流量に対して、５体積％未満としてよい。
処理ガスは、硫黄含有ガスをさらに含んでよい。硫黄含有ガスは、ＣＯＳ及びＳＦ6からなる群から選択される少なくとも１種を含んでよい。
処理ガスは、Ｓｉ／Ｗガスとは別のハロゲン含有ガスをさらに含んでよい。当該別のハロゲン含有ガスは、ＣＨＦ3ガス、ＣＦ4ガス、ＮＦ3ガス、ＳＦ6ガス、ＩＦ7ガス、ＨＦガス、ＨＢｒガス、Ｃｌ2ガス、ＢＣｌ3ガス及びＢｒ2ガスからなる群から選択される少なくとも１種でよい。
（工程ＳＴ３：プラズマの生成）
工程ＳＴ３において、プラズマ処理空間１０ｓ内に供給された処理ガスからプラズマが生成される。
図４は、工程ＳＴ３の処理開始直後の基板Ｗの断面構造の一例を模式的に示す図である。本処理方法において、Ｓｉ／Ｗガス中のＳｉ又はＷはプラズマ中で解離し、炭素含有膜ＣＦの上面ｔｓ及び側面ｓｓ１に堆積する。これにより、炭素含有膜ＣＦに保護膜ＰＦが形成される。図４に示すとおり、炭素含有膜ＣＦの側面ｓｓ１に形成される保護膜ＰＦの膜厚は、上面ｔｓに形成される保護膜ＰＦの膜圧より薄い。これは、プラズマ中のＳｉ又はＷが、炭素含有膜ＣＦに対しては異方的に堆積するためであると考えられる。なお、本発明者らの実験によれば、マスク膜ＭＦがシリコン含有膜ＳＦのみで形成されている場合は、このような異方的な堆積は観察されなかった。プラズマ中のＳｉ又はＷは、シリコン含有膜ＳＦに等方的に堆積し、シリコン含有膜ＳＦの側面にも上面と同程度の保護膜が形成された。
保護膜ＰＦはＳｉ又はＷ又はこれらの酸化物を含む。保護膜ＰＦは、プラズマ中の酸素の活性種との反応性が炭素含有膜ＣＦに比べて低い。保護膜は、工程ＳＴ３の実行中、プラズマ中の酸素の活性種によって炭素含有膜ＣＦがエッチングされることを抑制する。なお、保護膜ＰＦはシリコン含有膜の側面ｓｓ２にも形成されてよい。すなわち、保護膜は、マスク膜ＭＦの側面ｓｓ全体にわたって形成されてよい。
図５は、工程ＳＴ３の処理中の基板Ｗの断面構造の一例を模式的に示す図である。工程ＳＴ３の実行中、プラズマ中の酸素の活性種等が基板Ｗに引きよせられ、エッチング対象膜ＥＦのエッチングが進行する。すなわち、エッチング対象膜ＥＦのうちマスク膜ＭＦの開口ＯＰに対応する部分が深さ方向（図の上から下に向かう方向）にエッチングされ、凹部が形成される。工程ＳＴ３の実行中、プラズマ中のイオン等の衝突により保護膜ＰＦは多少除去され得るが、Ｓｉ又はＷの堆積も同時に継続しているので、工程ＳＴ３の実行中、保護膜ＰＦが完全に除去されてしまうことはない。なお、工程ＳＴ３の実行中、Ｓｉ／Ｗガスの流量は一定であっても、一定でなくてもよい。例えば、工程ＳＴ３の開始から一定時間経過後、Ｓｉ／Ｗガスの流量を減少させてよい。Ｓｉ／Ｗガスの流量は、工程ＳＴ３の開始直後に保護膜ＰＦを形成させるに足る流量である必要はあるが、一定時間経過後は、保護膜ＰＦの減少を補う程度の流量で足りるからである。
本処理方法によれば、工程ＳＴ３の開始直後に、炭素含有膜ＣＦに保護膜ＰＦが形成される。上述のとおり、保護膜ＰＦは、工程ＳＴ３の実行中、プラズマ中の酸素の活性種によって炭素含有膜ＣＦがエッチングされてしまうことを抑制できる。工程ＳＴ３の実行中、炭素含有膜ＣＦが除去されず残れば、当然、その下層のシリコン含有膜ＳＦも残る。すなわち、本処理方法によれば、マスク膜ＭＦに対する選択比を格段に向上させることができる。
また、上述のとおり、炭素含有膜ＣＦの側面ｓｓ１に形成される保護膜ＰＦの膜厚は、上面ｔｓに形成される保護膜ＰＦの膜圧より薄い。これにより、保護膜ＰＦが炭素含有膜ＣＦの側面ｓｓ１に堆積し、開口ＯＰの幅が狭くなることが抑制できる。ひいては、エッチング対象膜ＥＦに形成される凹部の形状異常（ボーイングや先細り）を抑制することができる。
図６は、工程ＳＴ３の処理中の基板Ｗの断面構造の他の例を模式的に示す図である。図６に示すように、炭素含有膜ＣＦは、工程ＳＴ３の実行中に、徐々に幅方向（図の左右方向）内側に向かって縮み得る。この場合、保護膜ＰＦは幅方向に縮んだ炭素含有膜ＣＦに沿って形成されるので、保護膜ＰＦが幅方向に張り出すことがより抑制される。これにより、開口ＯＰの幅が狭くなることが抑制されるので、エッチング対象膜ＥＦに形成される凹部の形状異常が抑制され得る。
＜実施例＞
次に、本処理方法の実施例について説明する。本開示は、以下の実施例によって何ら限定されるものではない。
図７は実施例１～３にかかる基板の一例を描写した図である。実施例１～３では、プラズマ処理装置１を用いて本処理方法を適用し、基板Ｗのエッチング対象膜ＥＦをエッチングした。基板Ｗの下地膜ＵＦとして、ポリシリコンを用い、エッチング対象膜ＥＦとしてＡＣＬ膜を用いた。マスク膜ＭＦはシリコン含有膜ＳＦと炭素含有膜ＣＦの二層で形成され、シリコン含有膜ＳＦとしてＳｉＯＮ膜、炭素含有膜ＣＦとしてＢＡＲＣ膜を用いた。実施例１～３は、処理ガスとして、Ｏ2ガス、ＳｉＣｌ4ガス及びＣｌ2ガスを用いた。実施例１～３では、処理ガスの総流量に対するＳｉＣｌ4ガスの流量比をそれぞれ、４体積％、６体積％、８体積％とした。
図７のＡ～Ｃは、それぞれ、実施例１～３にかかるエッチング後のエッチング対象膜ＥＦの断面構造を描画した図である。図７に示すとおり、処理ガスの総流量に対する、ＳｉＣｌ4ガスの流量比が低いほど、エッチングによりエッチング対象膜ＥＦに形成される凹部が先細りせず、凹部の底面が広かった（ＷA＞ＷB＞ＷC）。すなわち、エッチングにより形成される凹部の垂直性が向上した。これは、保護膜ＰＦの形成に寄与するＳｉＣｌ4ガスの流量が少ないことに伴い、マスク膜ＭＦの側面ｓｓに堆積する保護膜ＰＦの堆積量が少なくなり、マスク膜ＭＦの閉塞がより抑制されたためであると考えられる。
＜本処理方法の他の例＞
本処理方法は、本開示の範囲及び趣旨から逸脱することなく種々の変形をなし得る。
例えば、図８は、変形例にかかる基板Ｗ’の断面構造の一例を模式的に示す図である。基板Ｗ′はマスク膜ＭＦが、炭素含有膜ＣＦ一層で構成されている点で図３の基板Ｗと異なる。この基板Ｗ’を用いた場合でも、工程ＳＴ３の開始直後に炭素含有膜ＣＦ上に保護膜ＰＦが形成されるので、工程ＳＴ３の実行中、炭素含有膜ＣＦをマスクとして十分に機能させ得る。
また例えば、工程ＳＴ３の実行中に、開口ＯＰの開口幅を広げる（Ｄｅ－ｃｌｏｇｇｉｎｇ）工程を１又は複数回行ってよい。具体的には、プラズマ処理空間１０ｓ内に例えばＨ2ガスとＮＦ3ガスを含む処理ガスを供給してプラズマを生成し、炭素含有膜ＣＦの側面ｓｓ１に形成される保護膜ＰＦの一部を除去するようにしてよい。これにより、工程ＳＴ３の実行中に、保護膜ＰＦが幅方向に張り出すこと、すなわち、開口ＯＰの幅が狭くなることが抑制される。ひいては、エッチング対象膜ＥＦに形成される凹部の形状異常が抑制され得る。
また例えば、本処理方法は、誘導結合型のプラズマ処理装置１以外にも、容量結合型プラズマやマイクロ波プラズマ等、任意のプラズマ源を用いたプラズマ処理装置を用いて実行してよい。
１……プラズマ処理装置、２……制御部、１０……プラズマ処理チャンバ、１０ｓ……プラズマ処理空間、１１……基板支持部、２０……ガス供給部、ＰＦ……保護膜、ＭＦ……マスク膜、ＣＦ……炭素含有膜、ＳＦ……シリコン含有膜、ＥＦ……エッチング対象膜、ＵＦ…下地膜、Ｗ、Ｗ’…基板、ＯＰ……開口、ｔｓ……炭素含有膜の上面（マスク膜の上面）、ｓｓ……マスク膜の側面、ｓｓ１……炭素含有膜の側面、ｓｓ２……シリコン含有膜の側面

Claims (13)

  1. チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、
    （ａ）有機膜と、前記有機膜上に形成されたマスク膜とを有する基板をチャンバ内に提供する工程であって、前記マスク膜はシリコン含有膜と前記シリコン含有膜上に形成された炭素含有膜とを含む工程と、
    （ｂ）前記チャンバ内で、酸素含有ガス、及び、Ｓｉ又はＷとハロゲンとを含有するガス、を含む処理ガスからプラズマを生成する工程と、を備え、
    前記（ｂ）は、
    （ｂ１）前記マスク膜の少なくとも前記炭素含有膜に保護膜を形成する工程と、
    （ｂ２）前記保護膜が形成された前記マスク膜を介して、前記有機膜をエッチングする工程と、を含む、プラズマ処理方法。
  2. 前記Ｓｉ又はＷとハロゲンとを含有するガスは、少なくともＳiＣｌ4を含む、請求項１に記載のプラズマ処理方法。
  3. 前記Ｓｉ又はＷとハロゲンとを含有するガスは、少なくともＷＦ6を含む、請求項１に記載のプラズマ処理方法。
  4. 前記保護膜はシリコン又はタングステンを含有する、請求項１に記載のプラズマ処理方法。
  5. 前記シリコン含有膜がＳｉＯＮ膜である、請求項１から４のいずれか１項に記載のプラズマ処理方法。
  6. 前記炭素含有膜がＳＯＣ膜又はＢＡＲＣ膜である、請求項１から５のいずれか１項に記載のプラズマ処理方法。
  7. 前記酸素含有ガスはＯ2、Ｏ3、ＣＯ、ＣＯ2及びＨ2Ｏからなる群から選択される少なくとも１種を含む、請求項１から６のいずれか１項に記載のプラズマ処理方法。
  8. 前記処理ガスは、硫黄含有ガスを含む、請求項１から７のいずれか１項に記載のプラズマ処理方法。
  9. 前記硫黄含有ガスは、ＣＯＳ又はＳＯ2を含む、請求項８に記載のプラズマ処理方法。
  10. 前記処理ガスは、ハロゲン含有ガスをさらに含む、請求項１から９のいずれか１項に記載のプラズマ処理方法。
  11. チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、
    （ａ）有機膜と、前記有機膜上に形成されたマスク膜とを有する基板をチャンバ内に提供する工程であって、前記マスク膜は炭素含有膜を含む工程と、
    （ｂ）前記チャンバ内で、酸素含有ガス、及び、Ｓｉ又はＷとハロゲンとを含有するガス、を含む処理ガスからプラズマを生成する工程と、を備え、
    前記（ｂ）は、
    （ｂ１）前記マスク膜の少なくとも前記炭素含有膜に保護膜を形成する工程と、
    （ｂ２）前記保護膜が形成された前記マスク膜を介して、前記有機膜をエッチングする工程と、を含む、プラズマ処理方法。
  12. チャンバを有するプラズマ処理装置において実行されるプラズマ処理方法であって、
    （ａ）有機膜と、前記有機膜上に形成されたマスク膜とを有する基板をチャンバ内に提供する工程であって、前記マスク膜は、シリコン含有膜と前記シリコン含有膜上に形成された炭素含有膜とを含む工程と、
    （ｂ）前記チャンバ内に、酸素含有ガス、及びＳｉ又はＷとハロゲンとを含有するガス、を含む処理ガスを供給してプラズマを生成し、前記マスク膜を介して、前記有機膜をエッチングする工程と、を含み、
    前記処理ガスの総流量に対する、前記Ｓｉ又はＷとハロゲンとを含有するガスの流量が５体積％未満である、プラズマ処理方法。
  13. チャンバ、基板支持部、処理ガス供給部及び制御部を備え、
    前記制御部は、
    （ａ）有機膜と、前記有機膜上に形成されたマスク膜とを有する基板を前記チャンバ内の前記基板支持部上に提供し、前記マスク膜は、シリコン含有膜と、前記シリコン含有膜上に形成された炭素含有膜とを含み、
    （ｂ）前記処理ガス供給部により、酸素含有ガス、及びＳｉ又はＷとハロゲンとを含有するガス、を含む処理ガスを前記チャンバ内に供給してプラズマを生成し、
    前記（ｂ）は、
    （ｂ１）前記マスク膜の少なくとも前記炭素含有膜に保護膜を形成し、
    （ｂ２）前記保護膜が形成された前記マスク膜を介して、前記有機膜をエッチングする制御を実行する、
    プラズマ処理システム。
JP2022013135A 2022-01-31 2022-01-31 プラズマ処理方法及びプラズマ処理システム Pending JP2023111329A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022013135A JP2023111329A (ja) 2022-01-31 2022-01-31 プラズマ処理方法及びプラズマ処理システム
CN202310058506.7A CN116525431A (zh) 2022-01-31 2023-01-17 等离子体处理方法以及等离子体处理系统
TW112102579A TW202347493A (zh) 2022-01-31 2023-01-19 電漿處理方法及電漿處理系統
KR1020230010285A KR20230117529A (ko) 2022-01-31 2023-01-26 플라즈마 처리 방법 및 플라즈마 처리 시스템
US18/103,207 US20230245898A1 (en) 2022-01-31 2023-01-30 Plasma processing method and plasma processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022013135A JP2023111329A (ja) 2022-01-31 2022-01-31 プラズマ処理方法及びプラズマ処理システム

Publications (1)

Publication Number Publication Date
JP2023111329A true JP2023111329A (ja) 2023-08-10

Family

ID=87406970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022013135A Pending JP2023111329A (ja) 2022-01-31 2022-01-31 プラズマ処理方法及びプラズマ処理システム

Country Status (5)

Country Link
US (1) US20230245898A1 (ja)
JP (1) JP2023111329A (ja)
KR (1) KR20230117529A (ja)
CN (1) CN116525431A (ja)
TW (1) TW202347493A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394722B2 (en) 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control

Also Published As

Publication number Publication date
US20230245898A1 (en) 2023-08-03
TW202347493A (zh) 2023-12-01
KR20230117529A (ko) 2023-08-08
CN116525431A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
US9673058B1 (en) Method for etching features in dielectric layers
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
JP2023111329A (ja) プラズマ処理方法及びプラズマ処理システム
US20230268190A1 (en) Plasma processing method and plasma processing system
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
WO2024117212A1 (ja) エッチング方法及びプラズマ処理装置
WO2023048281A1 (ja) プラズマ処理方法及びプラズマ処理システム
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
US20230100292A1 (en) Plasma processing method and plasma processing system
US20230420263A1 (en) Etching method and plasma processing apparatus
WO2023214575A1 (ja) プラズマ処理方法及びプラズマ処理装置
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
WO2024043185A1 (ja) プラズマ処理方法及びプラズマ処理システム
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
JP2023109496A (ja) エッチング方法及びプラズマ処理装置
KR20220136136A (ko) 에칭 방법 및 에칭 처리 장치
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2024010798A (ja) プラズマ処理方法及びプラズマ処理システム
JP2024006972A (ja) プラズマ処理方法及びプラズマ処理システム
KR20240047315A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20230044943A (ko) 에칭 방법 및 에칭 장치
TW202243000A (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240312