CN116525431A - 等离子体处理方法以及等离子体处理系统 - Google Patents

等离子体处理方法以及等离子体处理系统 Download PDF

Info

Publication number
CN116525431A
CN116525431A CN202310058506.7A CN202310058506A CN116525431A CN 116525431 A CN116525431 A CN 116525431A CN 202310058506 A CN202310058506 A CN 202310058506A CN 116525431 A CN116525431 A CN 116525431A
Authority
CN
China
Prior art keywords
film
gas
plasma processing
mask
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310058506.7A
Other languages
English (en)
Inventor
新关智彦
户村幕树
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN116525431A publication Critical patent/CN116525431A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)

Abstract

本申请提供一种提高相对于掩膜的选择比的技术。提供在具有腔室的等离子体处理装置中执行的等离子体处理方法以及等离子体处理系统。该方法具备：(a)向腔室内提供具有有机膜和在有机膜上形成的掩膜的基板的工序，掩膜包含含硅膜和在含硅膜上形成的含碳膜；(b)在腔室内，由处理气体生成等离子体的工序，所述处理气体包含：含氧气体；和含有Si或W、以及卤素的气体。(b)包含(b1)在掩膜的至少含碳膜上形成保护膜的工序和(b2)经由形成保护膜的掩膜蚀刻有机膜的工序。

Description

等离子体处理方法以及等离子体处理系统
技术领域
本公开的示例性实施方式涉及等离子体处理方法以及等离子体处理系统。
背景技术
专利文献1中公开有蚀刻含硅膜的方法。
现有技术文献
专利文献
专利文献1：特开2010-109373号公报
发明内容
本公开提供一种提高相对于掩膜的选择比的技术。
在本公开的一个示例性实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，具备：(a)向腔室内提供具有有机膜和在所述有机膜上形成的掩膜的基板的工序，所述掩膜包含含硅膜和在所述含硅膜上形成的含碳膜；(b)在所述腔室内，由包含含氧气体以及含有Si或W、以及卤素的气体的处理气体生成等离子体的工序，所述(b)包含：(b1)在所述掩膜的至少所述含碳膜上形成保护膜的工序；以及(b2)经由形成所述保护膜的所述掩膜蚀刻所述有机膜的工序。
发明效果
根据本公开的一个示例性实施方式，能够提供提高相对于掩膜的选择比的技术。
附图说明
图1是概略地示出示例性等离子体处理系统的图。
图2是表示本处理方法的流程图。
图3是示意性地示出在工序ST1提供的基板W的截面构造的一例的图。
图4是示意性地示出工序ST3刚开始后的基板W的截面构造的一例的图。
图5是示意性地示出工序ST3处理中的基板W的截面构造的一例的图。
图6是示意性地示出工序ST3处理中的基板W的截面构造的其他例的图。
图7是描绘实施例涉及的基板的一例的图。
图8是示意性示出变形例涉及的基板W’的截面构造的一例的图。
具体实施方式
以下，关于本公开的各实施方式进行说明。
在一个示例性实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，具备：(a)向腔室内提供具有有机膜和在有机膜上形成的掩膜的基板的工序，掩膜包含含硅膜和在含硅膜上形成的含碳膜；以及(b)在腔室内，由包含含氧气体以及含有Si或W、以及卤素的气体的处理气体生成等离子体的工序，(b)包含：(b1)在掩膜的至少含碳膜上形成保护膜的工序；以及(b2)经由形成保护膜的掩膜蚀刻有机膜的工序。
在一个示例性实施方式中，含有Si或W、以及卤素的气体至少包含SiCl4。
在一个示例性实施方式中，含有Si或W、以及卤素的气体至少包含WF6。
在一个示例性实施方式中，保护膜含有硅或者钨。
在一个示例性实施方式中，含硅膜是SiON膜。
在一个示例性实施方式中，含碳膜是SOC膜或者BARC膜。
在一个示例性实施方式中，含氧气体包含从由O2、O3、CO、CO2以及H2O构成的组选择的至少一种。
在一个示例性实施方式中，处理气体包含含硫气体。
在一个示例性实施方式中，含硫气体包含COS或者SO2。
在一个示例性实施方式中，处理气体还包含含卤素气体。
在一个示例性实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，具备：(a)向腔室内提供具有有机膜和在有机膜上形成且包含含碳膜的掩膜的基板的工序；以及(b)在腔室内，由包含含氧气体以及含有Si或W、以及卤素的气体的处理气体生成等离子体的工序，(b)包含：(b1)在掩膜的至少含碳膜上形成保护膜的工序；以及(b2)经由形成保护膜的掩膜蚀刻有机膜的工序。
在一个示例性实施方式中，提供一种在具有腔室的等离子体处理装置中执行的等离子体处理方法，具备：(a)向腔室内提供具有有机膜和在有机膜上的包含含硅膜和在含硅膜上形成的含碳膜的掩膜的基板的工序；以及(b)在腔室内，供给包含含氧气体以及含有Si或W、以及卤素的第一含卤素气体的处理气体而生成等离子体，经由掩膜蚀刻有机膜的工序，包含Si或W、以及卤素的气体相对于处理气体的总流量的流量小于5体积％。
在一个示例性实施方式中，提供一种等离子体处理系统，具备腔室、基板支承部、处理气体供给部以及控制部，控制部执行以下控制：(a)在腔室内的基板支承部上提供具有有机膜和在有机膜上形成的掩膜的基板，掩膜包含含硅膜和在含硅膜上形成的含碳膜；(b)通过处理气体供给部，向腔室内供给包含含氧气体以及含有Si或W、以及卤素的气体的处理气体而生成等离子体，(b)包含：(b1)在掩膜的至少含碳膜上形成保护膜；以及(b2)经由形成保护膜的掩膜蚀刻有机膜。
＜等离子体处理系统的构成例＞
以下，关于等离子体处理系统的构成例进行说明。图1是概略地示出示例性等离子体处理系统的图。
等离子体处理系统包含电感耦合型等离子体处理装置1以及控制部2。电感耦合型等离子体处理装置1包含等离子体处理腔室10、气体供给部20、电源30以及排气系统40。等离子体处理腔室10包含电介质窗。此外，等离子体处理装置1包含基板支承部11、气体导入部以及天线14。基板支承部11配置于等离子体处理腔室10内。天线14配置于等离子体处理腔室10上或者其上方(即电介质窗101上或者其上方)。等离子体处理腔室10具有由电介质窗101、等离子体处理腔室10的侧壁102以及由基板支承部11限定的等离子体处理空间10s。等离子体处理腔室10具有用于向等离子体处理空间10s供给至少一种处理气体的至少一个气体供给口和用于从等离子体处理空间排出气体的至少一个气体排出口。等离子体处理腔室10接地。
基板支承部11包含主体部111以及环组件112。主体部111具有用于支承基板W的中央区域111a和用于支承环组件112的环状区域111b。晶圆是基板W的一例。主体部111的环状区域111b在俯视下包围主体部111的中央区域111a。基板W配置在主体部111的中央区域111a上，环组件112以包围主体部111的中央区域111a上的基板W的方式配置在主体部111的环状区域111b上。因此，中央区域111a也称为用于支承基板W的基板支承面，环状区域111b也称为用于支承环组件112的环支承面。
在一实施方式中，主体部111包含基台1110以及静电吸盘1111。基台1110包含导电性部件。基台1110的导电性部件能够作为偏置电极发挥作用。静电吸盘1111配置在基台1110上。静电吸盘1111包含陶瓷部件1111a和配置在陶瓷部件1111a内的静电电极1111b。陶瓷部件1111a具有中央区域111a。在一实施方式中，陶瓷部件1111a也具有环状区域111b。此外，也可以是包围如环状静电吸盘或环状绝缘部件那样的静电吸盘1111的其他部件具有环状区域111b。在这种情况下，环组件112既可以配置在环状静电吸盘或者环状绝缘部件上，也可以配置在静电吸盘1111和环状绝缘部件这两方上。此外，与后述的射频(RadioFrequency)电源31和/或直流(Direct Current)电源32结合的至少一个射频/直流电极也可以配置于陶瓷部件1111a内。在这种情况下，至少一个射频/直流电极作为偏置电极发挥作用。此外，基台1110的导电性部件和至少一个射频/直流电极也可以作为多个偏置电极发挥作用。此外，静电电极1111b也可以作为偏置电极发挥作用。因此，基板支承部11包含至少一个偏置电极。
环组件112包含一个或者多个环状部件。在一实施方式中，一个或者多个环状部件包含一个或者多个边缘环和至少一个覆盖环。边缘环由导电性材料或者绝缘材料形成，覆盖环由绝缘材料形成。
此外，基板支承部11也可以包含构成为将静电吸盘1111、环组件112以及基板之中的至少一个调节至目标温度的调温模块。调温模块也可以包含加热器、传热介质、流路1110a或者它们的组合。在流路1110a中，流过盐水或气体那样的传热流体。在一实施方式中，流路1110a形成于基台1110内，一个或者多个加热器配置在静电吸盘1111的陶瓷部件1111a内。此外，基板支承部11也可以包含构成为向基板W的背面与中央区域111a之间的间隙供给传热气体的传热气体供给部。
气体导入部构成为向离子体处理空间10s内导入来自气体供给部20的至少一种处理气体。在一实施方式中，气体导入部包含中央气体注入部(CGI：Center Gas Injector)13。中央气体注入部13配置于基板支承部11的上方，安装于在电介质窗101上形成的中央开口部。中央气体注入部13具有至少一个气体供给口13a、至少一个气体流路13b以及至少一个气体导入口13c。供给至气体供给口13a的处理气体通过气体流路13b从气体导入口13c导入等离子体处理空间10s内。此外，除了中央气体注入部13之外或者代替中央气体注入部13，气体导入部也可以包含安装于在侧壁102上形成的一个或者多个开口部的一个或者多个侧面气体注入部(SGI：Side Gas Injector)。
气体供给部20也可以包含至少一个气体源21以及至少一个流量控制器22。在一实施方式中，气体供给部20构成为从分别对应的气体源21经由分别对应的流量控制器22向气体导入部供给至少一种处理气体。各流量控制器22例如也可以包含质量流量控制器或者压力控制式的流量控制器。而且，气体供给部20也可以包含对至少一种处理气体的流量进行调制或者脉冲化的一个或多个流量调制设备。
电源30包含作为经由至少一个阻抗匹配电路与等离子体处理腔室10耦合的射频电源31。射频电源31构成为向至少一个偏置电极以及天线14供给至少一个射频信号(射频功率)。由此，由供给至等离子体处理空间10s的至少一种处理气体形成等离子体。因此，射频电源31能够作为构成为在等离子体处理腔室10中由一种或多种处理气体生成等离子体的等离子体生成部的至少一部分发挥作用。此外，通过向至少一个偏置电极供给偏置射频信号，能够在基板W上产生偏置电位，将形成的等离子体中的离子引入基板W。
在一实施方式中，射频电源31包含第一射频生成部31a以及第二射频生成部31b。第一射频生成部31a构成为与天线14耦合，经由至少一个阻抗匹配电路生成等离子体生成用的源射频信号(源射频功率)。在一实施方式中，源射频信号具有10MHz～150MHz的范围内的频率。在一实施方式中，第一射频生成部31a也可以构成为生成具有不同频率的多种源射频信号。生成的一种或者多种源射频信号供给至天线14。
第二射频生成部31b构成为经由至少一个阻抗匹配电路与至少一个偏置电极耦合，生成偏置射频信号(偏置射频功率)。偏置射频信号的频率既可以与源射频信号的频率相同也可以不同。在一实施方式中，偏置射频信号具有比源射频信号的频率低的频率。在一实施方式中，偏置射频信号具有100kHz～60MHz的范围内的频率。在一实施方式中，第二射频生成部31b也可以构成为生成具有不同频率的多种偏置射频信号。生成的一种或者多种偏置射频信号供给至至少一个偏置电极。此外，在各种实施方式中，源射频信号以及偏置射频信号之中的至少一种可以被脉冲化。
此外，电源30也可以包含与等离子体处理腔室10耦合的直流电源32。直流电源32包含偏置直流生成部32a。在一实施方式中，偏置直流生成部32a构成为与至少一个偏置电极连接，生成偏置直流信号。生成的偏置直流信号施加于至少一个偏置电极。
在各种实施方式中，偏置直流信号也可以被脉冲化。在这种情况下，电压脉冲的序列施加于至少一个偏置电极。电压脉冲也可以具有矩形、梯形、三角形或者它们的组合的脉冲波形。在一实施方式中，用于从直流信号生成电压脉冲的序列的波形生成部连接在偏置直流生成部32a与至少一个偏置电极之间。因此，偏置直流生成部32a以及波形生成部构成电压脉冲生成部。电压脉冲既可以具有正极性，也可以具有负极性。此外，电压脉冲的序列也可以在一个周期内包含一个或者多个正极性电压脉冲和一个或者多个负极性电压脉冲。此外，偏置直流生成部32a既可以是除了射频电源31以外设置，也可以是代替第二射频生成部31b设置。
天线14包含一个或者多个线圈。在一实施方式中，天线14也可以包含配置在同轴上的外侧线圈以及内侧线圈。在这种情况下，射频电源31既可以与外侧线圈以及内侧线圈的双方连接，也可以与外侧线圈以及内侧线圈之中的任一个连接。前者的情况下，既可以是相同的射频生成部与外侧线圈以及内侧线圈双方连接，也可以是单独的射频生成部与外侧线圈以及内侧线圈分别连接。
排气系统40能够与例如设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40也可以包含压力调节阀以及真空泵。通过压力调节阀调节等离子体处理空间10s内的压力。真空泵也可以包含涡轮分子泵、干燥泵或者它们的组合。
控制部2处理使等离子体处理装置1执行本公开中描述的各种工序的计算机可执行指令。控制部2能够构成为以执行在此描述的各种工序的方式控制等离子体处理装置1的各要素。在一实施方式中，也可以是控制部2的一部分或者全部包含于等离子体处理装置1。控制部2也可以包含处理部2a1、存储部2a2以及通信接口2a3。控制部2例如通过计算机2a实现。处理部2a1能够构成为通过从存储部2a2读出程序，执行读出的程序进行各种控制动作。该程序可以预先存储于存储部2a2，在需要时，也可以经由介质获取。获取的程序存储于存储部2a2，通过处理部2a1从存储部2a2读出而执行。介质既可以是能够在计算机2a中读取的各种存储介质，也可以是与通信接口2a3连接的通信线路。处理部2a1也可以为CPU(CentralProcessing Unit)。存储部2a2也可以包含RAM(Random Access Memory)、ROM(Read OnlyMemory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)或者它们的组合。通信接口2a3也可以经由LAN(Local Area Network)等的通信线路与等离子体处理装置1之间通信。
图2是表示一个示例性实施方式涉及的等离子体处理方法(以下也称为“本处理方法”)的流程图。各工序中的处理可以通过图1所示的等离子体处理系统执行。在以下，作为例子说明控制部2控制等离子体处理装置1的各部分，相对于基板W执行本处理方法的情况。图2包含提供基板W的工序ST1、供给处理气体的工序ST2和生成等离子体的工序ST3。
(工序ST1：基板的提供)
在工序ST1中，基板W向等离子体处理装置1的等离子体处理空间10s内提供。基板W提供给基板支承部11的上表面，通过静电吸盘1111保持于基板支承部11。
图3是表示在工序ST1提供的基板W的截面构造的一例的图。基板W是在底膜UF上按蚀刻对象膜EF以及掩膜MF的顺序层积而成。掩膜MF可以以多层形成，例如可以以含硅膜SF和含碳膜CF的两层形成。基板W可以在包含DRAM、3D-NAND闪速存储器等的半导体存储器设备的半导体设备的制造中使用。
底膜UF例如可以为硅晶圆或形成在硅晶圆上的有机膜、绝缘体膜、金属膜、半导体膜等。底膜UF可以是多个膜层积而构成。例如，底膜UF可以交替地层积硅氧化物膜、多晶硅膜或者硅氧化物膜、和硅氮化物膜而构成。
蚀刻对象膜EF为有机膜，例如可以是SOC(Spin On Carbon：旋涂碳)膜、ACL(Amorphous Carbon Layer：非晶碳层)膜等。
基板W也可以在底膜UF之下还具有其他膜，蚀刻对象膜EF以及底膜UF的层积膜作为多层掩膜发挥作用。即，蚀刻对象膜EF以及底膜UF的层积膜也可以作为多层掩膜，蚀刻该其他膜。
掩膜MF形成在蚀刻对象膜EF的上表面。在一个示例性实施方式中，掩膜MF可以由含硅膜SF和形成在该含硅膜上的含碳膜CF的两层构成。此外，如后述那样，掩膜MF也可以以含碳膜CF的一层构成。
含硅膜SF可以是含有Si的膜，例如可以是硅氧化物膜、硅氮化物膜、氮氧化硅膜(SiON膜)、BSi膜、WSi膜、Si-ARC(Silicon-Anti Reflection Coating：硅-抗反射涂层)膜等。
含碳膜CF可以是含碳的膜，例如可以是SOC膜、BARC(Bottom Anti ReflectionCoating：底部抗反射涂层)膜等。
如图3所示，掩膜MF具有至少一个开口OP。开口OP通过掩膜的侧面ss限定。开口OP是掩膜的侧面ss所包围的蚀刻对象膜EF上的空间。即，在图3中，蚀刻对象膜EF的上表面具有被掩膜MF覆盖的部分和通过开口OP露出的部分。开口OP在基板W的俯视(图3中从上向下的方向观察基板W的情况)下，可以具有任意的形状。该形状例如可以为圆、椭圆、矩形、线或者组合它们的一种以上的形状。掩膜MF可以具有多个开口OP。多个开口OP可以分别具有孔形状，构成以一定的间隔排列的阵列图案。此外，多个开口OP也可以分别具有线形状，以一定的间隔排列而构成线条和空间的图案。构成基板W的各膜(底膜UF、蚀刻对象膜EF、掩膜MF)可以分别通过CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、旋涂法等形成。上述各膜既可以是平坦的膜，此外，也可以是具有凹凸的膜。掩膜MF的开口OP可以通过对掩膜MF进行蚀刻而形成。
形成基板W的各膜的处理的至少一部分也可以在等离子体处理腔室10的空间内进行。在一例中，蚀刻掩膜MF而形成开口OP的工序可以在等离子体处理腔室10中执行。即，开口OP以及后述的蚀刻对象膜EF的蚀刻可以在相同的腔室内连续执行。此外，基板W的各膜的全部或者一部分在等离子体处理装置1的外部的装置或腔室形成之后，基板W也可以搬入等离子体处理空间10s内，通过在基板支承部11的上表面配置而提供基板。
(工序ST2：处理气体的供给)
在工序ST2中，处理气体从气体供给部20向等离子体内部空间10s供给。
处理气体包含含氧气体并且包含含有Si或W、以及卤素的气体(以下在本说明书中称为“Si/W气体”)。含氧气体包含从由O2气体、CO气体以及CO2气体构成的组选择的至少一种。
Si/W气体可以包含从由SiF4气体、SiCl4气体、WF6气体以及WCl4气体构成的组选择的至少一种。Si/W气体的流量相对于处理气体的总流量可以设为小于5体积％。
处理气体可以还包含含硫气体。含硫气体包含从由COS以及SF6构成的组选择的至少一种。
处理气体可以还包含与Si/W气体不同的含卤素气体。该不同的含卤素气体可以为从由CHF3气体、CF4气体、NF3气体、SF6气体、IF7气体、HF气体、HBr气体、Cl2气体、BCl3气体以及Br2气体构成的组选择的至少一种。
(工序ST3：等离子体的生成)
在工序ST3中，由供给至等离子体处理空间10s内的处理气体生成等离子体。
图4是示意性示出工序ST3的处理刚开始后的基板W的截面构造的一例的图。在本处理方法中，Si/W气体中的Si或者W在等离子体中解离，堆积在含碳膜CF的上表面ts以及侧面ss1。由此，在含碳膜CF上形成保护膜PF。如图4所示，形成于含碳膜CF的侧面ss1的保护膜PF的膜厚度比形成于上表面ts的保护膜PF的膜厚度薄。这被认为是因为等离子体中的Si或者W相对于含碳膜CF各向异性地堆积。此外，根据本发明人等的实验，在掩膜MF仅由含硅膜SF形成的情况下，没有观察到这样的各向异性堆积。等离子体中的Si或者W各向同性地堆积在含硅膜SF上，在含硅膜SF的侧面上也形成了与上表面相同程度的保护膜。
保护膜PF包含Si或者W或者它们的氧化物。保护膜PF与等离子体中的氧的活性种的反应性比含碳膜CF低。保护膜在工序ST3的执行中，抑制含碳膜CF被等离子体中的氧的活性种蚀刻。此外，保护膜PF也可以在含硅膜的侧面ss2形成。即，保护膜可以在掩膜MF的侧面ss整体范围内形成。
图5是示意性地示出工序ST3的处理中的基板W的截面构造的一例的图。在工序ST3的执行中，等离子体中的氧的活性种等被吸引至基板W，进行蚀刻对象膜EF的蚀刻。即，蚀刻对象膜EF之中的与掩膜MF的开口OP对应的部分在深度方向(图的从上向下的方向)蚀刻，形成凹部。在工序ST3的执行中，由于等离子体中的离子等的碰撞，保护膜PF多少能够被除去，但由于Si或者W的堆积也同时继续，所以在工序ST3的执行中，保护膜PF不会被完全除去。此外，在工序ST3的执行中，Si/W气体的流量可以是一定的，也可以不是一定的。例如，从工序ST3的开始经过一定时间后，可以使Si/W气体的流量减少。Si/W气体的流量需要是在工序ST3的刚开始后足以形成保护膜PF的流量，但经过一定时间后，以补充保护膜PF的减少的程度的流量足以。
根据本处理方法，在工序ST3刚开始后，在含碳膜CF上形成保护膜PF。如上述，保护膜PF能够抑制在工序ST3的执行中，含碳膜CF被等离子体中的氧的活性种蚀刻。在工序ST3的执行中，如果不除去含碳膜CF而残留，则当然其下层的含硅膜SF也残留。即，根据本处理方法，能够显著提高相对于掩膜MF的选择比。
此外，如上述，形成于含碳膜CF的侧面ss1的保护膜PF的膜厚度比形成于上表面ts的保护膜PF的膜厚度薄。由此，能够抑制保护膜PF在含碳膜CF的侧面ss1堆积，开口OP的宽度变窄。进而，能够抑制在蚀刻对象膜EF上形成的凹部的形状异常(弯曲或前端渐细形状)。
图6是示意性地示出工序ST3的处理中的基板W的截面构造的其他例的图。如图6所示，含碳膜CF在工序ST3的执行中，能够逐渐朝向宽度方向(图的左右方向)内侧收缩。在这种情况下，由于保护膜PF沿着在宽度方向收缩的含碳膜CF形成，所以更加抑制保护膜PF向宽度方向伸出。由此，由于抑制开口OP的宽度变窄，所以能够抑制在蚀刻对象膜EF上形成的凹部的形状异常。
＜实施例＞
接着，关于本处理方法的实施例进行说明。本公开不受以下实施例的任何限定。
图7是描绘实施例1～3涉及的基板的一例的图。在实施例1～3中，使用等离子体处理装置1应用本处理方法，，蚀刻基板W的蚀刻对象膜EF。作为基板W的底膜UF使用多晶硅，作为蚀刻对象膜EF使用ACL膜。掩膜MF由含硅膜SF和含碳膜CF这两层形成，作为含硅膜SF使用SiON膜、作为含碳膜CF使用BARC膜。对于实施例1～3，作为处理气体使用O2气体、SiCl4气体以及Cl2气体。在实施例1～3中，将SiCl4气体相对于处理气体的总流量的流量比分别设为4体积％、6体积％、8体积％。
图7的A～C分别是描绘实施例1～3涉及的蚀刻后的蚀刻对象膜EF的截面构造的图。如图7所示，SiCl4气体相对于处理气体の总流量的流量比越低，通过蚀刻形成在蚀刻对象膜EF上的凹部不会成为前端渐细形状，凹部的底面变宽(WA＞WB＞WC)。即，通过蚀刻形成的凹部的垂直性得到提高。这是认为：伴随着有助于形成保护膜PF的SiCl4气体的流量减少，在掩膜MF的侧面ss堆积的保护膜PF的堆积量变少，更加抑制掩膜MF的堵塞。
＜本处理方法的其他例＞
本处理方法能够不脱离本公开的范围以及主旨进行各种变形。
例如，图8是示意性示出变形例涉及的基板W’的截面构造的一例的图。基板W′在掩膜MF由一层含碳膜CF构成的这一点上与图3的基板W不同。即使在使用该基板W’的情况下，由于在工序ST3刚开始后在含碳膜CF上形成保护膜PF，所以在工序ST3的执行中，能够使含碳膜CF作为掩膜充分地发挥作用。
此外，例如，在工序ST3的执行中，可以进行一次或多次扩大开口OP的开口宽度的(De-clogging：清除堵塞)工序。具体来说，可以向等离子体处理空间10s内供给例如包含H2气体和NF3气体的处理气体而生成等离子体，除去在含碳膜CF的侧面ss1形成的保护膜PF的一部分。由此，在工序ST3的执行中，抑制保护膜PF向宽度方向伸出，即开口OP的宽度变窄。进而，能够抑制在蚀刻对象膜EF上形成的凹部的形状异常。
此外，例如，本处理方法除了使用电感耦合型的等离子体处理装置1以外，也可以使用电容耦合型等离子体或微波等离子体等使用了任意等离子体源的等离子体处理装置来执行。

Claims (13)

1.一种等离子体处理方法，为在具有腔室的等离子体处理装置中执行的等离子体处理方法，具备：
(a)向腔室内提供具有有机膜和在所述有机膜上形成的掩膜的基板的工序，所述掩膜包含含硅膜和在所述含硅膜上形成的含碳膜；以及
(b)在所述腔室内，由处理气体生成等离子体的工序，所述处理气体包含：含氧气体；和含有Si或W、以及卤素的气体，
所述(b)包含：
(b1)在所述掩膜的至少所述含碳膜上形成保护膜的工序；以及
(b2)经由形成所述保护膜的所述掩膜蚀刻所述有机膜的工序。
2.根据权利要求1所述的等离子体处理方法，其中，
含有所述Si或W、以及卤素的气体至少包含SiCl4。
3.根据权利要求1所述的等离子体处理方法，其中，
含有所述Si或W、以及卤素的气体至少包含WF6。
4.根据权利要求1所述的等离子体处理方法，其中，
所述保护膜含有硅或者钨。
5.根据权利要求1～4中任一项所述的等离子体处理方法，其中，
所述含硅膜是SiON膜。
6.根据权利要求1～5中任一项所述的等离子体处理方法，其中，
所述含碳膜为SOC膜或者BARC膜。
7.根据权利要求1～6中任一项所述的等离子体处理方法，其中，
所述含氧气体包含从由O2、O3、CO、CO2以及H2O构成的组中选择的至少一种。
8.根据权利要求1～7中任一项所述的等离子体处理方法，其中，
所述处理气体包含含硫气体。
9.根据权利要求8所述的等离子体处理方法，其中，
所述含硫气体包含COS或者SO2。
10.根据权利要求1～9中任一项所述的等离子体处理方法，其中，
所述处理气体还包含含卤素气体。
11.一种等离子体处理方法，为在具有腔室的等离子体处理装置中执行的等离子体处理方法，具备：
(a)向腔室内提供具有有机膜和在所述有机膜上形成的掩膜的基板的工序，所述掩膜包含含碳膜；以及
(b)在所述腔室内，由处理气体生成等离子体的工序，所述处理气体包含：含氧气体；和含有Si或W、以及卤素的气体，
所述(b)包含：
(b1)在所述掩膜的至少所述含碳膜上形成保护膜的工序；以及
(b2)经由形成所述保护膜的所述掩膜蚀刻所述有机膜的工序。
12.一种等离子体处理方法，为在具有腔室的等离子体处理装置中执行的等离子体处理方法，包含：
(a)向腔室内提供具有有机膜和在所述有机膜上形成的掩膜的基板的工序，所述掩膜包含含硅膜和在所述含硅膜上形成的含碳膜；以及
(b)向所述腔室内供给处理气体而生成等离子体，经由所述掩膜蚀刻所述有机膜的工序，所述处理气体包含：含氧气体；和含有Si或W、以及卤素的气体，
所述含有Si或W、以及卤素的气体相对于所述处理气体的总流量的流量比小于5体积％。
13.一种等离子体处理系统，具备腔室、基板支承部、处理气体供给部以及控制部，
所述控制部执行以下控制：
(a)在所述腔室内的所述基板支承部上提供具有有机膜和在所述有机膜上形成的掩膜的基板，所述掩膜包含含硅膜和在所述含硅膜上形成的含碳膜，
(b)通过所述处理气体供给部，向所述腔室内供给处理气体而生成等离子体，所述处理气体包含：含氧气体；和含有Si或W、以及卤素的气体，
所述(b)包含：
(b1)在所述掩膜的至少所述含碳膜上形成保护膜；以及
(b2)经由形成所述保护膜的所述掩膜蚀刻所述有机膜。
CN202310058506.7A 2022-01-31 2023-01-17 等离子体处理方法以及等离子体处理系统 Pending CN116525431A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022013135A JP2023111329A (ja) 2022-01-31 2022-01-31 プラズマ処理方法及びプラズマ処理システム
JP2022-013135 2022-01-31

Publications (1)

Publication Number Publication Date
CN116525431A true CN116525431A (zh) 2023-08-01

Family

ID=87406970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310058506.7A Pending CN116525431A (zh) 2022-01-31 2023-01-17 等离子体处理方法以及等离子体处理系统

Country Status (5)

Country Link
US (1) US20230245898A1 (zh)
JP (1) JP2023111329A (zh)
KR (1) KR20230117529A (zh)
CN (1) CN116525431A (zh)
TW (1) TW202347493A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394722B2 (en) 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control

Also Published As

Publication number Publication date
TW202347493A (zh) 2023-12-01
US20230245898A1 (en) 2023-08-03
JP2023111329A (ja) 2023-08-10
KR20230117529A (ko) 2023-08-08

Similar Documents

Publication Publication Date Title
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
KR102096119B1 (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
TW202129761A (zh) 基板處理方法及基板處理裝置
TWI811753B (zh) 矽之乾蝕刻方法
KR20220136136A (ko) 에칭 방법 및 에칭 처리 장치
TW202303749A (zh) 基板處理方法及基板處理裝置
CN116525431A (zh) 等离子体处理方法以及等离子体处理系统
US20240213032A1 (en) Etching method and plasma processing apparatus
US20230268190A1 (en) Plasma processing method and plasma processing system
US20230343598A1 (en) Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
WO2024043185A1 (ja) プラズマ処理方法及びプラズマ処理システム
US20230100292A1 (en) Plasma processing method and plasma processing system
KR20240103990A (ko) 에칭 방법 및 플라즈마 처리 장치
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
US11495470B1 (en) Method of enhancing etching selectivity using a pulsed plasma
US11810792B2 (en) Etching method and substrate processing apparatus
JP2024093553A (ja) エッチング方法及びプラズマ処理装置
WO2023048281A1 (ja) プラズマ処理方法及びプラズマ処理システム
CN118263120A (zh) 蚀刻方法和等离子体处理装置
WO2024117212A1 (ja) エッチング方法及びプラズマ処理装置
WO2023214575A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
JP2024010798A (ja) プラズマ処理方法及びプラズマ処理システム
JP2024006972A (ja) プラズマ処理方法及びプラズマ処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication