KR20230044943A - 에칭 방법 및 에칭 장치 - Google Patents

에칭 방법 및 에칭 장치 Download PDF

Info

Publication number
KR20230044943A
KR20230044943A KR1020220118007A KR20220118007A KR20230044943A KR 20230044943 A KR20230044943 A KR 20230044943A KR 1020220118007 A KR1020220118007 A KR 1020220118007A KR 20220118007 A KR20220118007 A KR 20220118007A KR 20230044943 A KR20230044943 A KR 20230044943A
Authority
KR
South Korea
Prior art keywords
gas
film
silicon
processing
etching
Prior art date
Application number
KR1020220118007A
Other languages
English (en)
Inventor
후미야 다카타
유스케 다키노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230044943A publication Critical patent/KR20230044943A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은, 에칭에 의해 형성되는 패턴의 수직 가공성을 향상시키는 것을 목적으로 한다.
에칭 방법은, 공정 a)와 공정 b)와 공정 c)와 공정 d)와 공정 e)를 포함한다. 공정 a)는 산소 및 질소를 포함하지 않는 실리콘 함유막과, 실리콘 함유막 상에 형성된 마스크를 갖는 기판을 제공한다. 공정 b)는 할로겐 함유 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 실리콘 함유막을 에칭하여, 오목부를 형성한다. 공정 c)는 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 오목부에 산화막을 형성한다. 공정 d)는 공정 c) 후에, 제1 처리 가스의 플라즈마에 의해 실리콘 함유막을 더 에칭한다. 공정 e)는 공정 c) 및 공정 d)를 미리 설정된 횟수 반복하여 실행한다. 상기 에칭 방법은, 공정 e)에 있어서, 공정 c) 및 공정 d) 중 적어도 한쪽의 처리 조건을 변경함으로써, 형성하는 산화막의 두께를 변경한다.

Description

에칭 방법 및 에칭 장치{ETCHING METHOD AND ETCHING APPARATUS}
본 개시는, 에칭 방법 및 에칭 장치에 관한 것이다.
종래, 실리콘막 및 패턴 마스크가 아래에서부터 차례로 적층된 기판의 실리콘막을 할로겐 함유 가스의 플라즈마에 의해 에칭하는 기술이 있다(특허문헌 1 참조).
[특허문헌 1] 일본 특허 공개 제2015-37091호 공보
본 개시는, 에칭에 의해 형성되는 패턴의 수직 가공성을 향상시킬 수 있는 기술을 제공한다.
본 개시의 일 양태에 따른 에칭 방법은, 공정 a)와 공정 b)와 공정 c)와 공정 d)와 공정 e)를 포함한다. 공정 a)는 산소 및 질소를 포함하지 않는 실리콘 함유막과, 실리콘 함유막 상에 형성된 마스크를 갖는 기판을 제공하는 공정이다. 공정 b)는 할로겐 함유 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 실리콘 함유막을 에칭하여, 오목부를 형성하는 공정이다. 공정 c)는 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 오목부에 산화막을 형성하는 공정이다. 공정 d)는 공정 c) 후에, 제1 처리 가스의 플라즈마에 의해 실리콘 함유막을 더 에칭하는 공정이다. 공정 e)는 공정 c) 및 공정 d)를 미리 설정된 횟수 반복하여 실행하는 공정이다. 상기 에칭 방법은, 공정 e)에 있어서, 공정 c) 및 공정 d) 중 적어도 한쪽 처리 조건을 변경함으로써, 형성하는 산화막의 두께를 변경한다.
본 개시에 따르면, 에칭에 의해 형성되는 패턴의 수직 가공성을 향상시킬 수 있다고 하는 효과를 발휘한다.
도 1은 실시형태에 따른 에칭 방법의 흐름의 일례를 나타낸 흐름도이다.
도 2a는 실시형태에 따른 에칭 방법의 각 공정에 있어서의 기판의 상태의 일례를 나타낸 도면이다.
도 2b는 실시형태에 따른 에칭 방법의 각 공정에 있어서의 기판의 상태의 일례를 나타낸 도면이다.
도 2c는 실시형태에 따른 에칭 방법의 각 공정에 있어서의 기판의 상태의 일례를 나타낸 도면이다.
도 2d는 실시형태에 따른 에칭 방법의 각 공정에 있어서의 기판의 상태의 일례를 나타낸 도면이다.
도 2e는 실시형태에 따른 에칭 방법의 각 공정에 있어서의 기판의 상태의 일례를 나타낸 도면이다.
도 3은 산화막 형성 공정의 일례를 설명한 도면이다.
도 4는 산화막 형성 공정의 일례를 설명한 도면이다.
도 5는 산화막 형성 공정의 일례를 설명한 도면이다.
도 6은 실시형태에 따른 에칭 방법에 있어서 이용하는 조건의 일례를 나타낸 도면이다.
도 7은 실시형태에 따른 에칭 장치의 일례를 나타낸 도면이다.
이하, 도면을 참조하여 여러 가지 실시형태에 대해서 상세히 설명한다. 또한, 이하의 실시형태에 의해 개시 기술이 한정되는 것은 아니다.
이하, 실시형태의 설명에 있어서, 기판 상에 형성되는 패턴의 방향을 설명할 때에는, 기판 표면에 대하여 대략 수직인 방향을 두께 방향 또는 세로 방향이라고 부른다. 또한, 기판 표면과 대략 평행한 방향을 가로 방향이라고 부른다. 기판이 대략 원반형인 경우에는, 원반의 중심으로부터 원주를 향한 기판 표면과 평행한 방향을 직경 방향이라고도 부른다.
이하의 설명 중, 「패턴」이란 기판 상에 형성된 형상 전반을 가리킨다. 패턴은 홀, 트렌치, 라인 앤드 스페이스, 마스크, 기판 상에 형성된 복수의 형상 전체를 가리킨다. 또한, 「오목부」란 기판 상에 형성된 패턴 중, 기판의 두께 방향으로 오목한 형상의 부분을 가리킨다. 또한, 오목부는, 오목한 형상의 내주면인 「측벽」, 오목한 형상의 바닥 부분인 「바닥부」, 및, 측벽과 연속하는, 측벽 근방의 기판 표면인 「정상부」를 갖는다. 또한, 정상부의 모서리로 둘러싸인 공간을 「개구」라고 부른다. 또한, 「개구」라는 용어는, 오목부의 바닥부 및 측벽에 의해 둘러싸이는 공간 전체 또는 공간의 임의의 위치를 가리키기 위해서도 사용한다.
그런데, 고어스펙트비의 패턴을 형성하기 위한 에칭을 행할 때에 기판에 형상 이상이 발생하는 경우가 알려져 있다. 예컨대, 세로 방향으로 오목부를 형성할 때에 오목부의 내주면이 가로 방향으로 팽창되는 형상 이상이 발생하는 경우가 있다. 이러한 형상 이상은 보잉(bowing)이라고 불린다.
이것에 대하여, 보잉의 발생을 억제하기 위해 오목부 측벽에 보호막을 형성하는 수법이 제안되어 있다. 이러한 수법으로서, 예컨대, 산소 함유 가스 및 하이드로 플루오로카본 가스를 포함하는 처리 가스의 플라즈마에 의해 오목부 측벽에 보호막인 산화막을 형성하는 수법이 있다.
보잉이 발생하는 위치는, 기판 상에 형성되어 있는 막의 종류가 변하는 위치의 바로 아래인 경우가 많다. 예컨대, 에칭 대상인 실리콘막 위에 에칭시의 마스크가 되는 층이 적층되어 있는 경우, 마스크와 실리콘막 사이에서 에칭 레이트가 상이하다. 즉, 마스크로부터 실리콘막으로 전환되는 위치에서 에칭량이 증가하고, 마스크 바로 아래에서 가로 방향으로 개구가 팽창되어, 보잉이 발생하게 될 가능성이 높다. 보잉의 발생은, 에칭에 의해 형성되는 패턴의 수직 가공성을 악화시키는 요인이 된다.
그래서, 에칭에 의해 형성되는 패턴의 수직 가공성을 향상시킬 수 있는 기술이 기대되고 있다.
(실시형태에 따른 에칭 방법의 흐름의 일례)
도 1은 실시형태에 따른 에칭 방법의 흐름의 일례를 나타낸 흐름도이다. 도 2a∼도 2e는 실시형태에 따른 에칭 방법의 각 공정에 있어서의 기판의 상태의 일례를 나타낸 도면이다.
우선, 기판(200)을 제공한다(단계 S101, 도 2a). 기판(200)은, 적층된 복수의 층을 갖는다. 예컨대, 기판(200)은, 실리콘 함유막(201)과, 실리콘 함유막(201) 상에 형성된 마스크(202)를 갖는다(도 2a 참조). 실리콘 함유막(201)은, 산소 및 질소를 포함하지 않는 실리콘 함유막이다. 마스크(202)는, 소정 패턴을 갖는 막이다. 기판(200)에 대하여, 복수 횟수의 처리를 실행한다. 도 1 중, 처리의 실행 횟수를 「N」으로 나타내고, 처리 개시시에 「N=1」로 설정되는 것으로 한다.
다음에, 할로겐 함유 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 실리콘 함유막(201)을 에칭한다(단계 S102, 도 2b). 에칭에 의해, 실리콘 함유막(201)에 오목부(300)를 포함하는 패턴이 형성된다. 또한, 패턴이 기판(200) 상에 형성되는 과정에서, 패턴의 정상부에 에칭에 의해 생긴 부생성물(250)이 부착된다.
다음에, 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 오목부(300)에 보호막인 산화막(400)을 형성한다(단계 S103, 도 2c). 산화막(400)은, 오목부(300)의 바닥부 및 측벽을 피복하도록 형성된다. 산화막(400)의 형성과 동시에, 제2 처리 가스의 플라즈마에 포함되는 불소 라디칼에 의해, 패턴의 정상부로부터 부생성물(250)이 제거된다.
여기서, 도 3∼도 5를 참조하여, 산화막(400)의 형성 공정(단계 S103, 도 2c)의 일례에 대해서 설명한다. 도 3∼도 5는 산화막 형성 공정의 일례를 설명한 도면이다. 도 3∼도 5에 있어서는, 오목부(300) 내에 위치하는 실리콘 함유막(201)의 표면(Sf)이 도시되어 있다.
도 3에 도시된 바와 같이, 실리콘 함유막(201)은, Si-Si 결합을 포함하는 실리콘의 결정 격자를 구성하고 있다. 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마가 생성되면, 산소 라디칼, 불소 라디칼 및 수소 라디칼이 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스로부터 해리된다. 산소 라디칼, 불소 라디칼 및 수소 라디칼은, 오목부(300) 내에 위치하는 실리콘 함유막(201)의 표면(Sf)에 흡착된다.
불소 라디칼은, 실리콘 결정의 격자간 거리보다 원자 반경이 작기 때문에, 표면(Sf)으로부터 깊이 방향으로 침입한다. 불소 라디칼은, 산소 라디칼보다 전기 음성도가 높기 때문에, 표면(Sf)에 흡착되면 실리콘의 결정 격자로부터 전자를 방출하여 불소의 음이온(F-)을 형성한다. 불소의 음이온(F-)은, 실리콘의 결정 격자 내부로 침입하여, 양으로 하전된 실리콘과 반응한다. 이것에 의해, 불소의 음이온(F-)은, Si-Si 결합을 절단하여 이온성 결합인 Si-F 결합을 형성한다.
불소 라디칼은, 도 4에 도시된 바와 같이, 실리콘의 미결합수(댕글링 본드) 및 Si-F 결합을 형성하면서 실리콘 함유막(201) 내로 침입한다. 그리고, 실리콘의 미결합수에 대하여 산소, 수소 또는 불소가 결합한다. 이것에 의해, Si-O 결합, Si-H 결합 및 Si-F 결합이 형성된다.
산소를 포함하는 결합은, O-Si-O 결합을 형성하여 안정화한다. 실리콘 함유막(201) 내의 표층의 불소는 수소와 결합하여 HF 가스로서 제거되고, 실리콘 함유막(201)의 표층에서 차지하는 불소의 비율은 감소한다. 이것에 의해, 도 5에 도시된 바와 같이, 실리콘 함유막(201)의 표층[즉, 오목부(300)의 바닥부 및 측벽]에는, 실리콘 및 산소가 주성분인, 고순도 또한 고품질의 산화막(400)이 형성된다. 또한, 산화막(400)의 형성 공정에서는, 제2 처리 가스에 산소 함유 가스뿐만 아니라 탄소, 수소 및 불소를 함유하는 가스가 포함된다. 이것에 의해, 산화막(400)의 형성 공정에서는, O2 가스만을 이용하여 산화막을 형성하는 경우와 비교하여, 산화 시간을 짧게 할 수 있기 때문에, 토탈 에칭 시간을 짧게 할 수 있다. 그 결과, 스루풋을 개선할 수 있다.
도 1 및 도 2의 설명으로 되돌아간다. 다음에, 제1 처리 가스의 플라즈마에 의해 실리콘 함유막(201)을 더 에칭한다(단계 S104, 도 2d). 실리콘 함유막(201)을 더 에칭함으로써, 오목부(300)가 보다 깊어진다. 에칭에 의해, 산화막(400) 중, 오목부(300)의 바닥부를 피복하는 부분이 제거되고, 오목부(300)의 측벽을 피복하는 부분이 잔존한다.
다음에, 실행 횟수가 미리 설정된 횟수에 도달했는지 여부를 판정한다(단계 S105). 실행 횟수가 미리 설정된 횟수에 도달했다고 판정한 경우(단계 S105, Yes), 처리는 종료된다. 실행 횟수가 미리 설정된 횟수에 도달하지 않는다고 판정한 경우(단계 S105, No), 횟수를 갱신하고(단계 S106, N=N+1), 산화막 형성 공정(단계 S103) 및 에칭 공정(단계 S104)을 재차 실행한다.
그 후, 실행 횟수가 미리 설정된 횟수에 도달할 때까지 단계 S103 내지 단계 S104까지의 처리가 반복된다. 실행 횟수가 미리 설정된 횟수에 도달하면 처리는 종료된다. 산화막 형성 공정(단계 S103) 및 에칭 공정(단계 S104)이 반복됨으로써, 도 2e에 도시된 형상을 얻을 수 있다.
도 1의 처리 중, 반복하여 실행되는 산화막 형성 공정(단계 S103) 및 에칭 공정(단계 S104) 중 적어도 한쪽 처리 조건은, 형성하는 산화막(400)의 두께가 변경되도록, 변경된다. 구체적으로는, 오목부(300)의 깊이가 비교적 얕은 단계에 있어서는, 산화막(400)의 두께가 최대가 되도록 단계 S103 및 단계 S104 중 적어도 한쪽의 처리 조건을 설정한다. 그리고, 에칭의 반복에 의해 오목부(300)의 깊이가 소정값에 도달했을 때에, 산화막(400)의 두께가 감소하도록 단계 S103 및 단계 S104 중 적어도 한쪽의 처리 조건을 변경한다.
에칭에 있어서는, 마스크(202)가 실리콘 함유막(201)으로 전환되는 위치(예컨대, 도 2c에 있어서 R1로 나타내는 위치)에 있어서 보잉이 발생하는 경우가 많다. 마스크(202)로부터 실리콘 함유막(201)으로 전환되는 위치는, 오목부(300)를 포함하는 패턴의 개구 상부에 위치한다. 그래서, 실시형태에 따른 에칭 방법에서는, 오목부(300)의 깊이가 비교적 얕은 단계에 있어서의 산화막(400)의 두께가 최대가 되도록 처리 조건을 변경함으로써, 에칭 후의 보잉의 발생을 억제한다. 그 결과, 실시형태에 따른 에칭 방법에 의하면, 에칭에 의해 형성되는 패턴의 수직 가공성을 향상시킬 수 있다.
또한, 실리콘 함유막(201)은, 실리콘막, 실리콘 게르마늄막, 도핑 실리콘막, 또는, 이들 막으로 이루어진 군으로부터 선택되는 적어도 2개의 막을 포함하는 적층막이어도 좋다. 도핑 실리콘막은, 붕소 도핑 실리콘막 또는 인 도핑 실리콘막이어도 좋다.
마스크(202)는, 실리콘 산화막, 실리콘 질화막 또는 실리콘 카바이드막이어도 좋다. 마스크(202)는, 텅스텐(W), 티탄(Ti) 또는 하프늄(Hf) 등의 금속을 함유하여도 좋다.
또한, 단계 S102 및 단계 S104의 에칭 공정에 있어서는, 제1 처리 가스에 포함되는 할로겐 함유 가스로서, 염소 함유 가스 및 브롬 함유 가스로 이루어진 군으로부터 선택되는 적어도 하나의 할로겐 함유 가스를 사용할 수 있다. 염소 함유 가스는, Cl2, SiCl4 및 HCl로 이루어진 군으로부터 선택되는 적어도 하나의 염소 함유 가스를 사용할 수 있다. 브롬 함유 가스는, HBr 및 Br2로 이루어진 군으로부터 선택되는 적어도 하나의 브롬 함유 가스를 사용할 수 있다.
또한, 단계 S103의 산화막 형성 공정에 있어서는, 제2 처리 가스에 포함되는 산소 함유 가스로서, O2, CO, CO2 및 SO2로 이루어진 군으로부터 선택되는 적어도 하나의 산소 함유 가스를 사용할 수 있다.
또한, 단계 S103의 산화막 형성 공정에 있어서는, 탄소, 수소 및 불소를 함유하는 가스로서, CxHyFz(x, y, 및 z는 자연수) 가스, 그리고 CxFy(x 및 y는 자연수) 가스 및 H2 가스를 포함하는 혼합 가스의 군으로부터 선택되는 적어도 1종을 사용할 수 있다. 예컨대, 탄소, 수소 및 불소를 함유하는 가스로서, CH3F, CH2F2 및 CHF3로 이루어진 군으로부터 선택되는 적어도 1종을 사용할 수 있다. 또한, 예컨대, 탄소, 수소 및 불소를 함유하는 가스로서, CF4 가스 및 H2 가스를 사용할 수 있다.
(산화막의 두께를 변경하기 위한 처리 조건)
상기한 바와 같이, 실시형태에 따른 에칭 방법에서는, 에칭의 반복에 의해 오목부(300)의 깊이가 소정값에 도달할 때까지, 형성하는 산화막(400)의 두께를 변경한다. 예컨대, 오목부(300)의 깊이가 비교적 얕은 단계에 있어서의 산화막(400)의 두께가 최대가 되도록 처리 조건을 변경한다.
이러한 에칭 방법을 실현하기 위해 변경해야 할 처리 조건으로서, 예컨대, 이하의 2개의 처리 조건이 있다.
(1) 제2 처리 가스에 있어서의 산소 함유 가스와 탄소, 수소 및 불소를 함유하는 가스의 유량비
(2) 산화막 형성 공정(단계 S103)의 처리 시간과 에칭 공정(단계 S104)의 처리 시간의 비
우선, 처리 조건으로서, 제2 처리 가스에 있어서의 산소 함유 가스와 탄소, 수소 및 불소를 함유하는 가스의 유량비를 변경함으로써, 형성하는 산화막(400)의 두께를 변경하는 경우를 설명한다. 산화막 형성 공정(단계 S103) 및 에칭 공정(단계 S104)을 적어도 n(n은 2 이상의 자연수)회 이상 반복하여 실행한다.
그리고, (n-1)회째까지의 산화막 형성 공정(단계 S103)에 있어서, 산소 함유 가스에 대한 탄소, 수소 및 불소를 함유하는 가스의 유량비를 최대값으로 설정한다. 그 후, n회째 이후의 산화막 형성 공정(단계 S103)에 있어서, 산소 함유 가스에 대한 탄소, 수소 및 불소를 함유하는 가스의 유량비를 최대값보다 낮은 값으로 변경함으로써, 형성하는 산화막(400)의 두께를 변경한다(감소시킨다). 산소 함유 가스에 대한 탄소, 수소 및 불소를 함유하는 가스의 유량비는, 예컨대, 0.3 이하이다.
이와 같이, 오목부(300)의 깊이가 비교적 얕은 단계에 있어서의 산화막(400)의 두께가 최대가 되도록 산소 함유 가스에 대한 탄소, 수소 및 불소를 함유하는 가스의 유량비를 변경함으로써, 보잉이 발생하기 쉬운 지점에 최대 두께의 산화막(400)을 형성할 수 있다.
계속해서, 처리 조건으로서, 산화막 형성 공정(단계 S103)의 처리 시간과 에칭 공정(단계 S104)의 처리 시간의 비를 변경함으로써, 형성하는 산화막(400)의 두께를 변경하는 경우를 설명한다. 산화막 형성 공정(단계 S103) 및 에칭 공정(단계 S104)을 적어도 n(n은 2 이상의 자연수)회 이상 반복하여 실행한다.
그리고, (n-1)회째까지의 산화막 형성 공정(단계 S103) 및 에칭 공정(단계 S104)에 있어서, 산화막 형성 공정의 처리 시간에 대한 에칭 공정의 처리 시간의 비를 최소값으로 설정한다. 그 후, n회째 이후의 산화막 형성 공정 및 에칭 공정에 있어서, 산화막 형성 공정의 처리 시간에 대한 에칭 공정의 처리 시간의 비를 최소값보다 높은 값으로 변경함으로써, 형성하는 산화막(400)의 두께를 변경한다(감소시킨다). 산화막 형성 공정의 처리 시간에 대한 에칭 공정의 처리 시간의 비는, 예컨대, 0.5 이상 5.0 이하이다.
이와 같이, 오목부(300)의 깊이가 비교적 얕은 단계에 있어서의 산화막(400)의 두께가 최대가 되도록 산화막 형성 공정의 처리 시간에 대한 에칭 공정의 처리 시간의 비를 변경함으로써, 보잉이 발생하기 쉬운 지점에 최대 두께의 산화막(400)을 형성할 수 있다.
(처리 조건의 변경례)
도 6은 실시형태에 따른 에칭 방법에 있어서 이용하는 조건의 일례를 나타낸 도면이다. 도 6의 예에서는 조건으로서, 「횟수」, 「처리 시간(산화막 형성)」, 「처리 시간(에칭)」을 설정하고 있다. 「횟수」는, 처리의 횟수, 즉 몇 회째의 처리인지를 나타낸다. 「처리 시간(산화막 형성)」은, 대응하는 횟수의 처리에 있어서의 산화막 형성 공정(도 1, 단계 S103)의 처리 시간을 나타낸다. 「처리 시간(에칭)」은, 대응하는 횟수의 처리에 있어서의 에칭 공정(도 1, 단계 S104)의 처리 시간을 나타낸다.
도 6의 예에서는, 횟수가 1회 이상 4회 이하일 때에 산화막 형성 공정의 처리 시간에 대한 에칭 공정의 처리 시간의 비를 최소값인 1.5(=15/10)로 설정한다. 그 후, 횟수가 5회 이상 40회 이하일 때에 산화막 형성 공정의 처리 시간에 대한 에칭 공정의 처리 시간의 비를 최소값보다 높은 3.5(=35/10)로 변경한다. 도 6의 예는, 처리가 진행되어 오목부(300)의 깊이가 소정값에 도달할 때까지 처리 시간의 비를 최소값으로 설정하여 산화막(400)의 두께를 최대 두께로 유지하고, 그 후에 처리 시간의 비를 낮추어 산화막(400)의 두께를 감소시키는 조건이다. 또한, 실시형태에 따른 에칭 방법에 있어서 이용하는 처리 시간의 비의 조건은 특별히 한정되지 않는다. 예컨대, 처리가 진행되어 오목부(300)의 깊이가 소정값에 도달할 때까지 처리 시간의 비를 최소값으로 설정하고, 그 후에 처리 시간의 비를 서서히 낮추는 조건을 이용하여도 좋다.
(실시형태에 따른 에칭 장치의 구성예)
도 7은 실시형태에 따른 에칭 장치의 일례를 나타낸 도면이다. 도 7에 도시된 에칭 장치는 플라즈마 처리 시스템이다. 이하에, 플라즈마 처리 시스템의 구성예에 대해서 설명한다.
플라즈마 처리 시스템은, 유도 결합 플라즈마 처리 장치(이하, 단순히 플라즈마 처리 장치라고도 함)(1) 및 제어부(2)를 포함한다. 플라즈마 처리 장치(1)는, 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 플라즈마 처리 챔버(10)는, 유전체창(101)을 포함한다. 또한, 플라즈마 처리 장치(1)는, 기판 지지부(11), 가스 도입부 및 안테나(14)를 포함한다. 기판 지지부(11)는, 플라즈마 처리 챔버(10) 내에 배치된다. 안테나(14)는, 플라즈마 처리 챔버(10) 위 또는 그 위쪽[즉 유전체창(101) 위 또는 그 위쪽)에 배치된다. 플라즈마 처리 챔버(10)는, 유전체창(101), 플라즈마 처리 챔버(10)의 측벽(102) 및 기판 지지부(11)에 의해 규정된 플라즈마 처리 공간(10s)을 갖는다. 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s)에 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다.
기판 지지부(11)는, 본체부(111) 및 링 어셈블리(112)를 포함한다. 본체부(111)는, 기판(웨이퍼)(W)을 지지하기 위한 중앙 영역(기판 지지면)(111a)과, 링 어셈블리(112)를 지지하기 위한 환상 영역(링 지지면)(111b)을 갖는다. 본체부(111)의 환상 영역(111b)은, 평면시(平面視)로 본체부(111)의 중앙 영역(111a)을 둘러싸고 있다. 기판(W)은, 본체부(111)의 중앙 영역(111a) 상에 배치되고, 링 어셈블리(112)는, 본체부(111)의 중앙 영역(111a) 상의 기판(W)을 둘러싸도록 본체부(111)의 환상 영역(111b) 상에 배치된다. 일 실시형태에 있어서, 본체부(111)는, 베이스 및 정전 척을 포함한다. 베이스는, 도전성 부재를 포함한다. 베이스의 도전성 부재는 하부 전극으로서 기능한다. 정전 척은, 베이스 위에 배치된다. 정전 척의 상면은, 기판 지지면(111a)을 갖는다. 링 어셈블리(112)는, 1 또는 복수의 환상 부재를 포함한다. 1 또는 복수의 환상 부재 중 적어도 하나는 에지링이다. 또한, 도시는 생략하지만, 기판 지지부(11)는, 정전 척, 링 어셈블리(112) 및 기판 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함하여도 좋다. 온도 조절 모듈은, 히터, 전열 매체, 유로, 또는 이들의 조합을 포함하여도 좋다. 유로에는, 브라인이나 가스와 같은 전열 유체가 흐른다. 또한, 기판 지지부(11)는, 기판(W)의 이면과 기판 지지면(111a) 사이에 전열 가스를 공급하도록 구성된 전열 가스 공급부를 포함하여도 좋다.
가스 도입부는, 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내에 도입하도록 구성된다. 일 실시형태에 있어서, 가스 도입부는, 중앙 가스 주입부(CGI: Center Gas Injector)(13)를 포함한다. 중앙 가스 주입부(13)는, 기판 지지부(11)의 위쪽에 배치되고, 유전체창(101)에 형성된 중앙 개구부에 부착된다. 중앙 가스 주입부(13)는, 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 유로(13b) 및 적어도 하나의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)에 공급된 처리 가스는, 가스 유로(13b)를 통과하여 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내로 도입된다. 또한, 가스 도입부는, 중앙 가스 주입부(13)에 더하여 또는 그 대신에, 측벽(102)에 형성된 1 또는 복수의 개구부에 부착되는 1 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함하여도 좋다.
가스 공급부(20)는, 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함하여도 좋다. 일 실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 중앙 가스 주입부(13)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예컨대 매스 플로우 컨트롤러 또는 압력 제어식 유량 제어기를 포함하여도 좋다. 또한, 가스 공급부(20)는, 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 1 또는 그 이상의 유량 변조 디바이스를 포함하여도 좋다.
전원(30)은, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버(10)에 결합되는 RF 전원(31)을 포함한다. RF 전원(31)은, 소스 RF 신호 및 바이어스 RF 신호와 같은 적어도 하나의 RF 신호(RF 전력)를, 기판 지지부(11)의 도전성 부재 및 안테나(14)에 공급하도록 구성된다. 이것에 의해, 플라즈마 처리 공간(10s)에 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서, RF 전원(31)은, 플라즈마 처리 챔버(10)에 있어서 1 또는 그 이상의 처리 가스로부터 플라즈마를 생성하도록 구성되는 플라즈마 생성부의 적어도 일부로서 기능할 수 있다. 또한, 바이어스 RF 신호를 기판 지지부(11)의 도전성 부재에 공급함으로써, 기판(W)에 바이어스 전위가 발생하고, 형성된 플라즈마 내의 이온을 기판(W)으로 인입할 수 있다.
일 실시형태에 있어서, RF 전원(31)은, 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 안테나(14)에 결합되고, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 생성용 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 소스 RF 신호는, 13 MHz∼150 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제1 RF 생성부(31a)는, 다른 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 소스 RF 신호는, 안테나(14)에 공급된다. 제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 기판 지지부(11)의 도전성 부재에 결합되고, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 바이어스 RF 신호는, 소스 RF 신호보다 낮은 주파수를 갖는다. 일 실시형태에 있어서, 바이어스 RF 신호는, 400 kHz∼13.56 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제2 RF 생성부(31b)는, 다른 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 1 또는 복수의 바이어스 RF 신호는, 기판 지지부(11)의 도전성 부재에 공급된다. 또한, 여러 가지 실시형태에 있어서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화되어도 좋다.
또한, 전원(30)은, 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함하여도 좋다. DC 전원(32)은, 바이어스 DC 생성부(32a)를 포함한다. 일 실시형태에 있어서, 바이어스 DC 생성부(32a)는, 기판 지지부(11)의 도전성 부재에 접속되어, 바이어스 DC 신호를 생성하도록 구성된다. 생성된 바이어스 DC 신호는, 기판 지지부(11)의 도전성 부재에 인가된다. 일 실시형태에 있어서, 바이어스 DC 신호가, 정전 척 내의 전극과 같은 다른 전극에 인가되어도 좋다. 여러 가지 실시형태에 있어서, 바이어스 DC 신호는, 펄스화되어도 좋다. 또한, 바이어스 DC 생성부(32a)는, RF 전원(31)에 더하여 설치되어도 좋고, 제2 RF 생성부(31b) 대신에 설치되어도 좋다.
안테나(14)는, 1 또는 복수의 코일을 포함한다. 일 실시형태에 있어서, 안테나(14)는, 동축 상에 배치된 외측 코일 및 내측 코일을 포함하여도 좋다. 이 경우, RF 전원(31)은, 외측 코일 및 내측 코일 양쪽 모두에 접속되어도 좋고, 외측 코일 및 내측 코일 중 어느 한쪽에 접속되어도 좋다. 전자의 경우, 동일한 RF 생성부가 외측 코일 및 내측 코일 양쪽 모두에 접속되어도 좋고, 별개의 RF 생성부가 외측 코일 및 내측 코일에 따로따로 접속되어도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 설치된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은, 압력 조정 밸브 및 진공 펌프를 포함하여도 좋다. 압력 조정 밸브에 의해, 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는, 터보 분자 펌프, 드라이 펌프 또는 이들 조합을 포함하여도 좋다.
제어부(2)는, 본 개시에서 설명한 여러 가지 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명한 여러 가지 공정을 실행하도록 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일 실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는, 예컨대 컴퓨터(2a)를 포함하여도 좋다. 컴퓨터(2a)는, 예컨대, 처리부(CPU: Central Processing Unit)(2a1), 기억부(2a2),및 통신 인터페이스(2a3)를 포함하여도 좋다. 처리부(2a1)는, 기억부(2a2)에 저장된 프로그램에 기초하여 여러 가지 제어 동작을 행하도록 구성될 수 있다. 기억부(2a2)는, RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들의 조합을 포함하여도 좋다. 통신 인터페이스(2a3)는, LAN(Local Area Network) 등의 통신회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신하여도 좋다.
(실시형태의 효과)
상기 실시형태에 따른 에칭 방법은, 공정 a)와 공정 b)와 공정 c)와 공정 d)와 공정 e)를 포함한다. 공정 a)는 산소 및 질소를 함유하지 않는 실리콘 함유막[예컨대, 실리콘 함유막(201)]과, 실리콘 함유막 상에 형성된 마스크[예컨대, 마스크(202)]를 갖는 기판[예컨대, 기판(200)]을 제공하는 공정이다. 공정 b)는 할로겐 함유 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 실리콘 함유막을 에칭하여, 오목부[예컨대, 오목부(300)]를 형성하는 공정이다. 공정 c)는 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 오목부에 산화막[예컨대, 산화막(400)]을 형성하는 공정이다. 공정 d)는 공정 c) 후에, 제1 처리 가스의 플라즈마에 의해 실리콘 함유막을 더 에칭하는 공정이다. 공정 e)는 공정 c) 및 공정 d)를 미리 설정된 횟수 반복하여 실행하는 공정이다. 상기 에칭 방법은, 공정 e)에 있어서, 공정 c) 및 공정 d) 중 적어도 한쪽 처리 조건을 변경함으로써, 형성하는 산화막의 두께를 변경한다. 이것에 의해, 실시형태에 따르면, 에칭에 의해 형성되는 패턴의 수직 가공성을 향상시킬 수 있다.
또한, 상기 실시형태에 따른 에칭 방법은, 공정 e)에 있어서, 제2 처리 가스에 있어서의 산소 함유 가스와 탄소, 수소 및 불소를 함유하는 가스의 유량비를 처리 조건으로 변경함으로써, 형성하는 산화막의 두께를 변경하여도 좋다. 이것에 의해, 실시형태에 따르면, 에칭의 반복에 의해 깊어지는 오목부의 깊이에 따라, 형성하는 산화막의 두께를 미세하게 조정할 수 있다.
또한, 상기 실시형태에 따른 에칭 방법은, 공정 e)에 있어서, 공정 c) 및 공정 d)를 적어도 n(n은 2 이상의 자연수)회 이상 반복하여 실행하여도 좋다. 또한, 에칭 방법은, (n-1)회째까지의 공정 c)에 있어서, 산소 함유 가스에 대한 탄소, 수소 및 불소를 함유하는 가스의 유량비를 최대값으로 설정하여도 좋다. 또한, 에칭 방법은, n 회째 이후의 공정 c)에 있어서, 상기 유량비를 최대값보다 낮은 값으로 변경함으로써, 형성하는 산화막의 두께를 변경하여도 좋다. 또한, 산소 함유 가스에 대한 탄소, 수소 및 불소를 함유하는 가스의 유량비는, 0.3 이하여도 좋다. 이것에 의해, 실시형태에 따르면, 에칭에 의해 패턴의 보잉이 발생하기 쉬운 지점에 최대 두께의 산화막을 형성할 수 있다.
또한, 상기 실시형태에 따른 에칭 방법은, 공정 e)에 있어서, 공정 c)의 처리 시간과 공정 d)의 처리 시간의 비를 처리 조건으로 변경함으로써, 형성하는 산화막의 두께를 변경하여도 좋다. 이것에 의해, 실시형태에 따르면, 에칭의 반복에 의해 깊어지는 오목부의 깊이에 따라, 형성하는 산화막의 두께를 미세하게 조정할 수 있다.
또한, 상기 실시형태에 따른 에칭 방법은, 공정 e)에 있어서, 공정 c) 및 공정 d)를 적어도 n(n은 2 이상의 자연수)회 이상 반복하여 실행하여도 좋다. 또한, 상기 실시형태에 따른 에칭 방법은, (n-1)회째까지의 공정 c) 및 공정 d)에 있어서, 공정 c)의 처리 시간에 대한 공정 d)의 처리 시간의 비를 최소값으로 설정하여도 좋다. 또한, 상기 실시형태에 따른 에칭 방법은, n 회째 이후의 공정 c) 및 공정 d)에 있어서, 상기 비를 최소값보다 높은 값으로 변경함으로써, 형성하는 산화막의 두께를 변경하여도 좋다. 또한, 공정 c)의 처리 시간에 대한 공정 d)의 처리 시간의 비는 0.5 이상 5.0 이하여도 좋다. 이것에 의해, 실시형태에 따르면, 에칭에 의해 패턴의 보잉이 발생하기 쉬운 지점에 최대 두께의 산화막을 형성할 수 있다.
또한, 상기 실시형태에 있어서, 할로겐 함유 가스는, 염소 함유 가스 및 브롬 함유 가스로 이루어진 군으로부터 선택되는 적어도 하나의 할로겐 함유 가스여도 좋다. 또한, 염소 함유 가스는, Cl2, SiCl4 및 HCl로 이루어진 군으로부터 선택되는 적어도 하나의 염소 함유 가스여도 좋다. 또한, 브롬 함유 가스는, HBr 및 Br2로 이루어진 군으로부터 선택되는 적어도 하나의 브롬 함유 가스여도 좋다. 또한, 산소 함유 가스는, O2, CO, CO2 및 SO2로 이루어진 군으로부터 선택되는 적어도 하나의 산소 함유 가스여도 좋다. 또한, 탄소, 수소 및 불소를 함유하는 가스는, CxHyFz(x, y, 및 z는 자연수) 가스 그리고 CxFy(x 및 y는 자연수) 가스 및 H2 가스를 포함하는 혼합 가스의 군으로부터 선택되는 적어도 1종이어도 좋다. 또한, 탄소, 수소 및 불소를 함유하는 가스는, CH3F, CH2F2 및 CHF3로 이루어진 군으로부터 선택되는 적어도 1종이어도 좋다. 또한, 탄소, 수소 및 불소를 함유하는 가스는, CF4 가스 및 H2 가스여도 좋다. 또한, 실리콘 함유막은, 실리콘막, 실리콘 게르마늄막, 도핑 실리콘막, 또는, 이들의 막으로 이루어진 군으로부터 선택되는 적어도 2개의 막을 포함하는 적층막이어도 좋다. 또한, 도핑 실리콘막은, 붕소 도핑 실리콘막 또는 인 도핑 실리콘막이어도 좋다. 이것에 의해, 실시형태에 따르면, 에칭에 의해 기판 상의 여러 가지 실리콘 함유막에 형성되는 패턴의 수직 가공성을 향상시킬 수 있다.
이상, 실시형태에 대해서 설명하였으나, 이번에 개시된 실시형태는, 모든 점에서 예시이며 제한적인 것은 아니라고 생각되어야 한다. 실제로, 전술한 실시형태는, 다양한 형태로 구현될 수 있다. 또한, 전술한 실시형태는, 청구범위 및 그 취지를 일탈하는 일없이, 여러 가지 형태로 생략, 치환, 변경되어도 좋다.

Claims (17)

  1. a) 산소 및 질소를 포함하지 않는 실리콘 함유막과, 상기 실리콘 함유막 상에 형성된 마스크를 갖는 기판을 제공하는 공정과,
    b) 할로겐 함유 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 상기 실리콘 함유막을 에칭하여, 오목부를 형성하는 공정과,
    c) 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 상기 오목부에 산화막을 형성하는 공정과,
    d) 상기 c) 후에, 상기 제1 처리 가스의 플라즈마에 의해 상기 실리콘 함유막을 더 에칭하는 공정과,
    e) 상기 c) 및 상기 d)를 미리 설정된 횟수 반복하여 실행하는 공정을 포함하고,
    상기 e)에 있어서, 상기 c) 및 상기 d) 중 적어도 한쪽의 처리 조건을 변경함으로써, 형성하는 상기 산화막의 두께를 변경하는 것인 에칭 방법.
  2. 제1항에 있어서,
    상기 e)에 있어서, 상기 제2 처리 가스에 있어서의 상기 산소 함유 가스와 상기 탄소, 수소 및 불소를 함유하는 가스의 유량비를 상기 처리 조건으로 변경함으로써, 형성하는 상기 산화막의 두께를 변경하는 것인 에칭 방법.
  3. 제2항에 있어서,
    상기 e)에 있어서, 상기 c) 및 상기 d)를 적어도 n(n은 2 이상의 자연수)회 이상 반복하여 실행하고,
    (n-1)회째까지의 상기 c)에 있어서, 상기 산소 함유 가스에 대한 상기 탄소, 수소 및 불소를 함유하는 가스의 유량비를 최대값으로 설정하며,
    n 회째 이후의 상기 c)에 있어서, 상기 유량비를 상기 최대값보다 낮은 값으로 변경함으로써, 형성하는 상기 산화막의 두께를 변경하는 것인 에칭 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 산소 함유 가스에 대한 상기 탄소, 수소 및 불소를 함유하는 가스의 유량비는, 0.3 이하인 것인 에칭 방법.
  5. 제1항에 있어서,
    상기 e)에 있어서, 상기 c)의 처리 시간과 상기 d)의 처리 시간의 비를 상기 처리 조건으로 변경함으로써, 형성하는 상기 산화막의 두께를 변경하는 것인 에칭 방법.
  6. 제5항에 있어서,
    상기 e)에 있어서, 상기 c) 및 상기 d)를 적어도 n(n은 2 이상의 자연수)회 이상 반복하여 실행하고,
    (n-1)회째까지의 상기 c) 및 상기 d)에 있어서, 상기 c)의 처리 시간에 대한 상기 d)의 처리 시간의 비를 최소값으로 설정하며,
    n 회째 이후의 상기 c) 및 상기 d)에 있어서, 상기 비를 상기 최소값보다 높은 값으로 변경함으로써, 형성하는 상기 산화막의 두께를 변경하는 것인 에칭 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 c)의 처리 시간에 대한 상기 d)의 처리 시간의 비는 0.5 이상 5.0 이하인 것인 에칭 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 할로겐 함유 가스는, 염소 함유 가스 및 브롬 함유 가스로 이루어진 군으로부터 선택되는 적어도 하나의 할로겐 함유 가스인 것인 에칭 방법.
  9. 제8항에 있어서,
    상기 염소 함유 가스는, Cl2, SiCl4 및 HCl로 이루어진 군으로부터 선택되는 적어도 하나의 염소 함유 가스인 것인 에칭 방법.
  10. 제8항에 있어서,
    상기 브롬 함유 가스는, HBr 및 Br2로 이루어진 군으로부터 선택되는 적어도 하나의 브롬 함유 가스인 것인 에칭 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 산소 함유 가스는, O2, CO, CO2 및 SO2로 이루어진 군으로부터 선택되는 적어도 하나의 산소 함유 가스인 것인 에칭 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 탄소, 수소 및 불소를 함유하는 가스는, CxHyFz(x, y, 및 z는 자연수) 가스, 그리고 CxFy(x 및 y는 자연수) 가스 및 H2 가스를 포함하는 혼합 가스의 군으로부터 선택되는 적어도 1종인 것인 에칭 방법.
  13. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 탄소, 수소 및 불소를 함유하는 가스는, CH3F, CH2F2 및 CHF3로 이루어진 군으로부터 선택되는 적어도 1종인 것인 에칭 방법.
  14. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 탄소, 수소 및 불소를 함유하는 가스는, CF4 가스 및 H2 가스인 것인 에칭 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 실리콘 함유막은, 실리콘막, 실리콘 게르마늄막, 도핑 실리콘막, 또는, 이들 막으로 이루어진 군으로부터 선택되는 적어도 2개의 막을 포함하는 적층막인 것인 에칭 방법.
  16. 제15항에 있어서,
    상기 도핑 실리콘막은, 붕소 도핑 실리콘막 또는 인 도핑 실리콘막인 것인 에칭 방법.
  17. 처리 공간을 제공하는 처리 챔버와,
    상기 처리 챔버의 내부에 설치되고, 기판을 배치 가능한 배치대와,
    상기 처리 챔버의 내부에 처리 가스를 공급하기 위한 가스 공급부와,
    각부를 제어하는 제어부
    를 포함하며,
    상기 제어부는,
    a) 산소 및 질소를 포함하지 않는 실리콘 함유막과, 상기 실리콘 함유막 상에 형성된 마스크를 갖는 기판을 제공하는 공정과,
    b) 할로겐 함유 가스를 포함하는 제1 처리 가스의 플라즈마에 의해 상기 실리콘 함유막을 에칭하여, 오목부를 형성하는 공정과,
    c) 산소 함유 가스와, 탄소, 수소 및 불소를 함유하는 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 상기 오목부에 산화막을 형성하는 공정과,
    d) 상기 c) 후에, 상기 제1 처리 가스의 플라즈마에 의해 상기 실리콘 함유막을 더 에칭하는 공정과,
    e) 상기 c) 및 상기 d)를 미리 정해진 횟수 반복하여 실행하는 공정
    을 실행하고,
    상기 e)에 있어서, 상기 c) 및 상기 d) 중 적어도 한쪽의 처리 조건을 변경함으로써, 형성하는 상기 산화막의 막 두께를 변경하는 것인 에칭 장치.
KR1020220118007A 2021-09-27 2022-09-19 에칭 방법 및 에칭 장치 KR20230044943A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021156416A JP2023047481A (ja) 2021-09-27 2021-09-27 エッチング方法及びエッチング装置
JPJP-P-2021-156416 2021-09-27

Publications (1)

Publication Number Publication Date
KR20230044943A true KR20230044943A (ko) 2023-04-04

Family

ID=85769901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220118007A KR20230044943A (ko) 2021-09-27 2022-09-19 에칭 방법 및 에칭 장치

Country Status (4)

Country Link
US (1) US20230107264A1 (ko)
JP (1) JP2023047481A (ko)
KR (1) KR20230044943A (ko)
CN (1) CN115881531A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US20230107264A1 (en) 2023-04-06
JP2023047481A (ja) 2023-04-06
CN115881531A (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
USRE47650E1 (en) Method of tungsten etching
KR101937727B1 (ko) 에칭 방법
US20060021704A1 (en) Method and apparatus for etching Si
KR20160018366A (ko) 다층막을 에칭하는 방법
KR20150016498A (ko) 플라즈마 에칭 방법
KR20160140469A (ko) 에칭 방법
KR20090129332A (ko) 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치
KR20160134537A (ko) 에칭 방법
KR20150031227A (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
TW202002014A (zh) 基板處理方法及基板處理裝置
JP2021132189A (ja) エッチング方法及びエッチング装置
KR20230044943A (ko) 에칭 방법 및 에칭 장치
US20220319860A1 (en) Etching method and etching processing apparatus
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP2022102856A (ja) プラズマ処理装置及びプラズマ処理方法
US20170069497A1 (en) Plasma etching method
US20220238348A1 (en) Substrate processing method and substrate processing apparatus
JP7348672B2 (ja) プラズマ処理方法及びプラズマ処理システム
US20230377851A1 (en) Etching method and plasma processing apparatus
US20230420263A1 (en) Etching method and plasma processing apparatus
WO2024043239A1 (ja) エッチング方法及びプラズマ処理装置
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
JP2023111329A (ja) プラズマ処理方法及びプラズマ処理システム
WO2023048281A1 (ja) プラズマ処理方法及びプラズマ処理システム
JP2024013628A (ja) エッチング方法及びプラズマ処理装置