CN116504623A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN116504623A
CN116504623A CN202310063138.5A CN202310063138A CN116504623A CN 116504623 A CN116504623 A CN 116504623A CN 202310063138 A CN202310063138 A CN 202310063138A CN 116504623 A CN116504623 A CN 116504623A
Authority
CN
China
Prior art keywords
plasma
gas
silicon
recess
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310063138.5A
Other languages
English (en)
Inventor
松尾瑞稀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN116504623A publication Critical patent/CN116504623A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种蚀刻方法和等离子体处理装置，能够形成具有良好形状的凹部。蚀刻方法包括以下工序：工序(a)，准备基板，基板具有含硅膜以及含硅膜上的掩模；工序(b)，在工序(a)之后，利用从第一处理气体生成的第一等离子体对含硅膜进行蚀刻来形成凹部；工序(c)，在工序(b)之后，向基板供给从包含钨的第二处理气体生成的第二等离子体；以及工序(d)，在工序(c)之后，利用从第三处理气体生成的第三等离子体对凹部进行蚀刻。

Description

蚀刻方法和等离子体处理装置
技术领域
本公开的例示性的实施方式涉及一种蚀刻方法和等离子体处理装置。
背景技术
在电子器件的制造中，利用等离子体进行含硅膜的蚀刻。含硅膜由氧化硅、氮化硅之类的含硅材料形成。例如，在具有三维构造的NAND型闪存的制造中，对包括作为含硅膜而交替地层叠的多个硅氧化膜及多个硅氮化膜的多层膜进行蚀刻。在含硅膜的蚀刻中，作为掩模，使用含有无定形碳之类的碳的掩模。在掩模形成有开口。
在专利文献1中关于多层膜的蚀刻进行了记载。在专利文献1所记载的蚀刻中，生成氢氟烃气体的等离子体，利用来自等离子体的氟的活性种对多层膜进行蚀刻。在多层膜的蚀刻中，在掩模上形成含有碳的沉积物，通过该沉积物来保护掩模。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2013/0059450号说明书
发明内容
发明要解决的问题
本公开提供一种能够形成具有良好形状的凹部的蚀刻方法和等离子体处理装置。
用于解决问题的方案
在一个例示性的实施方式中，蚀刻方法包括以下工序：工序(a)，准备基板，所述基板具有含硅膜以及所述含硅膜上的掩模；工序(b)，在所述工序(a)之后，利用从第一处理气体生成的第一等离子体对所述含硅膜进行蚀刻来形成凹部；工序(c)，在所述工序(b)之后，向所述基板供给从包含钨的第二处理气体生成的第二等离子体；以及工序(d)，在所述工序(c)之后，利用从第三处理气体生成的第三等离子体对所述凹部进行蚀刻。
发明的效果
根据一个例示性的实施方式，提供一种能够形成具有良好形状的凹部的蚀刻方法和等离子体处理装置。
附图说明
图1是概要性地示出一个例示性的实施方式所涉及的等离子体处理装置的图。
图2是概要性地示出一个例示性的实施方式所涉及的等离子体处理装置的图。
图3是一个例示性的实施方式所涉及的蚀刻方法的流程图。
图4是能够应用图3的方法的一例的基板的截面图。
图5是示出一个例示性的实施方式所涉及的蚀刻方法的一个工序的截面图。
图6是示出一个例示性的实施方式所涉及的蚀刻方法的一个工序的截面图。
图7是示出一个例示性的实施方式所涉及的蚀刻方法的一个工序的截面图。
图8是示出一个例示性的实施方式所涉及的蚀刻方法的一个工序的俯视图。
图9是沿着图8的IX-IX线进行剖切所得到的截面图。
图10是示出通过蚀刻形成的凹部的边缘粗糙度发生恶化的机理的例子的截面图。
图11是示出通过蚀刻形成的凹部的边缘粗糙度得到改善的机理的例子的截面图。
图12是示意性地示出在第四实验和第五实验中通过蚀刻形成的凹部的例子的俯视图。
具体实施方式
下面，对各种例示性的实施方式进行说明。
在一个例示性的实施方式中，蚀刻方法包括以下工序：工序(a)，准备基板，所述基板具有含硅膜以及所述含硅膜上的掩模；工序(b)，在所述工序(a)之后，利用从第一处理气体生成的第一等离子体对所述含硅膜进行蚀刻来形成凹部；工序(c)，在所述工序(b)之后，向所述基板供给从包含钨的第二处理气体生成的第二等离子体；以及工序(d)，在所述工序(c)之后，利用从第三处理气体生成的第三等离子体对所述凹部进行蚀刻。
根据上述蚀刻方法，能够改善凹部的边缘粗糙度。因而，能够形成具有良好形状的凹部。推测机理如下，但并不限定于此。在通过蚀刻形成凹部时，在凹部的侧壁不均匀地带电有正电荷，由此在凹部的侧壁的一部分形成正的带电区域。在不进行工序(c)的情况下，用于蚀刻的等离子体中的正离子在正的带电区域反弹而对相反的侧壁进行蚀刻。由此，导致凹部的边缘粗糙度恶化。另一方面，当进行工序(c)时，在凹部的侧壁形成导电性的含钨层，因此能够去除带电的侧壁的正电荷。因而，正离子的直进性提高，因此凹部的边缘粗糙度得到改善。
也可以是，在所述工序(c)中，在所述凹部的侧壁形成含钨层。在该情况下，能够通过含钨层去除凹部的侧壁的电荷。
也可以是，在所述工序(b)中，在第一压力下生成所述第一等离子体，在所述工序(c)中，在比所述第一压力高的第二压力下生成所述第二等离子体。在该情况下，在工序(c)中，容易在凹部的侧壁形成含钨层。
也可以是，在所述工序(b)中，供给第一高频电力，以生成所述第一等离子体，在所述工序(c)中，供给比所述第一高频电力小的第二高频电力，以生成所述第二等离子体。在该情况下，在工序(c)中，容易在凹部的侧壁形成含钨层。
也可以是，上述蚀刻方法在所述工序(b)与所述工序(c)之间还包括工序(e)，在所述工序(e)中，将通过所述工序(b)沉积于所述掩模的开口的沉积物去除。在该情况下，能够抑制掩模的开口的尺寸的缩小。
也可以是，上述蚀刻方法在所述工序(b)与所述工序(c)之间还包括工序(f)，在所述工序(f)中，向所述基板供给从包含含氧气体的第四处理气体生成的第四等离子体。在该情况下，能够去除附着于基板的有机物。
也可以是，在所述工序(d)之后，重复进行所述工序(c)和所述工序(d)。在该情况下，能够进一步改善凹部的边缘粗糙度。
也可以是，所述含硅膜包括第一层和第二层，所述第一层包含含有硅的第一材料，所述第二层包含与第一材料不同的第二材料，所述第一层与所述第二层交替地层叠。
也可以是，所述第一材料包含硅氧化物。
也可以是，所述第二材料包含硅氮化物
也可以是，所述第二处理气体包含含钨气体。
也可以是，所述第二处理气体包含六氟化钨气体。
也可以是，所述第一处理气体包含CxHyFz(x和z为1以上的整数，y为0以上的整数)气体。
也可以是，所述第三处理气体包含CxHyFz(x和z为1以上的整数，y为0以上的整数)气体。
在一个例示性的实施方式中，蚀刻方法包括以下工序：工序(a)，准备基板，所述基板具有含硅膜以及所述含硅膜上的掩模，所述含硅膜包括交替地层叠的硅氧化膜和硅氮化膜；工序(b)，在所述工序(a)之后，利用从包含CxHyFz(x和z为1以上的整数，y为0以上的整数)气体和含氧气体的第一处理气体生成的第一等离子体对所述含硅膜进行蚀刻来形成凹部；工序(c)，在所述工序(b)之后，通过向所述基板供给从包含六氟化钨气体的第二处理气体生成的第二等离子体，来在所述凹部的侧壁形成含钨层；以及工序(d)，在所述工序(c)之后，利用从包含CxHyFz(x和z为1以上的整数，y为0以上的整数)气体和含氧气体的第三处理气体生成的第三等离子体对所述凹部进行蚀刻。
在一个例示性的实施方式中，等离子体处理装置具备：腔室；基板支承器，其用于在所述腔室内支承基板，所述基板具有含硅膜以及所述含硅膜上的掩模；气体供给部，其构成为向所述腔室内供给第一处理气体、第二处理气体以及第三处理气体，所述第二处理气体包含钨；等离子体生成部，其构成为在所述腔室内从所述第一处理气体、所述第二处理气体以及所述第三处理气体分别生成第一等离子体、第二等离子体以及第三等离子体；以及控制部，其中，所述控制部构成为对所述气体供给部和所述等离子体生成部进行控制，以进行以下工序：利用所述第一等离子体对所述含硅膜进行蚀刻来形成凹部；在形成所述凹部之后，向所述基板供给所述第二等离子体；以及在向所述基板供给所述第二等离子体之后，利用所述第三等离子体对所述凹部进行蚀刻。
下面，参照附图来对各种例示性的实施方式详细地进行说明。此外，在各附图中对相同或相当的部分标注相同的附图标记。
图1是用于说明等离子体处理系统的结构例的图。在一个实施方式中，等离子体处理系统包括等离子体处理装置1和控制部2。等离子体处理系统是基板处理系统的一例，等离子体处理装置1是基板处理装置的一例。等离子体处理装置1包括等离子体处理腔室10、基板支承部11以及等离子体生成部12。等离子体处理腔室10具有等离子体处理空间。另外，等离子体处理腔室10具有用于向等离子体处理空间供给至少一种处理气体的至少一个气体供给口、以及用于从等离子体处理空间排出气体的至少一个气体排出口。气体供给口与后述的气体供给部20连接，气体排出口与后述的排气系统40连接。基板支承部11配置于等离子体处理空间内，所述基板支承部11具有用于支承基板的基板支承面。
等离子体生成部12构成为从供给到等离子体处理空间内的至少一种处理气体生成等离子体。在等离子体处理空间中形成的等离子体可以是电容耦合等离子体(CCP；Capacitively Coupled Plasma)、电感耦合等离子体(ICP；Inductively CoupledPlasma)、ECR等离子体(Electron-Cyclotron-resonance plasma：电子回旋共振等离子体)、螺旋波激励等离子体(HWP：Helicon Wave Plasma)或表面波等离子体(SWP：SurfaceWave Plasma)等。另外，也可以使用包括AC(Alternating Current：交流)等离子体生成部和DC(Direct Current：直流)等离子体生成部的各种类型的等离子体生成部。在一个实施方式中，AC等离子体生成部所使用的AC信号(AC电力)具有100kHz～10GHz的范围内的频率。因而，AC信号包括RF(Radio Frequency：射频)信号和微波信号。在一个实施方式中，RF信号具有100kHz～150MHz的范围内的频率。
控制部2对用于使等离子体处理装置1执行本公开中叙述的各种工序的可由计算机执行的命令进行处理。控制部2能够构成为控制等离子体处理装置1的各要素，以执行在此叙述的各种工序。在一个实施方式中，控制部2的一部分或全部可以被包括于等离子体处理装置1中。控制部2可以包括处理部2a1、存储部2a2以及通信接口2a3。控制部2例如由计算机2a实现。计算机2a1能够构成为通过从存储部2a2读出程序并执行所读出的程序来进行各种控制动作。该程序可以预先保存于存储部2a2中，也可以在需要时经由介质获取该程序。获取到的程序保存于存储部2a2中，由处理部2a1从存储部2a2中读出并执行。介质可以是可由计算机2a读取的各种存储介质，也可以是与通信接口2a3连接的通信线路。处理部2a1可以是CPU(Central Processing Unit：中央处理单元)。存储部2a2可以包括RAM(RandomAccess Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、HDD(Hard DiskDrive：硬盘驱动器)、SSD(Solid State Drive：固态硬盘)、或者它们的组合。通信接口2a3可以经由LAN(Local Area Network：局域网)等通信线路来与等离子体处理装置1之间进行通信。
下面，对作为等离子体处理装置1的一例的电容耦合型的等离子体处理装置的结构例进行说明。图2是用于说明电容耦合型的等离子体处理装置的结构例的图。
电容耦合型的等离子体处理装置1包括等离子体处理腔室10、气体供给部20、电源30以及排气系统40。另外，等离子体处理装置1包括基板支承部11和气体导入部。气体导入部构成为将至少一种处理气体导入到等离子体处理腔室10内。气体导入部包括喷淋头13。基板支承部11配置于等离子体处理腔室10内。喷淋头13配置于基板支承部11的上方。在一个实施方式中，喷淋头13构成等离子体处理腔室10的顶部(ceiling)的至少一部分。等离子体处理腔室10具有由喷淋头13、等离子体处理腔室10的侧壁10a以及基板支承部11规定出的等离子体处理空间10s。等离子体处理腔室10接地。喷淋头13及基板支承部11与等离子体处理腔室10的壳体电绝缘。
基板支承部11包括主体部111和环形组件112。主体部111具有用于支承基板W的中央区域111a、以及用于支承环形组件112的环状区域111b。晶圆是基板W的一例。俯视观察时，主体部111的环状区域111b包围主体部111的中央区域111a。基板W配置于主体部111的中央区域111a上，环形组件112以包围主体部111的中央区域111a上的基板W的方式配置于主体部111的环状区域111b上。因而，中央区域111a也称为用于支承基板W的基板支承面，环状区域111b也称为用于支承环形组件112的环形支承面。
在一个实施方式中，主体部111包括基台1110和静电保持盘1111。基台1110包括导电性构件。基台1110的导电性构件能够作为下部电极发挥功能。静电保持盘1111配置于基台1110上。静电保持盘1111包括陶瓷构件1111a以及配置于陶瓷构件1111a内的静电电极1111b。陶瓷构件1111a具有中央区域111a。在一个实施方式中，陶瓷构件1111a还具有环状区域111b。此外，如环状静电保持盘、环状绝缘构件那样的包围静电保持盘1111的其它构件也可以具有环状区域111b。在该情况下，环形组件112可以配置于环状静电保持盘或环状绝缘构件之上，也可以配置于静电保持盘1111和环状绝缘构件这两方之上。另外，可以在陶瓷构件1111a内配置有与后述的RF电源31和/或DC电源32耦接的至少一个RF/DC电极。在该情况下，至少一个RF/DC电极作为下部电极发挥功能。在向至少一个RF/DC电极供给后述的偏压RF信号和/或DC信号的情况下，RF/DC电极也被称为偏压电极。此外，基台1110的导电性构件和至少一个RF/DC电极也可以作为多个下部电极发挥功能。另外，静电电极1111b也可以作为下部电极发挥功能。因而，基板支承部11包括至少一个下部电极。
环形组件112包括一个或多个环状构件。在一个实施方式中，一个或多个环状构件包括一个或多个边缘环以及至少一个覆盖环。边缘环由导电性材料或绝缘材料形成，覆盖环由绝缘材料形成。
另外，基板支承部11可以包括温度调节模块，该温度调节模块构成为将静电保持盘1111、环形组件112以及基板中的至少一方调节为目标温度。温度调节模块可以包括加热器、传热介质、流路1110a、或者它们的组合。在流路1110a中流动如盐水、气体那样的传热流体。在一个实施方式中，流路1110a形成于基台1110内，一个或多个加热器配置于静电保持盘1111的陶瓷构件1111a内。另外，基板支承部11可以包括传热气体供给部，该传热气体供给部构成为向基板W的背面与中央区域111a之间的间隙供给传热气体。
喷淋头13构成为将来自气体供给部20的至少一种处理气体导入到等离子体处理空间10s内。喷淋头13具有至少一个气体供给口13a、至少一个气体扩散室13b以及多个气体导入口13c。供给到气体供给口13a的处理气体通过气体扩散室13b并从多个气体导入口13c导入到等离子体处理空间10s内。另外，喷淋头13包括至少一个上部电极。此外，气体导入部除了包括喷淋头13之外，还可以包括安装于在侧壁10a形成的一个或多个开口部的一个或多个侧部气体注入部(SGI：Side Gas Injector)。
气体供给部20可以包括至少一个气体源21和至少一个流量控制器22。在一个实施方式中，气体供给部20构成为将至少一种处理气体经由各自对应的流量控制器22从各自对应的气体源21供给到喷淋头13。各流量控制器22例如可以包括质量流量控制器或压力控制式的流量控制器。气体供给部20还可以包括将至少一种处理气体的流量进行调制或脉冲化的至少一个流量调制器件。
电源30包括经由至少一个阻抗匹配电路来与等离子体处理腔室10耦接的RF电源31。RF电源31构成为向至少一个下部电极和/或至少一个上部电极供给至少一个RF信号(RF电力)。由此，从供给到等离子体处理空间10s的至少一种处理气体形成等离子体。因而，RF电源31能够作为等离子体生成部12的至少一部分发挥功能。另外，通过将偏压RF信号供给到至少一个下部电极，在基板W产生偏压电位，从而能够将所形成的等离子体中的离子成分吸引到基板W。
在一个实施方式中，RF电源31包括第一RF生成部31a和第二RF生成部31b。第一RF生成部31a构成为：经由至少一个阻抗匹配电路来与至少一个下部电极和/或至少一个上部电极耦接，并且生成用于生成等离子体的源RF信号(源RF电力)。在一个实施方式中，源RF信号具有10MHz～150MHz的范围内的频率。在一个实施方式中，第一RF生成部31a可以构成为生成具有不同频率的多个源RF信号。所生成的一个或多个源RF信号被提供到至少一个下部电极和/或至少一个上部电极。
第二RF生成部31b构成为：经由至少一个阻抗匹配电路来与至少一个下部电极耦接，并且生成偏压RF信号(偏压RF电力)。偏压RF信号的频率可以与源RF信号的频率相同，也可以不同。在一个实施方式中，偏压RF信号具有比源RF信号的频率低的频率。在一个实施方式中，偏压RF信号具有100kHz～60MHz的范围内的频率。在一个实施方式中，第二RF生成部31b可以构成为生成具有不同频率的多个偏压RF信号。所生成的一个或多个偏压RF信号被提供到至少一个下部电极。另外，在各种实施方式中，可以将源RF信号和偏压RF信号中的至少一方脉冲化。
另外，电源30可以包括与等离子体处理腔室10耦接的DC电源32。DC电源32包括第一DC生成部32a和第二DC生成部32b。在一个实施方式中，第一DC生成部32a构成为：与至少一个下部电极连接，并且生成第一DC信号。所生成的第一DC信号被施加于至少一个下部电极。在一个实施方式中，第二DC生成部32b构成为与至少一个上部电极连接，并且生成第二DC信号。所生成的第二DC信号被施加于至少一个上部电极。
在各种实施方式中，可以将第一DC信号和第二DC信号脉冲化。在该情况下，电压脉冲的序列被施加于至少一个下部电极和/或至少一个上部电极。电压脉冲可以具有矩形、梯形、三角形或这些形状的组合的脉冲波形。在一个实施方式中，用于从DC信号生成电压脉冲的序列的波形生成部连接到第一DC生成部32a与至少一个下部电极之间。因而，第一DC生成部32a和波形生成部构成电压脉冲生成部。在第二DC生成部32b和波形生成部构成电压脉冲生成部的情况下，电压脉冲生成部与至少一个上部电极连接。电压脉冲可以具有正极性，也可以具有负极性。另外，电压脉冲的序列可以在一个周期内包括一个或多个正极性电压脉冲以及一个或多个负极性电压脉冲。此外，可以在RF电源31的基础上设置第一DC生成部32a和第二DC生成部32b，也可以设置第一DC生成部32a来取代第二RF生成部31b。
排气系统40例如能够与设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40可以包括压力调整阀和真空泵。通过压力调整阀来调整等离子体处理空间10s内的压力。真空泵可以包括涡轮分子泵、干泵或它们的组合。
图3是一个例示性的实施方式所涉及的蚀刻方法的流程图。图3所示的蚀刻方法MT(下面，称为“方法MT”)能够由上述实施方式的等离子体处理装置1执行。方法MT能够应用于基板W。
图4是能够应用图3的方法的一例的基板的截面图。如图4所示，在一个实施方式中，基板W具有含硅膜SF以及含硅膜SF上的掩模MK。基板W可以具有基底区域UR。含硅膜SF可以设置于基底区域UR上。
掩模MK可以包含碳。掩模MK也可以包含无定形碳。掩模MK可以在含硅膜SF上具有至少一个开口OP。掩模MK也可以具有多个开口OP。开口OP可以是孔图案，也可以是线图案。开口OP的尺寸(宽度)可以是500nm以下。
含硅膜SF可以包括第一层L1和第二层L2。含硅膜SF可以包括多个第一层L1和多个第二层L2。第一层L1与第二层L2可以交替地层叠。
第一层L1可以包含第一材料。第一材料可以包含硅。第一材料可以包含硅氧化物(SiOx)、多晶硅。第二层L2可以包含第二材料。第二材料可以包含硅。第二材料与第一材料不同。第二材料可以包含硅氮化物(SiNx)、多晶硅、有机物。
基底区域UR可以包含硅和金属中的至少一方。基底区域UR可以包含多晶硅，也可以包含钨。
基板W可以具有配置于含硅膜SF内的至少一个导电性区域CR。可以在含硅膜SF内配置多个导电性区域CR。导电性区域CR可以从掩模MK向下方延伸。导电性区域CR可以在第一层L1与第二层L2的层叠方向上延伸。导电性区域CR的下端可以与基底区域UR分离。
下面，关于方法MT，以使用上述实施方式的等离子体处理装置1对基板W应用方法MT的情况为例，参照图3～图9进行说明。图5～图7分别是示出一个例示性的实施方式所涉及的蚀刻方法的一个工序的截面图。图8是示出一个例示性的实施方式所涉及的蚀刻方法的一个工序的俯视图。图9是沿着图8的IX-IX线进行剖切所得到的截面图。在使用等离子体处理装置1的情况下，通过控制部2对等离子体处理装置1的各部进行控制，能够在等离子体处理装置1中执行方法MT。在方法MT中，如图2所示，对配置于等离子体处理腔室10内的基板支承部11(基板支承器)上的基板W进行处理。
如图3所示，方法MT可以包括工序ST1～工序ST11。工序ST1～工序ST11能够依次执行。方法MT也可以不包括工序ST3～工序ST5、工序ST8～工序ST11中的至少一个工序。
在工序ST1中，准备图4所示的基板W。基板W在等离子体处理腔室10内能够被基板支承部11支承。基底区域UR能够配置于含硅膜SF与基板支承部11之间。
在工序ST2中，如图5所示，利用从第一处理气体生成的第一等离子体PL1对含硅膜SF进行蚀刻来形成凹部RS。凹部RS可以具有侧壁RSa和底部RSb。凹部RS与掩模MK的开口OP对应。
第一处理气体可以包含含有碳和氟的气体。第一处理气体可以包含CxHyFz(x和z为1以上的整数，y为0以上的整数)气体。第一处理气体可以包含含氧气体。含氧气体可以包含氧气和羰基硫(COS)气体。
第一等离子体PL1可以在第一压力下生成。第一压力可以是等离子体处理腔室10内的压力。在工序ST2中，可以供给第一高频电力以生成第一等离子体PL1。第一高频电力可以是施加于等离子体处理装置1的上部电极的RF电力HF。在工序ST2中，可以对基板支承部11的主体部111中的电极施加偏压电力LF。
工序ST2也可以如下那样进行。首先，通过气体供给部20向等离子体处理腔室10内供给第一处理气体。接着，通过等离子体生成部12，在等离子体处理腔室10内从第一处理气体生成第一等离子体PL1。控制部2控制气体供给部20和等离子体生成部12，以利用第一等离子体PL1对含硅膜SF进行蚀刻来形成凹部RS。
在工序ST3中，将通过工序ST2沉积于掩模MK的开口OP的沉积物(缩颈)去除。沉积物可能会缩小开口OP的尺寸。沉积物可以包含碳。在工序ST3中，可以对凹部RS进行蚀刻。在工序ST3中，可以向基板W供给从处理气体生成的等离子体。工序ST3中的处理气体可以包含含有碳和氟的气体、以及含氧气体。工序ST3中的含有碳和氟的气体的流量可以比工序ST2中的含有碳和氟的气体的流量小。工序ST3中的含氧气体的流量可以比工序ST2中的含氧气体的流量大。
在工序ST4中，判定工序ST2的实施次数N是否比阈值N0大。在实施次数N为阈值N0以下的情况下，返回工序ST2。在该情况下，重复进行工序ST2～工序ST3。在实施次数N比阈值N0大的情况下，转到下一个工序ST5。例如，当将阈值N0设定为3时，工序ST2被实施4次。
在工序ST5中，向基板W供给从包含含氧气体的第四处理气体生成的第四等离子体。由此，进行灰化。含氧气体可以包含氧气。第四处理气体可以包含非活性气体。非活性气体可以包含稀有气体。稀有气体可以包含氦气、氖气、氩气、氪气以及氙气中的至少一方。
在工序ST6中，如图6所示，向基板W供给从包含钨的第二处理气体生成的第二等离子体PL2。可以将第二等离子体PL2供给到凹部RS。可以在凹部RS的侧壁RSa形成含钨层WL。含钨层WL可以形成于凹部RS的底部RSb。在工序ST6中，可以对凹部RS进行蚀刻。
第二处理气体可以包含含钨气体。含钨气体可以包含卤化钨气体。卤化钨气体可以包含六氟化钨(WF6)气体、六溴化钨(WBr6)气体、六氯化钨(WCl6)气体以及WF5Cl气体中的至少一方。含钨气体可以包含六羰基钨(W(CO)6)气体。含钨气体的流量可以为10sccm以下。
第二处理气体可以包含含氧气体和非活性气体中的至少一方。含氧气体可以包含氧气。非活性气体可以包含稀有气体。稀有气体可以包含氦气、氖气、氩气、氪气以及氙气中的至少一方。第二处理气体可以不包含碳。
第二等离子体PL2可以在第二压力下生成。第二压力可以是等离子体处理腔室10内的压力。第二压力比工序ST2中的第一压力高。在该情况下，在工序ST6中容易在凹部RS的侧壁RSa形成含钨层WL。第二压力可以为10mTorr(1.333Pa)以上。第二压力可以为100mTorr(13.33Pa)以下。
在工序ST6中，可以供给第二高频电力以生成第二等离子体PL2。第二高频电力可以是施加于等离子体处理装置1的上部电极的RF电力HF。第二高频电力比工序ST2中的第一高频电力小。在该情况下，在工序ST6中容易在凹部RS的侧壁RSa形成含钨层WL。第二高频电力可以为100W以上。第二高频电力可以为1000W以下。在工序ST6中，可以不对基板支承部11的主体部111中的电极施加偏压电力LF。即，偏压电力LF可以是0W。
在工序ST6中，基板支承部11的温度可以为-20℃以上。基板支承部11的温度可以为100℃以下。
工序ST6的处理时间可以比工序ST2的处理时间短。工序ST6的处理时间可以根据凹部RS的深度进行调整。例如，可以随着凹部RS变深而延长工序ST6的处理时间。
工序ST6可以如下那样进行。首先，通过气体供给部20向等离子体处理腔室10内供给包含钨的第二处理气体。接着，通过等离子体生成部12在等离子体处理腔室10内从第二处理气体生成第二等离子体PL2。控制部2控制气体供给部20和等离子体生成部12，以向基板W供给第二等离子体PL2。
在工序ST7中，如图7所示，利用从第三处理气体生成的第三等离子体PL3对凹部RS进行蚀刻。工序ST7的蚀刻条件可以与工序ST2的蚀刻条件相同。
第三处理气体可以包含含有碳和氟的气体。第三处理气体可以包含CxHyFz(x和z为1以上的整数，y为0以上的整数)气体。第三处理气体可以包含含氧气体。含氧气体可以包含氧气和羰基硫(COS)气体。
工序ST7可以如下那样进行。首先，通过气体供给部20向等离子体处理腔室10内供给第三处理气体。接着，通过等离子体生成部12在等离子体处理腔室10内从第三处理气体生成第三等离子体PL3。控制部2控制气体供给部20和等离子体生成部12，以利用第三等离子体PL3对凹部RS进行蚀刻。
在工序ST8中，将通过工序ST7沉积于掩模MK的开口OP的沉积物去除。工序ST8可以与工序ST3在相同的条件下进行。
在工序ST9中，判定工序ST7的实施次数N是否比阈值N0大。在实施次数N为阈值N0以下的情况下，返回工序ST7。在该情况下，重复进行工序ST7～工序ST8。在实施次数N比阈值N0大的情况下，转到下一工序ST10。
在工序ST10中，判定工序ST6的实施次数M是否比阈值M0大。在实施次数M为阈值M0以下的情况下，返回工序ST5。在该情况下，重复进行工序ST5～工序ST9。在实施次数M比阈值M0大的情况下，转到下一工序ST11。例如，当将阈值M0设定为3时，工序ST6被实施4次。实施次数M可以根据凹部RS的深度进行调整。例如，可以随着凹部RS变深而增加实施次数M。
在工序ST11中，利用从处理气体生成的等离子体对凹部RS进行蚀刻。由此，如图8所示那样对凹部RS进行过蚀刻。在工序ST11之后，凹部RS的底部RSb可以到达基底区域UR。在工序ST11之后，能够从基板W制造电子器件。电子器件可以是具有三维结构的NAND型闪存。
在工序ST11中，利用从处理气体生成的等离子体对凹部RS进行蚀刻。由此，如图8和图9所示那样对凹部RS进行过蚀刻。在工序ST11之后，凹部RS的底部RSb可以到达基底区域UR。在工序ST11之后，能够从基板W制造电子器件。电子器件可以是具有三维结构的NAND型闪存
根据方法MT，能够改善凹部RS的边缘粗糙度。在凹部RS为线图案的情况下，能够改善凹部RS的LER(线边缘粗糙度)。在凹部RS为孔图案的情况下，能够改善凹部RS的尺寸均匀性(例如圆度)。在从含硅膜SF的厚度方向观察时，通过测定相对于沿着凹部RS的底部RSb的一个边缘的基准直线的偏差，来计算凹部RS的LER。根据上述方法MT，能够形成具有良好的形状的凹部。推测机理如下，但并不限定于此。
图10是示出通过蚀刻形成的凹部的边缘粗糙度发生恶化的机理的例子的截面图。在通过蚀刻来形成凹部RS时，电子EL被掩模MK捕获。另外，凹部RS的侧壁RSa不均匀地带电有正电荷，由此在凹部RS的侧壁RSa的一部分形成带电区域EC。在不进行工序ST6的情况下，用于蚀刻的等离子体中的正离子ET在带电区域EC反弹而对相反的侧壁RSa进行蚀刻。由此，凹部RS的边缘粗糙度恶化。当凹部RS的侧壁RSa被蚀刻时，导电性区域CR可能会在侧壁RSa露出。
图11是示出通过蚀刻形成的凹部的边缘粗糙度得到改善的机理的例子的截面图。当进行工序ST6时，在凹部RS的侧壁RSa形成导电性的含钨层WL，因此能够去除带电的侧壁RSa的正电荷。因而，正离子ET的直进性提高，因此凹部RS的边缘粗糙度得到改善。
在方法MT包括工序ST3和工序ST8中的至少一方的情况下，能够抑制掩模MK的开口OP的尺寸的缩小。其结果是，凹部RS的尺寸的缩小也得到抑制。
在方法MT包括工序ST5的情况下，能够去除附着于基板W的有机物。由此推测含钨层WL容易形成于凹部RS的侧壁RSa。
在方法MT中，在重复进行工序ST6和工序ST7的情况下，能够进一步改善凹部RS的边缘粗糙度。推测这是因为在通过工序ST7中对凹部RS的蚀刻而露出的侧壁RSa也形成含钨层WL。
以上对各种例示性的实施方式进行了说明，但并不限定于上述的例示性的实施方式，可以进行各种追加、省略、置换以及变更。另外，可以组合不同的实施方式中的要素来形成其它实施方式。
下面，说明为了评价方法MT而进行的各种实验。以下说明的实验并不用于限定本公开。
(第一实验)
准备具有含硅膜SF和掩模MK的基板W。含硅膜SF包含交替地层叠的硅氧化膜和硅氮化膜。
对基板W实施了方法MT。没有进行工序ST5。工序ST6的实施次数M为1。
(第二实验)
除了将工序ST6的实施次数M设为4次以外，执行与第一实验的方法相同的方法。
(第三实验)
除了将工序ST6的实施次数M设为18次以外，执行与第一实验的方法相同的方法。
(第四实验)
除了将工序ST6的实施次数M设为4次并进行了工序ST5以外，执行与第一实验的方法相同的方法。即，除了进行了工序ST5以外，执行与第二实验的方法相同的方法。
(第五实验)
除了没有进行工序ST6以外，执行与第一实验的方法相同的方法。
(凹部的LER评价)
观察在第一实验～第五实验中通过蚀刻形成的凹部RS，并测定了凹部RS的LER。图12是示意性地示出在第四实验和第五实验中通过蚀刻形成的凹部的例子的俯视图。图12的(a)及(b)分别示出第四实验和第五实验的结果。
在第四实验中，与第五实验相比，凹部RS的LER得到了改善。在第四实验中，凹部RS的LER的值为31.1nm。另一方面，在第五实验中，凹部RS的LER的值为56.1nm。如以下那样测定了凹部RS的LER。关于30个线图案(凹部RS)分别测定了相对于沿着凹部RS的底部RSb的一个边缘的基准直线的偏差，并将测定值的平均值设为凹部RS的LER。在第一实验～第三实验中，与第五实验相比，凹部RS的LER也得到了改善。
(凹部的截面形状评价)
在第一实验～第五实验中，观察通过蚀刻形成的凹部RS的截面形状。第一实验～第四实验的侧壁RSa的表面粗糙度比第五实验的侧壁RSa的表面粗糙度小。
(凹部的底部的形状评价)
在第一实验～第五实验中，观察所形成的凹部RS的底部RSb的形状。第一实验～第四实验的底部RSb的形状相比于第五实验的底部RSb的形状更接近于圆形。
根据以上的说明应当理解，在本说明书中出于说明的目的说明了本公开的各种实施方式，并且能够不脱离本公开的范围和主旨地进行各种变更。因而，本说明书所公开的各种实施方式并不用于限定，真正的范围和主旨由所附的权利要求书表示。
附图标记说明
1：等离子体处理装置；2：控制部；10：等离子体处理腔室；11：基板支承部；12：等离子体生成部；20：气体供给部；MK：掩模；PL1：第一等离子体；PL2：第二等离子体；PL3：第三等离子体；RS：凹部；SF：含硅膜；W：基板。

Claims (16)

1.一种蚀刻方法，包括以下工序：
工序(a)，准备基板，所述基板具有含硅膜以及所述含硅膜上的掩模；
工序(b)，在所述工序(a)之后，利用从第一处理气体生成的第一等离子体对所述含硅膜进行蚀刻来形成凹部；
工序(c)，在所述工序(b)之后，向所述基板供给从包含钨的第二处理气体生成的第二等离子体；以及
工序(d)，在所述工序(c)之后，利用从第三处理气体生成的第三等离子体对所述凹部进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其特征在于，
在所述工序(c)中，在所述凹部的侧壁形成含钨层。
3.根据权利要求1或2所述的蚀刻方法，其特征在于，
在所述工序(b)中，在第一压力下生成所述第一等离子体，
在所述工序(c)中，在比所述第一压力高的第二压力下生成所述第二等离子体。
4.根据权利要求1至3中的任一项所述的蚀刻方法，其特征在于，
在所述工序(b)中，供给第一高频电力，以生成所述第一等离子体，
在所述工序(c)中，供给比所述第一高频电力小的第二高频电力，以生成所述第二等离子体。
5.根据权利要求1至4中的任一项所述的蚀刻方法，其特征在于，
在所述工序(b)与所述工序(c)之间还包括工序(e)，在所述工序(e)中，将通过所述工序(b)沉积于所述掩模的开口的沉积物去除。
6.根据权利要求1至5中的任一项所述的蚀刻方法，其特征在于，
在所述工序(b)与所述工序(c)之间还包括工序(f)，在所述工序(f)中，向所述基板供给从包含含氧气体的第四处理气体生成的第四等离子体。
7.根据权利要求1至6中的任一项所述的蚀刻方法，其特征在于，
在所述工序(d)之后，重复进行所述工序(c)和所述工序(d)。
8.根据权利要求1至7中的任一项所述的蚀刻方法，其特征在于，
所述含硅膜包括第一层和第二层，所述第一层包含含有硅的第一材料，所述第二层包含与第一材料不同的第二材料，所述第一层与所述第二层交替地层叠。
9.根据权利要求8所述的蚀刻方法，其特征在于，
所述第一材料包含硅氧化物。
10.根据权利要求8或9所述的蚀刻方法，其特征在于，
所述第二材料包含硅氮化物。
11.根据权利要求1至10中的任一项所述的蚀刻方法，其特征在于，
所述第二处理气体包含含钨气体。
12.根据权利要求1至11中的任一项所述的蚀刻方法，其特征在于，
所述第二处理气体包含六氟化钨气体。
13.根据权利要求1至12中的任一项所述的蚀刻方法，其特征在于，
所述第一处理气体包含CxHyFz气体，其中，x和z为1以上的整数，y为0以上的整数。
14.根据权利要求1至13中的任一项所述的蚀刻方法，其特征在于，
所述第三处理气体包含CxHyFz气体，其中，x和z为1以上的整数，y为0以上的整数。
15.一种蚀刻方法，包括以下工序：
工序(a)，准备基板，所述基板具有含硅膜以及所述含硅膜上的掩模，所述含硅膜包括交替地层叠的硅氧化膜和硅氮化膜；
工序(b)，在所述工序(a)之后，利用从包含CxHyFz气体和含氧气体的第一处理气体生成的第一等离子体对所述含硅膜进行蚀刻来形成凹部，其中，x和z为1以上的整数，y为0以上的整数；
工序(c)，在所述工序(b)之后，通过向所述基板供给从包含六氟化钨气体的第二处理气体生成的第二等离子体，来在所述凹部的侧壁形成含钨层；以及
工序(d)，在所述工序(c)之后，利用从包含CxHyFz气体和含氧气体的第三处理气体生成的第三等离子体对所述凹部进行蚀刻，其中，x和z为1以上的整数，y为0以上的整数。
16.一种等离子体处理装置，具备：
腔室；
基板支承器，其用于在所述腔室内支承基板，所述基板具有含硅膜以及所述含硅膜上的掩模；
气体供给部，其构成为向所述腔室内供给第一处理气体、第二处理气体以及第三处理气体，所述第二处理气体包含钨；
等离子体生成部，其构成为在所述腔室内从所述第一处理气体、所述第二处理气体以及所述第三处理气体分别生成第一等离子体、第二等离子体以及第三等离子体；以及
控制部，
其中，所述控制部构成为对所述气体供给部和所述等离子体生成部进行控制，以进行以下工序：
利用所述第一等离子体对所述含硅膜进行蚀刻来形成凹部；
在形成所述凹部之后，向所述基板供给所述第二等离子体；以及
在向所述基板供给所述第二等离子体之后，利用所述第三等离子体对所述凹部进行蚀刻。
CN202310063138.5A 2022-01-27 2023-01-18 蚀刻方法和等离子体处理装置 Pending CN116504623A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022011043A JP2023109497A (ja) 2022-01-27 2022-01-27 エッチング方法及びプラズマ処理装置
JP2022-011043 2022-01-27

Publications (1)

Publication Number Publication Date
CN116504623A true CN116504623A (zh) 2023-07-28

Family

ID=87314452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310063138.5A Pending CN116504623A (zh) 2022-01-27 2023-01-18 蚀刻方法和等离子体处理装置

Country Status (4)

Country Link
US (1) US20230238250A1 (zh)
JP (1) JP2023109497A (zh)
KR (1) KR20230115905A (zh)
CN (1) CN116504623A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598040B2 (en) 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures

Also Published As

Publication number Publication date
JP2023109497A (ja) 2023-08-08
KR20230115905A (ko) 2023-08-03
US20230238250A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
CN116018665A (zh) 电压脉冲的时域复用
US6827870B1 (en) Method and apparatus for etching and deposition using micro-plasmas
CN118202439A (zh) 等离子体反应器中电极的离子能量控制
CA2387432C (en) Method and apparatus for etching and deposition using micro-plasmas
CN116504623A (zh) 蚀刻方法和等离子体处理装置
TW202245053A (zh) 蝕刻方法及蝕刻處理裝置
CN116504622A (zh) 蚀刻方法和等离子体处理装置
US20230086580A1 (en) Etching method and plasma processing apparatus
WO2024203479A1 (ja) エッチング方法及びプラズマ処理装置
WO2024180921A1 (ja) エッチング方法及びプラズマ処理装置
US20230377851A1 (en) Etching method and plasma processing apparatus
WO2024117212A1 (ja) エッチング方法及びプラズマ処理装置
US11495470B1 (en) Method of enhancing etching selectivity using a pulsed plasma
WO2024171666A1 (ja) エッチング方法及びプラズマ処理装置
US20230268190A1 (en) Plasma processing method and plasma processing system
CN118435328A (zh) 蚀刻方法和等离子体处理装置
CN118263120A (zh) 蚀刻方法和等离子体处理装置
TW202437384A (zh) 蝕刻方法及電漿處理裝置
KR20240112214A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
CN118335601A (zh) 蚀刻方法和等离子体处理装置
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法
CN117438272A (zh) 等离子体处理装置
CN117637468A (zh) 基板处理方法和等离子体处理装置
CN116525431A (zh) 等离子体处理方法以及等离子体处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication