KR20220170358A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20220170358A
KR20220170358A KR1020220071640A KR20220071640A KR20220170358A KR 20220170358 A KR20220170358 A KR 20220170358A KR 1020220071640 A KR1020220071640 A KR 1020220071640A KR 20220071640 A KR20220071640 A KR 20220071640A KR 20220170358 A KR20220170358 A KR 20220170358A
Authority
KR
South Korea
Prior art keywords
region
gas
tungsten
power
etching
Prior art date
Application number
KR1020220071640A
Other languages
English (en)
Other versions
KR102618920B1 (ko
Inventor
후미야 다카타
쇼타 요시무라
신야 모리키타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021204527A external-priority patent/JP7250895B2/ja
Priority claimed from JP2022083897A external-priority patent/JP2023002460A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220170358A publication Critical patent/KR20220170358A/ko
Priority to KR1020230146832A priority Critical patent/KR20230154780A/ko
Application granted granted Critical
Publication of KR102618920B1 publication Critical patent/KR102618920B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[과제] 에칭 선택비를 향상시킬 수 있는 에칭 방법 및 플라즈마 처리 장치를 제공한다.
[해결수단] 에칭 방법은, 기판을 준비하는 공정이며, 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과, 탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 제1 영역 및 제2 영역을 노출함으로써, 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 제2 영역을 에칭하는 공정을 포함한다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시형태는 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1은, 기판에 대한 플라즈마 처리에 의해서, 산화실리콘으로 구성된 제1 영역을 질화실리콘으로 구성된 제2 영역에 대하여 선택적으로 에칭하는 방법을 개시한다. 제2 영역은 오목부를 갖는다. 제1 영역은 오목부를 매립함과 더불어 제2 영역을 덮도록 형성된다. 제1 영역은 플루오로카본을 포함하는 처리 가스로부터 생성된 플라즈마에 의해 에칭된다.
[특허문헌 1] 일본 특허공개 2016-157793호 공보
본 개시는 에칭 선택비를 향상시킬 수 있는 에칭 방법 및 플라즈마 처리 장치를 제공한다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 기판을 준비하는 공정이며, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과, 탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 공정을 포함한다.
하나의 예시적 실시형태에 의하면, 에칭 선택비를 향상시킬 수 있는 에칭 방법 및 플라즈마 처리 장치가 제공된다.
도 1은 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
도 2는 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
도 3은 하나의 예시적 실시형태에 따른 에칭 방법의 흐름도이다.
도 4는 도 3의 방법이 적용될 수 있는 일례에 있어서의 기판의 부분 확대 단면도이다.
도 5는 하나의 예시적 실시형태에 따른 에칭 방법의 한 공정을 도시하는 단면도이다.
도 6은 하나의 예시적 실시형태에 따른 에칭 방법을 실행함으로써 얻어지는 일례에 있어서의 기판의 부분 확대 단면도이다.
도 7은 본체부 중의 전극에 주어지는 RF 전력 및 대향 전극에 주어지는 RF 전력의 시간 변화를 도시하는 타이밍 차트의 일례이다.
도 8은 도 3의 방법이 적용될 수 있는 일례에 있어서의 기판의 부분 확대 단면도이다.
도 9는 하나의 예시적 실시형태에 따른 에칭 방법을 실행함으로써 얻어지는 일례에 있어서의 기판의 부분 확대 단면도이다.
도 10은 에칭하는 공정의 일례를 도시하는 도면이다.
도 11은 제1 실험 및 제2 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면 TEM 화상을 도시하는 도면이다.
도 12는 제3 실험 및 제4 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 예를 도시하는 도면이다.
이하, 다양한 예시적 실시형태에 관해서 설명한다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 기판을 준비하는 공정이며, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과, 탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 공정을 포함한다.
상기 에칭 방법에 의하면, 제1 영역에 대한 제2 영역의 에칭 선택비를 향상시킬 수 있다. 또한, 상기 에칭 방법에 의하면, 제1 영역 상에 텅스텐 함유 보호층이 형성되기 때문에, 특히 제1 영역의 어깨 부분을 보호할 수 있다. 그 결과, 상기 어깨 부분이 경사지기 어렵게 되기 때문에, 제1 영역의 상면에 있어서의 평탄 부분의 면적을 넓게 확보할 수 있다.
상기 에칭하는 공정에 있어서, 상기 제2 영역이 제거된 후에, 상기 텅스텐 함유 보호층이 상기 제1 영역 상에 잔존하여도 좋다.
상기 처리 가스가, 탄소 및 불소를 함유하는 가스와, 텅스텐 함유 가스를 포함하여도 좋다.
상기 텅스텐 함유 가스가 육불화텅스텐 가스를 포함하여도 좋다.
상기 탄소 및 불소를 함유하는 가스가 플루오로카본 가스를 포함하여도 좋다.
상기 처리 가스가 산소를 포함하여도 좋다. 이 경우, 탄소 함유 막이 제1 영역 상에 형성되기 어렵게 된다.
상기 제1 영역은 오목부를 갖고, 상기 제2 영역은 상기 오목부 내에 매립되어도 좋다. 이 경우, 제2 영역을 에칭함으로써 오목부를 형성할 수 있다.
상기 에칭하는 공정은 자기 정렬 컨택트(self-aligned contact) 공정에서 행해지더라도 좋다.
상기 에칭하는 공정에서는, 상기 플라즈마를 생성하기 위해서, 플라즈마 처리 장치에 고주파 전력 및 바이어스 전력을 공급하고, 상기 에칭하는 공정은, (a) 상기 고주파 전력을 제1 전력으로 하고, 상기 바이어스 전력을 제2 전력으로 함으로써, 상기 제1 영역 상에 우선적으로 텅스텐 함유 퇴적물을 퇴적시키는 공정과, (b) 상기 고주파 전력을 상기 제1 전력보다 낮은 제3 전력으로 하고, 상기 바이어스 전력을 상기 제2 전력으로 하는 천이(遷移) 공정과, (c) 상기 고주파 전력을 상기 제3 전력으로 하고, 상기 바이어스 전력을 상기 제2 전력보다 높은 제4 전력으로 함으로써 상기 제2 영역을 에칭하는 공정을 포함하여도 좋다.
상기 (a)∼(c)를 포함하는 사이클이 2회 이상 반복하여 실시되어도 좋다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 노출된 상면을 갖는 실리콘 질화물과, 노출된 상면을 갖는 실리콘 산화물을 포함하는 기판을 준비하는 공정과, 상기 실리콘 산화물 및 상기 실리콘 질화물을, 육불화텅스텐 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 노출함으로써, 상기 실리콘 질화물 상에 텅스텐 질화물 함유 보호층을 형성하는 공정과, 상기 실리콘 산화물 및 상기 실리콘 질화물을, 육불화텅스텐 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 노출함으로써, 상기 실리콘 질화물에 대하여 상기 실리콘 산화물을 우선적으로 에칭하는 공정을 포함한다.
상기 처리 가스가 플루오로카본 가스를 포함하여도 좋다.
하나의 예시적 실시형태에 있어서, 플라즈마 처리 장치는, 챔버와, 상기 챔버 내에서 기판을 지지하기 위한 기판 지지기이며, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 기판 지지기와, 탄소, 불소 및 텅스텐을 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와, 상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와, 제어부를 구비하고, 상기 제어부는, 상기 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역이 에칭되도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성된다.
이하, 도면을 참조하여 다양한 예시적 실시형태에 관해서 상세히 설명한다. 또, 각 도면에 있어서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 1 및 도 2는 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
일 실시형태에 있어서, 플라즈마 처리 시스템은 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 플라즈마 처리 장치(1)는 플라즈마 처리 챔버(10), 기판 지지부(11) 및 플라즈마 생성부(12)를 포함한다. 플라즈마 처리 챔버(10)는 플라즈마 처리 공간을 갖는다. 또한, 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간에 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 가스 공급구는 후술하는 가스 공급부(20)에 접속되고, 가스 배출구는 후술하는 배기 시스템(40)에 접속된다. 기판 지지부(11)는, 플라즈마 처리 공간 내에 배치되며, 기판을 지지하기 위한 기판 지지면을 갖는다.
플라즈마 생성부(12)는, 플라즈마 처리 공간 내에 공급된 적어도 하나의 처리 가스로부터 플라즈마를 생성하도록 구성된다. 플라즈마 처리 공간에서 형성되는 플라즈마는 용량 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도 결합 플라즈마(ICP; Inductively Coupled Plasma), ECR 플라즈마(Electron-Cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP: Helicon Wave Plasma) 또는 표면파 플라즈마(SWP: Surface Wave Plasma) 등이라도 좋다. 또한, AC(Alternating Current) 플라즈마 생성부 및 DC(Direct Current) 플라즈마 생성부를 포함하는, 다양한 타입의 플라즈마 생성부가 이용되어도 좋다. 일 실시형태에 있어서, AC 플라즈마 생성부에서 이용되는 AC 신호(AC 전력)는 100 kHz∼10 GHz 범위 내의 주파수를 갖는다. 따라서, AC 신호는 RF(Radio Frequency) 신호 및 마이크로파 신호를 포함한다. 일 실시형태에 있어서, RF 신호는 200 kHz∼150 MHz 범위 내의 주파수를 갖는다.
제어부(2)는, 본 개시에서 설명되는 다양한 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명되는 다양한 공정을 실행하기 위해 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일 실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는 예컨대 컴퓨터(2a)를 포함하여도 좋다. 컴퓨터(2a)는 예컨대 처리부(CPU: Central Processing Unit)(2a1), 기억부(2a2) 및 통신 인터페이스(2a3)를 포함하여도 좋다. 처리부(2a1)는 기억부(2a2)에 저장된 프로그램에 기초하여 다양한 제어 동작을 행하도록 구성될 수 있다. 기억부(2a2)는 RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive) 또는 이들의 조합을 포함하여도 좋다. 통신 인터페이스(2a3)는 LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신하여도 좋다.
이하에, 플라즈마 처리 시스템의 구성예에 관해서 설명한다.
플라즈마 처리 시스템은 용량 결합 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 용량 결합 플라즈마 처리 장치(1)는 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1)는 기판 지지부(11) 및 가스 도입부를 포함한다. 가스 도입부는 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내에 도입하도록 구성된다. 가스 도입부는 샤워 헤드(13)를 포함한다. 기판 지지부(11)는 플라즈마 처리 챔버(10) 내에 배치된다. 샤워 헤드(13)는 기판 지지부(11)의 상측에 배치된다. 일 실시형태에 있어서, 샤워 헤드(13)는 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)는 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지부(11)에 의해 규정된 플라즈마 처리 공간(10s)을 갖는다. 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s)에 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 측벽(10a)은 접지된다. 샤워 헤드(13) 및 기판 지지부(11)는 플라즈마 처리 챔버(10) 하우징과는 전기적으로 절연된다.
기판 지지부(11)는 본체부(111) 및 링 어셈블리(112)를 포함한다. 본체부(111)는, 기판(웨이퍼)(W)을 지지하기 위한 중앙 영역(기판 지지면)(111a)과, 링 어셈블리(112)를 지지하기 위한 환상 영역(링 지지면)(111b)을 갖는다. 본체부(111)의 환상 영역(111b)은, 평면에서 볼 때, 본체부(111)의 중앙 영역(111a)을 둘러싸고 있다. 기판(W)은 본체부(111)의 중앙 영역(111a) 상에 배치되고, 링 어셈블리(112)는 본체부(111)의 중앙 영역(111a) 상의 기판(W)을 둘러싸도록 본체부(111)의 환상 영역(111b) 상에 배치된다. 일 실시형태에 있어서, 본체부(111)는 베이스 및 정전 척을 포함한다. 베이스는 도전성 부재를 포함한다. 베이스의 도전성 부재는 전극으로서 기능한다. 정전 척은 베이스 위에 배치된다. 정전 척의 상면은 기판 지지면(111a)을 갖는다. 링 어셈블리(112)는 하나 또는 복수의 환상 부재를 포함한다. 하나 또는 복수의 환상 부재 중 적어도 하나는 엣지 링이다. 또한, 도시하지는 않지만, 기판 지지부(11)는, 정전 척, 링 어셈블리(112) 및 기판 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함하여도 좋다. 온도 조절 모듈은 히터, 전열 매체, 유로 또는 이들의 조합을 포함하여도 좋다. 유로에는 브라인이나 가스와 같은 전열 유체가 흐른다. 또한, 기판 지지부(11)는, 기판(W)의 이면과 기판 지지면(111a)의 사이에 전열 가스를 공급하도록 구성된 전열 가스 공급부를 포함하여도 좋다.
샤워 헤드(13)는 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내에 도입하도록 구성된다. 샤워 헤드(13)는 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 확산실(13b) 및 복수의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)에 공급된 처리 가스는 가스 확산실(13b)을 통과하여 복수의 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내에 도입된다. 또한, 샤워 헤드(13)는 도전성 부재를 포함한다. 샤워 헤드(13)의 도전성 부재는 기판 지지부(11)와 대향하며, 전극(이하, 대향 전극이라고 부르는 경우가 있다)으로서 기능한다. 또한, 가스 도입부는, 샤워 헤드(13)에 더하여, 측벽(10a)에 형성된 하나 또는 복수의 개구부에 부착되는 하나 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함하여도 좋다.
가스 공급부(20)는 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함하여도 좋다. 일 실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 샤워 헤드(13)에 공급하도록 구성된다. 각 유량 제어기(22)는 예컨대 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기를 포함하여도 좋다. 또한, 가스 공급부(20)는 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 하나 또는 그 이상의 유량 변조 디바이스를 포함하여도 좋다.
전원(30)은, 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버 (10)에 결합되는 RF 전원(31)을 포함한다. RF 전원(31)은, 소스 RF 신호 및 바이어스 RF 신호와 같은 적어도 하나의 RF 신호(RF 전력)를, 기판 지지부(11)의 도전성 부재 및/또는 샤워 헤드(13)의 도전성 부재에 공급하도록 구성된다. 이로써, 플라즈마 처리 공간(10s)에 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서, RF 전원(31)은, 플라즈마 처리 챔버(10)에 있어서 하나 또는 그 이상의 처리 가스로부터 플라즈마를 생성하도록 구성되는 플라즈마 생성부의 적어도 일부로서 기능할 수 있다. 또한, 바이어스 RF 신호를 기판 지지부(11)의 도전성 부재에 공급함으로써, 기판(W)에 바이어스 전위가 발생하여, 형성된 플라즈마 중의 이온 성분을 기판(W)으로 끌어들일 수 있다.
일 실시형태에 있어서, RF 전원(31)은 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 적어도 하나의 임피던스 정합 회로를 통해 기판 지지부(11)의 도전성 부재 및/또는 샤워 헤드(13)의 도전성 부재에 결합되어, 플라즈마 생성용의 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 소스 RF 신호는 13 MHz∼150 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제1 RF 생성부(31a)는 다른 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 하나 또는 복수의 소스 RF 신호는, 기판 지지부(11)의 도전성 부재 및/또는 샤워 헤드(13)의 도전성 부재에 공급된다. 제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 기판 지지부(11)의 도전성 부재에 결합되어, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 바이어스 RF 신호는 소스 RF 신호보다도 낮은 주파수를 갖는다. 일 실시형태에 있어서, 바이어스 RF 신호는 400 kHz∼13.56 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제2 RF 생성부(31b)는 다른 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 하나 또는 복수의 바이어스 RF 신호는 기판 지지부(11)의 도전성 부재에 공급된다. 또한, 다양한 실시형태에 있어서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화되어도 좋다.
또한, 전원(30)은 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함하여도 좋다. DC 전원(32)은 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)를 포함한다. 일 실시형태에 있어서, 제1 DC 생성부(32a)는, 기판 지지부(11)의 도전성 부재에 접속되어, 제1 DC 신호를 생성하도록 구성된다. 생성된 제1 DC 신호는 기판 지지부(11)의 도전성 부재에 인가된다. 일 실시형태에 있어서, 제1 DC 신호가 정전 척 내의 전극과 같은 다른 전극에 인가되어도 좋다. 일 실시형태에 있어서, 제2 DC 생성부(32b)는, 샤워 헤드(13)의 도전성 부재에 접속되어, 제2 DC 신호를 생성하도록 구성된다. 생성된 제2 DC 신호는 샤워 헤드(13)의 도전성 부재에 인가된다. 다양한 실시형태에 있어서, 제1 및 제2 DC 신호 중 적어도 하나가 펄스화되어도 좋다. 또한, 제1 및 제2 DC 생성부(32a, 32b)는, RF 전원(31)에 더하여 설치되어도 좋고, 제1 DC 생성부(32a)가 제2 RF 생성부(31b)를 대신하여 설치되어도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 형성된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은 압력 조정 밸브 및 진공 펌프를 포함하여도 좋다. 압력 조정 밸브에 의해서 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는 터보 분자 펌프, 드라이 펌프 또는 이들의 조합을 포함하여도 좋다.
도 3은 하나의 예시적 실시형태에 따른 에칭 방법의 흐름도이다. 도 3에 도시되는 에칭 방법(MT)(이하, 「방법(MT)」이라고 한다)은 상기 실시형태의 플라즈마 처리 장치(1)에 의해 실행될 수 있다. 방법(MT)은 기판(W)에 적용될 수 있다.
도 4는 도 3의 방법이 적용될 수 있는 일례에 있어서의 기판의 부분 확대 단면도이다. 도 4에 도시하는 것과 같이, 일 실시형태에 있어서, 기판(W)은 제1 영역(R1)과 제2 영역(R2)을 포함한다. 제1 영역(R1)은 적어도 하나의 오목부(R1a)를 갖더라도 좋다. 제1 영역(R1)은 복수의 오목부(R1a)를 갖더라도 좋다. 각 오목부(R1a)는 컨택트 홀을 형성하기 위한 오목부라도 좋다. 제2 영역(R2)은 오목부(R1a) 내에 매립되어도 좋다. 제2 영역(R2)은 제1 영역(R1)을 덮도록 형성되어도 좋다.
제1 영역(R1)은 실리콘을 포함한다. 제1 영역(R1)은 질소 및 탄소 중 적어도 하나를 포함하여도 좋다. 제1 영역(R1)은 실리콘 질화물(SiNx)을 포함하여도 좋다. 제1 영역(R1)은 실리콘 카바이드(SiC)를 포함하여도 좋다. 제1 영역(R1)은 실리콘 탄질화물(SiCN)을 포함하여도 좋다. 제1 영역(R1)은, 예컨대 CVD 등에 의해 성막된 영역이라도 좋고, 실리콘을 질화 또는 탄화함으로써 얻어지는 영역이라도 좋다. 제1 영역(R1)은, 실리콘 질화물(SiNx)을 포함하는 제1 부분과, 실리콘 카바이드(SiC)를 포함하는 제2 부분을 포함하여도 좋다. 이 경우, 제1 부분이 오목부(R1a)를 갖는다.
제2 영역(R2)은 실리콘 및 산소를 포함한다. 제2 영역(R2)은 실리콘 산화물(SiOx)을 포함하여도 좋다. 제2 영역(R2)은, 예컨대 CVD 등에 의해 성막된 영역이라도 좋고, 실리콘을 산화함으로써 얻어지는 영역이라도 좋다. 제2 영역(R2)은 오목부(R2a)를 갖더라도 좋다. 오목부(R2a)는 오목부(R1a)의 폭보다도 큰 폭을 갖는다.
기판(W)은, 기초 영역(UR)과, 기초 영역(UR) 상에 형성된 적어도 하나의 융기 영역(RA)을 포함하여도 좋다. 기초 영역(UR) 및 적어도 하나의 융기 영역(RA)은 제1 영역(R1)에 의해서 덮인다. 기초 영역(UR)은 실리콘을 포함하여도 좋다. 기초 영역(UR) 상에는 복수의 융기 영역(RA)이 위치한다. 복수의 융기 영역(RA) 사이에 제1 영역(R1)의 오목부(R1a)가 위치한다. 각 융기 영역(RA)은 트랜지스터의 게이트 영역을 형성하여도 좋다.
기판(W)은 마스크(MK)를 포함하여도 좋다. 마스크(MK)는 제2 영역(R2) 상에 마련된다. 마스크(MK)는 금속 또는 실리콘을 포함하여도 좋다. 마스크(MK)는 개구(OP)를 갖더라도 좋다. 개구(OP)는 제2 영역(R2)의 오목부(R2a)에 대응한다.
이하, 방법(MT)에 관해서, 방법(MT)이 상기 실시형태의 플라즈마 처리 장치(1)를 이용하여 기판(W)에 적용되는 경우를 예로 들어, 도 3∼도 6을 참조하면서 설명한다. 도 5는 하나의 예시적 실시형태에 따른 에칭 방법의 한 공정을 도시하는 단면도이다. 도 6은 하나의 예시적 실시형태에 따른 에칭 방법을 실행함으로써 얻어지는 일례에 있어서의 기판의 부분 확대 단면도이다. 플라즈마 처리 장치(1)가 이용되는 경우에는, 제어부(2)에 의한 플라즈마 처리 장치(1)의 각 부의 제어에 의해, 플라즈마 처리 장치(1)에 있어서 방법(MT)이 실행될 수 있다. 방법(MT)에서는, 도 2에 도시하는 것과 같이, 플라즈마 처리 챔버(10) 내에 배치된 기판 지지부(11)(기판 지지기) 상의 기판(W)을 처리한다.
도 3에 도시하는 것과 같이, 방법(MT)은 공정 ST1 및 공정 ST2를 포함한다. 공정 ST1 및 공정 ST2는 순차 실행될 수 있다.
공정 ST1에서는 도 4에 도시되는 기판(W)을 준비한다. 기판(W)은 플라즈마 처리 챔버(10) 내에 있어서 기판 지지부(11)에 의해 지지될 수 있다. 기판(W)은, 플라즈마 에칭의 결과로서 도 4에 도시되는 형상으로 되어도 좋고, 플라즈마 처리 챔버(10)에 제공한 당초부터 도 4에 도시되는 형상이라도 좋다. 공정 ST1에 있어서, 제1 영역(R1)의 상면 및 제2 영역(R2)의 상면이 노출하여도 좋다. 즉, 공정 ST1에 있어서, 실리콘 질화물의 상면 및 실리콘 산화물의 상면이 노출하여도 좋다.
공정 ST2에서는, 도 5에 도시하는 것과 같이, 탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 제1 영역(R1) 및 제2 영역(R2)을 노출함으로써 제2 영역(R2)을 에칭한다. 에칭에서는 마스크(MK)가 이용된다. 에칭은 이하와 같이 이루어지더라도 좋다. 우선, 가스 공급부(20)에 의해, 탄소, 불소 및 텅스텐을 포함하는 처리 가스를 플라즈마 처리 챔버(10) 내에 공급한다. 이어서, 플라즈마 생성부(12)에 의해, 플라즈마 처리 챔버(10) 내에서 처리 가스로부터 플라즈마를 생성한다. 제어부(2)는, 제1 영역(R1) 및 제2 영역(R2)을 플라즈마에 노출함으로써, 제1 영역(R1) 상에 텅스텐 함유 보호층을 형성하면서, 제2 영역(R2)이 에칭되도록 가스 공급부(20) 및 플라즈마 생성부(12)를 제어한다.
처리 가스는, 탄소 및 불소를 함유하는 가스와, 텅스텐 함유 가스를 포함하여도 좋다. 탄소 및 불소를 함유하는 가스는 플루오로카본 가스 및 하이드로플루오로카본 가스 중 적어도 하나를 포함하여도 좋다. 플루오로카본(CxFy) 가스는 CF4 가스, C3F8 가스, C4F8 가스 및 C4F6 가스 중 적어도 하나를 포함하여도 좋다. 카본 퇴적을 제어하는 가스로서의 산소 함유 가스(예컨대 O2 가스) 대신에, F가 비교적 많이 포함되는 CxFy 가스, 예컨대 C4F8 가스를 이용하여도 좋다. C4F6 가스 및 산소 함유 가스의 혼합 가스 대신에, 예컨대 C4F6 가스 및 C4F8 가스의 혼합 가스를 이용하여도 좋다. 하이드로플루오로카본(CxHyFz) 가스는 CH2F2 가스, CHF3 가스 및 CH3F 가스 중 적어도 하나를 포함하여도 좋다.
텅스텐 함유 가스는 할로겐화텅스텐 가스를 포함하여도 좋다. 할로겐화텅스텐 가스는 육불화텅스텐(WF6) 가스, 육브롬화텅스텐(WBr6) 가스, 육염화텅스텐(WCl6) 가스 및 WF5Cl 가스의 적어도 하나를 포함하여도 좋다. 텅스텐 함유 가스는 헥사카르보닐텅스텐(W(CO)6) 가스를 포함하여도 좋다.
처리 가스는 산소를 포함하여도 좋고, 산소를 포함하지 않아도 좋다. 처리 가스는 산소 함유 가스를 포함하여도 좋다. 산소 함유 가스는 O2 가스, CO 가스 및 CO2 가스의 적어도 하나를 포함하여도 좋다. 처리 가스는 예컨대 아르곤 등의 희가스(Noble gas)를 포함하여도 좋다.
공정 ST2에 있어서, 기판 지지부(11)의 온도는 100℃ 이상이라도 좋고, 120℃ 이상이라도 좋고, 130℃ 이상이라도 좋고, 130℃를 넘어도 좋고, 140℃ 이상이라도 좋고, 150℃ 이상이라도 좋다. 또한, 기판 지지부(11)의 온도는 250℃ 이하라도 좋고, 200℃ 이하라도 좋다.
공정 ST2에 있어서, 플라즈마 처리 챔버(10) 내의 압력은 1 mTorr(0.13 Pa) 이상이라도 좋고, 10 mTorr(1.3 Pa) 이상이라도 좋다. 또한, 플라즈마 처리 챔버(10) 내의 압력은 50 mTorr(6.7 Pa) 이하라도 좋고, 30 mTorr(4.0 Pa) 이하라도 좋다.
공정 ST2에서는, 도 5에 도시하는 것과 같이, 텅스텐 함유 막(DP)(텅스텐 함유 보호층)이 제1 영역(R1) 상에 형성될 수 있다. 텅스텐 함유 막(DP)은 특히 제1 영역(R1)의 오목부(R1a)에 있어서의 어깨 부분(SH)을 보호할 수 있다. 그 결과, 어깨 부분(SH)이 경사지기 어렵게 되기 때문에, 제1 영역(R1)의 상면에 있어서의 평탄 부분의 면적을 넓게 확보할 수 있다. 텅스텐 함유 막(DP)은 질소를 포함하여도 좋다. 텅스텐 함유 막(DP)은 텅스텐 질화물(WNx)을 포함하여도 좋다. 텅스텐 함유 막(DP) 상에는 탄소 함유 막이 형성되어도 좋다. 탄소 함유 막은 불소를 포함하여도 좋다. 텅스텐 함유 막(DP) 및 탄소 함유 막에 의해 제1 영역(R1)의 에칭이 억제된다. 제2 영역(R2)은 텅스텐 함유 막(DP)에 의해서 덮이지 않기 때문에 에칭된다. 제2 영역(R2)을 에칭함으로써, 도 6에 도시하는 것과 같이 컨택트 홀(HL)이 형성된다. 컨택트 홀(HL)은 제1 영역(R1)의 오목부(R1a)에 대응한다. 이와 같이, 공정 ST2는 자기 정렬 컨택트(SAC) 공정에서 이루어지더라도 좋다. 오목부(R1a) 내의 제2 영역(R2)이 제거된 후에, 제1 영역(R1) 상에 텅스텐 함유 막(DP)이 잔존한다. 텅스텐 함유 막(DP)은 공정 ST2 후에 세정에 의해서 제거될 수 있다.
상기 방법(MT)에 의하면, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비를 향상시킬 수 있다. 예컨대 실리콘 질화물(SiNx)을 포함하는 제1 영역(R1)에 대한 실리콘 산화물(SiOx)을 포함하는 제2 영역(R2)의 선택비를 5 이상으로 할 수 있다. 이론에 구속되지 않지만, 그 이유는 이하와 같이 생각된다. 플라즈마 내의 불소를 포함하는 활성종에 의해서, 실리콘 산화물을 포함하는 제2 영역(R2)은 에칭된다. 예컨대 WFx가 SiOx와 반응하면 WOx 또는 WOxFy가 생성된다. 이로써, SiOx가 에칭된다. 한편, 플라즈마 내의 텅스텐을 포함하는 활성종은 제1 영역(R1)의 실리콘 질화물과 반응하여, 제1 영역(R1)의 상면에 텅스텐 질화물이 퇴적한다. 혹은 플라즈마 내의 텅스텐을 포함하는 활성종이 제1 영역(R1)의 실리콘 질화물과 반응하여, 제1 영역(R1)의 상면의 적어도 일부를 개질하고, 그 개질 부분이 텅스텐 질화물을 포함한다. 예컨대 WFx가 SiNx와 반응하면 WNx 및 SiFx가 생성된다. WNx는 제1 영역(R1)의 상면의 퇴적층에 포함되어 있어도 좋고, 제1 영역(R1)의 상면을 개질한 층에 포함되어 있어도 좋다. 이에 따라, 제1 영역(R1) 상에 텅스텐 질화물을 포함하는 텅스텐 함유 막(DP)이 형성된다. 플라즈마 내의 텅스텐을 포함하는 활성종이 비교적 높은 에너지를 가지고서 입사하는 부분, 즉 제1 영역(R1)의 상면에 있어서 우선적으로 텅스텐 함유 막(DP)이 퇴적하거나, 또는 제1 영역(R1)의 상면의 실리콘 질화물이 개질된다. 텅스텐 함유 막(DP)에 의해서 제1 영역(R1)의 에칭이 억제된다. 그 결과, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 향상된다.
더욱이, 상기 방법(MT)에 의하면, 텅스텐 함유 막(DP)이 에칭 마스크로서 기능하기 때문에, 텅스텐 함유 막(DP) 상에 두꺼운 탄소 함유 막을 형성할 필요가 없다. 두꺼운 탄소 함유 막은 컨택트 홀의 폐색(클로깅)을 야기할 가능성이 있다. 따라서, 상기 방법(MT)에서는 탄소 함유 막에 의한 컨택트 홀(HL)의 폐색이 억제된다.
처리 가스가 산소를 포함하는 경우, 탄소 함유 막이 제1 영역(R1) 상에 형성되기 어렵게 된다. 그 때문에, 탄소 함유 막에 의한 컨택트 홀(HL)의 폐색이 억제된다. 한편, 처리 가스가 산소를 포함하면, 제1 영역(R1)의 표면의 산화에 의해서 제1 영역(R1)의 표면에 실리콘 산화물이 형성된다. 그 결과, 제1 영역(R1)의 표면이 에칭된다. 처리 가스가 산소를 포함하지 않는 경우, 그와 같은 제1 영역(R1)의 에칭이 억제된다. 그 결과, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 더욱 향상된다.
도 7은 기판 지지부(11)의 본체부(111) 내의 전극에 주어지는 바이어스 전력 및 대향 전극에 주어지는 RF 전력의 시간 변화를 도시하는 타이밍 차트의 일례이다. 이 타이밍 차트는 방법(MT)에 있어서의 공정 ST2와 관련된다. 공정 ST2에서는 본체부(111) 내의 전극에 바이어스 전력이 주어지더라도 좋다. 바이어스 전력은 예컨대 RF 전력(LF)이라도 좋다. 이하의 기재는 직경 300 밀리미터의 기판에 이용되는 전력의 예이다. RF 전력(LF)은 10 W 이상 300 W 이하라도 좋고, 30 W 이상 200 W 이하라도 좋고, 50 W 이상 100 W 이하라도 좋다. RF 전력(LF)의 주파수는 100 kHz 이상, 40.68 MHz 이하라도 좋다. RF 전력(LF)이 작으면, 플라즈마 중의 이온에 의한 제1 영역(R1)의 에칭이 억제된다. 공정 ST2에서는 대향 전극에 RF 전력(HF)이 주어지더라도 좋다. RF 전력(HF)은 50 W 이상 1000 W 이하라도 좋고, 80 W 이상 800 W 이하라도 좋고, 100 W 이상 500 W 이하라도 좋다. RF 전력(HF)의 주파수는 27 MHz 이상 100 MHz 이하라도 좋다. RF 전력(LF) 및 RF 전력(HF)은 주기(CY)로 주기적으로 인가되어도 좋다. 또한, 바이어스 전력은 기판 지지부(11)의 도전성 부재에 공급되어도 좋다. 또한, RF 전력(HF)은 하나 또는 복수의 코일을 포함하는 안테나에 공급되어도 좋다.
플라즈마의 이온 에너지는 50 eV 이상 700 eV 이하라도 좋고, 100 eV 이상 600 eV 이하라도 좋고, 120 eV 이상 500 eV 이하라도 좋다. 이온 에너지가 커지면 텅스텐 함유 막(DP)의 두께를 크게 할 수 있다. 또한, 본 개시의 이온 에너지는, 기판 상면에 입사하는 평균 이온 에너지라도 좋고, 기판 상면에 입사하는 이온 에너지의 분포로서 표시되어도 좋다.
주기(CY)는 제1 기간(PA), 제2 기간(PB) 및 제3 기간(PC)을 포함할 수 있다. 제1 기간(PA)에 있어서, RF 전력(LF)은 저전력 L1(제2 전력. 예컨대 100 W 미만)로 유지되고, RF 전력(HF)은 고전력 H2(제1 전력. 예컨대 100 W 초과)로 유지된다. 제1 기간(PA)에서는 텅스텐 함유 막(DP) 및 탄소 함유 막의 퇴적이 촉진된다. 제2 기간(PB)에 있어서, RF 전력(LF)은 저전력 L1로 유지되고, RF 전력(HF)은 저전력 L2(제3 전력. 예컨대 200 W 미만)로 유지된다. 저전력 L2는 고전력 H2보다도 작고, 저전력 L1보다도 크다. 제3 기간(PC)에 있어서, RF 전력(LF)은 고전력 H1(제4 전력. 예컨대 50 W 초과)로 유지되고, RF 전력(HF)은 저전력 L2로 유지된다. 고전력 H1은 저전력 L1보다도 크고, 고전력 H2보다도 작다. 제3 기간(PC)에서는 제2 영역(R2)의 에칭이 촉진된다. 제2 기간(PB)은 제1 기간(PA)에서 제3 기간(PC)으로의 천이 기간이다. 공정 ST2에서는, 제1 기간(PA), 제2 기간(PB) 및 제3 기간(PC)을 포함하는 주기(CY)에 대응하는 1 사이클이 2회 이상 반복하여 실시되어도 좋다.
주기(CY)에 있어서 제1 기간(PA)이 차지하는 비율은, 주기(CY)에 있어서 제3 기간(PC)이 차지하는 비율보다도 작다. 주기(CY)에 있어서 제1 기간(PA)이 차지하는 비율은 10% 이상이라도 좋고, 50% 미만이라도 좋다. 제1 기간(PA)이 차지하는 비율이 크면, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 커진다. 제1 기간(PA)이 차지하는 비율이 작으면, 컨택트 홀(HL)의 폐색이 억제된다. 주기(CY)에 있어서 제3 기간(PC)이 차지하는 비율은 50% 이상이라도 좋다. 제3 기간(PC)이 차지하는 비율이 크면, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 커진다. 주기(CY)를 규정하는 주파수는 1 kHz 이상 1 MHz 이하일 수 있다. 주기(CY)의 시간 길이는 주기(CY)를 규정하는 주파수의 역수이다.
도 8은 도 3의 방법이 적용될 수 있는 일례에 있어서의 기판의 부분 확대 단면도이다. 도 8에 도시하는 것과 같이, 일 실시형태에 있어서, 기판(W)은 제1 영역(R1)과 제2 영역(R2)을 포함한다. 기판(W)은 기초 영역(UR)을 포함하여도 좋다. 제1 영역(R1)은 제2 영역(R2) 상에 형성되어도 좋다. 제2 영역(R2)은 기초 영역(UR) 상에 형성되어도 좋다. 제1 영역(R1), 제2 영역(R2) 및 기초 영역(UR) 각각은 막이라도 좋다. 제1 영역(R1)은 마스크로서 기능하여도 좋다. 제1 영역(R1)은 적어도 하나의 개구(OP1)를 갖더라도 좋다. 제1 영역(R1)은 복수의 개구(OP1)를 갖더라도 좋다. 각 개구(OP1)는 컨택트 홀을 형성하기 위한 개구라도 좋다. 개구(OP1)의 치수는 200 nm 이하라도 좋다. 개구(OP1)의 치수는 15 nm 이상이라도 좋다. 제1 영역(R1)은 실리콘 및 질소를 포함한다. 제1 영역(R1)은 질소를 포함하지 않아도 좋다. 제2 영역(R2)은 실리콘 및 산소를 포함한다. 기초 영역(UR)은 실리콘 및 질소를 포함하여도 좋다. 기초 영역(UR)은 실리콘 질화물(SiNx)을 포함하여도 좋다.
도 9는 하나의 예시적 실시형태에 따른 에칭 방법을 실행함으로써 얻어지는 일례에 있어서의 기판의 부분 확대 단면도이다. 방법(MT)이 도 8의 기판(W)에 적용되면, 도 9에 도시하는 것과 같이 개구(OP1)에 대응하는 오목부(RS)가 제2 영역(R2)에 형성된다. 오목부(RS)는 컨택트 홀이라도 좋다. 오목부(RS)의 바닥은 기초 영역(UR)에 도달하여도 좋다. 공정 ST2에서는, 도 9에 도시하는 것과 같이 텅스텐 함유 막(DP)이 제1 영역(R1) 상에 형성될 수 있다.
상기 방법(MT)에 의하면, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비를 향상시킬 수 있다. 또한, 공정 ST2에 있어서, 탄소 및 불소를 함유하는 가스의 유량을 적게 할 수 있기 때문에, 오목부(RS)의 측벽에 탄소 함유 막이 퇴적하는 것을 억제할 수 있다. 따라서, 오목부(RS)의 측벽을 수직에 가깝게 할 수 있다. 더구나, 공정 ST2에 있어서의 에칭 레이트를 크게 할 수 있기 때문에, 에칭 시간을 예컨대 반 정도로 단축할 수 있다.
도 10은 에칭하는 공정의 일례를 도시하는 도면이다. 방법(MT)에 있어서, 에칭하는 공정 ST2는 제1 공정 ST21 및 제2 공정 ST22를 포함하여도 좋다. 제1 공정 ST21 및 제2 공정 ST22는 순차 실행될 수 있다. 에칭하는 공정 ST2는 제1 공정 ST21과 제2 공정 ST22 사이의 제3 공정 ST23을 더 포함여도 좋다.
하나의 예시적 실시형태에 있어서, 제1 공정 ST21에서는, 플라즈마 처리 장치(1)에 바이어스 전력(제5 전력)을 공급함으로써, 제1 영역(R1) 상에 텅스텐 함유 막(DP)(제1 텅스텐 함유 퇴적물)을 형성하여도 좋다(도 5 참조). 텅스텐 함유 막(DP)의 두께는 2 nm 이상 5 nm 이하라도 좋다. 바이어스 전력은 기판 지지부(11)의 본체부(111) 내의 전극에 주어지는 RF 전력(LF)이라도 좋다. 이하의 기재는 직경 300 밀리미터의 기판에 이용되는 전력의 예이다. RF 전력(LF)은 50 W 이상 또는 300 W 이상이라도 좋다. RF 전력(LF)을 크게 하면, 플라즈마의 이온 에너지가 커지기 때문에, 텅스텐 함유 막(DP)의 두께를 크게 할 수 있다. RF 전력(LF)은 500 W 이하라도 좋고, 800 W 이하라도 좋다. RF 전력(LF)을 작게 하면, 제1 영역(R1)의 감소량(에칭량)을 작게 할 수 있다. 제1 공정 ST21에 있어서, 플라즈마 처리 장치(1)에는 대향 전극에 주어지는 RF 전력(HF)이 공급되지 않아도 좋다. 제1 공정 ST21에 있어서의 다른 프로세스 조건(처리 가스의 종류, 각 가스의 유량비, 처리 시간, 온도 및 압력 등)은 상술한 공정 ST2에 있어서의 프로세스 조건과 동일하여도 좋다. 제1 공정 ST21에 있어서의 처리 가스는 산소, 탄소, 불소 및 텅스텐을 포함하여도 좋다. 제1 공정 ST21에 있어서 제2 영역(R2)이 에칭되어도 좋다.
제3 공정 ST23에서는, 수소 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 텅스텐 함유 막(DP)을 노출하여도 좋다(수소 플라즈마 처리). 수소 함유 가스를 포함하는 처리 가스는 제1 공정 ST21의 처리 가스와 다르더라도 좋다. 수소 함유 가스는 H2 가스, SiH4 가스 및 CH4 가스 중 적어도 하나를 포함하여도 좋다. 제3 공정 ST23의 처리 가스는 아르곤 등의 노블 가스를 더 포함하여 좋다. 제3 공정 ST23의 시간은 5초 이상 15초 이하라도 좋다. 제3 공정 ST23의 시간이 길면, 수소 라디칼에 의한 제1 영역(R1)의 감소량이 커진다.
제2 공정 ST22에서는, 플라즈마 처리 장치(1)에 고주파 전력 및 바이어스 전력을 공급함으로써, 텅스텐 함유 막(DP) 상에 추가적인 텅스텐 함유 막(DP)(제2 텅스텐 함유 퇴적물)을 형성하면서 제2 영역(R2)을 에칭하여도 좋다. 고주파 전력은 대향 전극에 주어지는 RF 전력(HF)이라도 좋다. 제2 공정 ST22에 있어서의 바이어스 전력(제6 전력)은 제1 공정 ST21에 있어서의 바이어스 전력(제5 전력)보다 낮더라도 좋다. 각 공정에서 바이어스 전력이 변화되는 경우, 각 공정에 있어서의 바이어스 전력은 바이어스 전력의 평균치라도 좋다. 제2 공정 ST22에 있어서의 프로세스 조건은 상술한 공정 ST2에 있어서의 프로세스 조건과 동일하여도 좋다. 제2 공정 ST22에 있어서의 처리 가스는 산소, 탄소, 불소 및 텅스텐을 포함하여도 좋다.
다른 하나의 예시적 실시형태에 있어서, 제1 공정 ST21에서는, 처리 가스가 수소 함유 가스를 포함함으로써, 제1 영역(R1) 상에 텅스텐 함유 막(DP)(제1 텅스텐 함유 퇴적물)을 형성하여도 좋다. 수소 함유 가스의 예는 제3 공정 ST23의 수소 함유 가스의 예와 동일하여도 좋다. 처리 가스에 포함되는 가스의 예는 상술한 공정 ST2의 처리 가스에 포함되는 가스의 예와 동일하여도 좋다. 제1 공정 ST21에 있어서의 다른 프로세스 조건(각 가스의 유량비, 처리 시간, 온도, 압력 및 인가 전력등)은 상술한 공정 ST2에 있어서의 프로세스 조건과 동일하여도 좋다. 제1 공정 ST21에 있어서의 처리 가스는 수소, 탄소, 불소 및 텅스텐을 포함하여도 좋다. 제1공정 ST21에 있어서 제2 영역(R2)이 에칭되어도 좋다.
제2 공정 ST22에서는, 처리 가스가 산소 함유 가스를 포함함으로써, 추가적인 텅스텐 함유 막(DP)(제2 텅스텐 함유 퇴적물)을 형성하면서 제2 영역(R2)을 에칭하여도 좋다. 제2 공정 ST22에 있어서의 프로세스 조건(처리 가스의 종류, 각 가스의 유량비, 처리 시간, 온도, 압력 및 인가 전력 등)은 상술한 공정 ST2에 있어서의 프로세스 조건과 동일하여도 좋다. 제2 공정 ST22에 있어서의 처리 가스는 산소, 탄소, 불소 및 텅스텐을 포함하여도 좋다.
통상, 비교적 작은 치수를 갖는 개구에서는, 텅스텐을 포함하는 활성종이 개구 내에 수송되기 어렵게 되기 때문에, 텅스텐 함유 막의 두께가 작아질 가능성이 있다. 이에 대하여, 제1 공정 ST21을 포함하는 방법(MT)에 의하면, 마스크(MK)의 개구(OP)의 치수(오목부(R2a)의 폭)에 상관없이 높은 막 두께 균일성을 갖는 텅스텐 함유 막(DP)을 형성할 수 있다. 그 때문에, 비교적 큰 치수를 갖는 개구(OP)와 비교적 작은 치수를 갖는 개구(OP) 양쪽에 있어서, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비를 향상할 수 있다. 또한, 제1 공정 ST21을 포함하는 방법(MT)에 의하면, 텅스텐 함유 막(DP)의 두께를 크게 할 수 있다. 제1 공정 ST21에 있어서 처리 가스가 수소 함유 가스를 포함하는 경우, 제1 공정 ST21에 있어서의 RF 전력(LF)을 크게 하지 않더라도 텅스텐 함유 막(DP)의 두께를 크게 할 수 있다. 이것은, 수소 함유 가스에 의해서 환원된 텅스텐이 CVD에 의해 퇴적되기 때문이라고 추측된다.
제3 공정 ST23을 행하는 경우, 또는 제1 공정 ST21에 있어서 처리 가스가 수소 함유 가스를 포함하는 경우, 텅스텐 함유 막(DP) 중의 텅스텐 조성비를 크게 할 수 있다. 이것은 산화 텅스텐이 수소에 의해서 환원되어 금속 텅스텐이 생성되기 때문이라고 추측된다.
제1 공정 ST21 후, 제2 공정 ST22을 행하지 않고서, 텅스텐 함유 가스를 포함하지 않는 처리 가스를 이용하여 제2 영역(R2)을 에칭하여도 좋다.
이상, 다양한 예시적 실시형태에 관해서 설명해 왔지만, 상술한 예시적 실시형태에 한정되지 않고서 다양한 추가, 생략, 치환 및 변경이 이루어지더라도 좋다. 또한, 상이한 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성하는 것이 가능하다.
예컨대 방법(MT)의 공정 ST2가 적용되는 대상은 자기 정렬 컨택트(SAC) 공정에 한정되지 않는다. 공정 ST2는 높은 에칭 선택비가 요구되는 다른 공정에 적용되어도 좋다.
또한, 예컨대 텅스텐 함유 가스 대신에 혹은 텅스텐 함유 가스에 더하여, 몰리브덴 함유 가스를 이용하여도 좋다. 몰리브덴 함유 가스는 할로겐화몰리브덴 가스를 포함하여도 좋다. 할로겐화 몰리브덴 가스는 육불화몰리브덴(MoF6) 가스 및 육염화몰리브덴(MoCl6) 가스의 적어도 하나를 포함하여도 좋다.
이하, 방법(MT)의 평가를 위해서 실시한 다양한 실험에 관해서 설명한다. 이하에 설명하는 실험은 본 개시를 한정하는 것은 아니다.
(제1 실험)
제1 실험에서는, 실리콘 질화물(SiNx)을 포함하는 제1 영역(R1)과 실리콘 산화물(SiOx)을 포함하는 제2 영역(R2)을 포함하는 기판(W)을 준비했다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 공정 ST2를 실시했다. 공정 ST2에 있어서, 처리 가스는 플루오로카본 가스와 산소 가스와 육불화텅스텐 가스(WF6)의 혼합 가스이다. 또한, 육불화텅스텐 가스(WF6)의 유량비는 플루오로카본 가스의 유량비보다도 높고, 산소 가스의 유량비보다도 높다.
(제2 실험)
제2 실험에서는, 공정 ST2에 있어서, 처리 가스로부터 육불화텅스텐 가스(WF6)를 제거한 것 이외에는 제1 실험의 방법과 동일한 방법을 실행했다.
(실험 결과)
제1 실험 및 제2 실험에 있어서 방법이 실행된 기판(W)의 단면 TEM 화상을 관찰했다. 도 11의 (a)는 제1 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면 TEM 화상을 도시하는 도면이다. 도 11의 (b)는 제2 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면 TEM 화상을 도시하는 도면이다. 도 11의 (a)에서는 제1 영역(R1) 상에 형성된 막(DP)(도면에서의 흑색 부분)이 확인되었다. TEM-EDX의 결과로부터, 도 11의 (a)에서의 막(DP)에 대응하는 부분이 텅스텐을 함유하는 것이 확인되었다. 한편, 도 11의 (b)에서는 제1 영역(R1) 상에 텅스텐 함유 막은 확인되지 않았다. 또한, 도 11의 (a)에서는 에칭에 의해 형성된 오목부의 바닥(제2 영역(R2)의 상면)이 평탄하게 되어 있다. 한편, 도 11의 (b)에서는 에칭에 의해 형성된 오목부의 바닥(제2 영역(R2)의 상면)이 경사져 있다. 따라서, 제1 실험에서는 에칭에 의해 오목부의 바닥을 원하는 형상으로 가공할 수 있다는 것을 알 수 있다.
(제3 실험)
제3 실험에서는, 실리콘 산화물(SiOx)을 포함하는 제2 영역(R2)과 실리콘 질화물(SiNx)을 포함하는 제1 영역(R1)과 실리콘 질화물(SiNx)을 포함하는 기초 영역(UR)을 포함하는 도 8의 기판(W)을 준비했다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 공정 ST2를 실시했다. 이로써, 제2 영역(R2)에 오목부(RS)가 형성되었다. 공정 ST2에 있어서, 처리 가스는 플루오로카본 가스와 산소 가스와 육불화텅스텐 가스(WF6)와 아르곤 가스의 혼합 가스이다. 또한, 육불화텅스텐 가스(WF6)의 유량비는 플루오로카본 가스의 유량비보다도 높고, 산소 가스의 유량비보다도 높다. 공정 ST2에서는, 도 7에 도시되는 RF 전력(HF) 및 RF 전력(LF)이 주어졌다.
(제4 실험)
제4 실험에서는, 공정 ST2에 있어서, 처리 가스로부터 육불화텅스텐 가스(WF6)를 제거하고, 공정 ST2의 RF 전력(HF) 및 RF 전력(LF)을 일정하게 한 것 이외에는 제3 실험의 방법과 동일한 방법을 실행했다. 즉, 공정 ST2에 있어서, 처리 가스는 플루오로카본 가스와 산소 가스와 아르곤 가스의 혼합 가스이다.
(단면)
제3 실험 및 제4 실험에 있어서 방법이 실행된 기판(W)의 단면 TEM 화상을 관찰했다. 도 12의 (a) 및 (b)는 제3 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 예를 도시하는 도면이다. 도 12의 (a)는 밀집된 패턴이 형성된 영역에 있어서의 단면을 도시한다. 도 12의 (b)는 독립된 패턴이 형성된 영역에 있어서의 단면을 도시한다. 도 12의 (a) 및 (b)에서는, 제1 영역(R1) 상에 형성된 텅스텐 함유 막(DP) 및 탄소 함유 막(CDP)이 확인되었다. 탄소 함유 막(CDP)은 텅스텐 함유 막(DP)을 덮는 식으로 형성되어 있다. 제2 영역(R2)에 형성된 오목부(RS)의 측벽에는 탄소 함유 막(CDP)이 극히 얇게밖에 확인되지 않았다.
도 12의 (c) 및 (d)는 제4 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판의 단면의 예를 도시하는 도면이다. 도 12의 (c)는 밀집된 패턴이 형성된 영역에 있어서의 단면을 도시한다. 도 12의 (d)는 독립된 패턴이 형성된 영역에 있어서의 단면을 도시한다. 도 12의 (c) 및 (d)에서는, 제1 영역(R1) 상에 텅스텐 함유 막(DP)은 확인되지 않고, 탄소 함유 막(CDP)이 확인되었다. 또한, 제2 영역(R2)에 형성된 오목부(RS)의 측벽에 탄소 함유 막(CDP)이 확인되었다.
도 12의 (a)에 있어서, 제2 영역(R2)의 바닥면에 있어서의 치수로부터 제2 영역(R2)의 정상면에 있어서의 치수를 뺀 값은 4.0 nm였다. 도 12의 (c)에 있어서, 제2 영역(R2)의 바닥면에 있어서의 치수로부터 제2 영역(R2)의 정상면에 있어서의 치수를 뺀 값은 5.1 nm였다. 도 12의 (b)에 있어서, 제2 영역(R2)의 바닥면에 있어서의 치수로부터 제2 영역(R2)의 정상면에 있어서의 치수를 뺀 값은 8.5 nm였다. 도 12의 (d)에 있어서, 제2 영역(R2)의 바닥면에 있어서의 치수로부터 제2 영역(R2)의 정상면에 있어서의 치수를 뺀 값은 12.4 nm였다. 따라서, 제3 실험에서는 제4 실험과 비교하여 오목부(RS)의 측벽이 수직에 가까웠다. 이것은, 제4 실험에서는, 오목부(RS)의 측벽에 형성된 탄소 함유 막(CDP)에 의해서 에칭이 직선적으로 진행되기 어렵다고 생각된다.
(에칭 선택비)
제1 영역(R1)의 에칭량과 제2 영역(R2)의 에칭량을 측정함으로써, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비를 산출했다. 제3 실험에서는, 도 12의 (a)의 영역에 있어서의 에칭 선택비는 3.7이었다. 제4 실험에서는, 도 12의 (c)의 영역에 있어서의 에칭 선택비는 2.7이었다. 제3 실험에서는, 도 12의 (b)의 영역에 있어서의 에칭 선택비는 4.5였다. 제4 실험에서는, 도 12의 (d)의 영역에 있어서의 에칭 선택비는 4.2였다. 따라서, 제3 실험에서는 제4 실험과 비교하여 에칭 선택비를 향상시킬 수 있다는 것을 알 수 있었다. 이것은, 제3 실험에서는 텅스텐 함유 막(DP)에 의해서 제1 영역(R1)이 에칭되기 어렵기 때문이라고 생각된다.
(제5 실험)
제5 실험에서는, 도 4의 구조를 갖는 기판(W)을 준비했다. 기판(W)은 실리콘 질화물(SiNx)을 포함하는 제1 영역(R1)과 실리콘 산화물(SiOx)을 포함하는 제2 영역(R2)을 포함한다. 기판(W)은 비교적 큰 치수를 갖는 개구(OP)(이하, 롱 패턴)와 비교적 작은 치수를 갖는 개구(OP)(이하, 숏 패턴)를 갖는다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 제1 공정 ST21 및 제2공정 ST22를 실시한다(도 10 참조).
제1 공정 ST21에서는, 제1 영역(R1) 상에 텅스텐 함유 막(DP)을 형성하면서 제2 영역(R2)을 에칭하여, 오목부(R1a) 내에 약 20 nm의 깊이를 갖는 슬릿을 형성했다(도 5 참조). 제1 공정 ST21에 있어서, 처리 가스는 플루오로카본 가스와 산소(O2) 가스와 아르곤 가스와 육불화텅스텐 가스(WF6)의 혼합 가스이다. 또한, 육불화텅스텐 가스(WF6)의 유량비는, 플루오로카본 가스의 유량비보다도 높고, 산소 가스의 유량비보다도 높다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(HF)은 0 W이다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(LF)은 400 W이다. 이로써, 플라즈마의 이온 에너지는 비교적 크다.
제2 공정 ST22에서는, 제1 영역(R1) 상에 텅스텐 함유 막(DP)을 형성하면서 제2 영역(R2)을 에칭하여, 오목부(R1a) 내에 약 70 nm의 깊이를 갖는 슬릿을 형성했다. 제2 공정 ST22에 있어서, 처리 가스는 플루오로카본 가스와 산소 가스와 아르곤 가스와 육불화텅스텐 가스(WF6)의 혼합 가스이다. 또한, 육불화텅스텐 가스(WF6)의 유량비는, 플루오로카본 가스의 유량비보다도 높고, 산소 가스의 유량비보다도 높다. RF 전력(HF) 및 RF 전력(LF)은 도 7의 타이밍 차트에 따라서 플라즈마 처리 장치(1)에 공급된다. 제1 기간(PA)에 있어서, 고전력 H2는 800 W이고, 저전력 L1은 50 W이다. 제3 기간(PC)에 있어서, 저전력 L2는 0 W이고, 고전력 H1은 100 W이다. 이로써, 제2 공정 ST22에 있어서의 RF 전력(LF)의 평균치는 제1 공정 ST21에 있어서의 RF 전력(LF)보다도 낮다.
(제6 실험)
제6 실험에서는 제5 실험과 동일한 기판(W)을 준비했다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 공정 ST2를 실시했다. 공정 ST2는 에칭 공정 및 퇴적 공정을 포함한다. 에칭 공정 및 퇴적 공정은 순차 실시된다.
에칭 공정에서는, 제1 영역(R1) 상에 텅스텐 함유 막(DP)을 형성하면서 제2 영역(R2)을 에칭하여, 오목부(R1a) 내에 약 20 nm의 깊이를 갖는 슬릿을 형성했다(도 5 참조). 에칭 공정의 프로세스 조건은 제5 실험의 제2 공정 ST22의 프로세스 조건(BSL 조건)과 동일하다.
퇴적 공정에서는, 텅스텐 함유 막(DP) 상에 퇴적막을 형성하면서 제2 영역(R2)을 에칭하여, 오목부(R1a) 내에 약 70 nm의 깊이를 갖는 슬릿을 형성했다. 퇴적 공정은 제6 실험의 에칭 공정과 탄소 함유 막 퇴적 공정을 포함한다. 탄소 함유 막 퇴적 공정에 있어서, 처리 가스는 일산화탄소(CO) 가스와 아르곤 가스의 혼합 가스이다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(HF)은 800 W이다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(LF)은 0 W이다.
(실험 결과)
제5 실험 및 제6 실험에 있어서 에칭이 실행된 기판(W)의 단면 TEM 화상을 관찰했다. 제5 실험에서는, 롱 패턴에 있어서, 제1 공정 ST21 후의 제1 영역(R1)의 감소량(에칭량)은 4.9 nm이고, 제2 공정 ST22 후의 제1 영역(R1)의 감소량은 7.3 nm였다. 이로써, 제2 공정 ST22에 의해 제1 영역(R1)의 감소량은 2.4 nm 증가했다.
한편, 제6 실험에서는, 롱 패턴에 있어서, 에칭 공정 후의 제1 영역(R1)의 감소량은 2.8 nm이고, 퇴적 공정 후의 제1 영역(R1)의 감소량은 3.8 nm였다. 이로써, 퇴적 공정에 의해 제1 영역(R1)의 감소량은 1.0 nm 증가했다.
제5 실험에서는, 숏 패턴에 있어서, 제1 공정 ST21 후의 제1 영역(R1)의 감소량은 6.7 nm이고, 제2 공정 ST22 후의 제1 영역(R1)의 감소량은 10.2 nm였다. 이로써, 제2 공정 ST22에 의해 제1 영역(R1)의 감소량은 3.5 nm 증가했다.
한편, 제6 실험에서는, 숏 패턴에 있어서, 에칭 공정 후의 제1 영역(R1)의 감소량은 4.3 nm이고, 퇴적 공정 후의 제1 영역(R1)의 감소량은 10.4 nm였다. 이로써, 퇴적 공정에 의해 제1 영역(R1)의 감소량은 6.1 nm 증가했다. 따라서, 제5 실험에서는, 제6 실험과 비교하여, 숏 패턴에 있어서, 제2 공정 ST22에 의한 제1 영역(R1)의 감소량의 증가량을 작게 할 수 있다. 제5 실험에서는, 제1 공정 ST21에 있어서의 플라즈마의 이온 에너지가 높아지기 때문에, 숏 패턴에 있어서 두꺼운 텅스텐 함유 막(DP)을 형성할 수 있기 때문이라고 추측된다.
제5 실험에서는, 제2 공정 ST22 후, 숏 패턴에 있어서의 슬릿의 폭(오목부(R1a)의 폭)은 12.8 nm이고, 롱 패턴에 있어서의 슬릿의 폭은 9.4 nm였다. 이로써, 숏 패턴에 있어서의 슬릿의 폭과 롱 패턴에 있어서의 슬릿의 폭의 차 LtS는 3.4 nm이다.
한편, 제6 실험에서는, 제2 공정 ST22 후, 숏 패턴에 있어서의 슬릿의 폭은 13.8 nm이고, 롱 패턴에 있어서의 슬릿의 폭은 8.7 nm였다. 이로써, 숏 패턴에 있어서의 슬릿의 폭과 롱 패턴에 있어서의 슬릿의 폭의 차 LtS는 5.1 nm이다. 따라서, 제5 실험에서는 제6 실험과 비교하여 차 LtS를 작게 할 수 있다.
(제7 실험)
제7 실험에서는 제5 실험과 동일한 기판(W)을 준비했다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 제1 공정 ST21을 실시했다(도 10 참조). 제5 실험에서는 제1 공정 ST21의 처리 가스가 산소 가스를 포함하는 데 대하여, 제7 실험에서는 제1 공정 ST21의 처리 가스가 수소(H2) 가스를 포함한다.
제1 공정 ST21에서는, 제1 영역(R1) 상에 텅스텐 함유 막(DP)을 형성하면서 제2 영역(R2)을 에칭하여, 오목부(R1a) 내에 약 20 nm의 깊이를 갖는 슬릿을 형성했다(도 5 참조). 제1 공정 ST21에 있어서, 처리 가스는 플루오로카본 가스와 수소 가스와 아르곤 가스와 육불화텅스텐 가스(WF6)의 혼합 가스이다. 또한, 육불화텅스텐 가스(WF6)의 유량비는, 플루오로카본 가스의 유량비보다도 높고, 수소 가스의 유량비보다도 낮다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(HF)은 200 W이다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(LF)은 100 W이다.
(실험 결과)
제7 실험에 있어서 에칭이 실행된 기판(W)의 단면 TEM 화상을 관찰했다. 제7 실험에서는, 롱 패턴에 있어서, 제1 공정 ST21 후의 제1 영역(R1)의 감소량은 2.7 nm로, 제5 실험에 있어서의 제1 공정 ST21 후의 제1 영역(R1)의 감소량(4.9 nm)보다도 작았다.
제5 실험에서는, 제1 공정 ST21 후에 제1 영역(R1) 상에 형성된 텅스텐 함유 막(DP)의 두께는 4.3 nm였다. 제7 실험에서는, 제1 공정 ST21 후에 제1 영역(R1) 상에 형성된 텅스텐 함유 막(DP)의 두께는 4.9 nm였다. 따라서, 제7 실험에서는, 제5 실험과 비교하여 텅스텐 함유 막(DP)의 두께가 커진다.
제5 실험 및 제7 실험에 있어서 제1 공정 ST21이 실시된 기판(W)에 관해서, X선 광전자 분광법(XPS)에 의해, 제1 영역(R1) 상에 형성된 텅스텐 함유 막(DP)의 분석을 실시했다. 제5 실험에 있어서, 텅스텐의 조성비는 2.4 atom%였다. 제7 실험에 있어서, 텅스텐의 조성비는 5.0 atom%였다. 따라서, 제7 실험에서는, 제5 실험과 비교하여, 텅스텐 함유 막(DP) 중의 텅스텐의 조성비가 커진다. 이것은 수소에 의해 WO3이 환원되어 금속 텅스텐이 생성되기 때문이라고 추측된다.
(제8 실험)
제8 실험에서는 제5 실험과 동일한 기판(W)을 준비했다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 제1 공정 ST21 및 제2 공정 ST22를 실시했다(도 10 참조). 제8 실험의 제1 공정 ST21의 프로세스 조건은 제7 실험의 제1 공정 ST21의 프로세스 조건과 동일하다. 제8 실험의 제2 공정 ST22의 프로세스 조건은 제5 실험의 제2 공정 ST22의 프로세스 조건(BSL 조건)과 동일하다.
(실험 결과)
제8 실험에 있어서 에칭이 실행된 기판(W)의 단면 TEM 화상을 관찰했다. 롱 패턴에 있어서, 제8 실험에 있어서의 제2 공정 ST22 후의 제1 영역(R1)의 감소량은 3.9 nm로, 제6 실험에 있어서의 퇴적 공정 후의 제1 영역(R1)의 감소량(3.8 nm)과 동등했다. 숏 패턴에 있어서, 제8 실험에 있어서의 제2 공정 ST22 후의 제1 영역(R1)의 감소량은 9.5 nm로, 제6 실험에 있어서의 퇴적 공정 후의 제1 영역(R1)의 감소량(10.4 nm)과 동등했다.
제8 실험에서는, 제2 공정 ST22 후, 숏 패턴에 있어서의 슬릿의 폭(오목부(R1a)의 폭)은 12.6 nm이고, 롱 패턴에 있어서의 슬릿의 폭은 8.3 nm였다. 이로써, 숏 패턴에 있어서의 슬릿의 폭과 롱 패턴에 있어서의 슬릿의 폭의 차 LtS는 4.3 nm이다. 따라서, 제8 실험에서는 제6 실험과 비교하여 차 LtS를 작게 할 수 있다.
제8 실험에서는, 제6 실험과 같이 퇴적 공정이 실시되지 않기 때문에, 제8 실험의 프로세스 시간은 제6 실험의 프로세스 시간보다도 짧다.
(제9 실험)
제9 실험에서는 제5 실험과 동일한 기판(W)을 준비했다. 그 후, 제3 공정 ST23을 실시하는 것 이외에는 제5 실험과 마찬가지로 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 제1 공정 ST21, 제3 공정 ST23 및 제2 공정 ST22를 실시했다(도 10 참조).
제3 공정 ST23에서는, 수소 가스로부터 생성되는 플라즈마에 텅스텐 함유 막(DP)을 노출하는 처리(수소 플라즈마 처리)를 실시했다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(HF)은 300 W이다. 플라즈마 처리 장치(1)에 공급되는 RF 전력(LF)은 0 W이다. 제3 공정 ST23의 처리 시간은 5초이다.
(실험 결과)
제9 실험에 있어서 에칭이 실행된 기판(W)의 단면 TEM 화상을 관찰했다. 제9 실험에서는, 롱 패턴에 있어서, 제1 공정 ST21 후의 제1 영역(R1)의 감소량은 4.9 nm이고, 제2 공정 ST22 후의 제1 영역(R1)의 감소량은 6.3 nm였다. 이로써, 제2 공정 ST22에 의해 제1 영역(R1)의 감소량은 1.4 nm 증가했다.
제9 실험에서는, 숏 패턴에 있어서, 제1 공정 ST21 후의 제1 영역(R1)의 감소량은 6.7 nm이고, 제2 공정 ST22 후의 제1 영역(R1)의 감소량은 9.4 nm였다. 이로써, 제2 공정 ST22에 의해 제1 영역(R1)의 감소량은 2.7 nm 증가했다. 제9 실험에서는, 제5 실험과 비교하여, 숏 패턴에 있어서, 제2 공정 ST22에 의한 제1 영역(R1)의 감소량의 증가량을 작게 할 수 있다.
제9 실험에서는, 제2 공정 ST22 후, 숏 패턴에 있어서의 슬릿의 폭(오목부(R1a)의 폭)은 12.7 nm이고, 롱 패턴에 있어서의 슬릿의 폭은 9.8 nm였다. 이로써, 숏 패턴에 있어서의 슬릿의 폭과 롱 패턴에 있어서의 슬릿의 폭의 차 LtS는 2.9 nm이다.
제9 실험에서는, 제3 공정 ST23 후, 제1 영역(R1) 상에 형성된 텅스텐 함유 막(DP)의 두께는 약 5.6 nm였다. 따라서, 제9 실험에서는 제5 실험과 비교하여 텅스텐 함유 막(DP)의 두께가 커진다.
제9 실험에 있어서 제1 공정 ST21 및 제3 공정 ST23이 실시된 기판(W)에 관해서, X선 광전자 분광법(XPS)에 의해, 제1 영역(R1) 상에 형성된 텅스텐 함유 막(DP)의 분석을 실시했다. 제9 실험에 있어서, 텅스텐의 조성비는 12.5 atom%였다. 따라서, 제9 실험에서는, 제5 실험과 비교하여, 텅스텐 함유 막(DP) 중의 텅스텐의 조성비가 커진다. 이것은 수소에 의해 WO3이 환원되어 금속 텅스텐이 생성되기 때문이라고 추측된다.
(부기 1)
기판을 준비하는 공정이며, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과,
탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 공정을 포함하는 에칭 방법.
(부기 2)
상기 에칭하는 공정에 있어서, 상기 제2 영역이 제거된 후에, 상기 텅스텐 함유 보호층이 상기 제1 영역 상에 잔존하고 있는 부기 1에 기재한 에칭 방법.
(부기 3)
상기 처리 가스가, 탄소 및 불소를 함유하는 가스와 텅스텐 함유 가스를 포함하는 부기 1 또는 2에 기재한 에칭 방법.
(부기 4)
상기 텅스텐 함유 가스가 육불화텅스텐 가스를 포함하는 부기 3에 기재한 에칭 방법.
(부기 5)
상기 탄소 및 불소를 함유하는 가스가 플루오로카본 가스를 포함하는 부기 3 또는 4에 기재한 에칭 방법.
(부기 6)
상기 처리 가스가 산소를 포함하는 부기 1∼5의 어느 한 항에 기재한 에칭 방법.
(부기 7)
상기 제1 영역은 오목부를 갖고, 상기 제2 영역은 상기 오목부 내에 매립되는 부기 1∼6의 어느 한 항에 기재한 에칭 방법.
(부기 8)
상기 에칭하는 공정은 자기 정렬 컨택트 공정에서 실시되는 부기 7에 기재한 에칭 방법.
(부기 9)
상기 에칭하는 공정에서는, 상기 플라즈마를 생성하기 위해서 플라즈마 처리 장치에 고주파 전력 및 바이어스 전력을 공급하고,
상기 에칭하는 공정은,
(a) 상기 고주파 전력을 제1 전력으로 하고, 상기 바이어스 전력을 제2 전력으로 함으로써, 상기 제1 영역 상에 우선적으로 텅스텐 함유 퇴적물을 퇴적시키는 공정과,
(b) 상기 고주파 전력을 상기 제1 전력보다 낮은 제3 전력으로 하고, 상기 바이어스 전력을 상기 제2 전력으로 하는 천이 공정과,
(c) 상기 고주파 전력을 상기 제3 전력으로 하고, 상기 바이어스 전력을 상기 제2 전력보다 높은 제4 전력으로 함으로써, 상기 제2 영역을 에칭하는 공정을 포함하는 부기 1∼8의 어느 한 항에 기재한 에칭 방법.
(부기 10)
상기 (a)∼(c)를 포함하는 사이클이 2회 이상 반복하여 실시되는 부기 9에 기재한 에칭 방법.
(부기 11)
노출된 상면을 갖는 실리콘 질화물과, 노출된 상면을 갖는 실리콘 산화물을 포함하는 기판을 준비하는 공정과,
상기 실리콘 산화물 및 상기 실리콘 질화물을, 육불화텅스텐 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 노출함으로써, 상기 실리콘 질화물 상에 텅스텐 질화물 함유 보호층을 형성하는 공정과,
상기 실리콘 산화물 및 상기 실리콘 질화물을, 육불화텅스텐 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 노출함으로써, 상기 실리콘 질화물에 대하여 상기 실리콘 산화물을 우선적으로 에칭하는 공정을 포함하는 에칭 방법.
(부기 12)
상기 처리 가스가 플루오로카본 가스를 포함하는 부기 11에 기재한 에칭 방법.
(부기 13)
챔버와,
상기 챔버 내에서 기판을 지지하기 위한 기판 지지기이며, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 기판 지지기와,
탄소, 불소 및 텅스텐을 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와,
상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
제어부를 구비하고,
상기 제어부는, 상기 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역이 에칭되도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성되는 플라즈마 처리 장치.
(부기 14)
기판을 준비하는 공정이며, 상기 기판은, 실리콘을 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과,
탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 공정을 포함하고,
상기 에칭하는 공정은 제1 공정 및 제2 공정을 포함하고,
상기 제1 공정에서는, 플라즈마 처리 장치에 바이어스 전력을 공급함으로써 상기 제1 영역 상에 제1 텅스텐 함유 퇴적물을 형성하며, 상기 바이어스 전력은 제5 전력이고,
상기 제2 공정에서는, 상기 플라즈마 처리 장치에 고주파 전력 및 바이어스 전력을 공급함으로써, 상기 제1 텅스텐 함유 퇴적물 상에 제2 텅스텐 함유 퇴적물을 형성하면서 상기 제2 영역을 에칭하며, 상기 제2 공정에 있어서의 상기 바이어스 전력은 상기 제5 전력보다 낮은 제6 전력인 에칭 방법.
(부기 15)
상기 에칭하는 공정은, 상기 제1 공정과 상기 제2 공정 사이의 제3 공정을 포함하고,
상기 제3 공정에서는, 수소 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 텅스텐 함유 퇴적물을 노출하는 부기 14에 기재한 에칭 방법.
(부기 16)
기판을 준비하는 공정이며, 상기 기판은, 실리콘을 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과,
탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 공정을 포함하고,
상기 에칭하는 공정은 제1 공정 및 제2 공정을 포함하고,
상기 제1 공정에서는, 상기 처리 가스가 수소 함유 가스를 포함함으로써 상기 제1 영역 상에 제1 텅스텐 함유 퇴적물을 형성하고,
상기 제2 공정에서는, 상기 처리 가스가 산소 함유 가스를 포함함으로써, 상기 제1 텅스텐 함유 퇴적물 상에 제2 텅스텐 함유 퇴적물을 형성하면서 상기 제2 영역을 에칭하는 에칭 방법.
이상의 설명으로부터, 본 개시의 다양한 실시형태는 설명의 목적으로 본 명세서에 설명되어 있으며, 본 개시의 범위 및 주지로부터 일탈하지 않고서 다양한 변경을 할 수 있다는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 다양한 실시형태는 한정하는 것을 의도하지 않으며, 참된 범위와 주된 요지는 첨부한 청구범위에 의해서 나타내어진다.
1: 플라즈마 처리 장치, 2: 제어부, 10: 플라즈마 처리 챔버, 11: 기판 지지부, 12: 플라즈마 생성부, 20: 가스 공급부, DP: 텅스텐 함유 막(텅스텐 함유 보호층), R1: 제1 영역, R2: 제2 영역, W: 기판.

Claims (13)

  1. 기판을 준비하는 공정이며, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과,
    탄소, 불소 및 텅스텐을 포함하는 처리 가스로부터 생성되는 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 공정을 포함하는 에칭 방법.
  2. 제1항에 있어서, 상기 에칭하는 공정에 있어서, 상기 제2 영역이 제거된 후에, 상기 텅스텐 함유 보호층이 상기 제1 영역 상에 잔존하고 있는 것인 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 처리 가스는, 탄소 및 불소를 함유하는 가스와, 텅스텐 함유 가스를 포함하는 것인 에칭 방법.
  4. 제3항에 있어서, 상기 텅스텐 함유 가스는 육불화텅스텐 가스를 포함하는 것인 에칭 방법.
  5. 제3항에 있어서, 상기 탄소 및 불소를 함유하는 가스는 플루오로카본 가스를 포함하는 것인 에칭 방법.
  6. 제1항 또는 제2항에 있어서, 상기 처리 가스는 산소를 포함하는 것인 에칭 방법.
  7. 제1항 또는 제2항에 있어서, 상기 제1 영역은 오목부를 갖고, 상기 제2 영역은 상기 오목부 내에 매립되는 것인 에칭 방법.
  8. 제7항에 있어서, 상기 에칭하는 공정은 자기 정렬 컨택트 공정에서 수행되는 것인 에칭 방법.
  9. 제1항 또는 제2항에 있어서, 상기 에칭하는 공정에서는, 상기 플라즈마를 생성하기 위해서, 플라즈마 처리 장치에 고주파 전력 및 바이어스 전력을 공급하고,
    상기 에칭하는 공정은,
    (a) 상기 고주파 전력을 제1 전력으로 하고, 상기 바이어스 전력을 제2 전력으로 함으로써, 상기 제1 영역 상에 우선적으로 텅스텐 함유 퇴적물을 퇴적시키는 공정과,
    (b) 상기 고주파 전력을 상기 제1 전력보다 낮은 제3 전력으로 하고, 상기 바이어스 전력을 상기 제2 전력으로 하는 천이 공정과,
    (c) 상기 고주파 전력을 상기 제3 전력으로 하고, 상기 바이어스 전력을 상기 제2 전력보다 높은 제4 전력으로 함으로써, 상기 제2 영역을 에칭하는 공정을 포함하는 것인 에칭 방법.
  10. 제9항에 있어서, 상기 (a)∼(c)를 포함하는 사이클이 2회 이상 반복하여 실시되는 것인 에칭 방법.
  11. 노출된 상면을 갖는 실리콘 질화물과, 노출된 상면을 갖는 실리콘 산화물을 포함하는 기판을 준비하는 공정과,
    상기 실리콘 산화물 및 상기 실리콘 질화물을, 육불화텅스텐 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 노출함으로써, 상기 실리콘 질화물 상에 텅스텐 질화물 함유 보호층을 형성하는 공정과,
    상기 실리콘 산화물 및 상기 실리콘 질화물을, 육불화텅스텐 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 노출함으로써, 상기 실리콘 질화물에 대하여 상기 실리콘 산화물을 우선적으로 에칭하는 공정을 포함하는 에칭 방법.
  12. 제11항에 있어서, 상기 처리 가스는 플루오로카본 가스를 포함하는 것인 에칭 방법.
  13. 챔버와,
    상기 챔버 내에서 기판을 지지하기 위한 기판 지지기로서, 상기 기판은, 실리콘 및 질소를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 것인, 기판 지지기와,
    탄소, 불소 및 텅스텐을 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와,
    상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
    제어부를 구비하고,
    상기 제어부는, 상기 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역이 에칭되도록, 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성되는 플라즈마 처리 장치.
KR1020220071640A 2021-06-22 2022-06-13 에칭 방법 및 플라즈마 처리 장치 KR102618920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230146832A KR20230154780A (ko) 2021-06-22 2023-10-30 에칭 방법 및 플라즈마 처리 장치

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JPJP-P-2021-102876 2021-06-22
JP2021102876 2021-06-22
JPJP-P-2021-171587 2021-10-20
JP2021171587 2021-10-20
JP2021204527A JP7250895B2 (ja) 2021-06-22 2021-12-16 エッチング方法及びプラズマ処理装置
JPJP-P-2021-204527 2021-12-16
JPJP-P-2022-083897 2022-05-23
JP2022083897A JP2023002460A (ja) 2021-06-22 2022-05-23 エッチング方法及びプラズマ処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230146832A Division KR20230154780A (ko) 2021-06-22 2023-10-30 에칭 방법 및 플라즈마 처리 장치

Publications (2)

Publication Number Publication Date
KR20220170358A true KR20220170358A (ko) 2022-12-29
KR102618920B1 KR102618920B1 (ko) 2023-12-27

Family

ID=84490666

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020220071640A KR102618920B1 (ko) 2021-06-22 2022-06-13 에칭 방법 및 플라즈마 처리 장치
KR1020230146832A KR20230154780A (ko) 2021-06-22 2023-10-30 에칭 방법 및 플라즈마 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230146832A KR20230154780A (ko) 2021-06-22 2023-10-30 에칭 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US20240162045A9 (ko)
KR (2) KR102618920B1 (ko)
CN (1) CN115513049A (ko)
TW (1) TWI828187B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
KR20190008226A (ko) * 2016-05-19 2019-01-23 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20190135413A (ko) * 2018-05-28 2019-12-06 도쿄엘렉트론가부시키가이샤 막을 에칭하는 방법 및 플라즈마 처리장치
KR20210072826A (ko) * 2018-11-05 2021-06-17 램 리써치 코포레이션 에칭 챔버의 방향성 증착

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
JP7198609B2 (ja) * 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7110034B2 (ja) * 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US11688650B2 (en) * 2019-07-05 2023-06-27 Tokyo Electron Limited Etching method and substrate processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
KR20190008226A (ko) * 2016-05-19 2019-01-23 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20190135413A (ko) * 2018-05-28 2019-12-06 도쿄엘렉트론가부시키가이샤 막을 에칭하는 방법 및 플라즈마 처리장치
KR20210072826A (ko) * 2018-11-05 2021-06-17 램 리써치 코포레이션 에칭 챔버의 방향성 증착

Also Published As

Publication number Publication date
CN115513049A (zh) 2022-12-23
US20220406613A1 (en) 2022-12-22
KR102618920B1 (ko) 2023-12-27
US20240162045A9 (en) 2024-05-16
TW202303752A (zh) 2023-01-16
TWI828187B (zh) 2024-01-01
KR20230154780A (ko) 2023-11-09

Similar Documents

Publication Publication Date Title
US8980048B2 (en) Plasma etching apparatus
TWI492297B (zh) 電漿蝕刻方法、半導體裝置之製造方法、及電漿蝕刻裝置
KR102618920B1 (ko) 에칭 방법 및 플라즈마 처리 장치
KR20190079565A (ko) 에칭 방법
JP2023002460A (ja) エッチング方法及びプラズマ処理装置
US20230005753A1 (en) Etching method and plasma processing apparatus
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
TW202414581A (zh) 蝕刻方法及電漿處理裝置
US20240071727A1 (en) Substrate processing method and plasma processing apparatus
US20230420263A1 (en) Etching method and plasma processing apparatus
US20230086580A1 (en) Etching method and plasma processing apparatus
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
JP2023008824A (ja) エッチング方法及びプラズマ処理装置
WO2023008025A1 (ja) エッチング方法、半導体装置の製造方法、エッチングプログラムおよびプラズマ処理装置
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
JP2024035043A (ja) 基板処理方法及びプラズマ処理装置
JP2024033846A (ja) 基板処理方法及びプラズマ処理装置
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
JP2024053900A (ja) エッチング方法及びプラズマ処理装置
KR20220134444A (ko) 기판 처리 방법 및 기판 처리 장치
KR20200105752A (ko) 기판 처리 방법 및 기판 처리 장치
CN116504622A (zh) 蚀刻方法和等离子体处理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant