KR20230046993A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20230046993A
KR20230046993A KR1020220120842A KR20220120842A KR20230046993A KR 20230046993 A KR20230046993 A KR 20230046993A KR 1020220120842 A KR1020220120842 A KR 1020220120842A KR 20220120842 A KR20220120842 A KR 20220120842A KR 20230046993 A KR20230046993 A KR 20230046993A
Authority
KR
South Korea
Prior art keywords
gas
power
region
tungsten
plasma
Prior art date
Application number
KR1020220120842A
Other languages
English (en)
Inventor
후미야 다카타
쇼타 요시무라
신야 모리키타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20230046993A publication Critical patent/KR20230046993A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

[과제] 양호한 형상을 갖는 오목부를 형성할 수 있는 에칭 방법 및 플라즈마 처리 장치를 제공한다.
[해결수단] 에칭 방법은 기판을 준비하는 공정을 포함한다. 기판은, 제1 재료를 포함하는 제 1영역과, 제1 재료와는 다른 제2 재료를 포함하는 제2 영역을 포함한다. 에칭 방법은, 텅스텐 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해 제2 영역을 에칭하는 공정을 포함한다. 에칭하는 공정에 있어서, 불활성 가스를 제외하는 처리 가스에 포함되는 모든 가스 중 텅스텐 함유 가스의 유량이 가장 많다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시형태는 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
특허문헌 1은, 기판에 대한 플라즈마 처리에 의해서, 산화실리콘으로 구성된 제1 영역을 질화실리콘으로 구성된 제2 영역에 대하여 선택적으로 에칭하는 방법을 개시한다. 제2 영역은 오목부를 갖는다. 제1 영역은 오목부를 매립하면서 또한 제2 영역을 덮도록 형성된다. 제1 영역은 플루오로카본을 포함하는 처리 가스로부터 생성된 플라즈마에 의해 에칭된다.
특허문헌 1: 일본 특허공개 2016-157793호 공보
본 개시는 양호한 형상을 갖는 오목부를 형성할 수 있는 에칭 방법 및 플라즈마 처리 장치를 제공한다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 기판을 준비하는 공정이며, 상기 기판은, 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 다른 제2 재료를 포함하는 제2 영역을 포함하는 공정과, 텅스텐 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해 상기 제2 영역을 에칭하는 공정을 포함하고, 상기 에칭하는 공정에 있어서, 불활성 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 텅스텐 함유 가스의 유량이 가장 많다.
하나의 예시적 실시형태에 의하면, 양호한 형상을 갖는 오목부를 형성할 수 있는 에칭 방법 및 플라즈마 처리 장치가 제공된다.
도 1은 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
도 2는 하나의 예시적 실시형태에 따른 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
도 3은 하나의 예시적 실시형태에 따른 에칭 방법의 흐름도이다.
도 4는 도 3의 방법이 적용될 수 있는 일례의 기판을 도시하는 평면도이다.
도 5는 도 4의 V-V선을 따른 단면도이다.
도 6은 하나의 예시적 실시형태에 따른 에칭 방법의 한 공정을 도시하는 단면도이다.
도 7은 본체부 내의 전극에 주어지는 RF 전력 및 대향 전극에 주어지는 RF 전력의 시간 변화를 도시하는 타이밍 차트의 일례이다.
도 8은 제1 실험에 있어서 에칭 방법을 실행함으로써 얻어지는 기판 단면의 TEM 화상의 예를 도시하는 도면이다.
이하, 다양한 예시적 실시형태에 관해서 설명한다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 기판을 준비하는 공정이며, 상기 기판은, 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 다른 제2 재료를 포함하는 제2 영역을 포함하는 공정과, 텅스텐 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해 상기 제2 영역을 에칭하는 공정을 포함하고, 상기 에칭하는 공정에 있어서, 불활성 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 텅스텐 함유 가스의 유량이 가장 많다.
상기 에칭 방법에서는, 제2 영역을 에칭함으로써 오목부가 형성된다. 상기 에칭 방법에 의하면, 텅스텐 함유 가스의 유량이 가장 많기 때문에, 처리 가스에 기인하는 퇴적물의 양을 저감할 수 있다. 그 때문에, 큰 설계 치수를 갖는 오목부의 치수가 수축(shrink)하는 현상(로딩)을 억제할 수 있다. 따라서, 양호한 형상을 갖는 오목부를 형성할 수 있다.
상기 텅스텐 함유 가스가 육불화텅스텐 가스를 포함하여도 좋다.
상기 처리 가스가 탄소를 포함하지 않아도 좋다. 이 경우, 탄소에 기인하는 퇴적물의 양을 저감할 수 있다.
상기 처리 가스가 CxHyFz(x 및 z는 1 이상의 정수, y는 0 이상의 정수) 가스를 포함하여도 좋다.
상기 에칭하는 공정에서는, 상기 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하여도 좋다. 이 경우, 제1 영역은 에칭되기 어렵다.
상기 제1 재료는 실리콘, 질화실리콘, 실리콘 카바이드, 텅스텐, 텅스텐 카바이드 및 질화티탄 중 적어도 하나를 포함하여도 좋다.
하나의 예시적 실시형태에 있어서, 에칭 방법은, 기판을 준비하는 공정이며, 상기 기판은, 실리콘 및 금속 중 적어도 하나를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 공정과, 육불화텅스텐 가스 및 노블 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해 상기 제2 영역을 에칭하는 공정을 포함하고, 상기 에칭하는 공정에 있어서, 상기 노블 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 육불화텅스텐 가스의 유량이 가장 많다.
상기 에칭 방법에서는, 제2 영역을 에칭함으로써 오목부가 형성된다. 상기 에칭 방법에 의하면, 육불화텅스텐 가스의 유량이 가장 많기 때문에, 처리 가스에 기인하는 퇴적물의 양을 저감할 수 있다. 그 때문에, 큰 설계 치수를 갖는 오목부의 치수가 수축하는 현상(로딩)을 억제할 수 있다. 따라서, 양호한 형상을 갖는 오목부를 형성할 수 있다.
하나의 예시적 실시형태에 있어서, 플라즈마 처리 장치는, 챔버와, 상기 챔버 내에 있어서 기판을 지지하기 위한 기판 지지기이며, 상기 기판은, 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 다른 제2 재료를 포함하는 제2 영역을 포함하는 기판 지지기와, 텅스텐 함유 가스를 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와, 상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와, 제어부를 구비하고, 상기 제어부는, 상기 플라즈마에 의해 상기 제2 영역이 에칭되게 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성되고, 상기 제어부는, 불활성 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 텅스텐 함유 가스의 유량이 가장 많아지게 상기 가스 공급부를 제어하도록 구성된다.
상기 플라즈마 처리 장치에서는, 제2 영역을 에칭함으로써 오목부가 형성된다. 상기 플라즈마 처리 장치에 의하면, 텅스텐 함유 가스의 유량이 가장 많기 때문에, 처리 가스에 기인하는 퇴적물의 양을 저감할 수 있다. 그 때문에, 큰 설계 치수를 갖는 오목부의 치수가 수축하는 현상(로딩)을 억제할 수 있다. 따라서, 양호한 형상을 갖는 오목부를 형성할 수 있다.
상기 플라즈마 처리 장치가 용량 결합형의 플라즈마 처리 장치라도 좋다.
상기 플라즈마 처리 장치는, 상기 플라즈마를 생성하기 위해서, 상기 플라즈마 처리 장치에 고주파 전력 및 바이어스 전력을 공급하는 전원을 더 구비하고, 상기 제어부는, (a) 제1 기간에 있어서, 상기 제1 영역 상에 텅스텐 함유 보호층이 형성되도록, 상기 고주파 전력을 제1 전력으로 하며, 상기 바이어스 전력을 상기 제1 전력보다 낮은 제2 전력으로 하고, (b) 상기 제1 기간 후의 제2 기간에 있어서, 상기 고주파 전력을 상기 제1 전력보다 낮은 제3 전력으로 하며, 상기 바이어스 전력을 상기 제3 전력보다 낮은 제4 전력으로 하고, (c) 상기 제2 기간 후의 제3 기간에 있어서, 상기 제2 영역이 에칭되도록, 상기 고주파 전력을 상기 제1 전력보다 낮은 제5 전력으로 하며, 상기 바이어스 전력을 상기 제4 전력보다 높은 제6 전력으로 하는 식으로 상기 전원을 제어하도록 구성되어도 좋다.
이하, 도면을 참조하여 다양한 예시적 실시형태에 관해서 상세히 설명한다. 또, 각 도면에 있어서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 부여하기로 한다.
도 1은 플라즈마 처리 시스템의 구성예를 설명하기 위한 도면이다. 일 실시형태에 있어서, 플라즈마 처리 시스템은 플라즈마 처리 장치(1) 및 제어부(2)를 포함한다. 플라즈마 처리 시스템은 기판 처리 시스템의 일례이며, 플라즈마 처리 장치(1)는 기판 처리 장치의 일례이다. 플라즈마 처리 장치(1)는 플라즈마 처리 챔버(10), 기판 지지부(11) 및 플라즈마 생성부(12)를 포함한다. 플라즈마 처리 챔버(10)는 플라즈마 처리 공간을 갖는다. 또한, 플라즈마 처리 챔버(10)는, 적어도 하나의 처리 가스를 플라즈마 처리 공간에 공급하기 위한 적어도 하나의 가스 공급구와, 플라즈마 처리 공간으로부터 가스를 배출하기 위한 적어도 하나의 가스 배출구를 갖는다. 가스 공급구는 후술하는 가스 공급부(20)에 접속되고, 가스 배출구는 후술하는 배기 시스템(40)에 접속된다. 기판 지지부(11)는, 플라즈마 처리 공간 내에 배치되며, 기판을 지지하기 위한 기판 지지면을 갖는다.
플라즈마 생성부(12)는, 플라즈마 처리 공간 내에 공급된 적어도 하나의 처리 가스로부터 플라즈마를 생성하도록 구성된다. 플라즈마 처리 공간에 있어서 형성되는 플라즈마는, 용량 결합 플라즈마(CCP; Capacitively Coupled Plasma), 유도 결합 플라즈마(ICP; Inductively Coupled Plasma), ECR 플라즈마(Electron-Cyclotron-resonance plasma), 헬리콘파 여기 플라즈마(HWP: Helicon Wave Plasma) 또는 표면파 플라즈마(SWP: Surface Wave Plasma) 등이라도 좋다. 또한, AC(Alternating Current) 플라즈마 생성부 및 DC(Direct Current) 플라즈마 생성부를 포함하는, 다양한 타입의 플라즈마 생성부가 이용되어도 좋다. 일 실시형태에 있어서, AC 플라즈마 생성부에서 이용되는 AC 신호(AC 전력)는 100 kHz∼10 GHz 범위 내의 주파수를 갖는다. 따라서, AC 신호는 RF(RadioFrequency) 신호 및 마이크로파 신호를 포함한다. 일 실시형태에 있어서, RF 신호는 100 kHz∼150 MHz 범위 내의 주파수를 갖는다.
제어부(2)는, 본 개시에서 설명하는 다양한 공정을 플라즈마 처리 장치(1)에 실행시키는 컴퓨터 실행 가능한 명령을 처리한다. 제어부(2)는, 여기서 설명하는 다양한 공정을 실행하기 위해 플라즈마 처리 장치(1)의 각 요소를 제어하도록 구성될 수 있다. 일 실시형태에 있어서, 제어부(2)의 일부 또는 전부가 플라즈마 처리 장치(1)에 포함되어도 좋다. 제어부(2)는 처리부(2a1), 기억부(2a2) 및 통신 인터페이스(2a3)를 포함하여도 좋다. 제어부(2)는 예컨대 컴퓨터(2a)에 의해 실현된다. 처리부(2a1)는, 기억부(2a2)로부터 프로그램을 독출하고, 독출된 프로그램을 실행함으로써 다양한 제어 동작을 행하도록 구성될 수 있다. 이 프로그램은, 미리 기억부(2a2)에 저장되어 있어도 좋고, 필요할 때에 매체를 통해 취득되어도 좋다. 취득된 프로그램은, 기억부(2a2)에 저장되고, 처리부(2a1)에 의해서 기억부(2a2)로부터 독출되어 실행된다. 매체는, 컴퓨터(2a)에 읽어들일 수 있는 다양한 기억 매체라도 좋고, 통신 인터페이스(2a3)에 접속되어 있는 통신 회선이라도 좋다. 처리부(2a1)는 CPU(Central Processing Unit)라도 좋다. 기억부(2a2)는 RAM(Random Access Memory), ROM(Read Only Memory), HDD(Hard Disk Drive), SSD(Solid State Drive), 또는 이들의 조합을 포함하여도 좋다. 통신 인터페이스(2a3)는 LAN(Local Area Network) 등의 통신 회선을 통해 플라즈마 처리 장치(1)와의 사이에서 통신하여도 좋다.
이하에, 플라즈마 처리 장치(1)의 일례로서의 용량 결합형 플라즈마 처리 장치의 구성예에 관해서 설명한다. 도 2는 용량 결합형 플라즈마 처리 장치의 구성예를 설명하기 위한 도면이다.
용량 결합형 플라즈마 처리 장치(1)는 플라즈마 처리 챔버(10), 가스 공급부(20), 전원(30) 및 배기 시스템(40)을 포함한다. 또한, 플라즈마 처리 장치(1)는 기판 지지부(11) 및 가스 도입부를 포함한다. 가스 도입부는 적어도 하나의 처리 가스를 플라즈마 처리 챔버(10) 내에 도입하도록 구성된다. 가스 도입부는 샤워 헤드(13)를 포함한다. 기판 지지부(11)는 플라즈마 처리 챔버(10) 내에 배치된다. 샤워 헤드(13)는 기판 지지부(11)의 위쪽에 배치된다. 일 실시형태에 있어서, 샤워 헤드(13)는 플라즈마 처리 챔버(10)의 천장부(ceiling)의 적어도 일부를 구성한다. 플라즈마 처리 챔버(10)는 샤워 헤드(13), 플라즈마 처리 챔버(10)의 측벽(10a) 및 기판 지지부(11)에 의해 규정된 플라즈마 처리 공간(10s)을 갖는다. 플라즈마 처리 챔버(10)는 접지된다. 샤워 헤드(13) 및 기판 지지부(11)는 플라즈마 처리 챔버(10)의 하우징과는 전기적으로 절연된다.
기판 지지부(11)는 본체부(111) 및 링 어셈블리(112)를 포함한다. 본체부(111)는, 기판(W)을 지지하기 위한 중앙 영역(111a)과, 링 어셈블리(112)를 지지하기 위한 환상 영역(111b)을 갖는다. 웨이퍼는 기판(W)의 일례이다. 본체부(111)의 환상 영역(111b)은 평면에서 볼 때 본체부(111)의 중앙 영역(111a)을 둘러싸고 있다. 기판(W)은 본체부(111)의 중앙 영역(111a) 상에 배치되고, 링 어셈블리(112)는 본체부(111)의 중앙 영역(111a) 상의 기판(W)을 둘러싸도록 본체부(111)의 환상 영역(111b) 상에 배치된다. 따라서, 중앙 영역(111a)은 기판(W)를 지지하기 위한 기판 지지면이라고도 불리고, 환상 영역(111b)은 링 어셈블리(112)를 지지하기 위한 링 지지면이라고도 불린다.
일 실시형태에 있어서, 본체부(111)는 베이스(1110) 및 정전 척(1111)을 포함한다. 베이스(1110)는 도전성 부재를 포함한다. 베이스(1110)의 도전성 부재는 하부 전극으로서 기능할 수 있다. 정전 척(1111)은 베이스(1110) 위에 배치된다. 정전 척(1111)은 세라믹 부재(1111a)와 세라믹 부재(1111a) 내에 배치되는 정전 전극(1111b)을 포함한다. 세라믹 부재(1111a)는 중앙 영역(111a)을 갖는다. 일 실시형태에 있어서, 세라믹 부재(1111a)는 환상 영역(111b)도 갖는다. 또, 환상 정전 척이나 환상 절연 부재와 같은, 정전 척(1111)을 둘러싸는 다른 부재가 환상 영역(111b)을 갖더라도 좋다. 이 경우, 링 어셈블리(112)는, 환상 정전 척 또는 환상 절연 부재 위에 배치되어도 좋고, 정전 척(1111)과 환상 절연 부재 양쪽의 위에 배치되어도 좋다. 또한, 후술하는 RF 전원(31) 및/또는 DC 전원(32)에 결합되는 적어도 하나의 RF/DC 전극이 세라믹 부재(1111a) 내에 배치되어도 좋다. 이 경우, 적어도 하나의 RF/DC 전극이 하부 전극으로서 기능한다. 후술하는 바이어스 RF 신호 및/또는 DC 신호가 적어도 하나의 RF/DC 전극에 공급되는 경우, RF/DC 전극은 바이어스 전극이라고도 불린다. 또, 베이스(1110)의 도전성 부재와 적어도 하나의 RF/DC 전극이 복수의 하부 전극으로서 기능하여도 좋다. 또한, 정전 전극(1111b)이 하부 전극으로서 기능하여도 좋다. 따라서, 기판 지지부(11)는 적어도 하나의 하부 전극을 포함한다.
링 어셈블리(112)는 하나 또는 복수의 환상 부재를 포함한다. 일 실시형태에 있어서, 하나 또는 복수의 환상 부재는 하나 또는 복수의 엣지 링과 적어도 하나의 커버 링을 포함한다. 엣지 링은 도전성 재료 또는 절연 재료로 형성되고, 커버 링는 절연 재료로 형성된다.
또한, 기판 지지부(11)는, 정전 척(1111), 링 어셈블리(112) 및 기판 중 적어도 하나를 타겟 온도로 조절하도록 구성되는 온도 조절 모듈을 포함하여도 좋다. 온도 조절 모듈은 히터, 전열 매체, 유로(1110a) 또는 이들의 조합을 포함하여도 좋다. 유로(1110a)에는 브라인이나 가스와 같은 전열 유체가 흐른다. 일 실시형태에 있어서, 유로(1110a)가 베이스(1110) 내에 형성되고, 하나 또는 복수의 히터가 정전 척(1111)의 세라믹 부재(1111a) 내에 배치된다. 또한, 기판 지지부(11)는, 기판(W)의 이면과 중앙 영역(111a) 사이의 간극에 전열 가스를 공급하도록 구성된 전열 가스 공급부를 포함하여도 좋다.
샤워 헤드(13)는, 가스 공급부(20)로부터의 적어도 하나의 처리 가스를 플라즈마 처리 공간(10s) 내에 도입하도록 구성된다. 샤워 헤드(13)는, 적어도 하나의 가스 공급구(13a), 적어도 하나의 가스 확산실(13b) 및 복수의 가스 도입구(13c)를 갖는다. 가스 공급구(13a)에 공급된 처리 가스는, 가스 확산실(13b)을 통과하여 복수의 가스 도입구(13c)로부터 플라즈마 처리 공간(10s) 내에 도입된다. 또한, 샤워 헤드(13)는 적어도 하나의 상부 전극을 포함한다. 또, 가스 도입부는, 샤워 헤드(13)에 더하여, 측벽(10a)에 형성된 하나 또는 복수의 개구부에 부착되는 하나 또는 복수의 사이드 가스 주입부(SGI: Side Gas Injector)를 포함하여도 좋다.
가스 공급부(20)는 적어도 하나의 가스 소스(21) 및 적어도 하나의 유량 제어기(22)를 포함하여도 좋다. 일 실시형태에 있어서, 가스 공급부(20)는, 적어도 하나의 처리 가스를, 각각에 대응하는 가스 소스(21)로부터 각각에 대응하는 유량 제어기(22)를 통해 샤워 헤드(13)에 공급하도록 구성된다. 각 유량 제어기(22)는, 예컨대 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기를 포함하여도 좋다. 또한, 가스 공급부(20)는 적어도 하나의 처리 가스의 유량을 변조 또는 펄스화하는 적어도 하나의 유량 변조 디바이스를 포함하여도 좋다.
전원(30)은 적어도 하나의 임피던스 정합 회로를 통해 플라즈마 처리 챔버(10)에 결합되는 RF 전원(31)을 포함한다. RF 전원(31)은 적어도 하나의 RF 신호(RF 전력)를 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 공급하도록 구성된다. 이에 따라, 플라즈마 처리 공간(10s)에 공급된 적어도 하나의 처리 가스로부터 플라즈마가 형성된다. 따라서, RF 전원(31)은 플라즈마 생성부(12)의 적어도 일부로서 기능할 수 있다. 또한, 바이어스 RF 신호를 적어도 하나의 하부 전극에 공급함으로써, 기판(W)에 바이어스 전위가 발생하여, 형성된 플라즈마 내의 이온 성분을 기판(W)으로 끌어들일 수 있다.
일 실시형태에 있어서, RF 전원(31)은 제1 RF 생성부(31a) 및 제2 RF 생성부(31b)를 포함한다. 제1 RF 생성부(31a)는, 적어도 하나의 임피던스 정합 회로를 통해 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 결합되어, 플라즈마 생성용의 소스 RF 신호(소스 RF 전력)를 생성하도록 구성된다. 일 실시형태에 있어서, 소스 RF 신호는 10 MHz∼150 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제1 RF 생성부(31a)는 다른 주파수를 갖는 복수의 소스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 하나 또는 복수의 소스 RF 신호는 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 공급된다.
제2 RF 생성부(31b)는, 적어도 하나의 임피던스 정합 회로를 통해 적어도 하나의 하부 전극에 결합되어, 바이어스 RF 신호(바이어스 RF 전력)를 생성하도록 구성된다. 바이어스 RF 신호의 주파수는 소스 RF 신호의 주파수와 동일하더라도 다르더라도 좋다. 일 실시형태에 있어서, 바이어스 RF 신호는 소스 RF 신호의 주파수보다도 낮은 주파수를 갖는다. 일 실시형태에 있어서, 바이어스 RF 신호는 100 kHz∼60 MHz 범위 내의 주파수를 갖는다. 일 실시형태에 있어서, 제2 RF 생성부(31b)는 다른 주파수를 갖는 복수의 바이어스 RF 신호를 생성하도록 구성되어도 좋다. 생성된 하나 또는 복수의 바이어스 RF 신호는 적어도 하나의 하부 전극에 공급된다. 또한, 다양한 실시형태에 있어서, 소스 RF 신호 및 바이어스 RF 신호 중 적어도 하나가 펄스화되어도 좋다.
또한, 전원(30)은 플라즈마 처리 챔버(10)에 결합되는 DC 전원(32)을 포함하여도 좋다. DC 전원(32)은 제1 DC 생성부(32a) 및 제2 DC 생성부(32b)를 포함한다. 일 실시형태에 있어서, 제1 DC 생성부(32a)는 적어도 하나의 하부 전극에 접속되어, 제1 DC 신호를 생성하도록 구성된다. 생성된 제1 DC 신호는 적어도 하나의 하부 전극에 인가된다. 일 실시형태에 있어서, 제2 DC 생성부(32b)는 적어도 하나의 상부 전극에 접속되어, 제2 DC 신호를 생성하도록 구성된다. 생성된 제2 DC 신호는 적어도 하나의 상부 전극에 인가된다.
다양한 실시형태에 있어서, 제1 및 제2 DC 신호가 펄스화되어도 좋다. 이 경우, 전압 펄스의 시퀀스가 적어도 하나의 하부 전극 및/또는 적어도 하나의 상부 전극에 인가된다. 전압 펄스는 직사각형, 사다리꼴, 삼각형 또는 이들을 조합한 펄스파형을 갖더라도 좋다. 일 실시형태에 있어서, DC 신호로부터 전압 펄스의 시퀀스를 생성하기 위한 파형 생성부가 제1 DC 생성부(32a)와 적어도 하나의 하부 전극의 사이에 접속된다. 따라서, 제1 DC 생성부(32a) 및 파형 생성부는 전압 펄스 생성부를 구성한다. 제2 DC 생성부(32b) 및 파형 생성부가 전압 펄스 생성부를 구성하는 경우, 전압 펄스 생성부는 적어도 하나의 상부 전극에 접속된다. 전압 펄스는, 양의 극성을 갖더라도 좋고, 음의 극성을 갖더라도 좋다. 또한, 전압 펄스의 시퀀스는, 1 주기 내에 하나 또는 복수의 양극성 전압 펄스와 하나 또는 복수의 음극성 전압 펄스를 포함하여도 좋다. 또, 제1 및 제2 DC 생성부(32a, 32b)는, RF 전원(31)에 더하여 설치되어도 좋고, 제1 DC 생성부(32a)가 제2 RF 생성부(31b) 대신에 설치되어도 좋다.
배기 시스템(40)은, 예컨대 플라즈마 처리 챔버(10)의 바닥부에 형성된 가스 배출구(10e)에 접속될 수 있다. 배기 시스템(40)은 압력 조정 밸브 및 진공 펌프를 포함하여도 좋다. 압력 조정 밸브에 의해서, 플라즈마 처리 공간(10s) 내의 압력이 조정된다. 진공 펌프는 터보 분자 펌프, 드라이 펌프 또는 이들의 조합을 포함하여도 좋다.
도 3은 하나의 예시적 실시형태에 따른 에칭 방법의 흐름도이다. 도 3에 도시되는 에칭 방법(MT)(이하, 「방법(MT)」이라고 한다)은 상기 실시형태의 플라즈마 처리 장치(1)에 의해 실행될 수 있다. 방법(MT)은 기판(W)에 적용될 수 있다.
도 4는 도 3의 방법이 적용될 수 있는 일례의 기판을 도시하는 평면도이다. 도 5는 도 4의 V-V선을 따른 단면도이다. 도 4 및 도 5에 도시하는 것과 같이, 일 실시형태에 있어서, 기판(W)은 제1 영역(R1)과 제2 영역(R2)을 포함한다. 제1 영역(R1) 및 제2 영역(R2)은 기초 영역(UR) 상에 형성되어도 좋다. 제1 영역(R1)은 제2 영역(R2) 상에 형성되어도 좋다. 제2 영역(R2)은 기초 영역(UR) 상에 형성되어도 좋다. 제1 영역(R1) 및 제2 영역(R2) 각각은 기초 영역(UR) 상에 형성된 막이라도 좋다. 제2 영역(R2)은 제1 영역(R1)에 형성된 오목부 내에 매립되어도 좋다. 제2 영역(R2)은 제1 영역(R1)을 덮도록 형성되어도 좋다.
제1 영역(R1)은 제1 개구(OP1) 및 제2 개구(OP2)를 갖더라도 좋다. 제1 영역(R1)은 마스크라도 좋다. 제1 개구(OP1) 및 제2 개구(OP2) 각각은 컨택트 홀을 형성하기 위한 개구라도 좋다. 제1 개구(OP1)는, 제1 방향에 있어서의 치수(X1)와, 제1 방향에 직교하는 제2 방향에 있어서의 치수(Y1)를 갖는다. 제2 개구(OP2)는, 제1 방향에 있어서의 치수(X2)와, 제1 방향에 직교하는 제2 방향에 있어서의 치수(Y2)를 갖는다. 제1 방향 및 제2 방향은 기판(W)의 메인면에 따른 방향이라도 좋다. 치수(X1)는 치수(X2)와 동일하여도 좋다. 치수(Y1)는 치수(Y2)보다 크더라도 좋다. 치수(Y2)는 치수(X2)보다 크더라도 좋다. 치수(X1) 및 치수(X2)의 각각(최소 치수)은 50 nm 이하라도 좋다.
제1 영역(R1)은 제1 재료를 포함한다. 제1 재료는 실리콘, 질화실리콘(SiNx), 실리콘 카바이드(SiC), 텅스텐(W), 텅스텐 카바이드(WC) 및 질화티탄(TiNx) 중 적어도 하나를 포함하여도 좋다. 제1 영역(R1)은 실리콘 및 금속 중 적어도 하나를 포함하여도 좋다. 금속은 텅스텐 및 티탄 중 적어도 하나를 포함하여도 좋다.
제2 영역(R2)은 제1 재료와는 다른 제2 재료를 포함한다. 제2 재료는 실리콘 및 산소를 포함하여도 좋다. 제2 재료는 산화실리콘(SiOx)을 포함하여도 좋다.
기초 영역(UR)은 실리콘 및 금속 중 적어도 하나를 포함하여도 좋다. 기초 영역(UR)은 실리콘 및 질소를 포함하여도 좋다. 기초 영역(UR)은 질화실리콘(SiNx)을 포함하여도 좋다.
이하, 방법(MT)에 관해서, 방법(MT)이 상기 실시형태의 플라즈마 처리 장치(1)를 이용하여 기판(W)에 적용되는 경우를 예로 들어, 도 3∼도 7을 참조하면서 설명한다. 도 6은 하나의 예시적 실시형태에 따른 에칭 방법의 한 공정을 도시하는 단면도이다. 플라즈마 처리 장치(1)가 이용되는 경우에는, 제어부(2)에 의한 플라즈마 처리 장치(1)의 각 부의 제어에 의해, 플라즈마 처리 장치(1)에 있어서 방법(MT)이 실행될 수 있다. 방법(MT)에서는, 도 2에 도시하는 것과 같이, 플라즈마 처리 챔버(10) 내에 배치된 기판 지지부(11)(기판 지지기) 상의 기판(W)을 처리한다.
도 3에 도시하는 것과 같이, 방법(MT)은 공정 ST1 및 공정 ST2를 포함한다. 공정 ST1 및 공정 ST2는 순차 실행될 수 있다.
공정 ST1에서는 도 4 및 도 5에 도시하는 기판(W)을 준비한다. 기판(W)은 플라즈마 처리 챔버(10) 내에 있어서 기판 지지부(11)에 의해 지지될 수 있다.
공정 ST2에서는, 도 6에 도시하는 것과 같이, 텅스텐 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마(PL)에 의해 제2 영역(R2)을 에칭한다. 제2 영역(R2)에는, 제1 개구(OP1)에 대응하는 제1 오목부(RS1)와, 제2 개구(OP2)에 대응하는 제2 오목부(RS2)가 형성될 수 있다. 제1 오목부(RS1) 및 제2 오목부(RS2)의 각각은 컨택트 홀이라도 좋다. 제1 오목부(RS1) 및 제2 오목부(RS2)의 각 바닥부는 기초 영역(UR)의 상면에 도달하여도 좋다. 공정 ST2를 행한 후에 있어서, 제1 개구(OP1)는 치수(Y11)를 갖고, 제2 개구(OP2)는 치수(Y12)를 갖는다. 치수(Y11)는 치수(Y12)보다도 크다. 치수(Y11)는 공정 ST2를 행하기 전의 치수(Y1)보다도 크다. 치수(Y12)는 공정 ST2를 행하기 전의 치수(Y2)보다도 크다. 공정 ST2에서는, 플라즈마(PL)에 제1 영역(R1) 및 제2 영역(R2)을 노출함으로써, 제1 영역(R1) 상에 텅스텐 함유 보호층(DP)을 형성하면서 제2 영역(R2)을 에칭하여도 좋다.
에칭은 이하와 같이 실시되어도 좋다. 우선, 가스 공급부(20)에 의해, 텅스텐 함유 가스를 포함하는 처리 가스를 플라즈마 처리 챔버(10) 내에 공급한다. 이어서, 플라즈마 생성부(12)에 의해, 플라즈마 처리 챔버(10) 내에서 처리 가스로부터 플라즈마(PL)를 생성한다. 제어부(2)는, 플라즈마(PL)에 의해 제2 영역(R2)이 에칭되도록 가스 공급부(20) 및 플라즈마 생성부(12)를 제어한다.
처리 가스는 탄소를 포함하지 않아도 좋다. 처리 가스는 CxHyFz(x 및 z는 1 이상의 정수, y는 0 이상의 정수) 가스를 포함하여도 좋다. 처리 가스는 불활성 가스를 포함하여도 좋다. 불활성 가스의 예는 노블 가스를 포함한다. 노블 가스의 예는 헬륨 가스, 네온 가스, 아르곤 가스, 크립톤 가스 및 크세논 가스를 포함한다. 처리 가스는 산소를 포함하여도 좋고, 산소를 포함하지 않아도 좋다. 처리 가스는 산소 함유 가스를 포함하여도 좋다. 산소 함유 가스는 O2 가스, CO 가스 및 CO2 가스의 적어도 하나를 포함하여도 좋다.
텅스텐 함유 가스는 할로겐화텅스텐 가스를 포함하여도 좋다. 할로겐화텅스텐 가스는 육불화텅스텐(WF6) 가스, 육브롬화텅스텐(WBr6) 가스, 육염화텅스텐(WCl6) 가스 및 WF5Cl 가스의 적어도 하나를 포함하여도 좋다. 할로겐화텅스텐 가스의 순도는 99% 이상이라도 좋고, 99.9% 이상이라도 좋고, 99.99% 이상이라도 좋고, 99.999% 이상이라도 좋다. 텅스텐 함유 가스는 헥사카르보닐텅스텐(W(CO)6) 가스를 포함하여도 좋다.
공정 ST2에 있어서, 불활성 가스를 제외한 처리 가스에 포함되는 모든 가스 중 텅스텐 함유 가스의 유량은 가장 많다. 제어부(2)는, 불활성 가스를 제외한 처리 가스에 포함되는 모든 가스 중 텅스텐 함유 가스의 유량이 가장 많아지도록 가스 공급부(20)를 제어한다. 텅스텐 함유 가스의 유량은 10 sccm 이하라도 좋다. CxHyFz(x 및 z는 1 이상의 정수, y는 0 이상의 정수) 가스의 유량은 4 sccm 이하라도 좋다. 산소 가스의 유량은 4 sccm 이하라도 좋다.
공정 ST2에 있어서, 기판 지지부(11)의 온도는 100℃ 이상이라도 좋고, 120℃ 이상이라도 좋고, 130℃ 이상이라도 좋고, 140℃ 이상이라도 좋고, 150℃ 이상이라도 좋다. 또한, 기판 지지부(11)의 온도는 250℃ 이하라도 좋고, 200℃ 이하라도 좋다.
공정 ST2에 있어서, 플라즈마 처리 챔버(10) 내의 압력은 1 mTorr(0.1333 Pa) 이상이라도 좋고, 10 mTorr(1.333 Pa) 이상이라도 좋다. 또한, 플라즈마 처리 챔버(10) 내의 압력은 50 mTorr(6.665 Pa) 이하라도 좋고, 30 mTorr(3.999 Pa) 이하라도 좋다.
불활성 가스를 제외한 처리 가스에 포함되는 모든 가스 중 탄소 함유 가스의 유량이 가장 많으면, 큰 설계 치수를 갖는 오목부에 탄소를 포함하는 퇴적물이 부착하기 쉽다. 그 결과, 큰 설계 치수를 갖는 오목부에 있어서, 오목부의 치수가 수축하는 현상(로딩)이 생긴다. 한편, 상기 방법(MT)에 의하면, 텅스텐 함유 가스의 유량이 가장 많기 때문에, 처리 가스에 기인하는 퇴적물의 양을 저감할 수 있다. 그 때문에, 큰 설계 치수를 갖는 제1 개구(OP1)의 치수(Y1)(제1 오목부(RS1)의 치수)가 수축하는 현상(로딩)을 억제할 수 있다. 따라서, 양호한 형상을 갖는 제1 오목부(RS)를 형성할 수 있다. 또한, 제1 오목부(RS1)의 측벽은 수직 형상을 갖는다. 또한, 상기 방법(MT)에 의하면, 플라즈마(PL)에 의한 제1 영역(R1)의 에칭량이 작다. 그 결과, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비를 향상시킬 수 있다. 또한, 제2 영역(R2)의 에칭 레이트도 향상시킬 수 있다.
도 7은 기판 지지부(11)의 본체부(111) 내의 전극에 주어지는 바이어스 전력 및 대향 전극에 주어지는 RF 전력의 시간 변화를 도시하는 타이밍 차트의 일례이다. 이 타이밍 차트는 방법(MT)에 있어서의 공정 ST2와 관련된다. 공정 ST2에서는, 본체부(111) 내의 전극에 바이어스 전력이 주어지더라도 좋다. 바이어스 전력은 예컨대 RF 전력 LF라도 좋다. 이하의 기재는 직경 300 밀리미터의 기판에 이용되는 전력의 예이다. RF 전력 LF는, 10 W 이상 300 W 이하라도 좋고, 30 W 이상 200 W 이하라도 좋고, 50 W 이상 100 W 이하라도 좋다. RF 전력 LF의 주파수는 100 kHz 이상, 40.68 MHz 이하라도 좋다. RF 전력 LF가 작으면, 플라즈마(PL) 내의 이온에 의한 제1 영역(R1)의 에칭이 억제된다. 공정 ST2에서는, 대향 전극에 RF 전력 HF가 주어지더라도 좋다. RF 전력 HF는 50 W 이상 1000 W 이하라도 좋고, 80 W 이상 800 W 이하라도 좋고, 100 W 이상 500 W 이하라도 좋다. RF 전력 HF의 주파수는 27 MHz이상 100 MHz 이하라도 좋다. RF 전력 LF 및 RF 전력 HF는 주기(CY)로 주기적으로 인가되어도 좋다. 또, 바이어스 전력은 기판 지지부(11)의 도전성 부재에 공급되어도 좋다. 또한, RF 전력 HF는 하나 또는 복수의 코일을 포함하는 안테나에 공급되어도 좋다.
플라즈마(PL)의 이온 에너지는, 50 eV(8.0×10-18 J) 이상 700 eV(1.1×10-16 J) 이하라도 좋고, 100 eV(1.6×10-17 J) 이상 600 eV(9.6×10-17 J) 이하라도 좋고, 120 eV 이상(1.9×10-17 J) 500 eV(8.0×10-17 J) 이하라도 좋다. 또, 본 개시의 이온 에너지는, 기판 상면에 입사하는 평균 이온 에너지라도 좋고, 기판 상면에 입사하는 이온 에너지의 분포로서 표시되어도 좋다.
주기(CY)는 제1 기간(PA), 제2 기간(PB) 및 제3 기간(PC)을 포함할 수 있다. 제1 기간(PA)에 있어서, RF 전력 HF는 고전력 H2(제1 전력. 예컨대 100 W 초과)로 유지되고, RF 전력 LF는 저전력 L1(제2 전력. 예컨대 100 W 미만)로 유지된다. 제1 기간(PA)에서는 텅스텐 함유 보호층(DP)의 퇴적이 촉진된다. 제1 기간(PA) 후의 제2 기간(PB)에 있어서, RF 전력 HF는 저전력 L2(제3 전력. 예컨대 200 W 미만)로 유지되고, RF 전력 LF는 저전력 L1(제4 전력. 예컨대 100 W 미만)로 유지된다. 저전력 L2는 고전력 H2보다도 작고, 저전력 L1보다도 크다. 제2 기간(PB)에 있어서의 RF 전력 LF의 저전력 L1은 제1 기간(PA)에 있어서의 RF 전력 LF의 저전력 L1과 다르더라도 좋다. 예컨대 제2 기간(PB)에 있어서의 RF 전력 LF의 저전력 L1은 제1 기간(PA)에 있어서의 RF 전력 LF의 저전력 L1보다 크더라도 좋다. 제2 기간(PB) 후의 제3 기간(PC)에 있어서, RF 전력 HF는 저전력 L2(제5 전력. 예컨대 200 W 미만)로 유지되고, RF 전력 LF는 고전력 H1(제6 전력. 예컨대 50 W 초)로 유지된다. 고전력 H1은 저전력 L1보다도 크고 고전력 H2보다도 작다. 제3 기간(PC)에 있어서의 RF 전력 HF의 저전력 L2는 제2 기간(PB)에 있어서의 RF 전력 HF의 저전력 L2와 다르더라도 좋다. 예컨대 제3 기간(PC)에 있어서의 RF 전력 HF의 저전력 L2는 제2 기간(PB)에 있어서의 RF 전력 HF의 저전력 L2보다 작더라도 좋다. 제3 기간(PC)에서는 제2 영역(R2)의 에칭이 촉진된다. 제2 기간(PB)은 제1 기간(PA)에서 제3 기간(PC)으로의 천이 기간이다. 공정 ST2에서는, 제1 기간(PA), 제2 기간(PB) 및 제3 기간(PC)을 포함하는 주기(CY)에 대응하는 1 사이클이 2회 이상반복하여 실시되어도 좋다.
주기(CY)에 있어서 제1 기간(PA)이 차지하는 비율은 주기(CY)에 있어서 제3 기간(PC)이 차지하는 비율보다도 작다. 주기(CY)에 있어서 제1 기간(PA)이 차지하는 비율은 10% 이상이라도 좋고 50% 미만이라도 좋다. 제1 기간(PA)이 차지하는 비율이 크면, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 커진다. 제1 기간(PA)가 차지하는 비율이 작으면, 제1 오목부(RS1) 및 제2 오목부(RS2)의 폐색이 억제된다. 주기(CY)에 있어서 제3 기간(PC)이 차지하는 비율은 50% 이상이라도 좋다. 제3 기간(PC)이 차지하는 비율이 크면, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 커진다. 주기(CY)를 규정하는 주파수는 1 kHz 이상 1 MHz 이하일 수 있다. 주기(CY)의 시간 길이는 주기(CY)를 규정하는 주파수의 역수이다.
제어부(2)는, 도 7에 도시하는 RF 전력 HF 및 RF 전력 LF가 플라즈마 처리 장치(1)에 공급되도록 전원(30)을 제어하여도 좋다. 제어부(2)는, 일정한 RF 전력 HF 및 일정 RF 전력 LF가 플라즈마 처리 장치(1)에 공급되도록 전원(30)을 제어하여도 좋다.
이상, 다양한 예시적 실시형태에 관해서 설명해 왔지만, 상술한 예시적 실시형태에 한정되지 않고서 다양한 추가, 생략, 치환 및 변경이 이루어지더라도 좋다. 또한, 다른 실시형태에 있어서의 요소를 조합하여 다른 실시형태를 형성할 수 있다.
이하, 방법(MT1)의 평가를 위해서 행한 다양한 실험에 관해서 설명한다. 이하에 설명하는 실험은 본 개시를 한정하는 것은 아니다.
(제1 실험)
제1 실험에서는, 텅스텐 카바이드(WC)를 포함하는 제1 영역(R1)과, 산화실리콘(SiOx)을 포함하는 제2 영역(R2)을 포함하는 기판(W)을 준비했다(도 4 및 도 5 참조). 제1 영역(R1)은 치수(Y1)를 갖는 제1 개구(OP1)와 치수(Y2)를 갖는 제2 개구(OP2)를 갖는다. 그 후, 플라즈마 처리 장치(1)를 이용하여 기판(W)에 대하여 공정 ST2를 실시했다. 공정 ST2에 있어서, 처리 가스는 육불화텅스텐 가스(WF6)와 아르곤 가스의 혼합 가스이다.
(제2 실험)
제2 실험에서는, 공정 ST2에 있어서, 처리 가스로서 육불화텅스텐 가스(W F6)와 C4F6 가스와 산소 가스(O2)와 아르곤 가스의 혼합 가스를 이용한 것 이외에는, 제1 실험의 방법과 동일한 방법을 실행했다. 육불화텅스텐 가스(WF6)의 유량은 C4F6 가스의 유량보다도 많고, 산소 가스(O2)의 유량보다도 많았다.
(제3 실험)
제3 실험에서는, 공정 ST2에 있어서, 처리 가스로서 CF4 가스와 C4F6 가스와 산소 가스(O2)와 아르곤 가스의 혼합 가스를 이용한 것 이외에는, 제1 실험의 방법과 동일한 방법을 실행했다.
(제4 실험)
제4 실험에서는, 공정 ST2에 있어서, 처리 가스로서 C4F6 가스와 산소 가스(O2)와 아르곤 가스의 혼합 가스를 이용한 것 이외에는, 제1 실험의 방법과 동일한 방법을 실행했다.
(TEM 화상)
도 8은 제1 실험에서 에칭 방법을 실행함으로써 얻어지는 기판 단면의 TEM 화상의 예를 도시하는 도면이다. 도 8에 도시하는 것과 같이, 제2 영역(R2)이 에칭됨으로써 제1 오목부(RS1) 및 제2 오목부(RS2)가 형성되었다. 제1 오목부(RS1) 및 제2 오목부(RS2)의 측벽은 수직 형상을 갖고 있었다. 또한, 제1 실험에서는 제1 영역(R1) 상에 텅스텐 함유 보호층(DP)이 형성되는 것이 확인되었다.
(로딩)
제1 실험에 있어서, 공정 ST2를 행하기 전의 제1 개구(OP1)의 치수(Y1)와, 공정 ST2를 행한 후의 제1 개구(OP1)의 치수(Y11)의 차를 측정했다. Y11-Y1의 값은 2.0 nm였다. 따라서, 공정 ST2를 행함으로써, 제1 개구(OP1)의 치수가 2.0 nm 증가한 것을 알 수 있다. 또한, 제1 실험에 있어서, 공정 ST2를 행하기 전의 제2 개구(OP2)의 치수(Y2)와, 공정 ST2를 행한 후의 제2 개구(OP2)의 치수(Y12)의 차를 측정했다. Y12-Y2의 값은 0.9 nm였다. 따라서, 공정 ST2를 행함으로써, 제2 개구(OP2)의 치수가 0.9 nm 증가한 것을 알 수 있다. 큰 설계 치수를 갖는 제1 개구(OP1)의 치수의 증가 폭(2.0 nm)은, 작은 설계 치수를 갖는 제2 개구(OP2)의 치수의 증가 폭(0.9 nm)보다도 크다. 따라서, 1.1 nm의 역로딩이 확인되었다. 역로딩은, 큰 설계 치수를 갖는 개구의 치수의 증가 폭이 작은 설계 치수를 갖는 개구의 치수의 증가 폭보다도 커지는 현상이다.
제2 실험에 있어서, Y11-Y1의 값은 3.3 nm이고, Y12-Y2의 값은 0.6 nm였다. 따라서, 2.7 nm의 역로딩이 확인되었다.
제3 실험에 있어서, Y11-Y1의 값은 8.5 nm이고, Y12-Y2의 값은 4.3 nm였다. 따라서, 4.2 nm의 역로딩이 확인되었다.
제4 실험에 있어서, Y11-Y1의 값은 -0.8 nm이고, Y12-Y2의 값은 -0.4 nm였다. 따라서, 0.4 nm의 순로딩이 확인되었다. 순로딩은, 큰 설계 치수를 갖는 개구의 치수의 감소 폭이 작은 설계 치수를 갖는 개구의 치수의 감소 폭보다도 커지는 현상이다.
(에칭 선택비)
제1 실험에 있어서, 공정 ST2를 행하기 전의 텅스텐 함유 막(제1 영역(R1)의 두께(TH1)와, 공정 ST2를 행한 후의 텅스텐 함유 막(제1 영역(R1) 및 텅스텐 함유 보호층(DP))의 두께(TH2)의 차를 측정했다. TH2-TH1의 값은 6.1 nm였다. 한편, 제1 오목부(RS1)의 깊이는 95.2 nm였다. 이것은 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비가 무한대인 것을 나타낸다. 바꿔 말하면, 제2 영역(R2)에 비해서 제1 영역(R1)은 전혀 에칭되지 않음을 나타낸다.
제2 실험에 있어서, TH2-TH1의 값은 -1.8 nm였다. 한편, 제1 오목부(RS1)의 깊이는 164.1 nm였다. 따라서, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비는 91.2였다.
제3 실험에 있어서, TH2-TH1의 값은 -15.0 nm였다. 한편, 제1 오목부(RS1)의 깊이는 180.4 nm였다. 따라서, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비는 12.0이었다.
제4 실험에 있어서, TH2-TH1의 값은 -4.6 nm였다. 한편, 제1 오목부(RS1)의 깊이는 68.7 nm였다. 따라서, 제1 영역(R1)에 대한 제2 영역(R2)의 에칭 선택비는 15.0이었다.
제1 실험∼제4 실험의 결과로부터, 불활성 가스를 제외한 처리 가스에 포함되는 모든 가스 중 텅스텐 함유 가스의 유량이 가장 많은 경우에, 역로딩 및 높은 에칭 선택비를 얻을 수 있다는 것을 알 수 있다.
본 개시는 이하의 양태를 더 포함한다.
(부기 1)
실리콘 함유 막을 에칭하기 위한 에칭 가스 조성물이며, 텅스텐 함유 가스를 포함하고, 불활성 가스를 제외한 에칭 가스 조성물에 포함되는 모든 가스 중 텅스텐 함유 가스의 유량이 가장 많은 에칭 가스 조성물.
(부기 2)
텅스텐 함유 가스가 육불화텅스텐 가스를 포함하는 (부기 1)에 기재한 에칭 가스 조성물.
(부기 3)
육불화텅스텐 가스의 순도가 99% 이상인 (부기 2)에 기재한 에칭 가스 조성물.
(부기 4)
탄소를 포함하지 않는 (부기 1)∼(부기 3)의 어느 하나에 기재한 에칭 가스 조성물.
(부기 5)
CxHyFz(x 및 z는 1 이상의 정수, y는 0 이상의 정수) 가스를 포함하는 (부기 1)∼(부기 3)의 어느 하나에 기재한 에칭 가스 조성물.
이상의 설명으로부터, 본 개시의 다양한 실시형태는, 설명의 목적에서 본 명세서에 설명되어 있으며, 본 개시의 범위 및 주지로부터 일탈하지 않고서 다양한 변경을 할 수 있다는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 다양한 실시형태는 한정하는 것을 의도하고 있지 않으며, 참된 범위와 주지는 첨부한 청구범위에 의해서 나타내어진다.

Claims (10)

  1. 에칭 방법에 있어서,
    기판을 준비하는 공정으로서, 상기 기판은, 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 다른 제2 재료를 포함하는 제2 영역을 포함하는 것인, 상기 준비하는 공정과,
    텅스텐 함유 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해, 상기 제2 영역을 에칭하는 공정
    을 포함하고,
    상기 에칭하는 공정에 있어서, 불활성 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 텅스텐 함유 가스의 유량이 가장 많은 것인, 에칭 방법.
  2. 제1항에 있어서,
    상기 텅스텐 함유 가스는 육불화텅스텐 가스를 포함하는 것인, 에칭 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 처리 가스는 탄소를 포함하지 않는 것인, 에칭 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 처리 가스는 CxHyFz(x 및 z는 1 이상의 정수, y는 0 이상의 정수) 가스를 포함하는 것인, 에칭 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 에칭하는 공정에서는, 상기 플라즈마에 상기 제1 영역 및 상기 제2 영역을 노출함으로써, 상기 제1 영역 상에 텅스텐 함유 보호층을 형성하면서 상기 제2 영역을 에칭하는 것인, 에칭 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제1 재료는 실리콘, 질화실리콘, 실리콘 카바이드, 텅스텐, 텅스텐 카바이드 및 질화티탄 중 적어도 하나를 포함하는 것인, 에칭 방법.
  7. 에칭 방법에 있어서,
    기판을 준비하는 공정으로서, 상기 기판은, 실리콘 및 금속 중 적어도 하나를 포함하는 제1 영역과, 실리콘 및 산소를 포함하는 제2 영역을 포함하는 것인, 상기 준비하는 공정과,
    육불화텅스텐 가스 및 노블 가스를 포함하는 처리 가스로부터 생성되는 플라즈마에 의해, 상기 제2 영역을 에칭하는 공정
    을 포함하고,
    상기 에칭하는 공정에 있어서, 상기 노블 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 육불화텅스텐 가스의 유량이 가장 많은 것인, 에칭 방법.
  8. 플라즈마 처리 장치에 있어서,
    챔버와,
    상기 챔버 내에 있어서 기판을 지지하기 위한 기판 지지기로서, 상기 기판은, 제1 재료를 포함하는 제1 영역과, 상기 제1 재료와는 다른 제2 재료를 포함하는 제2 영역을 포함하는 것인, 상기 기판 지지기와,
    텅스텐 함유 가스를 포함하는 처리 가스를 상기 챔버 내에 공급하도록 구성된 가스 공급부와,
    상기 챔버 내에서 상기 처리 가스로부터 플라즈마를 생성하도록 구성된 플라즈마 생성부와,
    제어부
    를 구비하고,
    상기 제어부는, 상기 플라즈마에 의해 상기 제2 영역이 에칭되게끔 상기 가스 공급부 및 상기 플라즈마 생성부를 제어하도록 구성되고,
    상기 제어부는, 불활성 가스를 제외한 상기 처리 가스에 포함되는 모든 가스 중 상기 텅스텐 함유 가스의 유량이 가장 많아지게끔 상기 가스 공급부를 제어하도록 구성되는 것인, 플라즈마 처리 장치.
  9. 제8항에 있어서,
    상기 플라즈마 처리 장치는 용량 결합형의 플라즈마 처리 장치인 것인, 플라즈마 처리 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 플라즈마를 생성하기 위해서, 상기 플라즈마 처리 장치에 고주파 전력 및 바이어스 전력을 공급하는 전원을 더 구비하고,
    상기 제어부는,
    (a) 제1 기간에 있어서, 상기 제1 영역 상에 텅스텐 함유 보호층이 형성되도록, 상기 고주파 전력을 제1 전력으로 하며, 상기 바이어스 전력을 상기 제1 전력보다 낮은 제2 전력으로 하고,
    (b) 상기 제1 기간 후의 제2 기간에 있어서, 상기 고주파 전력을 상기 제1 전력보다 낮은 제3 전력으로 하며, 상기 바이어스 전력을 상기 제3 전력보다 낮은 제4 전력으로 하고,
    (c) 상기 제2 기간 후의 제3 기간에 있어서, 상기 제2 영역이 에칭되도록, 상기 고주파 전력을 상기 제1 전력보다 낮은 제5 전력으로 하며, 상기 바이어스 전력을 상기 제4 전력보다 높은 제6 전력으로 하는 식으로,
    상기 전원을 제어하도록 구성되는 것인, 플라즈마 처리 장치.
KR1020220120842A 2021-09-30 2022-09-23 에칭 방법 및 플라즈마 처리 장치 KR20230046993A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2021-161373 2021-09-30
JP2021161373A JP2023050972A (ja) 2021-09-30 2021-09-30 エッチング方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20230046993A true KR20230046993A (ko) 2023-04-06

Family

ID=85573232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220120842A KR20230046993A (ko) 2021-09-30 2022-09-23 에칭 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US20230086580A1 (ko)
JP (1) JP2023050972A (ko)
KR (1) KR20230046993A (ko)
CN (1) CN115910773A (ko)
TW (1) TW202333224A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016157793A (ja) 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JP2023050972A (ja) 2023-04-11
TW202333224A (zh) 2023-08-16
CN115910773A (zh) 2023-04-04
US20230086580A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US5607542A (en) Inductively enhanced reactive ion etching
JP2019526169A (ja) 材料改質とｒｆパルスを用いた選択的エッチング
KR20230046993A (ko) 에칭 방법 및 플라즈마 처리 장치
US20230377851A1 (en) Etching method and plasma processing apparatus
WO2024090252A1 (ja) 基板処理方法及び基板処理装置
WO2023127820A1 (ja) エッチング方法及びプラズマ処理装置
US20240112927A1 (en) Etching method and plasma processing apparatus
JP2024064179A (ja) エッチング方法及びプラズマ処理装置
JP7250895B2 (ja) エッチング方法及びプラズマ処理装置
WO2024070578A1 (ja) プラズマ処理装置及び電源システム
WO2024070580A1 (ja) プラズマ処理装置及び電源システム
JP2024039240A (ja) エッチング方法及びプラズマ処理装置
JP2023109497A (ja) エッチング方法及びプラズマ処理装置
JP2023109496A (ja) エッチング方法及びプラズマ処理装置
US20240071728A1 (en) Substrate processing method and plasma processing apparatus
US20230420263A1 (en) Etching method and plasma processing apparatus
WO2024043139A1 (ja) エッチング方法及びプラズマ処理装置
WO2023210399A1 (ja) プラズマ処理装置、電源システム及びプラズマ処理方法
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
KR20230006394A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20220136136A (ko) 에칭 방법 및 에칭 처리 장치
JP2024035043A (ja) 基板処理方法及びプラズマ処理装置
JP2024035702A (ja) プラズマ処理装置及びプラズマ処理方法
KR20240031070A (ko) 기판 처리 방법 및 플라즈마 처리 장치
JP2023032693A (ja) エッチング方法及びプラズマエッチング装置