CN111276535A - 具有沟槽型栅极的器件的制作方法 - Google Patents

具有沟槽型栅极的器件的制作方法 Download PDF

Info

Publication number
CN111276535A
CN111276535A CN202010098122.4A CN202010098122A CN111276535A CN 111276535 A CN111276535 A CN 111276535A CN 202010098122 A CN202010098122 A CN 202010098122A CN 111276535 A CN111276535 A CN 111276535A
Authority
CN
China
Prior art keywords
substrate
contact hole
dielectric layer
interlayer dielectric
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010098122.4A
Other languages
English (en)
Inventor
杨继业
潘嘉
赵龙杰
黄璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010098122.4A priority Critical patent/CN111276535A/zh
Publication of CN111276535A publication Critical patent/CN111276535A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种具有沟槽型栅极的器件的制作方法，涉及半导体制造领域。该方法包括提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。

Description

具有沟槽型栅极的器件的制作方法
技术领域
本申请涉及半导体制造领域，具体涉及一种具有沟槽型栅极的器件的制作方法。
背景技术
具有沟槽型栅极结构的MOS器件，比如Trench IGBT、Trench VDMOS，在实际应用中因为栅氧关断时的寄生电容放电过程会导致栅端有一个尖峰电压，因此要求栅端能够承受较高的负向击穿电压。
目前栅氧化层的材料一般是二氧化硅，单纯的增加栅氧化层的厚度无法提高栅端的负向击穿电压。
发明内容
为了解决现有技术的问题，本申请提供了一种具有沟槽型栅极的器件的制作方法。该技术方案如下：
一方面，本申请实施例提供了一种具有沟槽型栅极的器件的制作方法，该方法包括：
提供一衬底，在衬底内制作沟槽型栅极；
在衬底表面沉积TEOS作为层间介质层；
通过光刻工艺形成接触孔图形；
根据接触孔图形刻蚀层间介质层，得到接触孔。
可选的，通过光刻工艺形成接触孔图形之前，还包括：
向TEOS层内注入氩离子。
可选的，氩离子的注入剂量为1E12～5E13离子/m3，氩离子的注入能量为80keV～450keV。
可选的，在衬底表面沉积TEOS作为层间介质层，包括：
通过PECVD工艺在衬底表面沉积TEOS作为层间介质层。
可选的，层间介质层的厚度至少为1000A。
可选的，在衬底内制作沟槽型栅极，包括：
通过光刻工艺在衬底表面形成沟槽图形；
根据沟槽图形刻蚀衬底，得到沟槽；
生长栅氧化层，栅氧化层覆盖沟槽的侧面和底部；
沉积多晶硅，形成沟槽型栅极。
可选的，根据接触孔图形刻蚀层间介质层，得到接触孔，包括：
根据接触孔图形，通过湿法刻蚀工艺和/或干法刻蚀工艺刻蚀层间介质层，得到接触孔。
可选的，方法至少应用于Trench IGBT、Trench VDMOS、Trench超结VDMOS。
本申请技术方案，至少包括如下优点：
通过提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种具有沟槽型栅极的器件的制作方法的流程图；
图2是本申请实施例提供的Trench VDMOS的BVGSS曲线的示意图；
图3是本申请实施例提供的另一种具有沟槽型栅极的器件的制作方法的流程图；
图4是一种显微镜图片的局部示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
相关技术中，在衬底上制作完成沟槽型栅极后，在衬底表面先淀积一层低温氧化层，再淀积BPSG(硼磷硅玻璃)，然后经过高温回流使表面平整，之后再制作接触孔。在具有沟槽型栅极的器件中，栅氧化层沿沟槽的侧壁生长，栅氧化层的上方就是层间介质层。单纯的增加栅氧化层的厚度，并不能提高器件栅端的负向击穿电压；此外，在某些情况下，使用BPSG作为层间介质层材料，BPSG中的高浓度硼磷会通过氧化层继续扩散，从而影响到器件的栅氧质量。
请参考图1，本申请实施例提供了一种具有沟槽型栅极的器件的制作方法的流程图，如图1所示，该方法可以包括如下步骤：
步骤101，提供一衬底，在衬底内制作沟槽型栅极。
步骤102，在衬底表面沉积TEOS作为层间介质层。
采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺在衬底表面沉积TEOS(正硅酸乙酯)，层间介质层的材料为TEOS。
步骤103，通过光刻工艺形成接触孔图形。
通过光刻工艺在TEOS层表面形成接触孔图形。
步骤104，根据接触孔图形刻蚀层间介质层，得到接触孔。
根据接触孔图形刻蚀TEOS层，得到接触孔。
在现有技术中，完成沟槽型栅极的制作后，在衬底表面先沉积一层低温氧化层，然后再沉积BPSG(硼磷硅玻璃)作为层间介质层。
以Trench VDMOS为例，如图2所示，曲线21为采用BPSG作为层间介质层制作的Trench VDMOS的BVGSS(栅源耐压)曲线，曲线22为本申请实施例提供的方法制作的TrenchVDMOS的BVGSS曲线，IGSS表示漏泄电流，VG表示栅端电压，从图2可以看出，采用申请实施例提供的方法制作的Trench VDMOS的栅端负向击穿电压提高。
综上所述，本申请实施例通过提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。
请参考图3，本申请实施例提供了另一种具有沟槽型栅极的器件的制作方法的流程图，如图3所示，该方法可以包括如下步骤：
步骤301，提供一衬底，通过光刻工艺在衬底表面形成沟槽图形。
在衬底表面旋涂光刻胶，通过光刻工艺将沟槽掩膜版上沟槽图形复制到衬底表面。
步骤302，根据沟槽图形刻蚀衬底，得到沟槽。
步骤303，生长栅氧化层，栅氧化层覆盖沟槽的侧面和底部。
可选的，通过热氧化技术在沟槽壁上形成栅氧化层。
步骤304，沉积多晶硅，形成沟槽型栅极。
沉积多晶硅，并去除衬底表面的多晶硅，沟槽内填满多晶硅，成沟槽型栅极。
步骤305，在衬底表面沉积TEOS作为层间介质层。
可选的，通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)工艺在衬底表面沉积TEOS作为层间介质层。
可选的，层间介质层的厚度至少为1000A。
步骤306，向TEOS层内注入氩离子。
可选的，氩离子的注入能量为80keV～450keV，氩离子的注入剂量为1E12～5E13离子/m3。
通过向TEOS注入氩离子，可以令层间介质层斜坡变缓，即如图4所示，向TEOS注入氩离子后可以减小层间介质层斜坡31的斜率。
步骤307，通过光刻工艺形成接触孔图形。
可选的，在层间介质层表面旋涂光刻胶，通过光刻工艺将接触孔掩膜版上的接触孔图形复制到层间介质层表面。
步骤308，根据接触孔图形刻蚀层间介质层，得到接触孔。
可选的，根据接触孔图形，通过湿法刻蚀工艺和/或干法刻蚀工艺刻蚀层间介质层，在层间介质层形成接触孔。
综上所述，本申请实施例通过提供一衬底，在衬底内制作沟槽型栅极，在衬底表面沉积TEOS作为层间介质层，通过光刻工艺形成接触孔图形，根据接触孔图形刻蚀层间介质层，得到接触孔；解决了现有技术制作带有沟槽型栅的器件时，单纯增加栅氧厚度无法提高栅端的负向击穿电压的问题；达到了在无需改变器件设计的情况下，缩短工艺时间，提高器件栅端的负向击穿电压。
本申请实施例提供的具有沟槽型栅极的器件的制作方法至少适用于制作于Trench IGBT、Trench VDMOS、Trench超结VDMOS等器件。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种具有沟槽型栅极的器件的制作方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底内制作沟槽型栅极；
在所述衬底表面沉积TEOS作为层间介质层；
通过光刻工艺形成接触孔图形；
根据所述接触孔图形刻蚀所述层间介质层，得到接触孔。
2.根据权利要求1所述的方法，其特征在于，所述通过光刻工艺形成接触孔图形之前，还包括：
向所述TEOS层内注入氩离子。
3.根据权利要求2所述的方法，其特征在于，所述氩离子的注入剂量为1E12～5E13离子/m3，所述氩离子的注入能量为80keV～450keV。
4.根据权利要求1至3任一所述的方法，其特征在于，所述在衬底表面沉积TEOS作为层间介质层，包括：
通过PECVD工艺在所述衬底表面沉积TEOS作为层间介质层。
5.根据权利要求1或4所述的方法，其特征在于，所述层间介质层的厚度至少为1000A。
6.根据权利要求1所述的方法，其特征在于，所述在所述衬底内制作沟槽型栅极，包括：
通过光刻工艺在所述衬底表面形成沟槽图形；
根据所述沟槽图形刻蚀所述衬底，得到沟槽；
生长栅氧化层，所述栅氧化层覆盖所述沟槽的侧面和底部；
沉积多晶硅，形成沟槽型栅极。
7.根据权利要求1所述的方法，其特征在于，所述根据所述接触孔图形刻蚀所述层间介质层，得到接触孔，包括：
根据所述接触孔图形，通过湿法刻蚀工艺和/或干法刻蚀工艺刻蚀所述层间介质层，得到所述接触孔。
8.根据权利要求1所述的方法，其特征在于，所述方法至少应用于Trench IGBT、TrenchVDMOS、Trench超结VDMOS。
CN202010098122.4A 2020-02-18 2020-02-18 具有沟槽型栅极的器件的制作方法 Pending CN111276535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010098122.4A CN111276535A (zh) 2020-02-18 2020-02-18 具有沟槽型栅极的器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010098122.4A CN111276535A (zh) 2020-02-18 2020-02-18 具有沟槽型栅极的器件的制作方法

Publications (1)

Publication Number Publication Date
CN111276535A true CN111276535A (zh) 2020-06-12

Family

ID=71000242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010098122.4A Pending CN111276535A (zh) 2020-02-18 2020-02-18 具有沟槽型栅极的器件的制作方法

Country Status (1)

Country Link
CN (1) CN111276535A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900087A (zh) * 2020-08-31 2020-11-06 华虹半导体(无锡)有限公司 Igbt器件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法
JP2009099872A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
US20140048845A1 (en) * 2012-08-17 2014-02-20 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing the same
US20150060937A1 (en) * 2013-08-28 2015-03-05 Rohm Co., Ltd. Semiconductor device
EP2884537A2 (en) * 2013-12-16 2015-06-17 Ricoh Company Ltd. Semiconductor device and semiconductor device manufacturing method
JP2018117147A (ja) * 2018-03-22 2018-07-26 三菱電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法
JP2009099872A (ja) * 2007-10-18 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
US20140048845A1 (en) * 2012-08-17 2014-02-20 Samsung Electro-Mechanics Co., Ltd. Semiconductor device and method for manufacturing the same
US20150060937A1 (en) * 2013-08-28 2015-03-05 Rohm Co., Ltd. Semiconductor device
EP2884537A2 (en) * 2013-12-16 2015-06-17 Ricoh Company Ltd. Semiconductor device and semiconductor device manufacturing method
JP2018117147A (ja) * 2018-03-22 2018-07-26 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900087A (zh) * 2020-08-31 2020-11-06 华虹半导体(无锡)有限公司 Igbt器件的制造方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法

Similar Documents

Publication Publication Date Title
US10553717B2 (en) Medium voltage MOSFET device
US10008579B2 (en) MOSFET with integrated schottky diode
TWI459476B (zh) 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備
US9978860B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN111697081B (zh) Ldmos器件及其制造方法
JP2005510881A5 (zh)
JP2005510881A (ja) オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス
JP2008098593A (ja) 半導体装置及びその製造方法
JP2004521479A (ja) ゲート電荷を低減したトレンチ金属酸化膜半導体電界効果トランジスタ
CN111653621A (zh) Ldmos器件及其制造方法
CN102148143B (zh) 半导体器件和晶体管
CN114446793A (zh) 高压mos器件的制作方法
CN114566540A (zh) Ldmos器件及其制造方法
CN111276535A (zh) 具有沟槽型栅极的器件的制作方法
CN113889407A (zh) 沟槽型igbt器件的制作方法、沟槽型igbt器件
JP5183959B2 (ja) Ｍｏｓｆｅｔ型半導体装置の製造方法
CN111403471A (zh) 高压jfet器件及其制造方法、高压jfet器件的版图结构
CN111883594B (zh) 横向扩散高压器件及其制造方法
CN114447104A (zh) 超级结沟槽栅mosfet及其制备方法
CN111128727B (zh) Jfet器件的制造方法、jfet器件及其版图结构
CN111370297A (zh) 超级结的制造方法
CN113903668B (zh) 沟槽型mos器件的制作方法
TW200849472A (en) Semiconductor device manufacturing method and semiconductor device
CN112216613B (zh) Ldmos器件的形成方法
CN117542880B (zh) 横向双扩散场效应晶体管、制作方法、芯片及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination