JPS59218775A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS59218775A
JPS59218775A JP697683A JP697683A JPS59218775A JP S59218775 A JPS59218775 A JP S59218775A JP 697683 A JP697683 A JP 697683A JP 697683 A JP697683 A JP 697683A JP S59218775 A JPS59218775 A JP S59218775A
Authority
JP
Japan
Prior art keywords
film
impurity
source
drain
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP697683A
Other languages
English (en)
Other versions
JPH0450740B2 (ja
Inventor
Mutsumi Matsuo
睦 松尾
Hiroyuki Oshima
弘之 大島
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP697683A priority Critical patent/JPS59218775A/ja
Publication of JPS59218775A publication Critical patent/JPS59218775A/ja
Publication of JPH0450740B2 publication Critical patent/JPH0450740B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ガラスなどの絶縁基板上に形成した絶縁ゲー
ト電1界幼果トランジスター(以下薄膜トランジスター
と略す)及び半導体基板から形成された絶縁ゲート電界
効果トランジスター(以下MO8)ランシスターと略す
)の光エネルギーを用いた執処理によるソース・ドレイ
ン部の形成方法に関する、以下薄膜トランジスターのソ
ース・ドレイン部の形成方法を例にあげて説明する。
従来の薄膜トランジスターの工程図を第1ツ1に示す、
絶縁基板1上に、気相から化学反応を媒介として結晶や
非晶賀を被着させるc V D gや、真空蒸着法など
のPVD法により半導体尚膜2を堆積させる7次に、半
導体薄膜のパターンlヒ成を行なった後、OVD法や、
PVD法によりケート絶縁膜6を稍11シ、その上に金
属や、多結晶シリコンを用いたゲート電極を形成する。
パターニングツワたゲートM極4をマスクにして、イオ
ン注入法により、ソース・ドレイン部の不純物イオン5
の拐込みを行なって、電気炉による熱処理で不純物の拡
散及び活性化を行ない。層間パッシベーションll1N
 6 fゲート線とソース・ドレイン線の分離t’、薄
、[)ランシスターの被ふぐをする。仄に、ソース部7
、ドレイン部8のコンタクトホールの窓開けをし、て、
ソース電極9、ドレイン亀砂10全形成して薄膜トラン
ジスターが完副する、イオン注入法は透甲絶縁基板が大
型化するにつわて。
イオン法人量の面内のバラツキが太き(なり、1枚当た
りの処理時間が長(なり、大型基板の量産性は但下する
、また、低抵抗のソース・ト“レインを形成するため1
/(は、100D’C程度の熱処理が必要で、透明絶縁
基板に1000℃程度の酊1熱性が要求されるといら欠
点が生ずる。
本発明は、かかる欠点を除去したもので、耐熱性が60
0℃程度と低い、大面積の透明絶縁基板を用いて、イオ
ン注入法によるソース・ドレインとゲート電極の自己整
合性を有したままで、低抵抗のソース・仁゛レインを形
成し1、イオン注入法よりも量産性f高めることを目的
とする。
以下実施例1に基づいて本発明の詳細な説明する。
第2図は%*発明による薄1模トランジス汐−の工程図
である、第1図との大きな相違点は、ケート電極4のパ
ターニングと同時に、ゲート電極4をマスクに(で、ゲ
ート絶縁膜3のバターニング全行すっているブjめ層間
パッシベーション膜6が、半導体薄膜2と接触しており
、層間パッシベーション膜中の不純物原子をソース部7
.k”レイン部8へ、光エネルギー11によって熱拡I
Q l活性化ジぜる点である、 このような層間パッシベーションIii、′+6と[7
ては。
リンを不純物とする硅リン酸ガラスや、ホウ素全不純物
とする硅はう酸ガラスがある。前F M lパッシベー
ション膜6td、 OV D法、 F V Di(iJ
lに、ガラスを0.1μ程度の微粉末に1、こf+を有
(幾溶媒に溶かして、塗布し、#媒を蒸豹させる粉末ガ
ラス法などを月4いて形成する。光エネルギーによる加
熱方法は、fllえば、透明石英管内にコイル状タング
ステン・フィラメントを卦jじこんだ棒状ランプに直流
金泥【、たときに発する赤外線全411用したもので光
吸収のある物俤を千〇百度の温度に数杉で違するという
瞬間加熱が可能である。光吸収のある半導体薄膜は加熱
盪−その熱により層間パッシベーション膜6から不純物
1であるリンやホウ素が拡散及び活性化さねて、ソース
部、ドレイン部を形成する。ただしゲートN極としては
Ae以外の高融点金属を使らか、光の)y、開本の品い
Auのような金属を使う必要がある7一方、透明絶縁基
板は、紫外線以外の光の吸収がないため温度が上がる心
配雀な(,600°C程度と耐熱性の低い基板も使ぐる
kいう利点≠;ある。贅た光加熱法は、瞬間加熱という
面でヌル−プツトが高いばかりで々(、太ぺな面積への
光照射が可能なため、基板の大面積化≠;可卵である一 以上のように、本発明は、光加熱法によって、展開パッ
シベーション膜中の不純物の半導体薄膜への拡散とfp
s %I4−化を[てソース・ドレイン部ヲ形成するこ
とで1次のような利点を有するー1、1執件の低い透明
絶縁基板上に、簿膜トランジスター全形的できる 2、透明絶結・基板の大面積化≠;可能である3、 不
純物拡散0活性化のための熱処理μ、光照射加〜(によ
り瞬時でありスルーブツトが高い 4、 ソース・ドレイン部の不純物の(黄方向拡散が小
さく、かつゲース醒極とソース−トルインとの自己整合
性があるため、微細化が可能である、 本発明は、薄膜トランジスターを倒にとって説明してい
るが、UO8)ランシスターの壊1合にも適用できる。
4 図面のff1′1蛍な曲、明 第1ツl a −jは、従来の薄Hいトランジス〃−の
工程図である、卯、2し18〜jけ、′ir′発日14
による薄膜トランジスターの工程し1である。
1・・・透11B絶縁基板  2・・・半虐体助膜6・
・・ゲート絶縁膜  4・・・ゲート電極5・・・不純
物イオン 6・・・層間ハツシベーション)模 7・・・ソース部    8・・・ドレイン部9・・・
ソーヌ市極    10・・・ドレイン電極11・・・
元エネルギー 以上 出願人 株式会社 卵訪オ6工舎 代理人 弁理士 最 上  務

Claims (1)

    【特許請求の範囲】
  1. 薄膜トランジスターおよびMOS)ランシスターのリー
    ス・ドレイン部の形成方法において、光エネルギーを照
    射することにより、忙記トランジスターノ層1μmパ゛
    ンシベーション膜中の不純物金拡散及び活性化させ、前
    記トランジスターのソースドレイン部の形tj12 f
    行うことを特徴とする半導体装置の製造方法、
JP697683A 1983-01-19 1983-01-19 薄膜トランジスタの製造方法 Granted JPS59218775A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP697683A JPS59218775A (ja) 1983-01-19 1983-01-19 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP697683A JPS59218775A (ja) 1983-01-19 1983-01-19 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS59218775A true JPS59218775A (ja) 1984-12-10
JPH0450740B2 JPH0450740B2 (ja) 1992-08-17

Family

ID=11653222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP697683A Granted JPS59218775A (ja) 1983-01-19 1983-01-19 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS59218775A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214472A (ja) * 1985-07-12 1987-01-23 Sony Corp 半導体装置の製造方法
JP2012134571A (ja) * 2010-11-17 2012-07-12 Hitachi Chem Co Ltd 太陽電池の製造方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214472A (ja) * 1985-07-12 1987-01-23 Sony Corp 半導体装置の製造方法
JP2012134571A (ja) * 2010-11-17 2012-07-12 Hitachi Chem Co Ltd 太陽電池の製造方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
JPH0450740B2 (ja) 1992-08-17

Similar Documents

Publication Publication Date Title
JPS6063926A (ja) 半導体装置の製造方法
JPS58115864A (ja) 半導体装置
JPH06508005A (ja) 金属間誘電体の水分吸収を減少させるための熱処理
JPH0377329A (ja) 半導体装置の製造方法
TW200532892A (en) Electrical fuse for semiconductor-on-insulator devices
JP2000269139A (ja) 多結晶シリコン膜の形成方法
JP3409576B2 (ja) 半導体装置の製造方法
JPS59218775A (ja) 薄膜トランジスタの製造方法
JPS62104021A (ja) シリコン半導体層の形成方法
JPH0797565B2 (ja) 半導体装置の製造方法
JPS59132674A (ja) 半導体装置の製造方法
JP2530157B2 (ja) 透明基板の選択的加熱方法
JPS58182816A (ja) シリコン系半導体材料の再結晶方法
JPS6232653A (ja) 薄膜トランジスタの製造方法
JPS5994829A (ja) 半導体装置の製造方法
JPH0467336B2 (ja)
JPH0719759B2 (ja) 半導体装置の製造方法
JP3032542B2 (ja) 薄膜トランジスタの製造方法
JPH0448723A (ja) 半導体装置の製造方法
JP2917303B2 (ja) 半導体装置の製造方法
JPS59110114A (ja) 半導体装置の製造方法
JPH04370937A (ja) 半導体装置の製造方法
JPH04307741A (ja) 半導体装置の製造方法
JPH04100213A (ja) 半導体装置の製造方法
JPH033247A (ja) 薄膜トランジスタの製造方法