KR100302830B1 - 레이저처리방법 - Google Patents

레이저처리방법 Download PDF

Info

Publication number
KR100302830B1
KR100302830B1 KR1019960018131A KR19960018131A KR100302830B1 KR 100302830 B1 KR100302830 B1 KR 100302830B1 KR 1019960018131 A KR1019960018131 A KR 1019960018131A KR 19960018131 A KR19960018131 A KR 19960018131A KR 100302830 B1 KR100302830 B1 KR 100302830B1
Authority
KR
South Korea
Prior art keywords
substrate
laser beam
scanning
elongated
irradiation area
Prior art date
Application number
KR1019960018131A
Other languages
English (en)
Other versions
KR960042943A (ko
Inventor
순페이 야마자끼
코이치로 타나카
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 순페이 야마자끼
Publication of KR960042943A publication Critical patent/KR960042943A/ko
Application granted granted Critical
Publication of KR100302830B1 publication Critical patent/KR100302830B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0738—Shaping the laser spot into a linear shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/082—Scanning systems, i.e. devices involving movement of the laser beam relative to the laser head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 큰 면적을 갖는 반도체막에 대해 레이저어니일링공정을 높은 효율로 행할 수 있게 하는 레이저처리방법 및 레이저처리장치를 제공하는 것이다. 반도체소자가 형성되는 소자형성영역은 기판상에 2×2의 매트릭스형태로 배열된다. 레이저 비임은 소자형성영역의 폭보다 긴 길이를 갖는 단면을 가지고 있다. 레이저비임의 조사가 수행될 때, 서로 겹치거나 접촉하는 선형레이저비임의 단부들에 조사되는 영역들은 상기 소자형성영역의 외출에 위치하게끔 되어 있다.

Description

레이저 처리 방법
제1도는 제1실시예에 따른 레이저 조사장치의 구조를 나타내는 평면도.
제2도는 제1도의 선 A-A'를 따라 취한 단면도.
제3도는 제1도의 선 B-B'를 따라 취한 단면도.
제4도는 레이저 조사수단의 구조를 나타내는 평면도.
제6도는 광학계의 구조를 나타내는 측면도.
제7(a)도∼제7(c)도는 제2 실시예에 따른 결정성 규소막 형성공정을 나타내는 단면도.
제8(a)도∼제8(e)도는 레이저 비임의 주사경로를 나타내는 설명도.
제9도는 기판의 분할을 설명하는 도면.
제10(a)도 제 10(d)도는 제3 실시예에 따른 박막트랜지스터 제작공정을 나타내는 단면도.
제11(a)도∼제11(c)도는 제3 실시예에 따른 박막트랜지스터 제작과정을 나타내는 단면도.
제12(a)도∼제12(c)도는 제5 실시예에 따른 레이저 비임의 주사경로를 나타내는 도면.
제13도는 종래의 레이저 비임의 형상과 주사방법을 나타내는 설명도.
제14도는 종래의 다른 레이저 비임의 형상과 주사방법을 나타내는 설명도.
제14도는 종래의 다른 레이저 비임의 형상과 주사방법을 나타내는 설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 11: 카트리지
13 : 기판 이송실 14-16 : 게이트 밸브
17 : 카트리지 반입/반출실 18 : 가열실
19 : 레이저 조사실 20∼23 : 가스 공급계
25∼28 : 진공 펌프 29∼32 : 배기계
33 : 로봇 팔 34 : 정렬기구
35 : 엘리베이터 36 : 가열수단
37 : 스테이지 38 : 석영 창
39 : 레이저 조사수단 40 : 미러
41,50 : 광로 51 : 발진기
52,53 : 전반사 미러 54 : 증폭기
55 : 감쇠수단 55a∼55d : 필터
56 : 광학계 61 : 원통형 오목렌즈
62 : 원통형 볼록렌즈 63,64 : 플라이아이 렌즈
65 ,66 : 원통형 볼록렌즈 67 : 전반사 미리
68 : 원통형 볼록렌즈
본 발명은 레이저 처리 방법에 관한 것으로, 구체적으로는, 비(非)단결정의 결정성 규소막을 가진 기판상에 형성되는 박막트랜지스터(TFT)와 같은 절연 게이트형 반도체장치 등의 반도체장치의 제작과 관련하여 행해지는 광 어닐공정의 처리량(throughtput)을 향상시킨 레이저 처리 방법에 관한 것이다.
특히, 본 발명은 유리 등으로 만들어진 대면적의 절연기판상에 형성되는 반도체장치의 제작에 관한 것이다.
최근, 절연기판상에 형성된 박막형 활성층(활성영역이라고도 불림)을 포함하는 절연 게이트형 반도체장치에 관한 연구가 이루어져 왔다. 특히, 소위 박막트랜지스터(TFT)로 불리는 박막형 게이트 트랜지스터에 관한 연구가 활발히 행해져 왔다. 이러한 트랜지스터들은 사용되는 반도체의 재료 및 결정상태에 따라 비정질 규소 TFT, 결정성 규소 TFT 등으로 분류된다. 결정성 규소는 단결정이 아니고, 비(非)단결정이다. 따라서, 이들 트랜지스터를 일반적인 용어로 비단결정 박막트랜지스터라고 부른다.
일반적으로, 비정질 반도체는 그의 이동도가 작기 때문에. 고속동작이 요구되는 박막트랜지스터로서 사용될 수 없다. 또한, P형 비정질 규소는 그의 이동도가 아주 작기 때문에, P채널형 박막트랜지스터(PMOS-TFT)의 제작을 불가능하게 하여, P채널형 박막트랜지스터와 N채널형 박막트랜지스터(NMOS-TFT)를 조합하여 상보형 MOS 회로(CMOS 회로)를 제작하는 것이 불가능하다.
한편, 결정성 반도체는 비정질 반도체보다 큰 이동로를 가지고 있어, 고속동작을 가능하게 한다. 따라서, 결정성 규소를 사용하여, NMOS 박막트랜지스터 뿐만 아니라 PMOS 박막트랜지스터를 제작할 수 있어, CMOS 회로를 제작하는 것이 가능하다.
비단결정의 결정성 규소막은, 기상성장법에 의해 얻어진 비정질 규소막을 적당한 온도(통상 600°C)에서 장시간 열(熱) 어닐함으로써 또는 그 비정질 규소막에 레이저 비임과 같은 강광(强光)(광어닐)함으로써 얻어졌다.
그러나, 저렴하고 작업성이 좋은 유리기판을 절연기판으로 사용하는 경우에는, 충분히 높은 이동로(CMOS 회로를 형성할 수 있을 정도로 높은 이동도)를 가지는 결정성 규소막을 열 어닐만으로 얻는 것이 매우 어려웠는데, 그 이유는, 유리기판은 일반적으로 낮은 변형점(대략 600°C)을 가지고 있어, 충분히 높은 이동도를 가지는 결정성 규소막을 형성하는데 요구되는 온도까지 기판 온도를 상승시키는 것이 불가능하기 때문이다.
한편, 광 어닐을 사용하여 유리기판상에 형성된 규소막을 결정화시키는 경우에는, 기판 온도를 매우 높은 온도까지 상승시키지 않고 규소막에만 높은 에너지를 부여하는 것이 가능하다. 그래서, 광 어닐 기술은 유리기판상에 형성된 규소막을 결정화시키는데 매우 효과적인 것으로 간주되고 있다.
한편, 광 어닐을 위한 광원으로서는, 엑시머 레이저와 같은 고출력 펄스 레이저가 가장 바람직하다. 이러한 레이저의 최대 에너지가 아르곤 이온 레이저와 같은 연속파 레이저에 비하여 매우 높아서, 수 cm2이상의 큰 스폿(spot)을 사용하여 처리량을 향상시키는 것이 가능하였다. 그러나, 통상 사용되는 정방형 또는 장방형 비임이 사용될 때는, 대면적을 가지는 하나의 기판을 처리하기 위해서는 그 비임을 사용될 때는, 대면적을 가지는 하나의 기판을 처리하기 위해서는 그 비임을 상하좌우로 이동시켜야만 한다. 따라서, 처리량의 관점에서 개선의 여지가 있다.
이와 관련하여, 처리될 기판에 걸쳐 비임의 길이(선형 비임 단면의 길이방향 크기)를 연장시키도록 비임을 선형 비임으로 변형시키고, 이 비임을 주사할 기관에 대해 상대적으로 이동시키는 것에 의해, 많은 개선이 얻어졌다. 여기서, 주사(走査)란, 선형의 레이저 비임을 폭방향(선형 비임 단면의 길이방향에 직교하는 방향)으로 이동시키면서 레이저 비임의 조사를 행하는 것을 의미하며, 조사되는 영역들이 서로 겹치게 된다. 또한, 일반적으로, 선형 레이저 비임의 조사가 대면적에 대하여 행해질 때는, 주사경로들이 서로 평행하게 된다.
또한, 광 어닐 앞에서 열 어닐을 행하면, 더욱 우수한 결정성을 가지는 규소막을 형성하는 것이 가능하다. 열 어닐방법에 관해서는, 일본국 공개특허공고 평6-244104호 공보에 기재된 바와 같이, 니켈, 철, 코발트, 백금 또는 팔라듐과 같은 원소(이하, 결정화 촉매원소 또는 단순히 촉매원소라 한다)가 비정질 규소의 결정화를 촉진시킨다는 효과를 이용함으로써, 통상의 경우보다 저온이고 단시간의 열어닐에 의해 결정성 규소막을 얻을 수 있다.
그러나, 상기와 같은 선형 레이저 비임의 조사에 있어서는, 레이저의 최대 에너지와 관련하여, 선형 레이저 비임의 길이(레이저 비임 단면의 길이방향 크기)가 기껏해야 20 cm 정도로 제한되었다.
상기 한계보다 긴 길이를 가지는 선형 레이저 비임에 의해 처리가 행해지면, 레이저 비임의 에너지밀도가, 예를 들어, 비정질 규소막을 결정화시키기에 충분치 못하게 된다. 그리하여, 대면적의 기판이 사용되고, 선형 레이저 비임의 길이보다 긴 영역에 대해 레이저 처리가 행해지는 경우에는, 레이저 비임의 주사를 상하좌우로, 즉, 폭방향과 길이방향 모두로 행하는 것이 필요하였다. 제13(b)도는 종래의 레이저 비임의 주사경로들을 도식적으로 나타낸다.
제13(a)도는 선형 레이저 비임의 단면도이고, 제13(b)는 조사되는 표면을 위에서 본 도면이다. 제13(a)도에 나타낸 바와 같이, 선형 레이저 비임(1)의 단부부분(1a)은 완전한 직사각형이 아니고, 이 부분에서의 에너지밀도가 분산된다.
제13(b)도에 나타낸 바와 같이, 선형 레이저 비임(1)의 주사는 2개의 주사 경로(2,3)를 따라 행해진다. 예를 들어, 선형 레이저 비임(1)의 하향주사가 좌측의 주사경로(2)를 따라 행해진다. 예를 들어, 선형 레이저 비임(1)의 하향주사가 좌측의 주사경로(2)를 따라 행해진 후에, 우측의 주사경로(3)를 따라 하향주사가 행해진다. 이때, 선형 레이저 비임(1)의 단부부분(1a)들이 서로 겹치도록 주사를 행하는 것이 필요하다. 그러면, 선형 레이저 비임(1)의 단부부분(1a)들을 어떻게 겹치게 하는가가 문제가 된다. 제13(b)도에서, 직사각형으로 나타낸 영역(4)이, 피(被)조사면에서 선형 레이저 비임(1)들의 겹친 단부부분(1a)들에 의해 주사가 행해지는 영역이다.
그러나, 일반적으로, 선형 레이저 비임(1)의 단부부분(1a)에서의 에너지밀도를 제어하는 것이 어렵기 때문에, 영역(4) 및 그에 인접한 영역에 형성되는 반도체 소자들은 다른 영역에 형성되는 소자들과 비교할 때 매우 불균일한 특성을 갖게 된다. 그리하여, 영역(4)의 반도체재료는 반도체소자를 처리하는데 적합하지 않다.
상기한 문제점의 해결책으로서, 슬릿(slit)을 통해 레이저 비임을 조사함으로써, 에너지밀도의 제어가 어려운 길이방향의 단부를 차폐시켜, 레이저 비임의 단부를 성형하는 방법이 있다. 제14(a)도는 슬릿에 의해 성형된 선형 레이저 비임을 나타내는 단면도이고, 제14(b)는 레이저 비임의 주사경로를 도식적으로 나타내는 피(被)조사면의 평면도이다.
제14(a)도에 나타낸 바와 같이, 슬릿을 통해 레이저 비임(5)의 단부부분(5a)을 직사각형으로 성형함으로써, 그 단부부분(5a)에서의 에너지밀도의 분포가 제13(a)도에 나타낸 선형 레이저 비임(1)보다 균일하게 된다.
제14(b)도에 나타낸 바와 같이, 선형레이저 비임(5)의 주사가 행해질 때, 예를 들어, 하기의 주사단계가 행해질 수 있다. 즉, 좌측의 주사경로(6)를 따라 선형 레이저 비임(5)의 하향주사가 행해진 후, 우측의 주사경로(7)를 따라 하향주사가 행해진다. 이때, 주사는, 선형 레이저 비임(5)의 단부부분(5a)들이 서로 겹치도록 행해진다. 그러나, 레이저 비임(5)의 단부부분(5a)들이 서로 겹치도록 행해진다. 그러나, 레이저 비임(5)의 단부부분(5a)이 직사각형으로 성형되고 에너지밀도 분포가 균일하기 때문에, 부호 8로 나타낸 바와 같이, 선형 레이저 비임(5)의 단부부분(5a)들이 서로 접촉하는 정도로 그 단부부분(5a)들이 서로 겹치게 하는 것만으로 충분하다. 그리하여, 단부부분(5a)들이 서로 겹치는 영역(8)로 감소시키는 것이 가능하다.
그러나, 슬릿을 사용하여 레이저 비임(5)의 단부부분(5a)에서의 에너지밀도가 제어될지라도, 레이저 비임(5)의 겹친 단부부분(5a)들로 주사되는 영역(8)에 형성된 반도체소자들은 다른 영역에 형성되는 소자들과 비교하여 현저하게 불균일한 특성을 갖는다.
따라서, 본 발명의 목적은, 상기한 바와 같은 문제점들을 해결할 수 있고 대면적의 반도체막에 대해 레이저 어닐 공정을 높은 처리량으로 행할 수 있는 레이저 처리 방법을 제공하는데 있다.
본 발명의 다른 목적은, 다수의 반도체소자간의 특성 불균일을 방지할 수 있는, 대면적의 반도체막에 대한 레이저 처리 방법을 제공하는데 있다.
상기한 문제점들을 해결하기 위해, 본 발명의 제1 실시형태에 따른 레이저 처리 방법은, 선형 단면을 갖는 레이저 비임으로 그 레이저 비임의 단면의 길이보다 긴 폭을 갖는 반도체막을 주사 및 조사하여 어닐을 행할 때, 서로 겹치거나 서로 접촉하는 레이저 비임들의 길이방향 단부부분들로 조사되는 영역에는 반도체소자가 형성되지 않는 것을 특징으로 한다.
본 발명의 제2 실시형태에 따른 레이저 처리 방법은, 기판상에 형성된 반도체막을 선형 단면을 갖는 레이저 비임으로 반복적으로 주사 및 조사하는 공정을 포함하는 레이저 처리 방법으로서, 상기 기판상의 반도체막이 서로 분리된 다수의 소자형성영역들을 포함하고, 상기 기판상의 반도체막이, 서로 겹치는 레이저 비임의 길이방향 단부부분들로 조사되는 영역이 상기 소자형성영역들의 외측에 위치하도록 하는 방식으로 상기 레이저 비임으로 주사되는 것을 특징으로 한다.
본 발명의 제3 실시형태에 따른 레이저 처리 방법은, 기판상에 형성된 반도체막을 그 반도체막의 소자형성영역의 크기보다 짧은 단면 길이를 갖는 선형 단면을 가지고 있는 선형 레이저 비임으로 주사 및 조사하는 레이저 처리 방법으로서, 슬릿을 통해 상기 반도체막에 선형 레이저 비임을 조사함으로써 그 선형 레이저 비임의 길이방향 단부부분을 절단하는 공정과, 상기 선형 레이저 비임의 주사를 통해 상기 소자형성영역의 일 부분을 레이저 처리하여, 레이저 처리된 부분을 형성하는 공정과, 상기 레이저 처리된 부분을 주사한 상기 레이저 비임의 길이방향 단부가 새로운 선형 레이저 비임의 길이방향 단부와 접촉하도록 하는 방식으로, 상기 슬릿을 통과하는 새로운 선형 레이저 비임으로 상기 소자형성영역의 레이저 비처리부를 레이저 처리하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 제4 실시형태에 따른 레이저 처리 방법은, 기판상에 형성된 반도체막의 소자형성영역의 크기보다 짧은 단면 길이를 갖는 선형 단면을 가지고 있는 선형 레이저 비임으로 주사 및 조사하는 레이저 처리 방법으로서, 슬릿을 통해 길이방향 단부가 절단되어 있는 선형 레이저 비임으로 상기 반도체막을 주사 및 조사함으로써 상기 소자형성영역의 일 부분을 레이저 처리하여, 레이저 처리된 부분을 형성하는 공정과, 상기 레이저 처리된 부분을 주사한 상기 레이저 비임의 길이방향 단부가 새로운 선형 레이저 비임의 길이방향 단부와 10-20 ㎛의 범위만큼 겹치도록 하는 방식으로, 상기 슬릿을 통과하는 새로운 선형 레이저 비임으로 상기 소자형성영역의 레이저 비처리부를 레이저 처리하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 제5 실시형태에 따른 레이저 처리 방법은, 기판상에 형성된 반도체막을 그 반도체막의 소자형성영역의 크기보다 짧은 단면 길이를 갖는 선형 단면을 가지고 있는 선형 레이저 비임으로 주사 및 조사하는 레이저 처리 방법으로서, 슬릿을 통해 상기 반도체막에 선형 레이저 비임을 조사함으로써 그 선형 레이저 비임의 길이방향 단부부분을 절단하는 공정과, 상기 선형 레이저 비임의 주사를 통해 상기 소자형성영역의 일 부분을 레이저 처리하여, 레이저 처리된 부분을 형성하는 공정과, 상기 레이저 처리된 부분을 주사한 상기 레이저 비임의 길이방향 단부가 새로운 선형 레이저 비임의 길이방향 단부와 접촉하도록 하는 방식으로, 상기 슬릿을 통과하는 새로운 선형 레이저 비임으로 상기 소자형성영역의 레이저 비처리부를 레이저 처리하는 공정을 포함하고, 여기서, 후의 공정에서, 상기 단부부분들이 서로 접촉하는 위치에는 반도체소자가 제공되지 않는 것을 특징으로 한다.
본 발명의 제6 실시형태에 따른 레이저 처리 방법은, 기판상에 형성된 반도체막을 그 반도체막의 소자형성영역의 크기보다 짧은 단면 길이를 갖는 선형 단면을 가지고 있는 선형 레이저 비임으로 주사 및 조사하는 레이저 처리 방법으로서, 슬릿을 통해 길이방향 단부가 절단되어 있는 선형 레이저 비임으로 상기 반도체막을 주사 및 조사함으로써 상기 소자형성영역의 일 부분을 레이저 처리하여, 레이저 처리된 부분을 형성하는 공정과, 상기 레이저 처리된 부분을 주사한 상기 레이저 비임의 길이방향 단부가 10-20 ㎛의 범위만큼 겹치도록 하는 방식으로, 상기 슬릿을 통과하는 새로운 선형 레이저 비임으로 상기 소자형성영역의 레이저 비처리부를 레이저 처리하는 공정을 포함하고, 여기서, 후의 공정에서, 상기 단부부분들이 서로 겹치는 위치에는 반도체소자가 제공되지 않는 것을 특징으로 한다.
본 발명의 제7 실시형태에 따르면, 상기 제1 내지 제6 실시형태중 어느 하나에 따른 레이저 처리 방법에 있어서, 기판이 액정표시장치를 구성하는 것인 것을 특징으로 한다.
본 발명에 따르면, 선형 레이저 비임의 단면보다 긴 폭을 갖는 반도체막을 선형 레이저 비임으로 주사 및 조사하여 어닐을 행할 때, 레이저 비임들의 서로 겹치는 단부부분들로 조사되는 영역에는 반도체소자가 형성되지 않는다. 즉, 레이저 비임들의 서로 겹치거나 접촉하는 길이방향 단부부분들로 조사되는 영역이 반도체막의 소자형성영역(반도체소자가 제공되는 영역)에 위치되지 않도록 하는 방식으로 레이저 조사가 제어된다.
이러한 방법에 따르면, 기판이 크고 피조사 영역이 크더라도, 레이저 어닐이 높은 처리량으로 행해질 수 있으며, 반도체소자들간의 특성 편차가 억제될 수 있다. 이하, 첨부 도면을 참조하여 본 발명의 실시예들을 설명한다.
[실시예 1]
제1도∼제3도는 본 실시예에 따른 레이저 조사장치의 구조를 나타내는 도면으로서, 제1도는 레이저 처리장치의 평면도, 제2도는 제1도의 선 A-A'를 따라 취한 단면도, 제3도는 제1도의 선 B-B'를 따라 취한 단면도이다. 본 실시예의 레이저 조사장치는 멀티체임버(multi-chamber)형의 장치이고, 또한, 다수의 기판(시료)을 연속적으로 하나씩 처리할 수 있는 단일 웨이퍼 처리장치이다.
처리될 다수의 기판(10)이 카트리지(11)내에 수용되고, 그 카트리지와 함께 기판들이 장치내로 반입된다.
카트리지 반입/반출실(17), 가열실(18) 및 레이저 조사(照射)실(19)이, 장치내에서 기판(10)들을 이송하기 위한 기판 이송실(13)에 게이트 벨브(14∼16)를 통해 각각 연결되어 있다. 기판 이송실(13), 카트리지 반입/반출실(17), 가열실(18) 및 레이저 조사실(19)은 기밀(氣密) 상태로 유지될 수 있고, 이들 실의 상부에는, 가스, 불활성 가스 등을 공급하기 위한 가스 공급계(20∼23)가 각각 연결되어 있고, 하부에는, 진공 펌프(25∼28)와 연결된 배기계(29∼32)가 각각 연결되어 있다. 이러한 구조에 의해, 기판 이송실(13), 카트리지 반입/반출실(17), 가열실(18) 및 레이저 조사실(19)내의 분위기, 압력 등이 제어될 수 있다.
기판 이송실(13)내에는 로봇 팔(robot arm)(33)이 설치되어 있어, 기판(10)을 카트리지 반입/반출실(17), 가열실(18) 또는 레이저 조사실(19)내로 하나씩 이송할 수 있도록 되어 있다. 또한, 로봇 팔(33)과 기판(10)의 위치결정을 행하기 위해, 정렬기구(34)가 게이트 밸브(14)의 측부에 제공되어 있다.
제3도에 나타낸 바와 같이, 가열실(18)내에서, 다수의 기판(10)이 엘리베이터(35)상에 수용될 수 있고, 그 기판들이 저항기 등으로 구성되는 가열수단(36)에 의해 소정의 온도로 가열된다.
또한, 레이저 조사실(19)내에는, 기판(10)이 셋트되는 스테이지(stage)(37)가 제공되어 있다. 이 스테이지(37)는 기판(10)을 가열하기 위한 가열수단을 가지고 있고, 도면에는 도시되지 않은 안내기구, 모터 등에 의해 제1도의 지면(紙面)에서 2차원적으로 자유롭게 수평이동할 수 있고, 상기 지면에 직교하는 축선을 중심으로 자유롭게 회전할 수 있도록 되어 있다. 또한, 레이저 비임이 통과하는 석영 창(38)이 제공되어 있다.
제2도에 나타낸 바와 같이, 장치의 외부에는 레이저 조사(照射)수단(39)이 제공되어 있고, 이 레이저 조사수단(39)으로부터 방출된 레이저광의 광로(41)에 미러(mirror)(40)가 배치되어 있으며, 그 미러(40)에 의해 굴절된 광로(41)에 레이저 조사실(19)의 석영 창(38)이 배치되어 있다. 따라서, 레이저 조사수단(39)으로부터 방출된 레이저광은 미러(40)에 의해 반사된 다음, 석영 창(38)을 통과하여, 스테이지(37)상에 배치된 기판(10)에 입사하게 된다.
제4도는 레이저 조사수단(39)의 구조를 개략적으로 나타내는 도면이다. 발진기(51)에서 발생되어 방출되는 레이저광의 광로(50)에 전(全)반사, 미러(52, 53)가 배치되어 있고, 전반사 미러(53)의 반사방향으로 광로(50)에, 증폭기(54), 다수의 필터(55a-55d)로 구성되는 감쇠(attenuation)수단(55), 및 레이저광을 선형(線形) 비임으로 성형하기 위한 광학계(56)가 순차적으로 배치되어 있다.
감쇠수단(55)은 레이저 에너지를 조정하기 위한 것이다. 필터(55a∼55b)는 투과광의 에너지를 감쇠시키는 기능을 가지고 있다. 이들 필터의 투과율은 서로 다르게 되어 있다. 본 실시예에서, 필터(55a∼55b)의 투과율은 각각 96%, 92%, 85%, 77%이다. 이들 필터(55a∼55d)는 도시되지 않은 모터 또는 전자석과 같은 구동수단에 의해 독립적으로 광로(50)내로 진입하거나 그로부터 이탈하도록 되어 있다. 이들 필터(55a∼55d)를 적절히 조합함으로써, 57∼96%의 투과율을 갖는 필터가 얻어질 수 있다. 예를 들어, 96%의 투과율을 갖는 필터(55a)와 92%의 투과율을 갖는 필터(55b)를 조합하면, 88%의 투과율을 갖는 광감소 필터를 얻을 수 있다.
필터(55a∼55b)는 산화하프늄과 이산화규소가 교대로 적층된 층으로 피복된 석영으로 만들어진다. 필터(55a∼55d)의 투과율은 피복된 층의 갯수에 따라 결정된다. 본 실시예에서는, 감쇠수단(55)의 필터(55a∼55d)의 수가 4개로 되어 있으나, 본 발명은 이러한 갯수에 한정되는 것이 아니고, 레이저 에너지를 적절히 조절할 수 있는 범위내에서 필터의 갯수, 투과율 등이 결정될 수 있다.
제5도 및 제6도는 제5도의 광로(50)를 따라 취한 단면도이다. 제5도 및 제6도에 나타낸 바와 같이, 광로(50)에는, 입사방향으로부터 순서적으로 원통형 오목렌즈(61), 원통형 볼록렌즈(62), 서로 직교하는 축선을 가진 플라이 아이(flyeye)렌즈(63,64), 원통형 볼록렌즈(65,66) 및 전반사 미러(67)가 배치되어 있다. 전반사 미러(67)의 반사방향으로 광로에 원통형 볼록렌즈(68)가 배치되어 있다.
제4도에 나타낸 레이저 조사수단(39)에서, 발진기(51)에 의해 발진된 레이저광은 전반사 미러(52,53)에 의해 반사된 다음, 증폭기(54)에 입사한다. 증폭기(54)에서, 레이저광이 증폭된 다음, 감쇠수단(55)을 통과하고, 최종적으로 광학계에 도달하게 된다. 제5도 및 제6도에 나타낸 바와 같이, 광학계(56)에 입사한 레이저 광은 원통형 오목렌즈(61), 원통형 볼록렌즈(62), 플라이아이 렌즈(63, 64)를 통과함으로써, 그 레이저광의 에너지분포가 가우스 분포로부터 구형(矩形) 분포로 변환된다. 또한, 레이저광은 원통형 볼록렌즈(65,66)를 통과한 다음, 전반사 미러(67)에 의해 반사되고, 원통형 볼록렌즈(68)에 의해 접속되어, 초점면(f)상에 선형 비임상(像)이 형성되게 된다. 이 선형 비임상의 길이방향이 제6도의 지면에 대하여 수직이다.
광학계(56)에 입사되기 직전의 레이저 비임의 형상은 3×2cm의 직사각형이다. 그러나, 레이저 비임이 광학계(56)를 통과한 후에는, 길이가 10∼30cm이고 폭이 대략 0.1∼1cm인 좁고 긴 단면 형상의 선형 비임으로 성형된다.
제1도-제3도에 나타낸 레이저 조사장치를 사용하여 레이저 어닐을 행하는 경우에는, 먼저, 게이트 밸브(14∼16)를 폐쇄하고, 기판 이송실(13), 가열실(18) 및 레이저 조사실(19)에 질소가스를 충전한다.
그 다음, 다수의 기판(10)을 수용하는 카트리지(11)를 외부로부터 카트리지 반입/반출실(17)내로 반입한다. 카트리지 반입/반출실(17)에는, 도어(도시하지 않음)가 제공되어 있다. 이 도어를 개폐함으로써, 카트리지 반입/반출실(17)내로의 카트리지(11)의 반입 및 반출이 행해진다. 카트리지(11)가 카트리지 반입/반출실(17)내로 반입된 후, 도어를 폐쇄하여, 카트리지 반입/반출실(17)을 밀폐시키고, 가스 공급계(21)로부터 질소가스를 공급하여 카트리지 반입/반출실(17)을 질소가스로 충전한다. 카트리지 반입/반출실(17)내의 압력은 특별히 감소되지 않고, 대기압으로 유지된다. 다음에, 게이트 밸브(14,15)를 개방한다. 게이트 밸브(14)는 일련의 공정이 완료될 때까지 개방된 상태로 유지될 수 있다.
로봇 팔(33)에 의해, 카트리지 반입/반출실(17)내에 셋트된 카트리지(11)로부터 기판(10)을 하나씩 취출하여, 정렬기구(34)상에 장착한다. 로봇 팔(33)과 기판(10)이 일단 위치결정된 후에, 기판(10)이 다시 로봇 팔(33)에 의해 가열실(18)내로 이송된다. 기판(10)이 가열실(18)내로 이송될 때마다 엘리베이터(35)가 상승 또는 하강하여, 기판(10)이 순차적으로 적층된 상태로 수용되게 한다.
소정의 갯수 기판(10)이 가열실(18)내로 이송된 후, 게이트 밸브(15)를 폐쇄하고, 가열수단(36)에 의해 기판(10)을 가열한다. 기판(10)이 소정의 온도까지 가열된 때, 게이트 밸브(15)를 개방하고, 로봇 팔(33)에 의해 기판(10)을 가열실(18)로부터 기판 이송실(13)로 이송하여, 정렬기구(34)상에 셋트하고, 다시 위치 결정시킨다.
게이트 밸브(16)를 개방한 후, 정렬기구(34)상의 기판(10)을 로봇 팔(33)에 의해 레이저 조사실(19)내의 스테이지(37)상에 셋트한 다음, 게이트 밸브(15,16)를 폐쇄한다. 게이트 밸브(15)는 기판의 이송이 행해질 때마다 개방 및 폐쇄되는 것이 바람직하다. 그 이유는, 가열실(18)내의 분위기가 로봇 팔(33)과 같은 기계적 구조물에 열(熱) 영향을 주는 것을 방지하는 것이 바람직하기 때문이다.
게이트 밸브(16)를 폐쇄한 후. 레이저 조사수단(39)으로부터 선형 레이저 비임을 발생하여, 미러(40) 및 석영 창(38)을 통해 스테이지(37)상의 기판(10)에 입사한다. 이 선형 레이저 비임은 스테이지(37)를 회전 및 수평이동시킴으로써 소정의 주사경로를 따라 기판(10)에 입사된다. 레이저 비임의 조사중에, 기판(10)이 스테이지(37)에 제공된 가열수단에 의해 가열실(18)내의 온도와 동일한 온도로 가열되어, 열변동을 억제한다. 레이저 비임의 조사가 완료된 때, 게이트 밸브(16)를 개방하고, 로봇 팔(33)에 의해 기판(10)을 카트리지 반입/반출실(17)내의 카트리지(11)내에 수용한다. 이렇게 하여, 하나의 기판(10)에 대한 공정이 종료된다.
하나의 기판(10)에 대한 공정이 종료된 때, 게이트 밸브(15)를 개방하고, 다음의 기판(10)을 로봇 팔(33)에 의해 가열실(18)로부터 취출하여 레이저 조사실(19)내로 이송하여, 스테이지(37)상에 셋트한 다음, 레이저 비임 조사를 행한다. 이렇게 하여, 가열실(18)내에 수용된 기판(10)들이 하나씩 레이저 비임으로 조사된다. 모든 공정이 종료된 때, 처리된 모든 기판(10)들은 카트리지 반입/반출실(17)내에 셋트된 카트리지(11)내에 수용되고, 이 카트리지(11)는 카트리지 반입/반출실(17)로부터 취출하고, 다음 공정이 진행될 수 있다.
가열실(18)내의 가열온도는 비정질 규소막의 결정화 온도보다 낮게 될 필요가 있다. 그 이유는, 기판들이 가열실내에 있게 되는 시간이 서로 다르기 때문이다. 일반적으로, 가열실(18)내의 가열온도는 대략 200-400°C로 되도록 선택된다. 또한, 이 가열 온도는 레이저광의 조사시의 기판(10)의 가열온도와 동일할 필요가 있다.
[실시예2]
본 실시예는, 선형 레이저 비임을 초과하는 크기를 갖는 기판이 사용되고, 반도체장치를 제작하기 위한 결정성 규소막이 형성되는 경우를 나타낸다. 제7(a)도-제7(b)도는 결정성 규소막의 제작공정을 나타내는 단면도이다.
제7(a)도에 나타낸 바와 같이, 유리기판(71)(본 실시예에서는, 360mm×460mm의 코닝 7059 유리가 사용됨)상에, 하지막(下地膜)으로서의 두께 2000Å의 산화규소막(72)과, 두께 500Å의 비정질 규소막(73)을 플라즈마 CVD법에 의해 연속으로 성막한다.
그 다음, 스핀(spin) 코팅법에 의해, 비정질 규소막(73)의 표면에 10ppm의 니켈초산염 용액을 도포하고, 건조시켜, 니켈층(74)을 형성한다. 니켈초산염 용액에 계면활성체를 첨가한 때, 더욱 좋은 결과가 얻어졌다. 니켈층(74)은 매우 얇기 때문에, 반드시 막이라고 할 수 없지만, 후속 공정에서 문제가 발생하지 않는다.
제7(b)도에 나타낸 바와 같이, 비정질 규소막(75)을 550°C에서 4시간 어닐하여 결정화시킴으로써, 결정성 규소막(75)을 얻는다. 가열에서, 니켈층(74)내의 니켈이 결정핵으로 기능하여, 비정질 규소막(73)의 결정화가 촉진된다. 그리하여, 550°C(코닝 7059 유리의 변형점보다 낮은)의 저온과 4시간 단시간에 결정성 규소막(75)이 얻어질 수 있다.
결정성 규소막(75)내의 촉매원소의 농도가 1×1015∼1×1019원자/cm3인 것이 바람직하였다. 상기 농도가 1×1015원자/cm3보다 낮으면, 결정화를 촉진시키는 촉매효과를 얻는 것이 어렵고, 상기 농도가 1×1019원자/cm3보다 높으면, 규소에 금속 특징이 나타나게 되어, 반도체 특성이 사라지게 된다. 본 실시예에서는, 결정성 규소막(75)내 촉매원소의 최대 농도값을 1×1017-5×1018원자/cm3으로 하였다. 이 값은 이차이온질량분석(SIMS)법에 의해 분석 및 측정된 것이다.
그렇게 하여, 얻어진 결정성 규소막(75)의 결정성을 더욱 개선시키기 위해, 제7C 도에 나타낸 바와 같이, 결정성 규소막(75)에 고출력 펄스 레이저인 엑시머 레이저를 조사하여, 우수한 결정성을 갖는 결정성 규소막(76)을 형성한다.
제1도-제6도에 나타낸 장치를 사용하여 레이저 비임의 조사를 행할 때, KrF 엑시머 레이저 비임(파장 : 248nm, 펄스폭 : 30nsec)을 1mm×185mm의 선형비임으로 성형하고, 먼저, 약 220mJ/cm2의 에너지밀도를 갖는 레이저 비임의 조사를 행한 다음, 100∼500mJ/cm2, 예를 들어, 370mJ/cm2의 에너지밀도를 갖는 레이저 비임의 조사를 행한다. 또한, 피(被) 조사 재료의 일 지점에 대하여 2∼20 쇼트(shot)로 레이저 비임이 조사되도록, 레이저 비임의 주사속도, 실제로는, 기판(71)이 셋트된 스테이지(37)의 이동속도가 조정된다.
220mJ/cm2으로의 레이저 에너지의 변경은, 제4도에 나타낸 레이저 조사수단(39)에서 발진기(51)의 출력이 일정하게 유지된 상태에서 감쇠수단(55)의 필터(55a∼55d)를 선택적으로 광로(50)내로 진입시키거나 그로부터 이탈시켜 행해진다. 레이저 조사시의 기판 온도는 200°C이다.
조사 에너지의 변경에 의한 그러한 조사방법을 다단계(multi-stage) 조사라고 부른다. 본 실시예에서는, 조사가 2번 행해져, 2단계 조사가 행해진다. 이러한 2단계 조사에 의해, 결정성 규소막(76)의 결정성이 1단계 조사의 경우보다 더욱 개선될 수 있다. 1단계 조사의 경우, 100-500mJ/cm2, 예를 들어, 370mJ/cm2의 에너지밀도를 갖는 레이저 비임의 조사가 행해질 수 있다.
제8(a)도∼제8(b)도는 본 실시예에 있어서의 레이저 비임의 주사경로를 나타낸다. 제8(a)도∼제8(d)도에 나타낸 바와 같이, 조사될 기판(80)의 표면상에는, 박막트랜지스터가 형성되는 직사각형의 소자형성영역(81)이 2×2의 매트릭스로 배열되어 있다. 그리하여, 제7(c)도에 나타낸 유리기판(71)상에는, 이들 소자형성영역(81)의 결정성 규소막(76)만을 사용하여 반도체소자들이 형성된다. 반도체소자들이 형성된 기판(80)은 제9도에 나타낸 바와 같이 4개의 소자-기판(86A∼86D)으로 분할된다.
또한, 제9도에 나타낸 바와 같이, 반도체소자들이 형성된 후, 기판(80)이 선형 레이저 비임의 길이보다 짧은 길이를 갖는 조각들로 분할되는 것으로 한다. 그리하여, 레이저 비임들의 서로 겹치는 길이방향 단부부분들이 조시되는 제13도 (B) 또는 제14도 (B)에 나타낸 영역(4) 또는 영역(8)이 소자형성영역(81)의 외측에 위치하는 상태를 달성하기 위해, 길이방향으로의 선형 레이저 비임(82)의 길이(L)가 소자형성영역(81)의 폭(W)보다 길게 된다(제8(e)도 참조).
2단계 조사를 달성하기 위해서는, 제8(a)도∼제8(c)도에 나타낸 바와 같이, 소자형성영역(81)들이 선형 레이저 비임(82)에 의해 2번 조사되도록 주사경로(83(a)∼83(c))가 평행하게 그리고 하나의 연속선을 그리도록 설정된다. 1단계 조사가 행해지는 경우에는, 예를 들어, 제8(d)도에 나타낸 바와 같이 주사경로(85)가 설정된다. 주사경로(83A∼83C, 85)는 동일 기판(80)상의 모든 소자형성영역(80)에 대하여 균일한 방향으로 확립된다.
제8(a)도∼제8(c)도 또는 제8(d)도에 나타낸 바와 같은 주사경로들을 따라 선형 레이저 비임(82)을 주사하기 위해서는, 선형 레이저 비임(82)이 그 비임의 길이 방향에 대해 실질적으로 직교하는 방향을 따라 그리고 기판(80)의 피조사면에 대해 상대적으로 이동하면서 선형 레이저 비임(82)의 조사가 행해질 수 있다. 실제로는, 레이저 비임(82)이 이동하는 것이 아니고, 제1도-제3도에 나타낸 레이저 조사장치내에서 스테이지(37)가 회전 및 수평이동하는 것에 의해, 피조사면을 가진 기판(80)이 이동하고, 주사경로(83A, 83B, 83C)를 따라서의 선형 레이저 비임(82)의 주사가 행해지는 것이 된다.
본 실시예에서, 소자형성영역(81)의 폭(W)이 선형 레이저 비임(82)의 단부부분에 의해 주사되지 않는다. 따라서, 얻어진 결정성 규소막(76)의 막질이 균일하게 되어, 소자형성영역(81)에 형성된 반도체소자들의 특성이 균일하게 될 수 있다. 또한, 동일한 특성을 가지는 반도체소자들이 형성되는 많은 기판들이 대면적의 기판(80)의 처리에 의해 단일 단계에 의해 제작될 수 있기 때문에, 처리량이 향상될 수 있다.
[실시예 3]
본 실시예에 있어서는, 제2 실시예에서 얻어진 결정성 규소막(76)을 사용하여 액정표시장치의 화소를 구동하기 위한 박막트랜지스터를 제작하는 공정을 설명한다. 제10(a)도 ∼ 제10(d)도 및 제11(a) ∼ 제11(c)도는 본 실시예의 박막트랜지스터 제작공정을 나타낸다.
제10(a)도에 나타낸 바와 같이, 먼저, 유리기판(101)상에 하지막으로서 두께 3000Å의 산화규소막(102)상에, 제2 실시예에 나타낸 결정화 공정에 따라 결정화된 비정질 규소막으로 된 결정성 규소막(103)을 성막한다.
그 다음에, 제10(b)도에 나타낸 바와 같이, 결정성 규소막(103)을 에칭하여 섬형상 영역들을 형성함으로써, 소자형성영역(100)의 미리 정해진 위치들에 다수의 활성층(104)를 형성한다. 본 실시예에 있어서는, 제8(a)∼제8(d)도에 나타낸 바와 같이, 유리기판(101)을 4개의 조각으로 분할하여 동일한 특성을 갖는 4개의 소자-기판을 제공하는데 목적이 있기 때문에, 박막트랜지스터가 형성되는 직사각형의 소자형성영역(100)들이 유리기판(101)상에 2×2의 매트릭스로 배열되고, 소자형성영역(100)의 미리 정해진 위치들에 다수의 활성층(104)이 형성된다. 그래서, 결정성 규소막(103)이 얻어진 때, 선형 레이저 비임의 단부부분이 소자형성영역(100)의 내측을 통과하지 않는다.
그 다음, 프라즈마 CVD법에 의해, 게이트 절연막을 구성하는 산화규소막(105)을 1000-1500Å의 두께로 성막하고, 또한, 스퍼터링법에 의해, 게이트전극(106)을 구성하는 알루미늄막을 5000Å의 두께로 퇴적한다. 알루미늄에 0.2 중량%의 스칸듐을 미리 혼합하면, 후의 가열공정에서의 힐록(hillock) 또는 휘스커(whisker)의 발생을 방지할 수 있다.
그 다음, 알루미늄막의 표면에 대하여 양극산화를 행하여, 그 표면에 레지스트 마스크(107)를 형성한다. 이때, 알루미늄막의 표면에는 얇은 양극산화막(도시되지 않음)이 형성되어 있기 때문에, 레지스트 마스크(107)를 밀착시켜 형성하는 것이 가능하다. 그 다음, 레지스트 마스크(107)를 사용하여, 알루미늄막을 에칭하여, 게이트전극(106)을 형성한다.
그 다음, 제10(c)도에 나타낸 바와 같이, 레지스트 마스크(107)를 그대로 남겨둔 상태에서, 게이트전극(106)에 대하여 양극산화를 행하여, 두께 4000 Å의 다공질 양극산화물(108)을 형성한다. 이때, 레지스트 마스크(107)가 게이트전극(106)의 표면과 밀착하여 있기 때문에, 다공질 양극산화물(108)은 게이트전극(106)의 측면에만 형성된다.
그 다음, 제10(d)도에 나타낸 바와 같이, 레지스트 마스크(107)를 제거한 후, 게이트전극(106)을 전해용액내에서 다시 양극산화시켜, 두께 1000 Å의 치밀한 양극산화물(109)을 형성한다. 양극산화물은 사용되는 용액을 변경함으로써 변경될 수 있다. 즉, 다공질 양극산화물(108)을 형성하는 경우에는, 3∼20%의 구연산, 수산, 크롬산 또는 황산을 포함하는 산 용액이 사용될 수 있고, 치밀한 양극산화물(109)을 형성하는 경우에는, 3∼10%의 주석산, 붕산 또는 질산을 포함하고 pH가 약 7로 조정된 에틸렌 글리콜 용액으로 된 전해용액이 사용될 수 있다.
그 다음, 제11(a)도에 나타낸 바와 같이, 게이트전극(106), 그 게이트전극(106) 주위의 다공질 양극산화물(108) 및 치밀한 양극산화물(109)을 마스크로 하여 산화규소막(105)을 에칭하여, 게이트 절연막(110)을 형성한다.
그후, 제11(b)도에 나타낸 바와 같이, 다공질 양극산화물(108)을 제거한후, 게이트전극(106)과, 치밀한 양극산화물(109) 및 게이트 절연막(110)을 마스크로 하여, 이온 도핑법에 의해 활성층(104)에 불순물을 주입한다. 본 실시예에서는, N채널형 TFT를 형성하기 위해, 도핑 가스로서 포스핀(PH3)을 사용하여, 인 이온을 도핑하였다. 도핑시, 게이트 절연막(110)이 반투명 마스크로서 기능하도록 도즈량 및 가속전압과 같은 조건들을 제어한다.
도핑 결과, 게이트 절연막(110)으로 덮히지 않은 영역에 인 이온이 고농도로 주입되어, 소스영역(111)과 드레인영역(112)이 형성된다. 게이트 절연막(110)으로만 덮힌 영역에는 인 이온이 저농도로 주입되어, 저농도의 불순물을 가지는 영역(113,114)이 형성된다. 게이트전극(106) 바로 밑에 위치한 영역에는 불순물이 주입되지 않기 때문에, 채널영역(115)이 형성된다.
불순물이 저농도로 주입된 영역(113,114)이 고저항 영역으로 기능하기 때문에, 그 영역들은 오프(OFF) 전류의 감소에 기여한다. 구체적으로는, 드레인영역(112)의 측부에 위치하는 저농도 불순물영역(114)이 "LDD 영역"으로 불린다. 또한, 치밀한 양극산화물(109)의 두께를 충분히 증가시킴으로써, 그 양극산화물(109) 바로 밑에 위치되는 영역이 오프셋영역으로 되어, 오프 전류를 더욱 감소시킬 수 있다.
도핑 공정후, 제1도∼제3도에 나타낸 레이저 조사장치에서 레이저 어닐을 행하여, 도핑된 인 이온을 활성화시킨다. 이 경우의 어닐조건으로서는, 레이저의 에너지밀도를 100-350mJ/cm2, 예를 들어, 160mJ/cm2으로 하고, 피조사면상의 임의의 일 지점에 대하여 20∼40쇼트로 선형 레이저 비임을 조사하며, 기판온도를 200°C로 유지하였다. 1단계 조사가 행해지기 때문에, 선형 레이저 비임의 주사가 제8(d)도에 나타낸 주사경로(85)를 따라 행해질 수 있다. 이때, 선형 레이저 비임의 단부부분이 소자형성영역(100)을 통과하지 않는다.
레이저 어닐후, 열 어닐을 행할 수도 있다. 이 경우, 450°C, 시간의 가열처리가 행해질 수 있다.
다음에, 제11(c)도에 나타낸 바와 같이, 플라즈마 CVD법에 의해, 층간절연물(116)로서 두께 5000 Å의 산화규소막을 형성한다. 층간절연물(116)로서는, 단일층의 산화규소막 대신에, 단일층의 질화규소막, 또는 산화규소막과 질화규소막의 적층막이 형성될 수도 있다. 다음에, 공지의 에칭법에 의해, 산화규소막으로 된 층간절연물(116)을 에칭하여, 소스영역(111)과 드레인영역(112)에 콘택트 홀을 각각 형성한다.
다음에, 스퍼터링법에 의해 알루미늄막을 4000 Å의 두께로 형성한 후, 그막을 패터닝하여, 소스영역(111)과 드레인영역(112)에 접속되는 전극(117,118)을 형성한다. 패시베이션(passivation)막(119)으로서 질화규소막을 형성하고, 이 패시베이션막(119)에 드레인영역(112)측의 전극(118)을 위한 콘택트 홀을 형성한다. 그 다음, ITO막을 형성하고, 이것을 패터닝하여, 상기 전극에 접속되는 콘택트 홀에 화소전극(120)을 형성한다.
상기한 공정들 후에, 유리기판(101)상의 소자형성영역(100)에는 LDD구조를 가지는 TFT가 형성한다. 최종적으로, 제9도에 나타낸 바와 같이 기판(101)을 각각의 소자형성영역(100)마다 분할하여, 액정표시장치용의 4개의 패널조각을 얻을 수 있다.
본 실시예에 있어서는, 액정표시장치의 화소를 구동하기 위한 N채널형 박막 트랜지스터의 제작공정에 관해 설명하였으나, 주변구동회로를 구성하는 박막트랜지스터와 화소를 구동하기 위한 박막트랜지스터를 하나의 소자형성영역(100)에 동시에 형성할 수도 있다. 이 경우, 공지의 CMOS 기술을 사용하여 박막트랜지스터의 도전율을 제어하여, 주변구동회로를 구성하는 박막트랜지스터가 N채널형 박막트랜지스터와 P채널형 박막트랜지스터로 이루어진 상보형 박막트랜지스터로 되도록 할 수 있다.
[실시예 4]
본 실시예는 기판이 분할되지 않은 경우에서의 레이저 비임의 주사경로에 관한 것이다. 이 경우에는, 제13(b)도에 나타낸 바와 같이 선형 레이저 비임의 단부부분들이 서로 겹치는 영역(4), 또는 제14(b)도에 나타낸 바와 같이 상기 단부부분들이 서로 접촉하는 영역(8)이 소자형성영역에 배치될 가능성이 있다. 이 경우, 반도체소자들이 제13(b)도 또는 제14(b)에 나타낸 영역(4) 또는 영역(8)위에서 연장하여 있지 않도록(즉, 그 영역 또는 그 부근에 위치되지 않도록) 배치된다.
예를 들어, 제10(a)도∼제10(d)도에서는, 박막트랜지스터의 활성층(104)과 상기 영역(4 또는 8)이 서로 겹치지 않게 하기 위해, 활성층(104)이 형성되지 않은 영역(200)을 레이저 비임의 단부부분이 통과하도록 선형 레이저 비임의 길이가 조정될 수 있다.
기판에서의 반도체소자의 밀도에 따라, 선형 레이저 비임들의 겹친 단부들로 조사되는 부분(접합부분)이 레이저 비임들의 단부부분들이 어느 정도 겹치는 제13도의 영역(4)과 같은 부분으로 되는지, 또는 상기 단부부분들이 서로 접촉하는 제14도의 영역(8)과 같은 부분으로 되는지의 여부가 결정된다.
반도체소자들 사이의 간격이 mm 정도이면, 선형 레이저 비임의 단부부분의 형상, 즉, 그 단부부분에서의 에너지밀도의 분포는 문제가 되지 않는다. 따라서, 제13(a)도에 나타낸 바와 같이, 선형 레이저 비임(1)의 단부부분(1a)을 성형함이 없이 레이저 비임의 조사를 행하는 것이 가능하다. 그러나, 반도체소자들 사이의 간격이 mm정도보다 작은 경우에는, 제14(a)도에 나타낸 바와 같이 직사각형의 단부부분를 형성하도록 슬릿(slit)에 의해 선형 레이저 비임을 성형하고, 또한 제14(b)도에 나타낸 바와 같이 선형 레이저 비임의 단부부분들이 서로 접촉하도록 주사를 행하는 것이 필요하다.
또한, 반도체소자들 사이의 간격 미크론 정도인 경우에는, 선형 레이저 비임의 주사가 제14(b)도에 나타낸 바와 같이 행해질지라도, 공정에서의 정렬 등의 정확도의 한계 때문에, 레이저 비임(5)의 단부부분(5a)이 통과하는 영역(8)에 소자가 형성될 염려가 있다. 즉, 레이저 비임(5)의 단부부분(5a)이 통과하지 않는 영역에 소자를 형성하는 것이 어렵게 된다.
반도체소자로서, 예를 들어, 액정표시장치의 패널이 형성되는 경우에는, 기판상에 반도체소자들로서 형성된 박막트랜지스터들의 간격이 약 10㎛∼100 ㎛이다. 따라서, 이 경우, 슬릿을 사용하여 선형 레이저 비임의 길이방향 단부부분을 절단하고, 선형 레이저 비임의 주사를 행한다. 이 경우, 상기 접합부분들이 약 10∼20 ㎛의 정밀도로 서로 밀접하는 경우에는, 이 정도의 정밀도면 충분하다.
따라서, 그 접합부분에 반도체소자들을 형성함이 없이 액정표시장치용의 패널을 형성하는 것이 가능하다.
[실시예 5]
제8(a)도∼제8(d)에 나타낸 바와 같이, 제2 실시예에 있어서는. 기판(80)상에 소자형성영역(80)들이 2×2의 매트릭스로 배치된다. 소자형성영역들이 레이저 비임으로 균일하게 조사되게 하기 위해서는, 소자형성영역들을 기판에 대하여 대칭적으로 배치하는 것이 바람직하다. 따라서, 그 영역들이 2n×2n(n은 1보다 큰 자연수이다)의 매트릭스로 배열되는 것이 바람직하다. 본 실시예에 있어서는, 제12(a)도 및 제12(b)도에 나타낸 바와 같이, 대면적의 기판을 사용하여 그 기판상에 4×4개의 소자형성영역(91)을 배치하여, 단일 공정에 의해, 동일 특성을 가지는 반도체소자들이 형성되는 16개의 기판조각이 단일 기판(90)으로부터 얻어질 수 있게 한다.
선형 레이저 비임(92)의 2단계 조사를 행하기 위해서는, 예를 들어, 제12(a)도 및 제12(b)도에 나타낸 바와 같이 주사경로(93A,93B)가 설정될 수 있다. 또한, 선형 레이저 비임(92)의 균일한 주사를 행하기 위해서는, 선형 레이저 비임(92)의 단면의 길이방향으로의 길이(L)가 소자성형영역(91)의 폭(W)보다 길게 하고(제12(c)도 참조), 레이저 비임(92)들의 서로 겹치는 길이방향 단부부분들로 조사되는 영역이 소자형성영역(91)의 외측에 위치되게 한다.
상기한 바와 같이, 본 발명에 따르면, 대면적의 반도체재료에 대한 레이저 어닐 공정을 높은 처리량으로 행하는 것이 가능하다. 또한, 본 발명에 따르면, 대면적의 반도체막에 대해 레이저 어닐공정을 행하여 형성되는 다수의 반도체소자들간의 특성 편차를 억제하는 것이 가능하다.
본 발명은, 선형 레이저 비임의 폭에 걸쳐 많은 박막트랜지스터를 대면적의 유리기판상에 형성하는 경우에 특히 효과적이다. 특히, 기판이 액정표시장치를 구성하기 위한 것인 경우에는, 큰 화면이 요구되는데, 본 발명은 그러한 큰 화면을 형성할 수 있다. 따라서, 본 발명은 유용한 기술인 것이다.

Claims (16)

  1. 서로 떨어져 있는 적어도 제1 및 제2 소자형성영역을 가지고 있고, 폭과 길이를 가진 기판을 준비하는 단계와; 상기 기판의 폭방향으로 연장하는 가늘고 기다란 조사면적으로서, 그 가늘고 기다란 조사면적의 길이가 상기 기판의 폭보다 짧고, 폭방향을 따라서의 상기 제1 및 제2 소자형성영역들 각각의 폭보다 길게 된 상기 가늘고 기다란 조사면적을 가지는 레이저 비임을 준비하는 단계와; 상기 레이저 비임이 작동되고 있는 상태에서 상기 기판의 길이방향을 따라 제1 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 제1 부분을 첫번째로 주사하여, 상기 제1 소자형성영역 전체를 주사하는 단계와; 상기 주사 후에, 폭방향을 따라 상기 레이저 비임에 대하여 상대적으로 상기 기판을 이동시키는 단계; 및 상기 레이저 비임이 작동되고 있는 상태에서 상기 제1 주사방향과 반대의 제2 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 제2 부분을 두번째로 주사하여, 상기 제2 소자형성영역 전체를 주사하는 단계를 포함하는 것을 특징으로 하는 레이저 처리 방법.
  2. 제1항에 있어서, 상기 기판의 상기 제1 및 제2 부분이 10∼20㎛ 의 범위만큼 서로 겹치는 것을 특징으로 하는 레이저 처리 방법.
  3. 제1항에 있어서, 상기 가늘고 기다란 조사면적을 가진 상기 레이저 비임이, 가늘고 기다란 단면을 가진 제1 레이저 비임을 발생시키고, 상기 제1 레이저 비임을 슬릿에 통과시켜 상기 가늘고 기다란 단면의 단부부분들을 절단함으로써 생성되는 것을 특징으로 하는 레이저 처리 방법.
  4. 반도체막이 형성되어 있고, 폭과 길이를 가진 직사각형의 기판을 준비하는 단계와; 상기 기판의 폭방향으로 연장하는 가늘고 기다란 조사면적으로서, 그 가늘고 기다란 조사면적의 길이가 상기 폭방향을 따라서의 폭보다 짧게 된 상기 가늘고 기다란 조사면적을 가지는 레이저 비임을 준비하는 단계와; 상기 반도체막의 제1 부분을 결정화시키기 위해, 상기 기판의 길이방향을 따라 제1 주사방향으로 상기기판을 이동시킴으로써 상기 레이저 비임으로 상기 반도체막의 상기 제1 부분을 주사하는 단계와; 상기 주사후에, 폭방향을 따라 상기 레이저 비임에 대하여 상대적으로 상기 기판을 이동시키는 단계와; 상기 반도체막의 제2 부분을 결정화시키기 위해, 상기 제1 주사방향과 반대 제2 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 반도체막의 상기 제2 부분을 주사하는 단계; 및 결정화된 반도체막을 패터닝하여 다수의 활성층을 형성하는 단계를 포함하고; 상기 제1 및 제2 부분이 서로 겹치거나 접촉하는 상기 반도체막의 부분이 상기 다수의 활성층들 중 어느 것으로도 형성되지 않는 것을 특징으로 하는 레이저 처리 방법.
  5. 제4항에 있어서, 상기 제1 및 제2 부분이 10∼20㎛의 범위만큼 서로 겹치는 것을 특징으로 하는 레이저 처리 방법.
  6. 제4항에 있어서, 상기 가늘고 기다란 조사면적을 가진 상기 레이저 비임이, 가늘고 기다란 단면을 가진 제1 레이저 비임을 발생시키고, 상기 제1 레이저 비임을 슬릿에 통과시켜 상기 가늘고 기다란 단면의 단부분들을 절단함으로써 생성되는 것을 특징으로 하는 레이저 처리 방법
  7. 폭과 길이를 가진 기판을 준비하는 단계와; 상기 기판의 폭방향으로 연장하는 가늘고 기다란 조사면적으로서, 그 가늘고 기다란 조사면적의 길이가 상기 폭방향을 따라서의 폭보다 짧게 된 상기 가늘고 기다란 조사면적을 가지는 레이저 비임을 준비하는 단계와; 상기 주사 후에, 폭방향을 따라 상기 레이저 비임에 대하여 상대적으로 상기 기판을 이동시키는 단계와; 상기 제1 주사방향과 반대의 제2 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 제2 부분을 주사하는 단계; 및 기판을 상기 제1 및 제2 부분이 서로 겹치거나 접촉하는 선을 따라 상기 기판을 상기 제1 및 제2 부분에 상응하는 적어도 2개의 부분으로 분할하는 단계를 포함하는 것을 특징으로 하는 레이저 처리 방법.
  8. 제7항에 있어서, 상기 제1 및 제2 부분이 10∼20㎛의 범위만큼 서로 겹치는 것을 특징으로 하는 레이저 처리 방법.
  9. 제7항에 있어서, 상기 가늘고 기다란 조사면적을 가진 상기 레이저 비임이, 가늘고 기다란 단면을 가진 제1 레이저 비임을 발생시키고, 상기 제1 레이저 비임을 슬릿에 통과시켜 상기 가늘고 기다란 단면의 단부분들을 절단함으로써 생성되는 것을 특징으로 하는 레이저 처리 방법.
  10. 반도체막이 형성되어 있고, 폭과 길이를 가진 기판을 준비하는 단계와; 상기 기판 위에, 결정성 규소를 포함하는 다수의 활성층을 형성하는 단계와; 상기 기판의 폭방향으로 연장하는 가늘고 기다란 조사면적으로서, 그 가늘고 기다란 조사면적의 길이가 상기 기판의 폭보다 짧게 된 상기 가늘고 기다란 조사면적을 가지는 레이저 비임을 준비하는 단계와; 상기 기판의 제1 부분 위에 배치된 활성층의 일부를 어닐하기 위해, 상기 기판의 길이 방향을 따라 제1 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 제1 부분을 주사하는 단계와; 상기 주사 후에, 폭 방향을 따라 상기 레이저 비임에 대하여 상대적으로 상기 기판을 이동시키는 단계와; 상기 기판의 제2 부분 위에 배치된 활성층의 다른 부분을 어닐하기 위해, 상기 제1 주사방향과 반대의 제2 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 제2 부분을 주사하는 단계를 포함하고; 상기 다수의 활성층이, 상기 제1 및 제2 부분이 서로 겹치거나 접촉하는 부분에는 배치되어 있지 않은 것을 특징으로 하는 레이저 처리 방법.
  11. 제10항에 있어서, 상기 레이저 비임에 의한 조사 전에 상기 활성층에 도펀트 불순물을 도입하는 단계를 더 포함하는 것을 특징으로 하는 레이저 처리방법.
  12. 제10항에 있어서, 상기 제1 및 제2 부분이 서로 겹치거나 접촉하는 선을 따라 상기 기판을 상기 제1 및 제2 부분에 상응하는 적어도 2개의 부분으로 분할하는 단계를 더 포함하는 것을 특징으로 하는 레이저 처리 방법.
  13. 소자형성영역을 가지고 있는 기판을 준비하는 단계와; 상기 기판 위에 반도체층을 형성하는 단계와; 상기 기판에서 가늘고 기다란 조사면적을 가지는 레이저 비임으로서, 기다란 쪽 방향에 따른 상기 가늘고 기다란 조사면적의 길이가 상기 조사면적의 기다란 쪽 방향에 따른 상기 기판의 폭보다 짧고, 상기 조사면적의 기다란 쪽 방향을 따라서의 상기 소자형성영역의 폭보다 길게 된 상기 레이저 비임을 준비하는 단계와; 상기 가늘고 기다란 조사면적의 상기 기다란 쪽 방향에 직교하는 제1 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 소자형성영역에 상응하는 상기 반도체층의 부분을 첫번째로 주사하는 단계; 및 상기 제1 주사방향과 반대의 제2 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 반도체층의 상기 부분을 두번째로 주사하는 단계를 포함하고; 상기 두번째 주사에서의 상기 레이저 비임의 에너지밀도가 상기 첫번째 주사에서의 것보다 큰 것을 특징으로 하는 레이저 처리 방법.
  14. 직사각형의 기판을 준비하는 단계와; 상기 기판에서 가늘고 기다란 조사면적을 가지는 레이저 비임을 준비하는 단계와; 상기 가늘고 기다란 조사면적의 기다란 쪽 방향에 직교하는 제1 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 제1 부분을 첫번째로 주사하는 단계와; 상기 제1 주사방향과 반대의 제2 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 상기 제1 부분을 두번째로 주사하는 단계; 상기 기다란 쪽 방향에 따른 방향으로 상기 레이저 비임에 대하여 상대적으로 상기 기판을 이동시키는 단계와; 상기 제1 주사방향으로 상기 기판을 이동시킴으로써 상기 레이저 비임으로 상기 기판의 상기 제2 부분을 네번째로 주사하는 단계를 포함하고; 상기 두번째 주사에서의 상기 레이저 비임의 에너지밀도가 상기 첫번째 주사에서의 것보다 크고, 상기 네번째 주사에서 상기 레이저 비임의 에너지밀도가 상기 세번째 주사에서의 것보다 큰 것을 특징으로 하는 레이저 처리 방법.
  15. 제4항에 있어서, 상기 레이저 비임의 조사 전에 상기 반도체막을 열적으로 결정화시키는 단계를 더 포함하는 것을 특징으로 하는 레이저 처리 방법.
  16. 제10항에 있어서, 상기 레이저 비임의 조사 전에 상기 반도체막을 열적으로 결정화시키는 단계를 더 포함하는 것을 특징으로 하는 레이저 처리 방법.
KR1019960018131A 1995-05-31 1996-05-28 레이저처리방법 KR100302830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-158645 1995-05-31
JP15864595 1995-05-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008229A Division KR100281364B1 (ko) 1995-05-31 1999-03-12 레이저 처리 방법 및 레이저 처리 장치

Publications (2)

Publication Number Publication Date
KR960042943A KR960042943A (ko) 1996-12-21
KR100302830B1 true KR100302830B1 (ko) 2001-11-30

Family

ID=15676240

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960018131A KR100302830B1 (ko) 1995-05-31 1996-05-28 레이저처리방법
KR1019990008229A KR100281364B1 (ko) 1995-05-31 1999-03-12 레이저 처리 방법 및 레이저 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019990008229A KR100281364B1 (ko) 1995-05-31 1999-03-12 레이저 처리 방법 및 레이저 처리 장치

Country Status (3)

Country Link
US (8) US5893990A (ko)
KR (2) KR100302830B1 (ko)
TW (1) TW297138B (ko)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP3917231B2 (ja) * 1996-02-06 2007-05-23 株式会社半導体エネルギー研究所 レーザー照射装置およびレーザー照射方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
US6924860B2 (en) * 1997-11-05 2005-08-02 Hitachi, Ltd. Polarized UV light irradiation method for liquid crystal display device
KR100430231B1 (ko) * 1998-10-02 2004-07-19 엘지.필립스 엘시디 주식회사 레이저어닐장비
US6573531B1 (en) 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
US6372289B1 (en) * 1999-12-17 2002-04-16 Corning Incorporated Process for manufacturing activated carbon honeycomb structures
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
CA2374498A1 (en) * 2000-03-21 2001-09-27 Mark A. Crowder Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
US7662677B2 (en) 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP4588167B2 (ja) * 2000-05-12 2010-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
CA2389607A1 (en) 2000-10-10 2002-04-18 The Trustees Of Columbia University Method and apparatus for processing thin metal layers
JP2002141301A (ja) 2000-11-02 2002-05-17 Mitsubishi Electric Corp レーザアニーリング用光学系とこれを用いたレーザアニーリング装置
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
AU2002235144A1 (en) * 2000-11-27 2002-06-03 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US6955956B2 (en) * 2000-12-26 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6908835B2 (en) * 2001-04-19 2005-06-21 The Trustees Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
CN1330797C (zh) * 2001-08-27 2007-08-08 纽约市哥伦比亚大学托管会 通过对相对于沟道区域的微结构的自觉偏移提高多晶薄膜晶体管器件之间均匀性的方法
SG120880A1 (en) * 2001-08-31 2006-04-26 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
US7379609B2 (en) * 2002-07-19 2008-05-27 Samsung Electronics Co., Ltd. Image processing apparatus and method for conversion between raster and block formats
CN100336941C (zh) * 2002-08-19 2007-09-12 纽约市哥伦比亚大学托管会 改进衬底上薄膜区域内诸区及其边缘区内均一性以及这种薄膜区域之结构的激光结晶处理工艺与系统
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
WO2004017380A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
JP4873858B2 (ja) * 2002-08-19 2012-02-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造
JP4474108B2 (ja) * 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
KR20040021758A (ko) * 2002-09-04 2004-03-11 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터 제조방법
SG129265A1 (en) * 2002-11-29 2007-02-26 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
US7304005B2 (en) 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7397592B2 (en) * 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
KR100531416B1 (ko) 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP2005129769A (ja) * 2003-10-24 2005-05-19 Hitachi Ltd 半導体薄膜の改質方法、改質した半導体薄膜とその評価方法、およびこの半導体薄膜で形成した薄膜トランジスタ、並びにこの薄膜トランジスタを用いて構成した回路を有する画像表示装置
US7390704B2 (en) * 2004-06-16 2008-06-24 Semiconductor Energy Laboratory Co., Ltd. Laser process apparatus, laser irradiation method, and method for manufacturing semiconductor device
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
WO2007022302A2 (en) * 2005-08-16 2007-02-22 The Trustees Of Columbia University In The City Of New York High throughput crystallization of thin films
WO2007067541A2 (en) * 2005-12-05 2007-06-14 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
US7790563B2 (en) * 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
DE102007036262A1 (de) * 2007-08-02 2009-02-05 Robert Bosch Gmbh Radarsensor für Kraftfahrzeuge
KR20100074193A (ko) * 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
JP5443377B2 (ja) 2007-11-21 2014-03-19 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク エピタキシャルに配向された厚膜を調製するための調製システムおよび方法
US8546172B2 (en) 2008-01-18 2013-10-01 Miasole Laser polishing of a back contact of a solar cell
US8586398B2 (en) * 2008-01-18 2013-11-19 Miasole Sodium-incorporation in solar cell substrates and contacts
US8536054B2 (en) * 2008-01-18 2013-09-17 Miasole Laser polishing of a solar cell substrate
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
EP2248155A4 (en) * 2008-02-29 2011-10-05 Univ Columbia FLASH LIGHT-RECOGNIZED FOR THIN FILMS
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8051679B2 (en) * 2008-09-29 2011-11-08 Corning Incorporated Laser separation of glass sheets
EP2351067A4 (en) 2008-11-14 2013-07-03 Univ Columbia SYSTEMS AND METHODS FOR CRYSTALLIZATION OF THIN FILMS
JP5324232B2 (ja) * 2009-01-08 2013-10-23 日東電工株式会社 半導体ウエハのアライメント装置
US8912102B2 (en) * 2009-03-02 2014-12-16 Globalfoundries Singapore Pte. Ltd. Laser annealing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US20110185971A1 (en) * 2009-11-30 2011-08-04 Uvtech Systems, Inc. Laser doping
KR101135537B1 (ko) * 2010-07-16 2012-04-13 삼성모바일디스플레이주식회사 레이저 조사 장치
GB2490143B (en) * 2011-04-20 2013-03-13 Rolls Royce Plc Method of manufacturing a component
JP2014060185A (ja) * 2012-09-14 2014-04-03 Toshiba Corp 半導体装置の製造方法および半導体装置
JP6925745B2 (ja) * 2017-11-30 2021-08-25 株式会社ディスコ ウェーハのレーザー加工方法
HUE054958T2 (hu) * 2019-02-04 2021-10-28 Grieshaber Vega Kg Antenna elrendezés

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4304978A (en) * 1978-10-05 1981-12-08 Coherent, Inc. Heat treating using a laser
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
JPS5674925A (en) * 1979-11-26 1981-06-20 Nec Corp Laser annealing system
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS58127318A (ja) 1982-01-25 1983-07-29 Nippon Telegr & Teleph Corp <Ntt> 絶縁層上への単結晶膜形成方法
JPS58127918A (ja) * 1982-01-25 1983-07-30 Minolta Camera Co Ltd デ−タ写し込み装置付カメラ
DE3223898C2 (de) * 1982-06-26 1984-04-19 Standard Elektrik Lorenz Ag, 7000 Stuttgart Einstellbares optisches Dämpfungsglied
JPS60257511A (ja) * 1984-06-04 1985-12-19 Sony Corp 熱処理方法及びそれに用いる熱処理装置
JPS62216318A (ja) * 1986-03-18 1987-09-22 Fujitsu Ltd レ−ザアニ−ル装置
US4906071A (en) * 1987-03-31 1990-03-06 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device and video projector incorporating same with particular driving circuit connection scheme
US4778263A (en) * 1987-05-29 1988-10-18 The United States Of America As Respresented By The Department Of Energy Variable laser attenuator
JPS6476715A (en) 1987-09-17 1989-03-22 Nec Corp Manufacture of polycrystalline semiconductor thin film
JPS6482517A (en) * 1987-09-24 1989-03-28 Mitsubishi Electric Corp Epitaxial crystal growth method
US4775220A (en) * 1987-11-23 1988-10-04 Advanced Research And Applications Corporation Optical system with laser pulse energy control
JP2641101B2 (ja) 1988-04-12 1997-08-13 株式会社日立製作所 半導体装置の製造方法および装置
JPH0242717A (ja) * 1988-08-03 1990-02-13 Hitachi Ltd エネルギービーム照射方法
JP2995736B2 (ja) 1988-12-28 1999-12-27 ソニー株式会社 光ビームアニーリング装置
JP3033120B2 (ja) 1990-04-02 2000-04-17 セイコーエプソン株式会社 半導体薄膜の製造方法
JP3119480B2 (ja) 1990-06-16 2000-12-18 日本電気株式会社 半導体装置の製造方法
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5204773A (en) * 1990-10-01 1993-04-20 General Electric Company Ultraviolet light filter and filter system
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
JP3114226B2 (ja) * 1991-03-25 2000-12-04 富士ゼロックス株式会社 薄膜トランジスタの製造方法
JP3149450B2 (ja) * 1991-04-04 2001-03-26 セイコーエプソン株式会社 薄膜トランジスタの製造方法及び製造装置
US5578520A (en) * 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JP3244518B2 (ja) * 1991-07-30 2002-01-07 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US5766344A (en) * 1991-09-21 1998-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor
JPH05198507A (ja) * 1991-09-21 1993-08-06 Semiconductor Energy Lab Co Ltd 半導体作製方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JP3173854B2 (ja) * 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JPH06124913A (ja) * 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
KR100270618B1 (ko) * 1992-06-30 2000-12-01 윤종용 다결정 실리콘 박막의 제조방법
JP3320845B2 (ja) * 1992-07-06 2002-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2990969B2 (ja) * 1992-08-25 1999-12-13 富士ゼロックス株式会社 半導体素子の製造方法
JPH06140704A (ja) * 1992-10-26 1994-05-20 Mitsubishi Electric Corp レーザ光照射装置
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
JPH06232069A (ja) * 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
JPH06332011A (ja) * 1993-05-18 1994-12-02 Sony Corp 半導体集合基板及び半導体装置
US5589406A (en) 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JPH0792501A (ja) 1993-07-30 1995-04-07 A G Technol Kk 画像表示用の基板とその製造方法、およびｔｆｔ表示素子
JPH0758399A (ja) * 1993-08-11 1995-03-03 Mitsubishi Cable Ind Ltd 増幅用光ファイバ
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP3411408B2 (ja) 1993-09-07 2003-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5719065A (en) * 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3431034B2 (ja) * 1993-11-09 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
US6300176B1 (en) * 1994-07-22 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
TW297138B (ko) 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP3390603B2 (ja) 1995-05-31 2003-03-24 株式会社半導体エネルギー研究所 レーザー処理方法
US6008144A (en) 1998-02-02 1999-12-28 Industrial Technology Research Window shutter for laser annealing
JP2005167084A (ja) * 2003-12-04 2005-06-23 Fujitsu Ltd レーザ結晶化装置及びレーザ結晶化方法

Also Published As

Publication number Publication date
US8835801B2 (en) 2014-09-16
US20030132205A1 (en) 2003-07-17
US5893990A (en) 1999-04-13
TW297138B (ko) 1997-02-01
KR100281364B1 (ko) 2001-02-01
US6534744B1 (en) 2003-03-18
KR960042943A (ko) 1996-12-21
US6919533B2 (en) 2005-07-19
US20070212826A1 (en) 2007-09-13
US6156997A (en) 2000-12-05
US20040232116A1 (en) 2004-11-25
US7223938B2 (en) 2007-05-29
US6982396B2 (en) 2006-01-03
US20050239299A1 (en) 2005-10-27
US20150056823A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
KR100302830B1 (ko) 레이저처리방법
KR100379361B1 (ko) 실리콘막의 결정화 방법
US6204519B1 (en) Thin film semiconductor device
KR100388731B1 (ko) 반도체 장치의 제조 방법
US6989300B1 (en) Method for forming semiconductor films at desired positions on a substrate
JP2000315652A (ja) 半導体薄膜の結晶化方法及びレーザ照射装置
JP3390603B2 (ja) レーザー処理方法
JPH06124890A (ja) 薄膜状半導体装置の作製方法。
JP2001250790A (ja) レーザー処理方法
JP2979227B2 (ja) 薄膜トランジスタの作製方法
JP2001257175A (ja) レーザー処理方法及びレーザー処理装置
JP3612018B2 (ja) 半導体装置の作製方法
JP2001244197A (ja) レーザー処理方法
JPH02224339A (ja) 薄膜トランジスタの作製方法
JP3207813B2 (ja) 薄膜トランジスタの作製方法
JP2001244471A (ja) 薄膜トランジスタ
JP2001351927A (ja) 薄膜トランジスタの作製方法
JP2001237431A (ja) 薄膜トランジスタ
JP2001274110A (ja) レーザー装置
JP2001237432A (ja) 薄膜トランジスタの作製方法
JP2001230422A (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 15

EXPY Expiration of term