JPH06330322A - 絶縁膜の作製方法 - Google Patents
絶縁膜の作製方法Info
- Publication number
- JPH06330322A JPH06330322A JP17719393A JP17719393A JPH06330322A JP H06330322 A JPH06330322 A JP H06330322A JP 17719393 A JP17719393 A JP 17719393A JP 17719393 A JP17719393 A JP 17719393A JP H06330322 A JPH06330322 A JP H06330322A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- insulating film
- oxygen
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ステップカバレージと成膜速度の向上を得る
ことを目的とする。 【構成】 一対の電極の一方の電極に配置された基体上
に酸化珪素膜を形成する方法であって、一対の電極の間
隔を１０ｍｍ以下とし、成膜雰囲気としてエトキシ基を
有する有機シランであるＴＥＯＳガスと酸素ガスとの混
合雰囲気を用い、さらにこの混合雰囲気に電磁エネルギ
ーと紫外線のエネルギーを与えることによって、ステッ
プカバレージと成膜速度の向上を得る。
ことを目的とする。 【構成】 一対の電極の一方の電極に配置された基体上
に酸化珪素膜を形成する方法であって、一対の電極の間
隔を１０ｍｍ以下とし、成膜雰囲気としてエトキシ基を
有する有機シランであるＴＥＯＳガスと酸素ガスとの混
合雰囲気を用い、さらにこの混合雰囲気に電磁エネルギ
ーと紫外線のエネルギーを与えることによって、ステッ
プカバレージと成膜速度の向上を得る。
Description
【０００１】
【産業上の利用分野】本発明は、絶縁膜、特に絶縁ゲイ
ト型電界効果トランジスタ等の薄膜デバイスに用いられ
るゲイト絶縁膜や、ＩＣの層間絶縁膜やパッシベーショ
ン膜を６５０℃以下の低温で得る方法に関する。
ト型電界効果トランジスタ等の薄膜デバイスに用いられ
るゲイト絶縁膜や、ＩＣの層間絶縁膜やパッシベーショ
ン膜を６５０℃以下の低温で得る方法に関する。
【０００２】
【従来の技術】従来、薄膜型の絶縁ゲイト型電界効果ト
ランジスタ（ＴＦＴ）等の薄膜デバイスにおいては、結
晶シリコンを形成した後、この表面を９００〜１１００
℃の高温で熱酸化することによって、特性の良好な酸化
珪素を作製し、これをゲイト絶縁膜として用いることが
なされてきた。
ランジスタ（ＴＦＴ）等の薄膜デバイスにおいては、結
晶シリコンを形成した後、この表面を９００〜１１００
℃の高温で熱酸化することによって、特性の良好な酸化
珪素を作製し、これをゲイト絶縁膜として用いることが
なされてきた。
【０００３】このような熱酸化膜の特徴は、界面準位密
度が極めて低いことと結晶シリコンの表面に一様な厚さ
で形成できることに集約される。すなわち、前者は良好
なオン／オフ特性やバイアス／温度に対する長期の信頼
性をもたらし、また、後者は島状の半導体領域のエッヂ
部分でのゲイト電極と半導体領域（活性層）の短絡を少
なくすることによって歩留りを向上させた。
度が極めて低いことと結晶シリコンの表面に一様な厚さ
で形成できることに集約される。すなわち、前者は良好
なオン／オフ特性やバイアス／温度に対する長期の信頼
性をもたらし、また、後者は島状の半導体領域のエッヂ
部分でのゲイト電極と半導体領域（活性層）の短絡を少
なくすることによって歩留りを向上させた。
【０００４】
【発明が解決しようする課題】しかしながら、このよう
な熱酸化膜を用いる場合には基板材料として高温に耐え
る材料を選択しなければならなかった。この点に関して
は、安価なガラス材料（コーニング７０５９等の無アル
カリガラス）を用いることができず、したがって、特に
大面積基板を用いる場合にコストが増大する点で不利で
あった。近年、無アルカリガラス基板上にＴＦＴを形成
する技術が開発途上にあるが、このような技術において
は熱酸化膜を使用することができず、スパッタ法やプラ
ズマＣＶＤ法、減圧ＣＶＤ法等の物理的あるいは化学的
気相成長法によってゲイト絶縁膜を形成していた。
な熱酸化膜を用いる場合には基板材料として高温に耐え
る材料を選択しなければならなかった。この点に関して
は、安価なガラス材料（コーニング７０５９等の無アル
カリガラス）を用いることができず、したがって、特に
大面積基板を用いる場合にコストが増大する点で不利で
あった。近年、無アルカリガラス基板上にＴＦＴを形成
する技術が開発途上にあるが、このような技術において
は熱酸化膜を使用することができず、スパッタ法やプラ
ズマＣＶＤ法、減圧ＣＶＤ法等の物理的あるいは化学的
気相成長法によってゲイト絶縁膜を形成していた。
【０００５】しかし、このような手段によって形成され
た酸化珪素膜は、熱酸化膜に比べると特性の見劣りは否
めなかった。すなわち、一般に界面準位密度は大きく、
また、ナトリウム等のアルカリイオンが成膜中に侵入す
る危険が常に付きまとっていた。また、ステップカバレ
ージ（段差被覆性）がそれほど良好でないので、島状の
半導体領域のエッヂ部分でのゲイト電極と活性層との短
絡が頻発した。このため、特性、信頼性、歩留りの全て
を満足させるものを得ることは極めて難しかった。
た酸化珪素膜は、熱酸化膜に比べると特性の見劣りは否
めなかった。すなわち、一般に界面準位密度は大きく、
また、ナトリウム等のアルカリイオンが成膜中に侵入す
る危険が常に付きまとっていた。また、ステップカバレ
ージ（段差被覆性）がそれほど良好でないので、島状の
半導体領域のエッヂ部分でのゲイト電極と活性層との短
絡が頻発した。このため、特性、信頼性、歩留りの全て
を満足させるものを得ることは極めて難しかった。
【０００６】本発明はこのような諸問題の少なくとも１
つを解決せんとしてなされたものである。すなわち、本
発明においては、ステップカバレージが良好で、しかも
成膜速度の大きな酸化珪素膜を作製する方法を提供せん
とするものである。
つを解決せんとしてなされたものである。すなわち、本
発明においては、ステップカバレージが良好で、しかも
成膜速度の大きな酸化珪素膜を作製する方法を提供せん
とするものである。
【０００７】
【課題を解決するための手段】本発明は、平行平板型の
一対の電極の一方の電極に配置された基体上に酸化珪素
膜を成膜する方法であって、成膜雰囲気として、エトキ
シ基を有する有機シランと酸素とを含む雰囲気を用い、
前記雰囲気には、電磁エネルギーと紫外線のエネルギー
とが供給されること、成膜後に加熱しつつ紫外線を照射
することによってアニールすること、を要旨とする絶縁
膜の作製方法である。
一対の電極の一方の電極に配置された基体上に酸化珪素
膜を成膜する方法であって、成膜雰囲気として、エトキ
シ基を有する有機シランと酸素とを含む雰囲気を用い、
前記雰囲気には、電磁エネルギーと紫外線のエネルギー
とが供給されること、成膜後に加熱しつつ紫外線を照射
することによってアニールすること、を要旨とする絶縁
膜の作製方法である。
【０００８】ここで、エトキシ基を有する有機シランと
しては、化学式Ｓｉ（ＯＣ2 Ｈ5 ）4 （テトラ・エトキ
シ・シラン、以下、ＴＥＯＳという）、Ｓｉ2 Ｏ（ＯＣ
2 Ｈ5 ）6 、Ｓｉ3 Ｏ2 （ＯＣ2 Ｈ5 ）8 、Ｓｉ4 Ｏ3
（ＯＣ2 Ｈ5 ）10、Ｓｉ5 Ｏ4 （ＯＣ2 Ｈ5 ）12で表現
される物質が好ましい。このような有機シラン材料は、
基板表面を泳動する時間が長く、表面での分解によって
酸化珪素膜を形成するので、凹部への回り込みが良好で
ステップカバレージの優れた被膜が得られる。
しては、化学式Ｓｉ（ＯＣ2 Ｈ5 ）4 （テトラ・エトキ
シ・シラン、以下、ＴＥＯＳという）、Ｓｉ2 Ｏ（ＯＣ
2 Ｈ5 ）6 、Ｓｉ3 Ｏ2 （ＯＣ2 Ｈ5 ）8 、Ｓｉ4 Ｏ3
（ＯＣ2 Ｈ5 ）10、Ｓｉ5 Ｏ4 （ＯＣ2 Ｈ5 ）12で表現
される物質が好ましい。このような有機シラン材料は、
基板表面を泳動する時間が長く、表面での分解によって
酸化珪素膜を形成するので、凹部への回り込みが良好で
ステップカバレージの優れた被膜が得られる。
【０００９】電磁エネルギーとしては、13.56MHzの高周
波エネルギーを加えることが一般的であるが、この周波
数に限られるものではない。紫外線のエネルギーとして
は、公知のＵＶランプ（水銀ランプが一般的に用いられ
る）を使用することが一般的である。
波エネルギーを加えることが一般的であるが、この周波
数に限られるものではない。紫外線のエネルギーとして
は、公知のＵＶランプ（水銀ランプが一般的に用いられ
る）を使用することが一般的である。
【００１０】上記発明は、絶縁ゲイト型電界効果半導体
装置のゲイト絶縁膜の作製、半導体装置（ＩＣ等の集積
回路も含む）の下地酸化珪素膜や層間絶縁膜やパッシベ
ーション膜の作製に利用できる。従って、本発明におけ
る基体としては、絶縁ゲイト型電界効果半導体装置のチ
ャネル形成領域、ＩＣの電極配線、絶縁性基板、半導体
基板、半導体層、等々の絶縁膜を必要とする部分が全て
含まれる。
装置のゲイト絶縁膜の作製、半導体装置（ＩＣ等の集積
回路も含む）の下地酸化珪素膜や層間絶縁膜やパッシベ
ーション膜の作製に利用できる。従って、本発明におけ
る基体としては、絶縁ゲイト型電界効果半導体装置のチ
ャネル形成領域、ＩＣの電極配線、絶縁性基板、半導体
基板、半導体層、等々の絶縁膜を必要とする部分が全て
含まれる。
【００１１】また、本発明は、成膜が行われる際の基体
の温度を、６５０度以下、特に４５０度以下の温度とす
ることができる。この成膜の際の温度の下限は、２００
度程度であるが、成膜速度の点を考慮すると、３５０度
程度で行うことが好ましい。
の温度を、６５０度以下、特に４５０度以下の温度とす
ることができる。この成膜の際の温度の下限は、２００
度程度であるが、成膜速度の点を考慮すると、３５０度
程度で行うことが好ましい。
【００１２】また本発明においては、電極間隔を１５ｍ
ｍ以下とすることによって、成膜速度を向上させたこと
を特徴とするものである。この電極間隔は、基体の厚さ
や成膜条件、さらには反応性気体の導入方法等によって
制限されるものであるが、できる限り狭くした方が大き
な成膜速度を得ることができる。
ｍ以下とすることによって、成膜速度を向上させたこと
を特徴とするものである。この電極間隔は、基体の厚さ
や成膜条件、さらには反応性気体の導入方法等によって
制限されるものであるが、できる限り狭くした方が大き
な成膜速度を得ることができる。
【００１３】また、本発明において、予め有機シランと
酸素とを含む混合気体を紫外線のエネルギーによって、
予備励起させることは有用である。この予備励起によっ
て、効果的に有機シランを分解活性化せしめ、しかも酸
素との反応を促進させることができる。
酸素とを含む混合気体を紫外線のエネルギーによって、
予備励起させることは有用である。この予備励起によっ
て、効果的に有機シランを分解活性化せしめ、しかも酸
素との反応を促進させることができる。
【００１４】また本発明において、下地に半導体を用い
る場合、事前に下地の半導体（シリコンを主成分とする
ものが好ましい）膜を酸素を含むプラズマ雰囲気中にさ
らしておくとよい。この結果、界面準位密度が低下し信
頼性が向上する。また、この際には、酸素以外に塩化水
素もしくはトリクロロエチレン、トリクロロエタン、ジ
クロールメタン等の塩素を有する材料を混入させてもよ
り一層の効果を得ることができる。
る場合、事前に下地の半導体（シリコンを主成分とする
ものが好ましい）膜を酸素を含むプラズマ雰囲気中にさ
らしておくとよい。この結果、界面準位密度が低下し信
頼性が向上する。また、この際には、酸素以外に塩化水
素もしくはトリクロロエチレン、トリクロロエタン、ジ
クロールメタン等の塩素を有する材料を混入させてもよ
り一層の効果を得ることができる。
【００１５】なお、成膜に用いられる成膜装置のチャン
バー（真空室）内は十分にクリーニングして、ナトリウ
ム等のアルカリ元素を減らしておくことが要求される。
チャンバーのクリーニングには、チャンバー内に塩素、
塩化水素、もしくは塩素を含む炭化水素と、酸素を導入
した上で、プラズマを発生させればよい。また、その際
にはチャンバー内を１５０℃以上、好ましくは３００℃
以上に加熱しておくと一層の効果が得られる。
バー（真空室）内は十分にクリーニングして、ナトリウ
ム等のアルカリ元素を減らしておくことが要求される。
チャンバーのクリーニングには、チャンバー内に塩素、
塩化水素、もしくは塩素を含む炭化水素と、酸素を導入
した上で、プラズマを発生させればよい。また、その際
にはチャンバー内を１５０℃以上、好ましくは３００℃
以上に加熱しておくと一層の効果が得られる。
【００１６】
【作用】エトキシ基を有する有機シランと酸素とを含む
雰囲気に電磁エネルギーと紫外線のエネルギーを加える
ことによって、効果的に有機シランの分解と活性化、さ
らには酸素との反応を促進させることができ、電磁エネ
ルギーのみでは不十分であったステップカバレージ（段
差被覆性）の問題と、成膜速度の向上を計ることができ
る。
雰囲気に電磁エネルギーと紫外線のエネルギーを加える
ことによって、効果的に有機シランの分解と活性化、さ
らには酸素との反応を促進させることができ、電磁エネ
ルギーのみでは不十分であったステップカバレージ（段
差被覆性）の問題と、成膜速度の向上を計ることができ
る。
【００１７】また、エトキシ基を有する有機シランとし
て、ＴＥＯＳを用いた場合、炭素原子が紫外線の照射に
より活性化され、酸素原子と反応することによって、二
酸化炭素として膜中から排除するこができるので、酸化
珪素膜中に炭素原子が残存することを低減することがで
き、膜質の向上を計ることができる。また、成膜後に加
熱しつつ紫外線の照射によってアニールすることによっ
て、絶縁膜としての膜質の向上を計ることができる。
て、ＴＥＯＳを用いた場合、炭素原子が紫外線の照射に
より活性化され、酸素原子と反応することによって、二
酸化炭素として膜中から排除するこができるので、酸化
珪素膜中に炭素原子が残存することを低減することがで
き、膜質の向上を計ることができる。また、成膜後に加
熱しつつ紫外線の照射によってアニールすることによっ
て、絶縁膜としての膜質の向上を計ることができる。
【００１８】
〔実施例１〕図１に本実施例で用いた成膜装置を示す。
図１において、チャンバー６１と、紫外光源室６９とチ
ャンバー内６０とを仕切る石英窓６３と、紫外光源室内
に配置された紫外光源（水銀ランプ）６２と、高周波
（13.56MHz) 電源６７に接続されたメッシュ電極６４
と、基板または基体６６が設置された接地電極６５が示
されている。また図１には、基板まはた基体を加熱する
機構が示されていないが、ヒータや赤外線ランプによる
加熱機構が備えられている。また、ガス供給系や排気系
が備えられていることはいうまでもない。
図１において、チャンバー６１と、紫外光源室６９とチ
ャンバー内６０とを仕切る石英窓６３と、紫外光源室内
に配置された紫外光源（水銀ランプ）６２と、高周波
（13.56MHz) 電源６７に接続されたメッシュ電極６４
と、基板または基体６６が設置された接地電極６５が示
されている。また図１には、基板まはた基体を加熱する
機構が示されていないが、ヒータや赤外線ランプによる
加熱機構が備えられている。また、ガス供給系や排気系
が備えられていることはいうまでもない。
【００１９】本実施例は、電極間極６８えお０ｍｍ以下
とすることが特徴である。これは、電極間隔を１５ｍｍ
以下とすることによって、成膜速度の向上とステップカ
バレージの向上が実験的に確かめられたことによる。図
６に示す成膜装置を用いた実験（電極間隔は１５ｍｍ）
によれば、水銀ランプ６２からの紫外線の照射と同時に
高周波エネルギーを印加して、ＴＥＯＳと酸素との混合
ガスを用いて、酸化珪素を形成した場合、成膜速度とし
て０．０７μｍ／ｍｉｎを得ることができ、しかも良好
なステップカバレージが得られることが確認されてい
る。なお、電極間距離が４０ｍｍの場合の成膜速度は、
０．００１μｍ／ｍｉｎ以下であり、電極間距離を１５
ｍｍとした場合でも紫外線の照射を行わないと、成膜速
度は０．００３μｍ／ｍｉｎ以下である。
とすることが特徴である。これは、電極間隔を１５ｍｍ
以下とすることによって、成膜速度の向上とステップカ
バレージの向上が実験的に確かめられたことによる。図
６に示す成膜装置を用いた実験（電極間隔は１５ｍｍ）
によれば、水銀ランプ６２からの紫外線の照射と同時に
高周波エネルギーを印加して、ＴＥＯＳと酸素との混合
ガスを用いて、酸化珪素を形成した場合、成膜速度とし
て０．０７μｍ／ｍｉｎを得ることができ、しかも良好
なステップカバレージが得られることが確認されてい
る。なお、電極間距離が４０ｍｍの場合の成膜速度は、
０．００１μｍ／ｍｉｎ以下であり、電極間距離を１５
ｍｍとした場合でも紫外線の照射を行わないと、成膜速
度は０．００３μｍ／ｍｉｎ以下である。
【００２０】電極間距離は、狭い程良いと考えられる
が、電極間に基板や基体を配置しなければならない問題
や、基板の出し入れの時の基板と電極との接触の問題、
上側の電極からのフレークの膜中への混入、といった問
題があり限度がある。しかし、可能な限り電極間隔を狭
くして成膜を行うことは、有用であると考えられる。
が、電極間に基板や基体を配置しなければならない問題
や、基板の出し入れの時の基板と電極との接触の問題、
上側の電極からのフレークの膜中への混入、といった問
題があり限度がある。しかし、可能な限り電極間隔を狭
くして成膜を行うことは、有用であると考えられる。
【００２１】以下に実験の経緯を説明する。まず、成膜
条件を説明する。ここでは基板として高純度シリコンウ
ェファーを用い、電極間隔６８を１５ｍｍとして成膜を
行った。ここでは、基板温度は３００℃とした。また、
チャンバー内６０には、酸素を３００ＳＣＣＭ、ＴＥＯ
Ｓを１５ＳＣＣＭ、トリクロロエチレン（以下、ＴＣＥ
という）を２ＳＣＣＭ導入した。ＲＦパワー(13.56MHz)
は７５Ｗ、全圧は５Ｐａである。また、成膜後に３５０
℃、３５分の水素雰囲気で、紫外線を照射しながらのア
ニールをおこなった。このアニールは、大気や酸素雰囲
気下で行なってもよい。
条件を説明する。ここでは基板として高純度シリコンウ
ェファーを用い、電極間隔６８を１５ｍｍとして成膜を
行った。ここでは、基板温度は３００℃とした。また、
チャンバー内６０には、酸素を３００ＳＣＣＭ、ＴＥＯ
Ｓを１５ＳＣＣＭ、トリクロロエチレン（以下、ＴＣＥ
という）を２ＳＣＣＭ導入した。ＲＦパワー(13.56MHz)
は７５Ｗ、全圧は５Ｐａである。また、成膜後に３５０
℃、３５分の水素雰囲気で、紫外線を照射しながらのア
ニールをおこなった。このアニールは、大気や酸素雰囲
気下で行なってもよい。
【００２２】図３は、基板６６として高抵抗シリコンウ
ェファーを用い、この上に成膜した厚さ１０００Åの酸
化珪素膜の絶縁破壊試験の結果である。酸化珪素膜上に
は１ｍｍφのアルミニウム電極を形成して電圧−電流の
関係をプロットした。図３（Ｃ）は基板に特別な処理を
おこなわないで、成膜したもので絶縁耐圧が低い。しか
しながら、基板をチャンバーにセットした後、基板温度
３００℃、酸素を４００ＳＣＣＭ、ＴＣＥを０〜５ＳＣ
ＣＭ流し、全圧５Ｐａの雰囲気、ＲＦパワー１５０Ｗで
１０分間プラズマ雰囲気にさらした（この工程では気相
反応では被膜は形成されない）後に、引き続いて酸化珪
素膜を堆積すると図３（Ａ）に示すように良好な耐圧を
示す酸化珪素膜が得られた。
ェファーを用い、この上に成膜した厚さ１０００Åの酸
化珪素膜の絶縁破壊試験の結果である。酸化珪素膜上に
は１ｍｍφのアルミニウム電極を形成して電圧−電流の
関係をプロットした。図３（Ｃ）は基板に特別な処理を
おこなわないで、成膜したもので絶縁耐圧が低い。しか
しながら、基板をチャンバーにセットした後、基板温度
３００℃、酸素を４００ＳＣＣＭ、ＴＣＥを０〜５ＳＣ
ＣＭ流し、全圧５Ｐａの雰囲気、ＲＦパワー１５０Ｗで
１０分間プラズマ雰囲気にさらした（この工程では気相
反応では被膜は形成されない）後に、引き続いて酸化珪
素膜を堆積すると図３（Ａ）に示すように良好な耐圧を
示す酸化珪素膜が得られた。
【００２３】しかしながら、酸化珪素成膜時のＴＣＥの
流量を４ＳＣＣＭ以上、例えば、５ＳＣＣＭに増やすと
図３（Ｂ）に示すように耐圧の劣る被膜になってしまっ
た。この結果から、ＴＣＥの濃度には最適な値があるこ
とが明らかになった。
流量を４ＳＣＣＭ以上、例えば、５ＳＣＣＭに増やすと
図３（Ｂ）に示すように耐圧の劣る被膜になってしまっ
た。この結果から、ＴＣＥの濃度には最適な値があるこ
とが明らかになった。
【００２４】図４（Ａ）は、信頼性試験の１つとして、
バイアス／温度印加試験によるフラットバンド電圧（Ｖ
FB）の変動（ΔＶFB）と基板前処理の関係を示したもの
である。バイアス／温度試験では、１５０℃で試料に＋
１７Ｖの電圧を１時間印加した後、室温でそのＣ−Ｖ特
性を測定し、さらに、１５０℃で−１７Ｖの電圧を１時
間印加した後、室温でそのＣ−Ｖ特性を測定し、この２
回の測定でのＶFBの差をΔＶFBとして評価した。
バイアス／温度印加試験によるフラットバンド電圧（Ｖ
FB）の変動（ΔＶFB）と基板前処理の関係を示したもの
である。バイアス／温度試験では、１５０℃で試料に＋
１７Ｖの電圧を１時間印加した後、室温でそのＣ−Ｖ特
性を測定し、さらに、１５０℃で−１７Ｖの電圧を１時
間印加した後、室温でそのＣ−Ｖ特性を測定し、この２
回の測定でのＶFBの差をΔＶFBとして評価した。
【００２５】前処理を行わなかった試料（図４（Ａ）に
おいて、（ａ）と表示）では、ΔＶFBは５Ｖ前後で比較
的大きな値を示した。しかし、前処理をおこなうことに
よってそれは改善された。図４（Ａ）の（ｂ）、（ｃ）
の前処理条件を以下に示す。 試料 （ｂ） （ｃ） 基板温度 ３００℃ ３００℃ ＴＣＥ／酸素 ０／４００ ０．５／４００ ＲＦパワー １５０Ｗ １５０Ｗ 処理時間 １０分 １０分 図４から、ＴＣＥを用いて基板の前処理をおこなうこと
によって、より一層の改善が見られることが確かめられ
た。
おいて、（ａ）と表示）では、ΔＶFBは５Ｖ前後で比較
的大きな値を示した。しかし、前処理をおこなうことに
よってそれは改善された。図４（Ａ）の（ｂ）、（ｃ）
の前処理条件を以下に示す。 試料 （ｂ） （ｃ） 基板温度 ３００℃ ３００℃ ＴＣＥ／酸素 ０／４００ ０．５／４００ ＲＦパワー １５０Ｗ １５０Ｗ 処理時間 １０分 １０分 図４から、ＴＣＥを用いて基板の前処理をおこなうこと
によって、より一層の改善が見られることが確かめられ
た。
【００２６】同様な改善は成膜後にアニールをおこなう
ことによって得られる。アニールは１気圧のアルゴン雰
囲気で３００〜５７０℃で、１時間おこなった。アニー
ル温度とΔＶFBの関係を図４（Ｂ）に示す。特に４５０
℃以下の温度でΔＶFBの低減が観測され、６００℃に近
づくにつれて一定の値に漸近する傾向がうかがえる。こ
のことから、成膜後のアニールは信頼性向上に寄与する
ことが明らかにされた。
ことによって得られる。アニールは１気圧のアルゴン雰
囲気で３００〜５７０℃で、１時間おこなった。アニー
ル温度とΔＶFBの関係を図４（Ｂ）に示す。特に４５０
℃以下の温度でΔＶFBの低減が観測され、６００℃に近
づくにつれて一定の値に漸近する傾向がうかがえる。こ
のことから、成膜後のアニールは信頼性向上に寄与する
ことが明らかにされた。
【００２７】以上の実験から得られた結果を用いて、Ｔ
ＦＴを作製した。その工程を図２に示す。まず、基板
（コーニング７０５９）２０１上に厚さ２０００Åの下
地の酸化珪素膜２０２をＴＥＯＳ、酸素、ＴＣＥを原料
とする紫外線の照射を併用したプラズマＣＶＤ法によっ
て形成した。用いた装置は図１に示したものと同じであ
る。主な条件は以下の通りである。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： １５ＳＣＣＭ 酸素：３００ＳＣＣＭ ＴＣＥ ： ２ＳＣＣＭ ＲＦパワー：７５Ｗ
ＦＴを作製した。その工程を図２に示す。まず、基板
（コーニング７０５９）２０１上に厚さ２０００Åの下
地の酸化珪素膜２０２をＴＥＯＳ、酸素、ＴＣＥを原料
とする紫外線の照射を併用したプラズマＣＶＤ法によっ
て形成した。用いた装置は図１に示したものと同じであ
る。主な条件は以下の通りである。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： １５ＳＣＣＭ 酸素：３００ＳＣＣＭ ＴＣＥ ： ２ＳＣＣＭ ＲＦパワー：７５Ｗ
【００２８】その後、プラズマＣＶＤ法によって、厚さ
５００ｎｍのアモルファスシリコン膜を堆積し、これを
パターニングして、島状シリコン領域２０３を形成し
た。さらに、窒素雰囲気に４００℃、３０分放置するこ
とによって、水素出しをおこなった。そして、図２
（Ａ）に示すようにレーザーアニールをおこなって、結
晶化させた。レーザーにはＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。
エネルギー密度は２００〜３５０ｍＪ／ｃｍ2 とした。
また、レーザー照射時には基板温度を３００〜５００
℃、例えば４５０℃に保った。
５００ｎｍのアモルファスシリコン膜を堆積し、これを
パターニングして、島状シリコン領域２０３を形成し
た。さらに、窒素雰囲気に４００℃、３０分放置するこ
とによって、水素出しをおこなった。そして、図２
（Ａ）に示すようにレーザーアニールをおこなって、結
晶化させた。レーザーにはＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。
エネルギー密度は２００〜３５０ｍＪ／ｃｍ2 とした。
また、レーザー照射時には基板温度を３００〜５００
℃、例えば４５０℃に保った。
【００２９】その後、図２（Ｂ）に示すように、この島
状シリコン領域２０３を覆って、ゲイト絶縁膜として厚
さ１０００Åの酸化珪素膜２０４をＴＥＯＳ、酸素、Ｔ
ＣＥを原料とするプラズマＣＶＤ法によって形成した。
成膜に先立って、基板の前処理をおこなった。前処理と
成膜は、図１に示す装置を用い、電極間距離１５ｍｍで
紫外線を照射しながら行った。前処理の主な条件を以下
に示す。 基板温度 ：３００℃ 全圧 ：５Ｐａ ガス 酸素：４００ＳＣＣＭ ＴＣＥ：０．５ＳＣＣＭ ＲＦパワー １５０Ｗ 処理時間 １０分 続いて、成膜をおこなった。主な成膜条件は以下の通り
である。また、成膜後に紫外線を照射しながら、アルゴ
ン雰囲気、５５０℃で１時間のアニールをおこなった。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： １５ＳＣＣＭ 酸素：３００ＳＣＣＭ ＴＣＥ ： ２ＳＣＣＭ ＲＦパワー：７５Ｗ
状シリコン領域２０３を覆って、ゲイト絶縁膜として厚
さ１０００Åの酸化珪素膜２０４をＴＥＯＳ、酸素、Ｔ
ＣＥを原料とするプラズマＣＶＤ法によって形成した。
成膜に先立って、基板の前処理をおこなった。前処理と
成膜は、図１に示す装置を用い、電極間距離１５ｍｍで
紫外線を照射しながら行った。前処理の主な条件を以下
に示す。 基板温度 ：３００℃ 全圧 ：５Ｐａ ガス 酸素：４００ＳＣＣＭ ＴＣＥ：０．５ＳＣＣＭ ＲＦパワー １５０Ｗ 処理時間 １０分 続いて、成膜をおこなった。主な成膜条件は以下の通り
である。また、成膜後に紫外線を照射しながら、アルゴ
ン雰囲気、５５０℃で１時間のアニールをおこなった。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： １５ＳＣＣＭ 酸素：３００ＳＣＣＭ ＴＣＥ ： ２ＳＣＣＭ ＲＦパワー：７５Ｗ
【００３０】次に、シリコンを２％ドープしたアルミニ
ウム膜を６０００Å堆積し、これをパターニングしてゲ
イト電極２０５を形成した。そして、図２（Ｃ）に示す
ように不純物イオン（燐やホウ素）をプラズマドーピン
グ法によって、ゲイト電極２０５をマスクとして自己整
合的に導入し、不純物領域２０６、２０７を形成した。
不純物が形成されなかった領域はチャネル形成領域２０
８となる。ドーピングはゲイト絶縁膜を通しておこなわ
れるので、燐の場合は８０ｋＶの、また、ホウ素の場合
は６５ｋＶの加速電圧が必要であった。また、ドーズ量
は１×１０15〜４×１０15ｃｍ-2が適当であった。
ウム膜を６０００Å堆積し、これをパターニングしてゲ
イト電極２０５を形成した。そして、図２（Ｃ）に示す
ように不純物イオン（燐やホウ素）をプラズマドーピン
グ法によって、ゲイト電極２０５をマスクとして自己整
合的に導入し、不純物領域２０６、２０７を形成した。
不純物が形成されなかった領域はチャネル形成領域２０
８となる。ドーピングはゲイト絶縁膜を通しておこなわ
れるので、燐の場合は８０ｋＶの、また、ホウ素の場合
は６５ｋＶの加速電圧が必要であった。また、ドーズ量
は１×１０15〜４×１０15ｃｍ-2が適当であった。
【００３１】その後、図２（Ｄ）に示すように、再びレ
ーザーアニール法によって、不純物の活性化をおこなっ
た。レーザーにはＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。エネルギー
密度は２００〜３５０ｍＪ／ｃｍ2 とした。また、レー
ザー照射時には基板温度を３００〜５００℃に保っても
よい。レーザー照射終了後、０．１〜１気圧の分圧の水
素雰囲気、３５０℃で３５分間のアニールをおこなっ
た。
ーザーアニール法によって、不純物の活性化をおこなっ
た。レーザーにはＫｒＦエキシマーレーザー（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。エネルギー
密度は２００〜３５０ｍＪ／ｃｍ2 とした。また、レー
ザー照射時には基板温度を３００〜５００℃に保っても
よい。レーザー照射終了後、０．１〜１気圧の分圧の水
素雰囲気、３５０℃で３５分間のアニールをおこなっ
た。
【００３２】次に、層間絶縁物として厚さ５０００Åの
酸化珪素膜２０９を堆積した。酸化珪素膜２０９はＴＥ
ＯＳ、酸素、ＴＣＥを原料とするプラズマＣＶＤ法によ
って形成した。用いた装置は図１に示したものと同じで
ある。主な成膜条件は以下の通りである。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： ３０ＳＣＣＭ 酸素：３００ＳＣＣＭ ＲＦパワー：１００Ｗ
酸化珪素膜２０９を堆積した。酸化珪素膜２０９はＴＥ
ＯＳ、酸素、ＴＣＥを原料とするプラズマＣＶＤ法によ
って形成した。用いた装置は図１に示したものと同じで
ある。主な成膜条件は以下の通りである。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： ３０ＳＣＣＭ 酸素：３００ＳＣＣＭ ＲＦパワー：１００Ｗ
【００３３】そして、層間絶縁物にコンタクトホール２
１０、２１１を形成し、アルミニウムによってＴＦＴの
ソース、ドレインに電極２１２、２１３を形成した。ア
ルミニウムの代わりにチタン、窒化チタンを用いてもよ
い。以上によってＴＦＴを完成することができた。得ら
れたＴＦＴの歩留りはゲイト絶縁膜のステップカバレー
ジが改善されたことと、ゲイト絶縁膜の信頼性が向上し
たために歩留りが著しく改善された。
１０、２１１を形成し、アルミニウムによってＴＦＴの
ソース、ドレインに電極２１２、２１３を形成した。ア
ルミニウムの代わりにチタン、窒化チタンを用いてもよ
い。以上によってＴＦＴを完成することができた。得ら
れたＴＦＴの歩留りはゲイト絶縁膜のステップカバレー
ジが改善されたことと、ゲイト絶縁膜の信頼性が向上し
たために歩留りが著しく改善された。
【００３４】上記ＴＦＴの作製において、特に、紫外線
を照射することによって、ステップカバレージを改善で
きたこと、さらには膜中に炭素が残留することを抑制で
きたこと、がＴＦＴの信頼性の向上に寄与したものと考
えられる。
を照射することによって、ステップカバレージを改善で
きたこと、さらには膜中に炭素が残留することを抑制で
きたこと、がＴＦＴの信頼性の向上に寄与したものと考
えられる。
【００３５】〔実施例２〕本実施例は、ＩＣの層間絶縁
膜として本発明を利用した例である。
膜として本発明を利用した例である。
【００３６】図５にＩＣ（ＤＲＡＭ）の断面図を示す。
図面において、５１が素子部分であり、ここにＭＯＳ型
トランジスタやキャパシタが作り込まれている。また５
２は層間絶縁膜であり、ＰＰＳＧ等で構成される。５３
はアルミ配線であり、該アルミ配線５３上に層間絶縁膜
である酸化珪素膜５４が示されている。本実施例は、こ
の層間絶縁膜５４を形成する例である。
図面において、５１が素子部分であり、ここにＭＯＳ型
トランジスタやキャパシタが作り込まれている。また５
２は層間絶縁膜であり、ＰＰＳＧ等で構成される。５３
はアルミ配線であり、該アルミ配線５３上に層間絶縁膜
である酸化珪素膜５４が示されている。本実施例は、こ
の層間絶縁膜５４を形成する例である。
【００３７】層間絶縁膜５４の作製条件の一例を以下に
示す。用いる装置は図１に示したものと同じである。主
な条件は以下の通りである。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： １５ＳＣＣＭ 酸素：３００ＳＣＣＭ ＲＦパワー：７５Ｗ そして成膜後、紫外線を照射しながら３００度、１時間
のアニールを行なった。
示す。用いる装置は図１に示したものと同じである。主
な条件は以下の通りである。 基板温度：３００℃ 全圧：５Ｐａ ガス ＴＥＯＳ： １５ＳＣＣＭ 酸素：３００ＳＣＣＭ ＲＦパワー：７５Ｗ そして成膜後、紫外線を照射しながら３００度、１時間
のアニールを行なった。
【００３８】本実施例のように、高いステップカバレー
ジを必要とされる絶縁膜を形成するには、本発明を利用
することが有用である。また、以上の実施例において
は、層間絶縁膜としての酸化珪素膜を形成するのみの例
であるが、成膜ガスとして、ＰＨ3 を添加すれば、絶縁
膜中にＰを添加するこができ、Ｂ2 Ｈ6 を用いれば、Ｂ
を膜に添加できる。また、膜中に塩素やハロゲン元素を
含ませることもできる。
ジを必要とされる絶縁膜を形成するには、本発明を利用
することが有用である。また、以上の実施例において
は、層間絶縁膜としての酸化珪素膜を形成するのみの例
であるが、成膜ガスとして、ＰＨ3 を添加すれば、絶縁
膜中にＰを添加するこができ、Ｂ2 Ｈ6 を用いれば、Ｂ
を膜に添加できる。また、膜中に塩素やハロゲン元素を
含ませることもできる。
【００３９】
【効果】本発明によって、得られる酸化珪素膜がゲイト
絶縁膜として十分に信頼性に優れていることは以上に述
べたとおりである。しかも、信頼性だけでなく、歩留り
の向上にも寄与することが明らかになった。また、ステ
ップカバレージと成膜速度の向上を得ることができ、量
産性を向上させることができた。このように本発明は産
業上、有益な発明である。
絶縁膜として十分に信頼性に優れていることは以上に述
べたとおりである。しかも、信頼性だけでなく、歩留り
の向上にも寄与することが明らかになった。また、ステ
ップカバレージと成膜速度の向上を得ることができ、量
産性を向上させることができた。このように本発明は産
業上、有益な発明である。
【図１】 実施例に用いられた成膜装置の概念図を示
す。
す。
【図２】 実施例におけるＴＦＴの作製工程図を示
す。
す。
【図３】 実施例において得られた絶縁被膜の耐圧特
性を示す。
性を示す。
【図４】 実施例において得られた絶縁被膜のΔＶFB
特性を示す。
特性を示す。
【図５】 実施例で用いたＩＣの断面図を示す。
６１ ・・・チャンバー ６７ ・・・高周波電源 ６５、６４ ・・・電極 ６８ ・・・電極間隔 ６２ ・・・紫外光源 ６３ ・・・石英窓 ６６ ・・・基板
Claims (4)
- 【請求項１】 平行平板型の一対の電極の一方の電極に
配置された基体上に酸化珪素膜を成膜する方法であっ
て、 前記一対の電極の間隔は１５ｍｍ以下であって、 成膜雰囲気として、エトキシ基を有する有機シランと酸
素とを含む雰囲気を用い、 前記雰囲気には、電磁エネルギーと紫外線のエネルギー
とが供給され、 成膜後に加熱しながら紫外線のエネルギーを供給し、ア
ニールすること、 を特徴とする絶縁膜の作製方法。 - 【請求項２】 請求項１において、エトキシ基を有する
有機シランとは、化学式Ｓｉ（ＯＣ2 Ｈ5 ）4 、Ｓｉ2
Ｏ（ＯＣ2 Ｈ5 ）6 、Ｓｉ3 Ｏ2 （ＯＣ2 Ｈ5）8 、Ｓ
ｉ4 Ｏ3 （ＯＣ2 Ｈ5 ）10、Ｓｉ5 Ｏ4 （ＯＣ2 Ｈ5 ）
12で表現される物質のいずれかであることを特徴とする
絶縁膜の作製方法。 - 【請求項３】 請求項１において、基体を２００〜６５
０℃の温度に加熱しながら成膜を行なうことを特長とす
る絶縁膜の作製方法。 - 【請求項４】 請求項１において、アニール時に基体を
２００〜６５０℃の温度に加熱することを特長とする絶
縁膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17719393A JP3387977B2 (ja) | 1993-05-20 | 1993-05-20 | 絶縁膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17719393A JP3387977B2 (ja) | 1993-05-20 | 1993-05-20 | 絶縁膜の作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002233019A Division JP3576539B2 (ja) | 2002-08-09 | 2002-08-09 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06330322A true JPH06330322A (ja) | 1994-11-29 |
| JP3387977B2 JP3387977B2 (ja) | 2003-03-17 |
Family
ID=16026810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17719393A Expired - Fee Related JP3387977B2 (ja) | 1993-05-20 | 1993-05-20 | 絶縁膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3387977B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997006565A1 (fr) * | 1995-08-04 | 1997-02-20 | Seiko Epson Corporation | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides |
| JPH09251996A (ja) * | 1995-06-20 | 1997-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
-
1993
- 1993-05-20 JP JP17719393A patent/JP3387977B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09251996A (ja) * | 1995-06-20 | 1997-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| WO1997006565A1 (fr) * | 1995-08-04 | 1997-02-20 | Seiko Epson Corporation | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides |
| US5976989A (en) * | 1995-08-04 | 1999-11-02 | Seiko Epson Corporation | Thin film transistor fabrication method, active matrix substrate fabrication method, and liquid crystal display device |
| US6150283A (en) * | 1995-08-04 | 2000-11-21 | Seiko Epson Corporation | Thin film transistor fabrication method, active matrix substrate fabrication method, and liquid crystal display device |
| EP1286386A1 (en) * | 1995-08-04 | 2003-02-26 | Seiko Epson Corporation | Thin film transistor fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3387977B2 (ja) | 2003-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0143873B1 (ko) | 절연막 및 반도체장치 및 반도체 장치 제조방법 | |
| US6592771B1 (en) | Vapor-phase processing method and apparatus therefor | |
| US5840600A (en) | Method for producing semiconductor device and apparatus for treating semiconductor device | |
| US5622607A (en) | Method of forming an oxide insulating film | |
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| KR20010090427A (ko) | 성막방법 및 성막장치 | |
| JPH0620122B2 (ja) | 半導体素子 | |
| JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
| JP3387977B2 (ja) | 絶縁膜の作製方法 | |
| US7465679B1 (en) | Insulating film and method of producing semiconductor device | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JP3576539B2 (ja) | 半導体装置の作製方法 | |
| JPH0351094B2 (ja) | ||
| JP2000150500A (ja) | シリコン系薄膜の形成方法 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP3367946B2 (ja) | 半導体装置の作製方法 | |
| JP3565911B2 (ja) | 半導体装置の作製方法 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| JPH0855846A (ja) | 酸化珪素膜の加熱処理方法および加熱処理装置 | |
| JP3340429B2 (ja) | 半導体装置 | |
| JP3120079B2 (ja) | 絶縁被膜および半導体装置 | |
| JP3340406B2 (ja) | 半導体装置の作製方法 | |
| JP3340425B2 (ja) | 半導体装置の作製方法 | |
| JPH0878695A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110110 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |