CN105977151A - 一种阵列基板及其制备方法、显示面板 - Google Patents
一种阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN105977151A CN105977151A CN201610391258.8A CN201610391258A CN105977151A CN 105977151 A CN105977151 A CN 105977151A CN 201610391258 A CN201610391258 A CN 201610391258A CN 105977151 A CN105977151 A CN 105977151A
- Authority
- CN
- China
- Prior art keywords
- metal
- array base
- base palte
- metal oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 59
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 58
- 239000010408 film Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 31
- 238000007254 oxidation reaction Methods 0.000 claims description 31
- 239000010409 thin film Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 239000011733 molybdenum Substances 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000000803 paradoxical effect Effects 0.000 abstract description 17
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 239000000126 substance Substances 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 230000008859 change Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- QXYJCZRRLLQGCR-UHFFFAOYSA-N dioxomolybdenum Chemical compound O=[Mo]=O QXYJCZRRLLQGCR-UHFFFAOYSA-N 0.000 description 4
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例提供一种阵列基板及其制备方法、显示面板，涉及显示技术领域，可以防止阵列基板上的金属线异常放电。该阵列基板包括金属线，所述金属线包括金属层及形成在所述金属层表面绝缘的金属氧化层；其中，所述金属氧化层是通过将所述金属层经过氧化处理得到的。用于防止金属线异常放电。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
近年来，显示行业发展迅猛，高分辨率、高透过率以及轻薄化都是未来显示行业发展的必然趋势。
其中，为了实现高分辨率，必然要提高阵列基板上金属线的密度，而金属线密度的提高会容易导致发生异常放电现象。此外，阵列基板在制作过程中，金属线形成后需要在金属线上形成绝缘层，而绝缘层一般采用化学气相沉积法形成，这样在形成绝缘层的过程中会产生plasma(等离子体态)电荷，而plasma电荷会通过金属线不断积聚，当plasma电荷积聚到一定程度后会造成异常放电，从而会破坏电路结构。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示面板，可以防止阵列基板上的金属线异常放电。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括金属线，所述金属线包括金属层及形成在所述金属层表面绝缘的金属氧化层；其中，所述金属氧化层是通过将所述金属层经过氧化处理得到的。
优选的，所述金属氧化层的厚度为
优选的，所述金属层的材料选自钼、铝中的至少一种。
优选的，所述金属线设置在所述阵列基板的非显示区。
优选的，所述阵列基板还包括薄膜晶体管和第一电极；其中，第一电极为像素电极或阳极。
进一步优选的，在所述第一电极为像素电极的情况下，所述阵列基板还包括公共电极。
第二方面，提供一种显示面板，包括上述的阵列基板。
第三方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成金属薄膜；对所述金属薄膜进行构图工艺和氧化工艺，形成表面具有绝缘金属氧化层的金属线。
可选的，所述对所述金属薄膜进行构图工艺和氧化工艺，形成表面具有绝缘金属氧化层的金属线，包括：对所述金属薄膜进行构图工艺，形成金属线层；对所述金属线层进行氧化处理，使所述金属线层表面形成绝缘的金属氧化层，以形成所述金属线。
可选的，所述对所述金属薄膜进行构图工艺和氧化工艺，形成表面具有绝缘金属氧化层的金属线，包括：对所述金属薄膜的表面进行氧化处理，使所述金属薄膜表面形成绝缘金属氧化薄膜；对具有所述金属氧化薄膜的金属薄膜进行构图工艺，以形成所述具有绝缘金属氧化层的金属线。
优选的，利用化学气相沉积设备对所述金属层的表面进行氧化处理。
进一步优选的，利用化学气相沉积设备进行氧化处理的反应条件为：反应时间：10～20s；压力：50～100mt；氧气浓度：1000～3000sccm；功率：2000～3000w。
本发明实施例提供一种阵列基板及其制备方法、显示面板，由于阵列基板上金属线的金属层上形成有金属氧化层，而该金属氧化层是绝缘的，因而不仅可以避免金属线密度较高时发生异常放电，而且可以避免在金属线上镀膜时，产生的plasma电荷通过金属线积聚，造成异常放电，破坏电路结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板包括金属线的结构示意图；
图2为本发明实施例提供的一种阵列基板的非显示区包括金属线的结构示意图；
图3为本发明实施例提供的一种阵列基板的制备方法的流程示意图一；
图4为本发明实施例提供的在基板上形成金属薄膜的结构示意图；
图5为本发明实施例提供的形成金属线层的结构示意图；
图6为本发明实施例提供的形成的金属线包括金属层和金属氧化层的结构示意图；
图7为本发明实施例提供的一种阵列基板的制备方法的流程示意图二；
图8为本发明实施例提供的在金属薄膜上形成金属氧化薄膜的结构示意图。
附图标记：
01-金属线；10-金属层；101-金属薄膜；20-金属氧化层；201-金属氧化薄膜；30-衬底基板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图1所示，包括金属线01，金属线01包括金属层10及形成在金属层10表面绝缘的金属氧化层20；其中，金属氧化层20是通过将金属层10经过氧化处理得到的。
需要说明的是，第一，对于金属线01中金属层10的材料不进行限定，只要形成金属层10的材料可以传导信号，且该金属层10在氧化后形成的金属氧化层20是绝缘的即可。
由于钼(Mo)或铝(Al)具有较好的金属性，且容易被氧化，因而本发明实施例优选金属层10的材料选自钼、铝中的至少一种。
第二，对于如何将金属层10进行氧化处理以得到金属氧化层20不进行限定，只要能使金属层10表面氧化形成金属氧化层20即可。
第三，对于阵列基板上金属线01的条数不进行限定，可以根据需要进行相应的设置。其中，每条金属线01可以均包括金属层10和形成在金属层10表面的绝缘的金属氧化层20。
第四，金属层10可以通过构图工艺形成在衬底基板30上。
本发明实施例提供一种阵列基板，由于阵列基板上金属线01的金属层10上形成有金属氧化层20，而该金属氧化层20是绝缘的，因而不仅可以避免金属线01密度较高时发生异常放电，而且可以避免在金属线01上镀膜时，产生的plasma电荷通过金属线01积聚，造成异常放电，破坏电路结构。
考虑到一方面，金属线01上金属氧化层20厚度较小，可能不太容易控制氧化处理过程以使金属层10表面氧化得到厚度较小的金属氧化层20，且金属氧化层20厚度较小可能会起不到防止异常放电的目的；另一方面，由于金属氧化层20是通过氧化金属层10得到的，当氧化得到的金属氧化层20的厚度较厚时，则金属层10的厚度较小，这样可能会影响金属线01中金属层10的金属性能例如电阻率、负载率等，因而本发明实施例优选金属氧化层20的厚度为
优选的，如图2所示，金属线01设置在阵列基板的非显示区。
由于金属线01设置在阵列基板的非显示区，一方面，可以不影响在显示区制作显示元件；另一方面，非显示区的金属线01的金属层10上形成有绝缘的金属氧化层20，因而在非显示区不仅可以避免金属线01密度较高时发生异常放电，而且可以避免在金属线01上镀膜时，产生的plasma电荷通过金属线01聚焦，造成异常放电，破坏电路结构。
优选的，阵列基板还包括薄膜晶体管和第一电极；其中，第一电极为像素电极或阳极。
其中，薄膜晶体管包括栅极、绝缘层、半导体层、源极和漏极。薄膜晶体管的漏极与第一电极电连接。
薄膜晶体管是一种具有开关特性的半导体单元，例如可以是非晶硅型薄膜晶体管、或低温多晶硅型薄膜晶体管、或氧化物型薄膜晶体管、或有机物型薄膜晶体管等，具体在此不做限定。在此基础上，所述薄膜晶体管可以是顶栅型，也可以是底栅型，在此不作限定。
当该阵列基板为液晶显示器的(Liquid Crystal Display，简称LCD)阵列基板时，所述第一电极为像素电极，像素电极与薄膜晶体管的漏极电连接。当该阵列基板为有机电致发光二极管(OrganicLight-Emitting Diode，简称OLED)显示器的阵列基板时，所述第一电极为阳极，阳极与薄膜晶体管的漏极电连接。进一步地，阵列基板还包括有机材料功能层以及阴极。
进一步优选的，在第一电极为像素电极的情况下，阵列基板还包括公共电极。
其中，阵列基板可以是共平面切换型(In-Plane Switch，简称IPS)阵列基板，也可以是高级超维场转换型(Advanced-super DimensionalSwitching，简称ADS)阵列基板。对于共平面切换型阵列基板而言，像素电极和公共电极同层间隔设置，且均为条状电极；对于高级超维场转换型阵列基板而言，像素电极和公共电极不同层设置，其中在上的电极为条状电极，在下的电极为板状电极或条状电极。本发明实施例中，当阵列基板为共平面切换型阵列基板或高级超维场转换型阵列基板时，显示面板具有宽视角。
本发明实施例提供一种显示面板，包括上述的阵列基板。
显示面板还包括对盒基板，其中，彩色膜层可以设置在阵列基板上，也可以设置在对盒基板上。
本发明实施例提供一种显示面板，由于显示面板的阵列基板上金属线01的金属层10上形成有金属氧化层20，而该金属氧化层20是绝缘的，因而不仅可以避免金属线01密度较高时发生异常放电，而且可以避免在金属线01上镀膜时，产生的plasma电荷通过金属线01积聚，造成异常放电，破坏电路结构。
本发明实施例提供一种阵列基板的制备方法，如图3所述，包括：
S100、如图4所示，在衬底基板30上形成金属薄膜101。
S101、如图5所示，对金属薄膜101进行构图工艺，形成金属线层。
S102、如图6所示，利用化学气相沉积设备对金属线层进行氧化处理，使金属线层表面形成绝缘的金属氧化层20，以形成金属线01。其中，利用化学气相沉积设备进行氧化处理的反应条件为：反应时间：10～20s；压力：50～100mt；氧气浓度：1000～3000sccm；功率：2000～3000w。
其中，对于金属薄膜101的材料不进行限定，只要形成金属薄膜101的材料可以传导信号，且通过该金属薄膜101形成的金属层10在氧化后形成的金属氧化层20是绝缘的即可。
由于钼或铝具有较好的金属性，且容易被氧化，因而本发明实施例优选金属薄膜101的材料选自钼、铝中的至少一种。
此外，本领域技术人员应该明白在对金属线层的表面进行氧化处理前，需要将在S101步骤中形成在金属线层表面的光刻胶剥离。
需要说明的是，由于利用化学气相沉积设备氧化形成的金属氧化层20的致密性好，且金属氧化层20的厚度比较均匀，因而本发明实施例优选利用化学气相沉积设备对金属线层的表面进行氧化处理形成金属氧化层20。
此处，将形成有金属线层的衬底基板30放入化学气相沉积设备中，当调节化学气相沉积设备的反应条件为：压力：50～100mt；氧气浓度：1000～3000sccm；功率：2000～3000w时，金属线层的表面便可以氧化形成金属氧化层20。在化学气相沉积设备的压力、氧气浓度、功率一定的情况下，反应时间决定了金属层10表面形成的金属氧化层20的厚度，反应时间越长，金属层10的厚度越小，金属氧化层20的厚度越大。当反应时间控制在10～20s，形成的金属氧化层20的厚度为
示例的，金属层10的材料为钼，在化学气相沉积设备中通入氧气后，其反应过程为：
Mo+O(plasma)→MoO+MoO2+MoO3。
本发明实施例提供一种阵列基板的制备方法，由于阵列基板上金属线01的金属层10上形成有金属氧化层20，而该金属氧化层20是绝缘的，因而不仅可以避免金属线01密度较高时发生异常放电，而且可以避免在金属线01上镀膜时，产生的plasma电荷通过金属线01积聚，造成异常放电，破坏电路结构。
本发明实施例还提供一种阵列基板的制备方法，如图7所示，包括：
S200、如图4所示，在衬底基板30上形成金属薄膜101。
S201、如图8所示，利用化学气相沉积设备对金属薄膜101的表面进行氧化处理，使金属薄膜101表面形成绝缘的金属氧化薄膜201。其中，利用化学气相沉积设备进行氧化处理的反应条件为：反应时间：10～20s；压力：50～100mt；氧气浓度：1000～3000sccm；功率：2000～3000w。
S202、如图6所示，对具有金属氧化薄膜201的金属薄膜101进行构图工艺，以形成具有绝缘金属氧化层20的金属线01。
其中，对于金属薄膜101的材料不进行限定，只要形成金属薄膜101的材料可以传导信号，且该金属薄膜101在氧化后形成的金属氧化薄膜201是绝缘的即可。
由于钼或铝具有较好的金属性，且容易被氧化，因而本发明实施例优选金属薄膜101的材料选自钼、铝中的至少一种。
需要说明的是，由于利用化学气相沉积设备氧化形成的金属氧化薄膜201的致密性好，且金属氧化薄膜201的厚度比较均匀，因而本发明实施例优选利用化学气相沉积设备对金属薄膜101的表面进行氧化处理形成金属氧化薄膜201。
此处，可以将形成有金属薄膜101的衬底基板30放入化学气相沉积设备中，调节化学气相沉积设备的反应条件为：压力：50～100mt；氧气浓度：1000～3000sccm；功率：2000～3000w时，金属薄膜101的表面便可以氧化形成金属氧化薄膜201。在化学气相沉积设备的压力、氧气浓度、功率一定的情况下，反应时间决定了金属薄膜101的表面形成的金属氧化薄膜201的厚度，反应时间越长，金属薄膜101的厚度越小，金属氧化薄膜201的厚度越大。当反应时间控制在10～20s，形成的金属氧化薄膜201的厚度为
示例的，金属薄膜101的材料为钼，在化学气相沉积设备中通入氧气后，其反应过程为：
Mo+O(plasma)→MoO+MoO2+MoO3。
本发明实施例提供一种阵列基板的制备方法，由于阵列基板上金属线01的金属层10上形成有金属氧化层20，而该金属氧化层20是绝缘的，因而不仅可以避免金属线01密度较高时发生异常放电，而且可以避免在金属线01上镀膜时，产生的plasma电荷通过金属线01积聚，造成异常放电，破坏电路结构。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (12)
1.一种阵列基板，包括金属线，其特征在于，所述金属线包括金属层及形成在所述金属层表面绝缘的金属氧化层；
其中，所述金属氧化层是通过将所述金属层经过氧化处理得到的。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属氧化层的厚度为
3.根据权利要求1所述的阵列基板，其特征在于，所述金属层的材料选自钼、铝中的至少一种。
4.根据权利要求1所述的阵列基板，其特征在于，所述金属线设置在所述阵列基板的非显示区。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括薄膜晶体管和第一电极；
其中，第一电极为像素电极或阳极。
6.根据权利要求5所述的阵列基板，其特征在于，在所述第一电极为像素电极的情况下，所述阵列基板还包括公共电极。
7.一种显示面板，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制备方法，其特征在于，包括:
在衬底基板上形成金属薄膜；
对所述金属薄膜进行构图工艺和氧化工艺，形成表面具有绝缘金属氧化层的金属线。
9.根据权利要求8所述的制备方法，其特征在于，所述对所述金属薄膜进行构图工艺和氧化工艺，形成表面具有绝缘金属氧化层的金属线，包括：
对所述金属薄膜进行构图工艺，形成金属线层；
对所述金属线层进行氧化处理，使所述金属线层表面形成绝缘的金属氧化层，以形成所述金属线。
10.根据权利要求8所述的制备方法，其特征在于，所述对所述金属薄膜进行构图工艺和氧化工艺，形成表面具有绝缘金属氧化层的金属线，包括：
对所述金属薄膜的表面进行氧化处理，使所述金属薄膜表面形成绝缘金属氧化薄膜；
对具有所述金属氧化薄膜的金属薄膜进行构图工艺，以形成所述具有绝缘金属氧化层的金属线。
11.根据权利要求9或10所述的制备方法，其特征在于，利用化学气相沉积设备进行氧化处理。
12.根据权利要求11所述的制备方法，其特征在于，利用化学气相沉积设备进行氧化处理的反应条件为：
反应时间：10～20s；压力：50～100mt；氧气浓度：1000～3000sccm；功率：2000～3000w。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610391258.8A CN105977151A (zh) | 2016-06-03 | 2016-06-03 | 一种阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610391258.8A CN105977151A (zh) | 2016-06-03 | 2016-06-03 | 一种阵列基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105977151A true CN105977151A (zh) | 2016-09-28 |
Family
ID=57010366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610391258.8A Pending CN105977151A (zh) | 2016-06-03 | 2016-06-03 | 一种阵列基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977151A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020073544A1 (zh) * | 2018-10-08 | 2020-04-16 | 深圳市华星光电半导体显示技术有限公司 | 提高显示器对比度的方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000180900A (ja) * | 1991-08-28 | 2000-06-30 | Seiko Epson Corp | 液晶装置 |
| CN102629592A (zh) * | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103064207A (zh) * | 2013-01-11 | 2013-04-24 | 信利半导体有限公司 | 一种导电引线及其制作方法 |
| KR101324169B1 (ko) * | 2008-12-18 | 2013-11-05 | 엘지디스플레이 주식회사 | 표시장치용 어레이기판 및 그 제조방법 |
-
2016
- 2016-06-03 CN CN201610391258.8A patent/CN105977151A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000180900A (ja) * | 1991-08-28 | 2000-06-30 | Seiko Epson Corp | 液晶装置 |
| KR101324169B1 (ko) * | 2008-12-18 | 2013-11-05 | 엘지디스플레이 주식회사 | 표시장치용 어레이기판 및 그 제조방법 |
| CN102629592A (zh) * | 2012-03-23 | 2012-08-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103064207A (zh) * | 2013-01-11 | 2013-04-24 | 信利半导体有限公司 | 一种导电引线及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020073544A1 (zh) * | 2018-10-08 | 2020-04-16 | 深圳市华星光电半导体显示技术有限公司 | 提高显示器对比度的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| KR101345376B1 (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| CN103314431B (zh) | 制造氧化物薄膜晶体管的方法和包含该晶体管的装置 | |
| TWI234288B (en) | Method for fabricating a thin film transistor and related circuits | |
| TWI514475B (zh) | 形成無氫含矽介電層的方法 | |
| CN208507683U (zh) | 静电保护电路、阵列基板及显示装置 | |
| KR101158896B1 (ko) | 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널 | |
| CN104218094B (zh) | 一种薄膜晶体管、显示基板及显示装置 | |
| CN104752420B (zh) | 显示设备的抗静电装置及其制造方法 | |
| CN104637952B (zh) | 阵列基板及其制造方法 | |
| CN104538429B (zh) | Amoled背板的制作方法及其结构 | |
| CN106816443A (zh) | 显示基底、制造显示基底的方法及显示器件 | |
| CN104362179B (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| JP2008199005A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN103500730B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| JP2014123723A (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、ディスプレー装置 | |
| CN104600083B (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置 | |
| CN102723359B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN106784014A (zh) | 薄膜晶体管及其制作方法、显示基板、显示装置 | |
| CN106206620A (zh) | 薄膜晶体管阵列基板及其制备方法和显示器件 | |
| CN105070766A (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| WO2013139135A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN110233156A (zh) | 薄膜晶体管基板的制作方法及薄膜晶体管基板 | |
| CN104465670B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160928 |
|
| RJ01 | Rejection of invention patent application after publication |