CN101840885B - 电子器件的制造方法以及显示器 - Google Patents

电子器件的制造方法以及显示器 Download PDF

Info

Publication number
CN101840885B
CN101840885B CN2010101349666A CN201010134966A CN101840885B CN 101840885 B CN101840885 B CN 101840885B CN 2010101349666 A CN2010101349666 A CN 2010101349666A CN 201010134966 A CN201010134966 A CN 201010134966A CN 101840885 B CN101840885 B CN 101840885B
Authority
CN
China
Prior art keywords
layer
electronic device
substrate
support
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101349666A
Other languages
English (en)
Other versions
CN101840885A (zh
Inventor
田中正信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101840885A publication Critical patent/CN101840885A/zh
Application granted granted Critical
Publication of CN101840885B publication Critical patent/CN101840885B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种电子器件的制造方法以及显示器，该制造方法包括以下步骤：在第一基板的一部分上形成由碱金属氧化物和碱土金属氧化物中的至少一种制成的牺牲层；形成覆盖牺牲层的支撑层；在牺牲层上形成电子器件，其中，支撑层设置在牺牲层和电子器件之间；通过除去支撑层的一部分暴露出牺牲层的侧面的至少一部分；在电子器件和支撑层与第一基板的表面之间形成支撑体；除去牺牲层；通过使电子器件与由第二基板的表面所提供的粘附层紧密接触，打破支撑体并将电子器件转印到第二基板上；除去属于电子器件的支撑体的碎片；至少除去在粘附层中没有被电子器件覆盖的暴露区域；以及在电子器件表面和第二基板表面形成固定层。

Description

电子器件的制造方法以及显示器
相关技术的参考
本申请包括于2009年3月19日向日本专利局提交的日本优先权专利申请JP 2009-068774中所公开的相关主题，其全部内容结合于此作为参考。
技术领域
本发明涉及一种使用转印技术制造电子器件的方法，以及包括该转印的电子器件的显示器。
背景技术
近年来，所谓可印刷电子领域的发展显著。为了这样的发展，通过使用印刷方法和纳米压印方法来制造电子元件，降低了通过全部使用半导体制造技术所制造的昂贵电子组件的成本，通过用薄膜等代替基板，提供了柔性装置。因此，已经积极开发出诸如有机半导体和纳米金属墨水的材料以及印刷技术。虽然已经达到了成本的降低和低温处理，但是存在以牺牲可靠性和性能作为代价的问题。
同时，在二十世纪90年代后期，已经制造了使用转印技术的有源矩阵基板。例如，在日本专利第3447619号中披露了在玻璃基板上形成蚀刻阻挡层后形成TFT(薄膜晶体管)元件，在用中继基板(interconnection substrate)覆盖TFT元件以保护其免受用于玻璃基板的蚀刻液的蚀刻的条件下，完全蚀刻并除去玻璃基板。通过选择性地从中继基板转印到另一基板上，制造出最终的产品。
在日本专利第3809710号中，在玻璃基板上形成氢化非晶硅层等，并在氢化非晶硅层等上形成TFT元件。用粘合剂将TFT元件固定在要转印的基板上，激光从背表面照射TFT元件以进行加热。随着所分离的氢的压力的增大，TFT元件就会从玻璃基板上剥离下来。
发明内容
然而，在这些现有方法中，在转印之后的步骤中，由于构成粘附层的树脂的热变形，从而存在所转印的TFT元件的位置精度劣化的问题。
鉴于上述理由，希望提供抑制转印的电子器件的位置精度劣化的电子器件的制造方法和显示器。
根据本发明的实施方式，提供了一种制造电子器件的方法，包括以下步骤(A)至(J)：
(A)在第一基板的一部分上形成由碱金属氧化物和碱土金属氧化物中的至少一种构成的牺牲层；
(B)形成覆盖牺牲层的支撑层；
(C)在牺牲层上形成电子器件，其中在牺牲层和电子器件之间具有支撑层；
(D)通过除去支撑层的一部分，暴露出牺牲层的侧面的至少一部分；
(E)在电子器件和支撑层与第一基板的表面之间形成支撑体；
(F)除去牺牲层；
(G)通过使电子器件与设置在第二基板的表面上的粘附层紧密接触，打破支撑体并将电子器件转印到第二基板上；
(H)除去属于电子器件的支撑体的碎片；
(I)至少除去在粘附层中没有被电子器件覆盖的暴露区域；以及
(J)在电子器件的表面和第二基板的表面上形成固定层。
根据本发明的实施方式，提供了一种显示器，其包括以下元件(A)至(F)：
(A)第二基板；
(B)配置在第二基板上的电子器件；
(C)在电子器件的上表面或者下表面上形成的支撑层；
(D)在电子器件的表面和第二基板的表面上形成的固定层；
(E)配线，其通过设置在固定层中的接触孔或者通过设置在固定层和支撑层中的接触孔，与电子器件相连接；以及
(F)在电子器件和配线上形成的显示元件，其中在电子器件和配线与显示元件之间具有层间绝缘膜。
在根据本发明实施方式的显示器中，在第二基板上配置电子器件，并在电子器件的表面和第二基板的表面上形成固定层。因此，通过固定层，将电子器件直接固定在第二基板上，并可以抑制位置精度的劣化。
根据本发明的实施方式的制造电子器件方法，在将电子器件转印到第二基板上之后，除去属于电子器件的支撑体的碎片，至少除去在粘附层中没有覆盖电子器件的暴露区域，并在电子器件的表面和第二基板的表面上形成固定层。因此，可以抑制转印电子器件的位置精度的劣化。
根据本发明的实施方式的显示器，在第二基板上配置电子器件，并在电子器件的表面和第二基板的表面上形成固定层。因此，可以抑制转印电子器件的位置精度的劣化。
本发明其他和进一步的目的、特征和优点将在下面的详细描述中变得更加显而易见。
附图说明
图1是示出了根据本发明第一实施方式的电子器件的制造方法的流程图。
图2A至图2E是按照步骤的顺序示出了图1所示的制造方法的截面图。
图3是示出了图2A至图2E之后的步骤的截面图和平面图。
图4是示出了图3之后的步骤的截面图和平面图。
图5是用于说明支撑体的构造的截面图。
图6A至图6D是示出了图4之后的步骤的截面图。
图7是用于说明图6A至图6D所示的制造方法的应用实例的示图。
图8是示出了图4的修改例的截面图。
图9是示出了图4的另一修改例的截面图。
图10A至图10C是示出了图6A至图6D之后的步骤的截面图。
图11A至图11C是示出了图10A至图10C之后的步骤的截面图。
图12是示出了根据本发明第二实施方式的电子器件的制造方法的流程的流程图。
图13A至图13D是按照步骤顺序示出了图12所示的制造方法的截面图。
图14A至图14C是示出了图13A至图13D之后的步骤的截面图。
图15是示出了根据本发明第三实施方式的电子器件的制造方法的流程的流程图。
图16A和图16B是按照步骤顺序示出了图15所示的制造方法的截面图。
图17是示出了图16A和图16B之后的步骤的截面图和平面图。
图18是示出了图17之后的步骤的截面图和平面图。
图19是示出了电子器件的另一实例的截面图。
图20是示出了电子器件的又一实例的截面图。
图21是示出了电子器件的又一实例的截面图。
图22是示出了电子器件组的实例的截面图。
图23A和图23B是示出了电子器件组的另一实例的截面图和平面图。
图24是示出了电子器件组的又一实例的平面图。
图25是以放大的方式示出了图24中所示的电子器件组的一部分的平面图。
图26是示出了图25中所示的电子器件组的等效电路图。
图27是示出了应用了本发明的液晶显示器的构造的截面图。
图28是用于说明将电子器件固定在第二基板上的附加固定方法的实例的示图。
图29是用于说明将电子器件固定在第二基板上的附加固定方法的另一实例的示图。
图30是用于说明将电子器件固定在第二基板上的附加固定方法的又一实例的示图。
具体实施方式
下面将参照附图详细描述本发明的实施方式。将按照如下顺序进行描述：
1.第一实施方式(粘附层被完全除去的实例)
2.第二实施方式(仅粘附层的暴露区域被除去的实例)
3.第三实施方式(支撑层和支撑体形成为分离的层的实例)
4.第一应用实例(电子器件)
5.第二应用实例(电子器件组)
6.第三应用实例(显示器)
7.第一修改例(附加固定方法的实例)
1.第一实施方式
图1示出了根据本发明第一实施方式的电子器件的制造方法的示意性流程图。图2A至图2E、图3、图4、图5、图6A至图6D、图7、图8、图9、图10A至图10C以及图11A至图11C按照步骤的顺序示出了该制造方法。首先，如图2A所示，在第一基板11上形成由碱金属氧化物和碱土金属氧化物中的至少一种制成牺牲层12(步骤S101)。
第一基板11具有例如0.3mm至5.0mm(包括两个端值)的厚度，并且期望由诸如玻璃、合成石英、蓝宝石、硅以及陶瓷的适于形成电子器件的材料制成。
牺牲层12具有例如10nm至100000nm(包括两个端值)的厚度，并由例如碱金属氧化物、碱金属碳酸盐、碱金属硫酸盐或碱金属氢氧化物、碱土金属氧化物、碱土金属碳酸盐、碱土金属硫酸盐或碱土金属氢氧化物构成。这样，通过使用碱金属氧化物和碱土金属氧化物中的至少一种作为牺牲层12，可以进行高速蚀刻，并且允许在300℃以上温度下的高温处理。因此，通过使用包括诸如真空蒸发、溅射和CVD的各种沉积方法以及光刻的一般半导体制造技术，可以形成具有与现有技术的电子器件相似的具有高性能和高可靠性的电子器件。
具体地，碱金属氧化物、碱金属碳酸盐、碱金属硫酸盐或碱金属氢氧化物的实例包括：氧化锂(Li2O)、碳酸锂(Li2CO3)、碳酸钠(苏打)(Na2CO3)、过碳酸钠(Na2CO4)、连二亚硫酸钠(Na2S2O4)、亚硫酸钠(Na2SO3)、亚硫酸氢钠(NaHSO3)、硫酸钠(芒硝)(Na2SO4)、硫代硫酸钠(海波)(Na2S2O3)、亚硝酸钠(NaNO2)、硝酸钠(NaNO3)、硝酸钾(KNO3)、亚硝酸钾(KNO2)、亚硫酸钾(K2SO3)、硫酸钾(K2SO4)、碳酸钾(K2CO3)、碳酸氢钾(KHCO3)和过碳酸钾(K2CO4)。
碱土金属氧化物、碱土金属碳酸盐、碱土金属硫酸盐或碱土金属氢氧化物的实例包括：氧化铍(BeO)、硫酸镁(MgSO4)、氧化镁(MgO)、碳酸镁(MgCO3)、硫酸镁(CaSO4)、碳酸钙(CaCO3)、氧化钙(CaO)、氢氧化钙(Ca(OH)2)、氧化锶(SrO)、钛酸锶(SrTiO3)、铬酸锶(SrCrO4)、菱锶矿(SrCO3；碳酸锶)、天青石(SrSO4；硫酸锶)、硝酸锶(Sr(NO3)2)、过氧化钡(BaO2)、氧化钡(BaO)、氢氧化钡(Ba(OH)2)、钛酸钡(BaTiO3)、硫酸钡(BaSO4)、碳酸钡(BaCO3)、乙酸钡(Ba(CH3COO)2)和铬酸钡(BaCrO4)。
接下来，如图2B所示，在牺牲层12上形成未在图中示出的抗蚀膜，并且通过使用光刻将抗蚀膜图案化形成为预定形状(步骤S102)。然后，通过利用抗蚀膜作为掩膜进行蚀刻，除去牺牲层12的一部分，从而将牺牲层12图案化形成为预定形状(步骤S103)。从而，在第一基板11的一部分(将要形成电子器件的区域)上形成牺牲层。
接下来，如图2C所示，在第一基板11的整个表面上形成支撑层13(步骤S104)。在支撑层13中，在牺牲层12的上表面上所形成的部分的硬度和厚度足以承受后述的电子器件14的层内的应力分布而不变形。同时，期望在牺牲层12的侧面上形成的部分在后述的转印步骤中是易破碎的。支撑层13还可用作保护膜，从而在后述的对牺牲层12进行蚀刻的时候不会损坏电子器件，并且支撑层13优选由不溶于蚀刻上述材料的牺牲层12的溶液的材料构成，或者由具有约1/5以下的蚀刻率的材料构成。此外，不需要在第一基板11的整个表面上形成支撑层13，而是如果支撑层13至少覆盖牺牲层12就足够了。
这样的支撑层13具有例如10nm至100000nm的厚度(包括两个端值)，并且由氧化物、氮化物、金属或树脂构成。氧化物的实例包括SiO2、Al2O3、ZnO、NiO、SnO2、TiO2、VO2和In2O3。氮化物的实例包括SiNx、GaN、InN、TiN、BN、AlN和ZrN。金属的实例包括Au、Ag、Pt、Cu、Cr、Ni、Al、Fe和Ta。金属的其他实例包括添加了杂质的Al-Nd合金，以及AlSi。树脂的实例包括丙烯酸树脂、环氧树脂以及聚酰亚胺树脂。
然后，如图2D所示，在牺牲层12上形成电子器件14，支撑层13设置在牺牲层12和电子器件14中间(S105)。因此，可以消除在除去牺牲层12的时候，蚀刻对电子器件14造成损坏的风险。虽然在图2A至图2E、图3以及图4中省略了对具体构造的描述，但是电子器件14可以是TFT、电容器、电阻器、配线、透明电极、EL(电致发光)元件、滤色片、光学元件等，只要其是具有期望功能的电子器件即可。
如图2E所示，在形成电子器件14后，在电子器件14上形成保护层15(步骤S106)。保护层15的厚度例如为10nm至100000nm(包括两个端值)，且该保护层15由氧化物、氮化物或树脂构成。氧化物的实例包括SiO2、Al2O3、ZnO、NiO、SnO2、TiO2、VO2和In2O3。氮化物的实例包括SiNx、GaN、InN、TiN、BN、AlN和ZrN。树脂的实例包括丙烯酸树脂、环氧树脂和聚酰亚胺树脂。
在形成保护层15之后，在保护层15上形成图中未示出的抗蚀膜，通过使用光刻将抗蚀膜图案化形成为预定形状(步骤S107)。如图3所示，将抗蚀膜作为掩膜，通过干法蚀刻或湿法蚀刻，除去保护层15的一部分和支撑层13的一部分，从而将牺牲层12的侧面的至少一部分暴露出来(步骤S108)。此时，在牺牲层12的侧面上留有支撑层13的一部分，从而形成了后述的支撑体13B。
如图4所示，在暴露出部分牺牲层12后，通过使用蚀刻将牺牲层12除去(步骤S109)。从而，形成了转印电子器件基板10。
在转印电子器件基板10中，支撑层13在本体13A的两侧都包括支撑体13B。在本体13A的上表面上形成电子器件14。由于除去了牺牲层12，本体13A和第一基板11的表面之间存在间隙，从而通过支撑体13B的支持使得本体13A和本体13A上的电子器件14悬在空中。
为了便于转印电子器件14，支撑层13的形状条件如下。如图5所示，通过支撑体13B的支持，电子器件14悬在第一基板11上方的空中。此时，优选地，支撑体13B与电子器件14之间形成的倾角“a”大约为90°至150°(包括两个端值)。从而，与支撑体13B是水平的或接近水平的情况相比，在转印电子器件14时，应力就集中在支撑体13B的弯曲部，从而可以优先打破弯曲部。
期望支撑体13B的宽度与电子器件14的宽度的比为1∶1以下。在这种情况下，通过以更大的密度配置电子器件14，可以在生产率方面获得较高的效果。
此外，作为转印条件，期望建立式1，其中，σ(D2)是电子器件14和第二基板21之间的粘附应力，A(D2)是粘附面积，σ(sus)是支撑体13B的材料的破碎应力，“w(sus)”是支撑体13B的宽度，“t(sus)”是支撑体13B的厚度，“n”是用于一个电子器件14的支撑体13B的数量。
式1
(D2)×A(D2)＞σ(sus)×w(sus)×t(sus)×n
如图6A所示，在除去牺牲层12后，制备了由玻璃或树脂膜制成的中继基板31，并在中继基板31的表面上形成包括凸起部32C的粘附层32。可以通过沉积硅橡胶(例如，PDMS)形成粘附层32，也可以通过沉积那些粘附强度用过紫外线照射而降低的粘合剂形成粘附层32。
凸起部32C可以通过使用复制方法形成，也可以通过使用直接处理方法形成。在复制方法中，通过使用光致抗蚀剂，在具有高平坦性的玻璃基板等上形成与期望的形状相反的凹凸。将诸如PDMS的硅橡胶注入到该凹凸中并进行热固化，然后将其转印到中继基板31上。在直接处理方法中，将诸如PDMS的硅橡胶以期望的厚度涂覆到中继基板31上，并进行热固化。然后，通过使用氧等离子体，对表面进行氧化和亲水处理，并将光致抗蚀剂涂覆于表面以形成期望的图案。通过使用该抗蚀膜作为掩膜的干法蚀刻，除去不需要的硅橡胶。
然后，使中继基板31的粘附层32中的凸起部32C与第一基板11上的电子器件14紧密接触，并将第一基板11分离。如图6A所示，仅选择性地将与凸起部32C相接触的电子器件14转印到中继基板31上(步骤S501)。
如图6B所示，在选择性地将电子器件14转印到中继基板31上之后，制备第二基板21，并在第二基板21的表面上形成粘附层22(步骤S201)。第二基板21可自由地选自硅(Si)、合成石英、玻璃、金属、树脂膜、纸等。这是因为转印步骤主要是机械步骤，并不受热和光的限制。
粘附层22是为了提高第二基板21和电子器件14之间的粘附性。例如，粘附层22通过将紫外线固化树脂或热固树脂涂覆到第二基板21的表面而形成。粘附层22还可以通过沉积诸如硅橡胶、丁二烯橡胶或ABS树脂的弹性树脂而形成。在这种情况下，在所有的树脂中，期望材料的杨氏模量为10GPa以下。例如，优选地，粘附层22的厚度大于支撑体13B的高度。具体地，优选地，粘附层22的厚度为50nm至2μm(包括两个端值)。粘附层22以非固化状态来使用。
接下来，如图6B所示，使中继基板31上的电子器件14与设置在第二基板21表面上的粘附层22紧密接触。然后，如图6C所示，在将中继基板31分离后，电子器件14从中继基板31转印到第二基板21上(步骤S301)。在中继基板31上的粘附层32是由硅橡胶制成的情况下，由于电子器件14处于暂时粘结至中继基板31的状态下，因此电子器件14容易转印到第二基板21上。在中继基板31上的粘附层32是由粘附强度因紫外线照射而降低的树脂制成的情况下，需要在施加紫外线的时候转印电子器件14。
以上述相同的方式，选择性地并重复地转印留在第一基板11上的电子器件14。当提取出所有的电子器件14后，通过蚀刻除去第一基板11中不需要的组件，可以重复使用第一基板11。第一基板11可以重复使用的次数由式2来表示。
式2
第一基板11的重复使用次数N＝(第一基板11上的电子器件14的数量)/(第二基板21所需要的电子器件14的数量)
以这种选择性转印，例如可以进行在图7中所示的应用实例。也就是说，首先，如图7中的A部分至C部分所示，分别在第一基板的三个独立的基板11A、11B和11C上形成作为电子器件14的TFT、电容器Cs和光接收元件PD。接下来，如图7中的D部分所示，在第一选择转印步骤中，将TFT从第一基板11A转印到第二基板21上。接着，如图7中的E部分所示，在第二选择转印步骤中，还将电容器Cs从第一基板11B转印到第二基板21上。然后，如图7中的F部分所示，在第三选择转印步骤中，又将光接收元件PD从第一基板11C转印到第二基板21上。如图7中的G部分所示，在选择性地转印光接收元件PD之后，在转印的TFT、转印的电容器Cs以及转印的光接收元件PD之间形成配线W。配线的步骤将在后面描述。
在该应用实例中，在独立的第一基板11A至11C上形成TFT、电容器Cs以及光接收元件PD，因此可以实现各元件的高性能。通常，在同一基板上形成TFT、电容器Cs以及光接收元件PD，并且考虑到制造过程，一部分层是共用的。因此，存在需要根据各元件而背离最期望的性能进行设计的情况。第一基板11A至11C可由诸如合成石英、硅(Si)以及晶片的各种材料制成。用于第二基板21的材料的选择范围以与第一实施方式相同的方式增加。由于可以在第一基板11上高密度地配置电子器件14，因此可以减少通过蚀刻等除去的材料量，并可实现有效的利用。因此，可以实现高生产率，而且不需要多面制造。
此外，将电子器件14重复地转印到比第一基板11大的第二基板21上，从而可以实现大基板的器件制造。虽然对大基板应用转印装置和配线形成步骤是必需的，但是不需要大基板的TFT制造步骤，从而具备这样的优点：大大地抑制了初期的设备投资。
如图6D所示，在电子器件14转印到第二基板21后，可以通过使用诸如CF4的氟化蚀刻气体的干法蚀刻除去属于电子器件14的支撑体13B的碎片(步骤S701)，仅保留本体13A。
在除去支撑体13B时，由于整个第二基板21都暴露给蚀刻气体，需要尽可能防止除了支撑体13B之外的部分被蚀刻。因此，如图8所示，与支撑体13B的厚度T13B相比，期望充分增加保护膜15的厚度T15。可选地，如图9所示，期望在保护层15上形成蚀刻阻挡层16。在图9所示的情况下，包括支撑体13B的支撑层13由诸如SiO2和SiNx的氧化物制成，在该氧化物上执行干法蚀刻，而蚀刻阻挡层16由诸如金属的具有高抗蚀刻性的材料制成。具体地，该材料的实例包括钛(Ti)、铬(Cr)、钼(Mo)或铝(Al)。
如图10A所示，在除去支撑体13B之后，通过使用含有氧作为主要成分的等离子体P进行灰化(ashing)，使构成粘附层22的树脂分解，从而将粘附层22除去(步骤S702)。通过除去粘附层22，在稍后形成诸如配线的结构时，就可以抑制由构成粘附层22的树脂的热变形而导致的位置精度的劣化。
在灰化时，使用蚀刻各向异性低的条件。例如，通过使用RF等离子体装置，将第二基板21配置在阳极上，并使用了降低对第二基板21的等离子体偏压的阳极耦合模式。因此，如图10B所示，在电子器件14下方的粘附层22各向同性地逐渐分解。最后，如图10C所示，将整个粘附层22除去，并实现了支撑层13中的本体13A与第二基板21彼此直接接触。
如图11A所示，在除去粘附层22后，通过使用例如CVD方法在电子器件14和保护层15的表面上、以及第二基板21的表面上形成固定层26(步骤S703)。在图10C所示的状态中，电子器件14没有固定在第二基板21上，而仅仅通过静电力或范德华力(Van derWaals’force)与第二基板21紧密接触。然而，通过固定层26，可以将电子器件14确定地固定在第二基板21上。期望固定层26是由热阻性高并且杨氏模量大的材料构成的连续膜，从而抑制由于随后的加热步骤而导致的电子器件14的位置移动。具体地，固定层26具有例如10nm至500nm的厚度(包括两个端值)，并由SiO2或SiNx构成。
如图11B所示，在形成固定层26之后，例如通过使用蚀刻，在固定层26和保护层15中设置接触孔TH(步骤S704)。接触孔TH是为了将配线与电子器件14相连接，并且形成为使得暴露电子器件14的电极的一部分。在如图9所示在保护层15上形成蚀刻阻挡层16的情况下，在设置接触孔TH的步骤中除去蚀刻阻挡层16。
如图11C所示，在固定层26和保护层15中设置接触孔TH之后，配线W通过接触孔TH与电子器件14相连接(步骤S705)。在转印电子器件14时不使用中继基板31的情况下，将支撑层13和固定层26配置在转印的电子器件14的上表面上，配线W通过设置在支撑层13和固定层26中的接触孔与电子器件14相连接。
这样，在该实施方式中，由于在将电子器件14转印到第二基板21上之后除去粘附层22，因此在稍后形成诸如配线的结构时，可以抑制由构成粘附层22的树脂的热变形而导致的位置精度的劣化。此外，由于在除去粘附层22后，在电子器件14和保护层15的表面、以及第二基板21的表面上形成了固定层26，因此电子器件14确定地固定在第二基板21上，并可以抑制电子器件14的位置移动等。
2.第二实施方式
图12示出了根据本发明第二实施方式的电子器件的制造方法的示意性流程，图13A至图13D和图14A至图14C按照步骤的顺序示出了制造方法。在该实施方式中，粘附层22由紫外线固化树脂构成，并且在对粘附层22进行固化后仅除去没有覆盖电子器件14的暴露区域22D。与第一实施方式相同的步骤将参照图2A至图2E、图3、图4、图5、图6A至图6D、图7、图8、图9、图10A至图10C和图11A至11C进行说明。
首先，按照与第一实施方式相同的方式，通过如图2A至2E、图3所示的步骤，在第一基板11上形成牺牲层12、支撑层13、电子器件14和保护层15，并将保护层15的一部分和支撑层13的一部分除去，以便将牺牲层12的至少一部分暴露出来(步骤S101至S108)。
接下来，按照与第一实施方式相同的方式，通过如图4所示的步骤，通过使用蚀刻除去牺牲层12(步骤S109)。
接下来，按照与第一实施方式相同的方式，通过如图6A所示的步骤，在中继基板31上形成包括凸起部32C的粘附层32。可以使用与第一实施方式相同的复制方法和直接处理方法来形成凸起部32C。然后，按照与第一实施方式相同的方式，通过如图6A所示的步骤，使第一基板11上的电子器件14与中继基板31的粘附层32中的凸起部32C紧密接触，并分离第一基板11。仅仅选择性地将与凸起部32C相接触的电子器件14转印到中继基板31上(步骤S501)。
按照与第一实施方式相同的方式，通过如图6B所示的步骤，在选择性地将电子器件14转印到中继基板31上之后，制备第二基板21，在第二基板21的表面上形成粘附层22(步骤S201)。此时，粘附层22由紫外线固化树脂构成。
接下来，如图6B所示，按照与第一实施方式相同的方式，使中继基板31上的电子器件14与设置在第二基板21的表面上的粘附层22紧密接触。然后，如图13A所示，当分离中继基板31之后，将电子器件14从中继基板31转印到第二基板21上(步骤S301)。
如图13B所示，按照与第一实施方式相同的方式，在将电子器件14转印到第二基板21之后，例如，通过使用图6D所示的步骤利用干法蚀刻除去属于电子器件14的支撑体13B的碎片，并仅保留本体13A。
如图13C所示，在除去支撑体13B之后，用紫外线UV从第二基板21的背面进行照射，从而固化粘附层22(步骤S706)。
如图13D所示，在固化粘附层22之后，通过使用以氧为主要成分的等离子体P进行灰化，保留覆盖有电子器件14的粘附层22的区域，而仅除去未被电子器件14覆盖的暴露区域22D(步骤S702)。这样，在对粘附层22进行固化后仅除去暴露区域22D，可以在后述的加热步骤中抑制粘附层22的变形。此外，在之后形成诸如配线的结构的时候，可以抑制构成由粘附层22的树脂的热变形而导致的位置精度的劣化。在灰化中，例如，如同RIE(活性离子蚀刻)模式，期望具备蚀刻各向异性的条件。
在除去粘附层22中的暴露区域22D之后，如图14A所示，按照与第一实施方式相同的方式，通过如图11A所示的步骤，通过使用例如CVD方法在电子器件14和保护层15的表面上、以及第二基板21的表面上形成固定层26(步骤S703)。
在形成固定层26之后，如图14B所示，按照与第一实施方式相同的方式，通过如图11B所示的步骤，例如通过使用蚀刻，在固定层26和保护层15中设置接触孔TH(步骤S704)。
在固定层26和保护层15中设置接触孔TH之后，如图14C所示，将配线W通过接触孔TH与电子器件14相连接(步骤S705)。在转印电子器件14时不使用中继基板31的情况下，在转印的电子器件14的上表面上设置支撑层13和固定层26，而配线W通过设置在支撑层13和固定层26中的接触孔与电子器件14相连接。
这样，在该实施方式中，粘附层22由紫外线固化树脂构成，并且在粘附层22固化后仅将暴露区域22D除去，因此除了第一实施方式的效果外，还可以抑制粘附层22在后述的加热步骤中的变形。
3.第三实施方式
图15示出了根据本发明第三实施方式的制造电子器件的方法的示意性的流程，图16A、图16B、图17和图18按照步骤顺序示出了制造方法。与第一实施方式不同的是，该实施方式以与支撑层13相分离的方式形成支撑体。因此，与第一实施方式相同的步骤将参照图2A至2E、图3、图4、图5、图6A至图6D、图7、图8、图9、图10A至图10C以及图11A至图11C，使用相同的参考数字进行描述。
首先，按照与第一实施方式相同的方式，通过如图2A所示的步骤，在第一基板11上形成由碱金属氧化物和碱土金属氧化物中的至少一种制成的牺牲层12(步骤S101)。
接下来，按照与第一实施方式相同的方式，通过如图2B所示的步骤，在牺牲层12上形成图中未示出的抗蚀膜，并通过光刻将抗蚀膜图案化形成为预定形状(步骤S102)。然后，通过将抗蚀膜作为掩膜进行蚀刻，将牺牲层12的一部分除去，从而将牺牲层12图案化形成为预定形状(步骤S103)。因此，在第一基板11的一部分(将要形成电子器件的区域)中形成牺牲层12。
接下来，按照与第一实施方式相同的方式，通过如图2C所示的步骤，在第一基板11的整个表面上形成支撑层13(步骤S104)。
然后，按照与第一实施方式相同的方式，通过如图2D所示的步骤，在牺牲层12上形成电子器件14，其中支撑层13设置在牺牲层12和电子器件14之间(步骤S105)。
在形成电子器件14之后，按照与第一实施方式相同的方式，通过如图2E所示的步骤，在电子器件14上形成保护层15(步骤S106)。
在形成保护层15之后，在保护层15上形成图中未示出的抗蚀膜，并通过使用光刻将抗蚀膜图案化形成为预定形状(步骤S107)。如图16A所示，通过以抗蚀膜作为掩膜，使用干法蚀刻或湿法蚀刻将保护层15的一部分和支撑层13的一部分除去，从而将牺牲层12的至少一部分暴露出来(步骤S108)。此时，在牺牲层12的上表面仅留下支撑层13和保护层15，并且牺牲层12的整个侧面都暴露出来。
如图16B所示，在除去保护层15的一部分和支撑层13的一部分之后，在电子器件14、支撑层13、保护层15、牺牲层12以及第一基板11的表面上形成支撑体层17A(步骤S111)。支撑体层17A例如具有50nm的厚度，并优选地由对于蚀刻牺牲层12的溶液具有耐性的材料构成，并能够使用干法蚀刻进行处理。具体地，支撑体层17A的材料实例包括非晶硅(a-Si)、二氧化硅(SiO2)以及氮化硅(SiNx)。用于支撑体层17A的材料的其他实例包括诸如铝(Al)或钼(Mo)的金属。
在形成支撑体层17A之后，在支撑体层17A上形成图中未示出的抗蚀膜，并通过使用光刻将抗蚀膜图案化形成为预定形状(步骤S112)。接下来，如图17所示，以抗蚀膜作为掩膜，通过使用干法蚀刻或湿法蚀刻，除去支撑体层17A的一部分，并形成支撑体17(步骤S113)。可以将支撑体17设置在例如支撑层13、电子器件14以及保护层15的两侧上。这样，通过与支撑层13分离地设置支撑体层17A，支撑体层17A由不同于支撑层13的材料构成，从而可以独立控制支撑体层17A和支撑层13的厚度。因此，可以同时实现电子器件14的可靠性以及设计参数和转印的容易性。
如图18所示，在形成支撑体17之后，通过蚀刻将牺牲层12除去(步骤S109)。从而，形成转印电子器件基板10A。
在转印电子器件基板10A中，将电子器件14插入支撑层13和保护层15之间，并且在支撑层13、电子器件14以及保护层15的两侧上形成支撑体17。在支撑层13和第一基板11的表面之间，具有通过除去牺牲层12而形成的间隙，从而通过支撑体17的支持使得支撑层13、电子器件14以及保护层15悬在空中。在转印电子器件基板10A中，按照与第一实施方式相同的方式，可以将电子器件14转印并固定在第二基板21上。
这样，在该实施方式中，由于仅在牺牲层12的上表面上保留支撑层13之后形成支撑体17，所以支撑层13和支撑体17由彼此不同的材料构成，并且可以独立地控制支撑层13和支撑体17的厚度。从而，可以同时实现实现电子器件14的可靠性以及设计参数和转印的容易性。
在该实施方式中，虽然已经描述了与保护层15分离地形成支撑体层17A或支撑体17，但是也可以公共地形成和使用支撑体层17A或支撑体17和保护层15。
第一应用实例
例如，如图19至图21所示，上面的实施方式的制造方法可应用于各种电子器件14。图19示出了TFT的实例，其中在支撑层13上按照如下顺序形成：栅极111、栅极绝缘膜112、氢化非晶硅层113、n+非晶硅层114和源极/漏极115。栅极111具有例如200nm的厚度，并由铬(Cr)构成。栅极绝缘膜112具有例如300nm的厚度，并由氮化硅(SiNx)构成。氢化非晶硅层113具有例如300nm的厚度，并由氢化非晶硅(a-Si:H)构成。n+非晶硅层114具有例如50nm的厚度，并由n+非晶硅(n+a-Si:H)构成。源极/漏极电极115具有例如200nm的厚度，并由铬(Cr)构成。
图20示出了电容器的实例，其中在支撑层13上按照如下顺序形成：电极121、绝缘膜122和电极123。电极121具有例如200nm的厚度，并由铬(Cr)构成。绝缘膜122具有例如200nm的厚度，并由二氧化硅(SiO2)构成。电极123具有例如200nm的厚度，并由铬(Cr)构成。
图21示出了EL元件(无机EL元件)的实例，其中在支撑层13上按照如下顺序形成：透明电极131、绝缘膜132、EL层133、绝缘膜134和电极135。透明电极131具有例如400nm的厚度，并由ITO构成。绝缘膜132具有例如100nm的厚度，并由二氧化硅(SiO2)构成。EL层133具有例如1μm的厚度，并由ZnS:Mn构成。绝缘膜134具有例如5μm的厚度，并由SiNx构成。电极135具有例如500nm的厚度，并由铬(Cr)构成。
第二应用实例
如图22、图23A、图23B和图24所示，上面实施方式的制造方法可应用于例如，在牺牲层12上形成包括多个电子器件14的电子器件组14A的情况，其中在牺牲层12和电子器件组14A之间设置支撑层13。从而，例如，可以容易地转印电子电路等。
例如，图22示出了形成作为电子器件组14A的TFT和电容器Cs的情况。例如，TFT在牺牲层12上按照如下顺序包括：栅极41、绝缘膜42、氢化非晶硅层43、蚀刻阻挡层44、氢化非晶硅层(n+a-Si:H)45和源极/漏极46，其中在牺牲层12和TFT之间设置了支撑层13。例如，电容器Cs在牺牲层13上按照如下顺序包括：公共电极61、绝缘膜42、以及通过对源极/漏极46进行变形所形成的对向电极，其中在牺牲层13和电容器Cs之间设置了支撑层13。
例如，图23A和图23B示出了除了TFT和电容器Cs，还形成了配线的交叉部IS作为电子器件组14A的情况。交叉部IS包括，例如，栅极配线X1和漏极配线Y1的交叉部以及配线X2和漏配极线Y1的交叉部。
例如，图24示出了形成有机EL显示器的有源矩阵驱动电路作为电子器件组14A的情况。图25以放大的形式示出了图24中由虚线14B包围的电子器件组14A的一部分，同时图26示出了其等效电路。在图24中，用虚线来示出牺牲层12。
牺牲层12和支撑层13对应于整个电子器件组14A来形成。在牺牲层12和支撑层13的外围，以适当的间隔配置多个支撑体17。
支撑层13优选地在避开电子器件14位置的位置上包括暴露牺牲层12的通孔13F。在该情况下，可以从通孔13F对牺牲层12进行蚀刻，并且即使在牺牲层12具有较大面积时，也可以减少蚀刻所需的时间。在通孔13F中，可以有支撑体17，也可以没有支撑体17。
电子器件组14A是包括TFT1、TFT2、电容器Cs、以及有机EL元件OLED的有源驱动电路。在TFT2中，其栅极与相应的栅极配线W1相连接，其漏极与相应的漏极配线Y1相连接，且其源极与TFT1的栅极相连接。在TFT1中，它的漏极与相应的配线X2相连接，并且其源极与有机EL元件OLED的阳极相连接。有机EL元件OLED的阴极与接地配线Y2相连接。接地配线Y2与所有的有机EL元件OLED公共地连接。在TFT1的漏极和栅极之间连接有保持电容器Cs。
响应于从栅极配线X1提供的控制信号使TFT2导通，对由漏极配线Y1所提供的视频信号的信号电位进行采样，以保持电容器Cs中的信号电位。TFT1从处于电源电压Vdd的配线X2接收电流供给，并根据保持在电容器Cs中的信号电位向有机EL元件OLED提供驱动电流。有机EL元件OLED通过所提供的驱动电流，以根据视频信号的信号电位的亮度发光。
第三应用实例
图27示出了由包括电子器件组14A的有源矩阵TFT基板构成的液晶显示器的截面构造，其中电子器件组14A包括如图23A和图23B所示的TFT和电容器Cs。液晶显示器可以用作例如液晶电视机，并且该液晶显示器具有其中第二基板21作为有源矩阵TFT基板、由玻璃制成的对向基板71彼此面对的构造。第二基板21和对向基板71的外围用密封剂81进行密封，并且在第二基板21、对向基板71和密封剂81内部设置由液晶组成的液晶层82。在第二基板21和对向基板71外部分别提供偏光板83。第二基板21对应于本发明的显示器的“基板”的具体实例。
在第二基板21上，配置通过上述实施方式的方法所转印的电子器件组14A。在电子器件14(TFT和电容器Cs)的下表面上形成支撑层13。在电子器件14和保护层15的表面上以及在第二基板21的表面上，形成固定层26。电子器件14通过在设置在固定层26和保护层15中的接触孔TH与配线W相连接，并在电子器件14上形成透明电极53，其中电子器件14和透明电极53之间设置有层间绝缘膜52。在透明电极53的表面上形成定向膜54。在转印电子器件14时不使用中继基板31的情况下，在转印的电子器件14的上表面上配置支撑层13和固定层26，并且配线W通过设置在支撑层13和固定层26中的接触孔与电子器件14相连接。
在对向基板71中，按照顺序形成：作为黑矩阵的光屏蔽膜72、红色、绿色和蓝色的滤色片73、外包层74、由ITO制成的透明电极75、以及定向膜76。液晶显示器元件由透明电极53、液晶层82和透明电极75构成。
第一修改例
图28至图30示出了在上述实施方式中的附加步骤，该附加步骤使得在将电子器件14转印到第二基板21上之后，能够将电子器件14更牢固地固定在第二基板21上。图28至图30示出了形成如图19所示的TFT作为电子器件14的情况。
第一附加固定方法
例如，如图28的A部分所示，电子器件14或者保护层15的表面以及粘附层22的表面用硅烷醇基(SiOH)进行修饰，并以大约120℃的温度进行加热，并在转印后进行脱水。从而如图28的B部分所示，形成并固定Si-O-Si键。此时，在电子器件14或者保护层15的表面上，形成由诸如SiO2的氧化物制成的膜(图中未示出)，并通过使用O2等离子体处理、UV-O3处理或者臭氧水处理，使用羟基对该膜进行修饰。
第二附加固定方法
如图29的A部分所示，在电子器件14或者保护层15的表面上以及在粘附层22的表面上，沉积具有不同特性但包括因相互接触而产生的化学结合的官能团的硅烷偶联剂。如图29的B部分所示，使以独立方式进行处理的电子器件14或者保护层15和粘附层22相互紧密接触，并进行加热以促进化学结合。
硅烷偶联剂的化合物的实例包括如下这些。
1.包括异氰酸基的硅烷偶联剂和包括氨基的硅烷偶联剂
实例)包括异氰酸基的硅烷偶联剂的实例
3-异氰酸丙基三乙氧基硅烷
3-异氰酸丙基三氯硅烷
实例)包括氨基的硅烷偶联剂的实例
N-2(氨乙基)3-氨基丙基甲基二甲氧基硅烷
N-2(氨乙基)3-氨基丙基三甲氧基硅烷
3-氨基丙基三甲氧基硅烷
2.包括环氧基的硅烷偶联剂和包括氨基的硅烷偶联剂
实例)包括环氧基的硅烷偶联剂的实例
2-(3，4环氧环己基)乙基三甲氧基硅烷
3-缩水甘油醚氧丙基三甲氧基硅烷
3-缩水甘油醚氧丙基三乙氧基硅烷
实例)包括氨基的硅烷偶联剂的实例
N-2(氨基乙基)3-氨基丙基甲基二甲氧基硅烷
N-2(氨基乙基)3-氨基丙基三甲氧基硅烷
3-氨基丙基三甲氧基硅烷
第三附加固定方法
如图30的A部分所示，在保护层15的表面上，形成诸如Au、Ag、Cu、Pd和Pt的特定金属的金属膜15A，用包括如下官能团的硅烷偶联剂来修饰粘附层22的表面。如图30的B部分所示，使以独立方式进行处理的电子器件14或者保护层15和粘附层22相互紧密接触，并进行加热以促进化学结合。
1.巯基
实例)3-巯基丙基甲基二甲氧基硅烷
3-巯基丙基三甲氧基硅烷
2.氨基
实例)N-2(氨基乙基)3-氨基丙基甲基二甲氧基硅烷
N-2(氨基乙基)3-氨基丙基三甲氧基硅烷
3-氨基丙基三甲氧基硅烷
3.苯基
实例)苯基三甲氧基硅烷
在上文中，已参照实施方式描述了本发明。然而，本发明并不局限于这些实施方式，而是可以进行各种修改。例如，每个层的材料、厚度、沉积方法、沉积条件等不局限于上述实施方式的描述。也可以采用其他材料、其他厚度、其他沉积方法以及其他沉积条件。
在上述实施方式中，通过使用TFT、电容器等的构造作为电子设备14行了具体描述，然而，不需要包括所有的层，并且可以另外包括其他的层。
除了液晶显示元件和有机EL显示元件之外，本发明还可应用于使用诸如无机电致发光元件、电沉积型显示元件、或者电致变色型显示元件的其他显示元件的显示器。
除了以上实施方式中描述的元件，作为转印对象的电子器件14还可以是二极管、太阳能发电元件、图像拾取器件、诸如包括大规模电路的RFID标签的IC、光学器件、诸如麦克风的声学器件。当然，电子器件14并不限于此。
在上述实施方式中，作为转印电子器件基板10，描述了除去牺牲层12，并且在本体13A的下表面和第一基板11的表面之间设置间隙从而能够立即进行转印的情况。然而，在分布阶段或者输送阶段设置了牺牲层12，并且牺牲层12可以在转印之前除去。
本领域技术人员应当了解，根据设计要求和其他因素，可以有多种修改、组合、子组合和变形，均应包含在所附的权利要求或其等同物的范围之内。

Claims (8)

1.一种电子器件的制造方法，包括以下步骤：
在第一基板的一部分上形成由碱金属氧化物和碱土金属氧化物中的至少一种制成的牺牲层；
形成覆盖所述牺牲层的支撑层；
在所述牺牲层上形成电子器件，其中，所述支撑层在所述牺牲层和所述电子器件之间；
通过除去所述支撑层的一部分以暴露出所述牺牲层的侧面的至少一部分；
在所述牺牲层的侧面上留有所述支撑层的一部分，从而形成支撑体；
除去所述牺牲层；
通过使所述电子器件与设置在第二基板的表面上的粘附层紧密接触，打破所述支撑体并将所述电子器件转印到所述第二基板上；
除去属于所述电子器件的所述支撑体的碎片；
至少除去在所述粘附层中没有被所述电子器件覆盖的暴露区域；以及
在所述电子器件表面和所述第二基板表面上形成固定层；
其中，在除去所述粘附层的步骤中除去整个所述粘附层。
2.根据权利要求1所述的电子器件的制造方法，还包括：在所述固定层中设置接触孔、并且通过所述接触孔将配线与所述电子器件相连接的步骤。
3.根据权利要求1所述的电子器件的制造方法，其中
在除去所述支撑层的一部分的步骤中，仅在所述牺牲层的上表面上保留所述支撑层，以及
形成所述支撑体的步骤包括以下步骤：
在所述电子器件、所述支撑层、所述牺牲层和所述第一基板的表面上形成支撑体层；以及
通过除去所述支撑体层的一部分来形成所述支撑体。
4.根据权利要求1所述的电子器件的制造方法，其中
在形成所述牺牲层的步骤中，在要形成包括多个所述电子器件的电子器件组的区域中形成所述牺牲层，
在形成所述电子器件的步骤中，在所述牺牲层上形成所述电子器件组，其中，所述支撑层在所述牺牲层和所述电子器件组之间，以及
在除去所述支撑层的一部分的步骤中，在避开所述支撑层的所述电子器件的位置上设置暴露所述牺牲层的通孔。
5.一种电子器件的制造方法，包括以下步骤：
在第一基板的一部分上形成由碱金属氧化物和碱土金属氧化物中的至少一种制成的牺牲层；
形成覆盖所述牺牲层的支撑层；
在所述牺牲层上形成电子器件，其中，所述支撑层在所述牺牲层和所述电子器件之间；
通过除去所述支撑层的一部分以暴露出所述牺牲层的侧面的至少一部分；
在所述牺牲层的侧面上留有所述支撑层的一部分，从而形成所述支撑体；
除去所述牺牲层；
通过使所述电子器件与设置在第二基板的表面上的粘附层紧密接触，打破所述支撑体并将所述电子器件转印到所述第二基板上；
除去属于所述电子器件的所述支撑体的碎片；
至少除去在所述粘附层中没有被所述电子器件覆盖的暴露区域；以及
在所述电子器件表面和所述第二基板表面上形成固定层；
其中，
所述粘附层由紫外线固化树脂制成，以及
在除去所述粘附层的步骤中，在通过紫外线照射以固化所述粘附层后，除去所述粘附层中的所述暴露区域，而保留所述粘附层中覆盖有所述电子器件的区域。
6.根据权利要求5所述的电子器件的制造方法，还包括：在所述固定层中设置接触孔、并且通过所述接触孔将配线与所述电子器件相连接的步骤。
7.根据权利要求5所述的电子器件的制造方法，其中
在除去所述支撑层的一部分的步骤中，仅在所述牺牲层的上表面上保留所述支撑层，以及
形成所述支撑体的步骤包括以下步骤：
在所述电子器件、所述支撑层、所述牺牲层和所述第一基板的表面上形成支撑体层；以及
通过除去所述支撑体层的一部分来形成所述支撑体。
8.根据权利要求5所述的电子器件的制造方法，其中
在形成所述牺牲层的步骤中，在要形成包括多个所述电子器件的电子器件组的区域中形成所述牺牲层，
在形成所述电子器件的步骤中，在所述牺牲层上形成所述电子器件组，其中，所述支撑层在所述牺牲层和所述电子器件组之间，以及
在除去所述支撑层的一部分的步骤中，在避开所述支撑层的所述电子器件的位置上设置暴露所述牺牲层的通孔。
CN2010101349666A 2009-03-19 2010-03-12 电子器件的制造方法以及显示器 Expired - Fee Related CN101840885B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009068774A JP4821871B2 (ja) 2009-03-19 2009-03-19 電子デバイスの製造方法および表示装置の製造方法
JP2009-068774 2009-03-19

Publications (2)

Publication Number Publication Date
CN101840885A CN101840885A (zh) 2010-09-22
CN101840885B true CN101840885B (zh) 2013-03-27

Family

ID=42675211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101349666A Expired - Fee Related CN101840885B (zh) 2009-03-19 2010-03-12 电子器件的制造方法以及显示器

Country Status (6)

Country Link
US (1) US8551818B2 (zh)
JP (1) JP4821871B2 (zh)
KR (1) KR20100105391A (zh)
CN (1) CN101840885B (zh)
DE (1) DE102010011010A1 (zh)
TW (1) TW201044467A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527832B2 (ja) 2010-03-16 2014-06-25 日本電気株式会社 デジタル受信機及びそれを用いた光通信システム
JP5605563B2 (ja) * 2010-11-01 2014-10-15 国立大学法人宇都宮大学 熱伝導率測定用プローブ及びその製造方法
JP2014523633A (ja) * 2011-05-27 2014-09-11 エムシー１０ インコーポレイテッド 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
JP6012018B2 (ja) * 2012-04-05 2016-10-25 住友化学株式会社 有機ｅｌ装置及びその製造方法
KR101968637B1 (ko) * 2012-12-07 2019-04-12 삼성전자주식회사 유연성 반도체소자 및 그 제조방법
JP6236778B2 (ja) * 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR101780019B1 (ko) * 2013-03-11 2017-09-19 어플라이드 머티어리얼스, 인코포레이티드 Oled 애플리케이션들을 위한 pecvd hmdso 막의 플라즈마 경화
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102354973B1 (ko) * 2015-06-10 2022-01-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR20180029739A (ko) * 2016-09-13 2018-03-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI626776B (zh) * 2017-08-17 2018-06-11 華碩電腦股份有限公司 可撓式顯示器及其製造方法
JP7193840B2 (ja) * 2018-11-02 2022-12-21 株式会社フィルネックス 半導体素子の製造方法及び半導体基板
JP6431631B1 (ja) 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
DE102018104785A1 (de) 2018-03-02 2019-09-05 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von transferierbaren Bauteilen und Bauteilverbund aus Bauteilen
CN110061112B (zh) * 2019-02-28 2022-07-08 华灿光电(苏州）有限公司 GaN基发光二极管外延片及其制备方法
KR102371130B1 (ko) * 2019-03-14 2022-03-07 한국전자기술연구원 마이크로 디바이스 전사방법
JP7200884B2 (ja) * 2019-08-27 2023-01-10 信越化学工業株式会社 微小構造体の実装方法
WO2022019200A1 (ja) * 2020-07-20 2022-01-27 Ａｇｃ株式会社 透明表示装置及びその製造方法
CN112967984B (zh) * 2020-09-24 2022-03-25 重庆康佳光电技术研究院有限公司 微芯片的巨量转移方法及显示背板
CN112606586B (zh) * 2020-12-02 2022-04-26 潍坊歌尔微电子有限公司 器件转印处理方法及微型麦克风防尘装置转印处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355551A (zh) * 2000-09-14 2002-06-26 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
JP3809710B2 (ja) 1997-07-03 2006-08-16 セイコーエプソン株式会社 薄膜素子の転写方法
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
JP2003345267A (ja) * 2002-05-30 2003-12-03 Canon Inc 表示装置及びその製造方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4693439B2 (ja) 2005-02-28 2011-06-01 株式会社東芝 アクティブマトリクス基板の製造方法
DE102005013300B4 (de) * 2005-03-22 2010-11-11 Infineon Technologies Ag Verfahren zum Erzeugen einer Polymer-Struktur auf einer Substratoberfläche
WO2006132380A2 (en) * 2005-06-07 2006-12-14 Fujifilm Corporation Functional film containing structure and method of manufacturing functional film
WO2007148448A1 (ja) * 2006-06-20 2007-12-27 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
JP2009068774A (ja) 2007-09-13 2009-04-02 Jfe Steel Kk 燃料ガスの燃焼制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355551A (zh) * 2000-09-14 2002-06-26 株式会社半导体能源研究所 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-345267A 2003.12.03

Also Published As

Publication number Publication date
JP2010225668A (ja) 2010-10-07
US20100237380A1 (en) 2010-09-23
CN101840885A (zh) 2010-09-22
JP4821871B2 (ja) 2011-11-24
DE102010011010A1 (de) 2010-10-07
TW201044467A (en) 2010-12-16
KR20100105391A (ko) 2010-09-29
US8551818B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
CN101840885B (zh) 电子器件的制造方法以及显示器
JP2009152387A (ja) 電子デバイスの製造方法、転写用電子デバイス基板および表示装置
KR101207441B1 (ko) 반도체장치의 제작 방법
USRE38466E1 (en) Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP5688448B2 (ja) 発光装置、モジュール、及び電子機器
JP4526771B2 (ja) 半導体装置の作製方法
JP4619462B2 (ja) 薄膜素子の転写方法
JP3809712B2 (ja) 薄膜デバイスの転写方法
JP3738798B2 (ja) アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
JP5238132B2 (ja) 半導体装置、モジュール、および電子機器
JP3738799B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
WO2004040649A1 (ja) 半導体装置および半導体装置の作製方法
KR20050092423A (ko) 박리방법 및 그 박리방법을 사용한 표시장치의 제작방법
JP2004349540A (ja) 薄膜装置の製造方法、電気光学装置、及び電子機器
TWI390316B (zh) 液晶顯示裝置及其製造方法
JP4584075B2 (ja) 半導体装置の作製方法
JP4229107B2 (ja) アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶表示装置
JP4912835B2 (ja) 半導体装置の作製方法
JP3837807B2 (ja) 転写された薄膜構造ブロック間の電気的導通をとる方法，アクティブマトリクス基板の製造方法，アクティブマトリクス基板および液晶装置
JP4619644B2 (ja) 薄膜素子の転写方法
JP4525603B2 (ja) 薄膜トランジスタの転写方法
KR101252847B1 (ko) 가요성 표시장치의 제조방법
JP2001166300A (ja) バックライト内蔵型液晶表示装置及びその製造方法
JP4619645B2 (ja) 薄膜素子の転写方法
JP3738850B2 (ja) アクティブマトリクス基板および液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20150312

EXPY Termination of patent right or utility model