TWI670755B

TWI670755B - 半導體元件的製造方法

Info

Publication number: TWI670755B
Application number: TW108106385A
Authority: TW
Inventors: 荻原光彦
Original assignee: 日商菲爾尼克斯股份有限公司
Priority date: 2018-02-28
Filing date: 2019-02-26
Publication date: 2019-09-01
Also published as: TW201941270A; TWI796504B; TW201937557A

Abstract

本發明的半導體元件的製造方法包括：形成作為薄膜的固定層的步驟，所述固定層將半導體薄膜層的與母材基板一側為相反側的主面的至少一部分與母材基板中的半導體薄膜層一側的面的至少一部分結合；藉由將半導體薄膜層或母材基板的一部分區域去除而形成空隙的步驟；於形成空隙後，於半導體薄膜層的主面將形成於拾取基板的有機材料層與固定層結合的步驟；於有機材料層結合於固定層的狀態下將拾取基板沿與母材基板相離的方向移動，藉此將半導體薄膜層自第1基板分離的步驟；以及將自母材基板分離後的半導體薄膜層接合於第2基板的步驟。

Description

半導體元件的製造方法

本發明是有關於一種半導體元件的製造方法。

先前已知有一種將半導體磊晶層自母材基板拆下並移至其他基板的技術（例如參照專利文獻1）。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利第3813123號公報

[發明所欲解決之課題] 圖22是用以說明現有技術的圖。圖22示出了包括母材基板3001、犧牲層3002、半導體磊晶層3003、以及支持體3004的半導體結構。犧牲層3002設置於半導體磊晶層3003與母材基板3001之間，且因蝕刻而變得小於半導體磊晶層3003。符號3010示出了犧牲層3002受到蝕刻的區域。

支持體3004的水平方向的剖面與半導體磊晶層3003為同一形狀，且設置於半導體磊晶層3003之上。支持體3004是將半導體磊晶層3003自母材基板3001拆下時用以支持半導體磊晶層3003的構件。於圖22所示的現有技術中，藉由利用蝕刻將犧牲層3002去除而將半導體磊晶層3003自母材基板3001上剝離。

於圖22所示的現有技術中，半導體磊晶層3003及支持體3004於犧牲層3002的蝕刻結束的時間點自母材基板3001剝離。因此存在如下課題：於犧牲層3002被完全去除而母材基板3001與半導體磊晶層3003相離的時間點，需要將半導體磊晶層3003移動並載置於與母材基板3001不同的暫時位置。

因此，本發明是鑒於所述方面而成，其目的在於藉由將半導體磊晶層接合於其他基板而使製造半導體元件的方法效率化。 [解決課題之手段]

本發明的半導體元件的製造方法是將形成於第1基板的上方的半導體薄膜層自所述第1基板分離並接合於與所述第1基板不同的第2基板上的半導體元件的製造方法，且包括：形成作為薄膜的固定層的步驟，所述固定層將所述半導體薄膜層的與所述第1基板一側為相反側的主面的至少一部分與所述第1基板中的所述半導體薄膜層一側的面的至少一部分結合；藉由將所述半導體薄膜層或所述第1基板的一部分區域、或者所述半導體薄膜層與所述第1基板之間的層的一部分區域去除而形成空隙的步驟；於形成所述空隙後，於所述半導體薄膜層的所述主面將形成於第3基板的有機材料層與所述固定層及所述半導體薄膜層的至少一部分結合區域結合的步驟；於所述有機材料層結合於所述結合區域的狀態下將所述第3基板沿與所述第1基板相離的方向移動，藉此將所述半導體薄膜層自所述第1基板分離的步驟；以及將自所述第1基板分離後的所述半導體薄膜層接合於所述第2基板的步驟。 [發明的效果]

根據本發明，起到可使將所移動的半導體磊晶層接合於其他基板的步驟效率化的效果。

[半導體元件的製造方法的概要] 於本實施形態的半導體元件的製造方法中，使作為第1基板的母材基板上的半導體薄膜層的島移動至作為第2基板的移動目的地基板，從而製造具有移動目的地基板及半導體薄膜層的半導體元件。「半導體薄膜層的島」是與母材基板相同大小的半導體薄膜層的區域、或較母材基板小的半導體薄膜層的區域。於一塊母材基板上可形成有一個半導體薄膜層的島，亦可形成有多個半導體薄膜層的島。

本實施形態的半導體元件的製造方法的特徵在於：形成在半導體薄膜層的島自母材基板分離的狀態下對半導體薄膜層的島進行支持的固定層，以使得在為了將半導體薄膜層的島自母材基板移動至移動目的地基板而將半導體薄膜層的島自母材基板分離的狀態下，半導體薄膜層的島能夠於母材基板上維持穩定的狀態。藉由所述方式，可在使半導體薄膜層的島連結於作為第3基板的拾取基板上所形成的有機物層之後，將半導體薄膜層的島自母材基板分離，並使分離後的半導體薄膜層的島移動至第2基板。

[將半導體薄膜層的島自母材基板拆下的步驟] 圖1A～圖1E是用以說明將半導體薄膜層的島自母材基板拆下的方法的圖。以下，參照圖1A～圖1E來說明將半導體薄膜層的島自母材基板拆下的方法的概要。

首先，如圖1A所示，於作為第1基板的母材基板101上形成預定去除層102，並於預定去除層102上形成作為半導體磊晶層的半導體薄膜層104。預定去除層102是於之後的步驟中藉由蝕刻而去除的區域。

預定去除層102例如是由當使用既定的蝕刻方法（使用既定的蝕刻液的濕式蝕刻或使用既定的氣體的乾式蝕刻）進行蝕刻時的蝕刻速度與母材基板101及半導體薄膜層104不同的材料而形成。預定去除層102亦可由與母材基板101相同的材料形成。例如，預定去除層102可為母材基板101的表面附近的一部分區域。

半導體薄膜層104例如為藉由磊晶成長而形成的半導體薄膜層或藉由晶圓接合（wafer bonding）而形成的半導體薄膜層。半導體薄膜層104亦可為藉由其他方法而形成的半導體薄膜層。

半導體薄膜層104例如為III-V族化合物半導體材料（例如GaAs、AlGaAs、InGaAs、InP、InAlGaP等）、III族氮化物半導體材料（例如GaN、InN、AlGaN、InGaN、AlN等）、氧化物半導體材料（例如ZnO、Ga ₂O ₃等）、IV族化合物半導體材料（SiC等）、金剛石、Si或SiGe等。母材基板101例如為III-V族化合物半導體材料基板（例如GaAs基板、InP基板等）、III族氮化物半導體材料基板（例如GaN基板）、氧化物半導體材料基板（例如ZnO基板、Ga ₂O ₃基板等）、IV族化合物半導體基板（例如SiC等）、金剛石基板、或Si、SiGe等。

繼而，如圖1B所示，將半導體薄膜層104分割成多個島區域而形成半導體薄膜層的島108（以下有時將「半導體薄膜層的島108」稱為「島108」）。島108的形狀並無限定，於以下的說明中例示島108為長方形的情況。島108例如可為正方形或六角形。再者，亦可代替將半導體薄膜層104分割成多個島區域而藉由於母材基板101的上方使半導體薄膜層104選擇成長來形成單獨的或多個島108。

另外，形成島108的方法為任意的，可例示以下的方法。 1）藉由光微影/蝕刻步驟對半導體薄膜層104進行加工而形成島108的方法 2）於母材基板101的上方使半導體薄膜層104選擇成長的方法 3）沿母材基板101上的橫向（水平方向）使半導體薄膜層104橫向成長的方法

以下，對多個半導體薄膜層的島108中的一個半導體薄膜層的島108進行說明。於該步驟中，如圖1B所示，包括預定去除層102在內亦可形成為島108。預定去除層102中包含於島108的區域為圖1B所示的預定去除區域106。

繼而，如圖1C及圖1D所示，形成作為薄膜的固定層110，所述固定層110將島108中的與母材基板101一側為相反側的主面的至少一部分與母材基板101中的島108側的面的至少一部分結合。固定層110例如是在島108的上表面至母材基板101之間延伸存在的形狀，但固定層110只要可將島108與母材基板101結合，則亦可為其他形狀。例如，固定層110亦可由將島108的包含長度方向上的兩側面的區域與母材基板101結合的兩個薄膜構成。另外，固定層110亦可為在島108的短邊方向上以將母材基板101作為起點及終點而跨越島108的方式延伸存在的薄膜。另外，固定層110可與島108的邊平行，亦可形成為在與島108的邊的方向不同的方向上延伸。

於形成在島108的長度方向上延伸存在的固定層110的情況下，於形成固定層110的步驟中，以在半導體薄膜層104的主面上的第1方向（該方向例如是將半導體薄膜層104的被覆率高的兩側面連結的方向）上於半導體薄膜層104的兩端間延伸存在，且在與第1方向正交的第2方向上的半導體薄膜層104的兩側面中的至少一部分區域中半導體薄膜層104露出的方式形成固定層110。於島108為長方形的情況下，固定層110對島108的長邊的側面的被覆率小於對短邊的側面的被覆率。藉由所述方式，當實施後述的蝕刻時，可縮短為了將島108與母材基板101分離而將島108或母材基板101的一部分區域、或者將島108與母材基板101之間的層的一部分區域去除為止的時間。

圖1D為與圖1C對應的頂視圖。固定層110發揮如下功能：以島108的於至少正下方的母材基板101上的位置不變的方式，將島108留存於母材基板101的上方。固定層110為包含如下材料的薄膜層：所述材料相對於用以對預定去除區域106進行蝕刻的蝕刻手段而具備耐蝕刻性能。

作為固定層110的材料，例如可使用氧化膜（例如Si _xO _y、Si _xO _yN _z、Al _xO _y、Al _xO _yN _z等）、或氮化膜（例如Si _xN _y、Al _xN _y等）等無機絕緣膜。無機絕緣膜可為單層或不同材料的積層。例如使用化學氣相沈積（Chemical Vapor Deposition，CVD）法形成無機絕緣膜，並藉由標準的光微影及蝕刻的製程將無機絕緣膜的一部分去除，藉此可形成所期望的固定層110。當形成固定層110時，若具有相對於用以對預定去除區域106進行蝕刻的既定的蝕刻手段的耐性，則作為固定層110的材料，亦可使用有機膜（例如感光性塗佈膜、感光性有機片材等）。

固定層110的厚度可根據半導體薄膜層的島108的尺寸及厚度而選擇最適合的厚度。固定層110的薄膜厚度例如為較半導體薄膜層的島108的厚度（即形成於母材基板101上的半導體薄膜層104的厚度）薄的厚度。固定層110的厚度較佳為如下厚度：藉由在將後述的作為第3基板的拾取基板200結合於固定層110及半導體薄膜層104的至少一部分結合區域的狀態下沿與母材基板101相離的方向移動拾取基板200的力，將形成於母材基板101上的固定層110與形成於半導體薄膜層的側面的固定層110之間切斷的厚度。

圖1D所示的半導體薄膜層的島108具有長度為L1與L2的邊，且L1＞L2。固定層110具有被覆島108的上表面的第1區域、被覆島108的右側面的第2區域、以及被覆島108的左側面的第3區域。固定層110在具有第2區域及第3區域之前更具有被覆母材基板101的區域。於圖1D所示的例子中，固定層110未被覆島108的四個側面中的長邊的側面（即長度為L1的邊的側面），且被覆短邊的側面（即長度為L2的邊的側面）的一部分。

繼而，如圖1E所示，藉由將島108或母材基板101的一部分區域、或者島108與母材基板101之間的預定去除區域層的一部分區域去除而形成空隙103。例如，將島108的與至少正下方的母材基板101連接的區域蝕刻去除，從而於島108與母材基板101之間的至少島108的正下方區域中形成空隙103。當形成空隙103時，理想的是使用島108相對於所使用的蝕刻液或蝕刻氣體的蝕刻速度至少小於預定去除區域106的蝕刻速度的蝕刻液或蝕刻氣體。

於所述蝕刻步驟中，例如於預定去除區域層的蝕刻等向性地進行且蝕刻速度不受方向影響的情況下，因垂直於島108的長邊的方向上的蝕刻距離短，故相較於垂直於短邊的方向上的蝕刻而蝕刻結束得早。因此，藉由開放長邊的側面，或者藉由以相較於短邊上的固定層110的被覆率而長邊上的固定層110的被覆率變小的方式形成固定層110，可更快地結束蝕刻而形成空隙103。藉由所述方式，於用以去除預定去除區域106的蝕刻步驟中，可降低於島108中產生蝕刻損傷的風險。

再者，於以上的說明中，例示了藉由利用蝕刻而去除預定去除層102來形成空隙103的情況，但亦可藉由於不形成預定去除層102的情況下利用異向性蝕刻而將母材基板101的表面區域去除來形成空隙。

於藉由利用異向性蝕刻而將母材基板101的表面的區域去除來形成空隙的情況下，於形成固定層的步驟中，較佳為將蝕刻速度大的方向上的兩側面設為第2方向。第2方向上的兩側面可整體完全露出，亦可由固定層110被覆一部分區域。而且，較佳為以相較於在第1方向上延伸存在的固定層110對半導體薄膜層104中的第1方向上的兩側面的被覆率，在第2方向上延伸存在的固定層110對半導體薄膜層104中的第2方向上的兩側面的被覆率變小的方式形成固定層110。藉由所述方式，可藉由實施蝕刻而容易地形成空隙103。

另外，於以上的說明中，例示了半導體薄膜層的島108為長方形的情況，但於如下情況下島108亦可為正方形。 1）藉由利用蝕刻將預定去除層102去除而將半導體薄膜層自母材基板分離的情況 2）使用用以將母材基板101的表面區域去除的異向性蝕刻的情況 3）島108的尺寸非常小的情況（例如為20 μm以下的情況）

[將半導體薄膜層的島108分離的步驟] 圖2A是表示用以將半導體薄膜層的島108自母材基板101分離的作為第3基板的拾取基板200的圖。圖2B是圖2A的A-A剖面。如圖2B所示，拾取基板200具有基底基板201、以及形成於基底基板201上的包含有機材料的拾取凸塊202。作為基底基板201，例如可選擇石英、藍寶石、玻璃等的透明基板；Si等的半導體基板；陶瓷基板；或金屬基板等。基底基板201可為單一材料，亦可為積層材料。另外，基底基板201亦可為利用其他材料對表面進行了塗敷的基板。

拾取凸塊202例如為有機材料層，且可藉由於基底基板201上塗佈感光性有機材料並利用標準的光微影製程而形成。有機材料層例如可藉由利用旋塗法、浸漬法等而於拾取基底基板上進行塗敷來形成，亦可藉由將有機材料膜貼附於拾取基底基板上來形成。

拾取基板的結構可根據所拾取的島108的形狀或尺寸而進行各種變形。例如，拾取基板可具有插入至基底基板201與拾取凸塊202之間的其他結構。另外，拾取基板亦可如圖2C所示的拾取基板200'般，不具有與作為自母材基板101分離的對象的島108的形狀相對應的拾取凸塊202，而具有面積較島108大且平坦的拾取層204。

圖3A～圖3C是示意性地表示使用拾取基板200而將島108自母材基板101分離的步驟的圖。

首先，如圖3A所示，使拾取基板200的拾取凸塊202的位置對準島108。具體而言，將拾取基板200配置於固定層110及島108的至少一部分區域與拾取凸塊202的至少一部分區域重合的位置。

接著，如圖3B所示，使拾取凸塊202接觸或壓接於固定層110及島108的至少一部分區域。藉此，將拾取凸塊202連結於固定層110及島108的至少一部分區域。若於島108與母材基板101之間形成有空隙103的狀態下，使拾取基板200接觸固定層110及島108並向下施力，則於島108與空隙103的邊界線的附近（圖3B的虛線部分），固定層110中產生龜裂或固定層110斷裂。

於固定層110中產生了龜裂的狀態或固定層110斷裂的狀態下，如圖3C所示，藉由將與固定層110的一部分區域連結的狀態下的拾取基板200提起，固定層110分離成與島108相接的固定層114、以及與母材基板101相接的固定層112，從而可將半導體薄膜層的島108及作為固定層110的一部分區域的固定層114自母材基板101分離。

再者，亦可於自母材基板101分離後的島108的母材基板101側的面上伴有與半導體薄膜層104不同材料的半導體層的狀態下，將島108自母材基板101分離。例如，自母材基板101分離後的島108亦可伴有設置於母材基板101上的、用以使半導體薄膜層104選擇成長或橫向成長的遮罩膜或介電體層。

[將半導體薄膜層的島108接合於其他基板的步驟] 圖3D～圖3F是示意性地表示將分離後的島108接合於移動目的地基板301為止的步驟的圖。如圖3D所示，將於拾取基板200上連結有島108及固定層114的狀態的結構210定位於作為第2基板的移動目的地基板301的上方的既定位置。

其後，如圖3E所示，將結構210中的固定層114下方的島108的面308壓接於移動目的地基板301，從而將島108接合於移動目的地基板301。亦可於將島108壓接於移動目的地基板301的步驟之前，對所接合的面（半導體薄膜層的島108的面308與移動目的地基板301的表面302）適當進行表面處理。

接著，如圖3F所示，自固定層114將拾取凸塊202及基底基板201去除。例如，可藉由浸漬於溶解構成拾取凸塊202的有機材料的有機溶劑等藥液中以使拾取凸塊202溶解，而將固定層114與基底基板201分離。

再者，於將島108壓接於移動目的地基板301上的步驟中，於移動目的地基板301與島108的接合牢固的情況下，可於利用有機溶劑等藥液使拾取凸塊202溶解之前將拾取基板200提起。該情況下，於將拾取基板200提起後，可追加利用有機溶劑等藥液對接合有島108的移動目的地基板301上進行清潔的步驟。

再者，於接合於所述移動目的地基板301的島108中，亦可於形成固定層110的步驟之前形成既定的元件結構或元件結構的一部分。另外，於將島108接合於所述移動目的地基板301上之後，可對固定層110進行加工，或者於半導體薄膜層上形成層間絕緣膜或形成與外部結構的電性連接的配線結構等。

另外，於以上的說明中，將島108接合於移動目的地基板301的表面，但亦可於移動目的地基板301與島108之間設置其他層（無機材料薄膜層或有機材料薄膜層等）。另外，亦可於接合步驟之後設置熱處理步驟。

另外，於將自母材基板101分離後的島108接合於移動目的地基板301的情況下，亦可於島108中的接合於移動目的地基板301一側的面上伴有與半導體薄膜層104不同材料的半導體層的狀態下接合於移動目的地基板301。例如，亦可將伴有設置於母材基板101上的、用於半導體薄膜層104的選擇成長或橫向成長的遮罩膜或介電體層的狀態下的島108接合於移動目的地基板301。

[移動多個島108的方法] 於以上的說明中，對移動一個半導體薄膜層的島108的方法進行了說明，但於本實施形態的半導體元件的製造方法中，亦可如圖4A～圖4E所示移動多個半導體薄膜層的島408a、408b、408c。於將多個島408a、408b、408c成批地自母材基板401分離的情況下，準備包括與多個島408a、408b、408c對應的多個拾取凸塊422a、422b、422c的拾取基板420。然後，藉由與所述步驟相同的步驟而使拾取基板420接觸或壓接於固定層410a、410b、410c及島408a、408b、408c，將多個島408a、408b、408c自母材基板401分離，並將多個島408a、408b、408c接合於移動目的地基板451上。

圖4A～圖4E是示意性地表示使多個島408a、408b、408c移動的步驟的圖。於圖4A～圖4E中，母材基板401、多個空隙403a、403b、403c、多個島408a、408b、408c、多個固定層410a、410b、410c、多個固定層414a、414b、414c、多個固定層416a、416b、416c、拾取基板420、基底基板421、多個拾取凸塊422a、422b、422c、結構430以及移動目的地基板451分別與圖3A～圖3F中的母材基板101、空隙103、島108、固定層110、固定層114、固定層112、拾取基板200、基底基板201、拾取凸塊202、結構210以及移動目的地基板301對應。於將多個島408a、408b、408c自母材基板401分離的情況下，亦可使用如圖2C所示的、不具有拾取凸塊且包括包含有機材料的拾取層的拾取基板。

[多個半導體薄膜層的移動] 圖5A～圖5E是用以說明使多個半導體薄膜層的島移動的方法的圖。於圖5A～圖5E中，母材基板501、多個空隙503a、503b、503c、多個島508a、508b、508c、多個固定層510a、510b、510c、多個固定層514a、514c、多個固定層516a、516c、拾取基板520、基底基板521、多個拾取凸塊522a、522c、結構530、移動目的地基板531以及表面551分別與圖3A～圖3F中的母材基板101、空隙103、島108、固定層110、固定層114、固定層112、拾取基板200、基底基板201、拾取凸塊202、結構210、移動目的地基板301以及表面302對應。以下，對選擇母材基板上所形成的多個半導體薄膜層的島中的一部分島並移動至移動目的地基板的方法進行說明。

如圖5A所示，於半導體薄膜層的島的至少正下方形成空隙503a～空隙503c後，僅於與所選擇的半導體薄膜層的島508a及島508c對應的位置，於拾取基板520的基底基板521上設置有機材料的拾取凸塊522a、拾取凸塊522c。繼而，使拾取凸塊522a與拾取凸塊522c接觸或壓接於島508a與島508c，從而將拾取基板520連結於所選擇的島508a及島508c。圖5B為圖5A的俯視圖，圖5B的A-A剖面相當於圖5A。

接著，如圖5C所示，將連結有所選擇的島508a及島508c的拾取基板520提起，從而僅將所選擇的島508a及島508c自母材基板501分離。圖5C是表示藉由拾取基板520而將所選擇的島508a及島508c提起的狀態的圖。如圖5C所示，未選擇的島508b殘留於母材基板501上。

接著，如圖5D所示，將於拾取基板520上連結有島508a、島508c、固定層514a及固定層514c的結構（圖5C所示的結構530）配置於移動目的地基板531上的既定位置。繼而，將島508a及島508c中的與固定層514a及固定層514c為相反側的面558a及面558c壓接於移動目的地基板531的表面551，從而將所選擇的島508a及島508c接合於移動目的地基板531。

接著，自移動目的地基板531將拾取凸塊522a、拾取凸塊522c及基底基板521去除，藉此可製造如圖5E所示般於移動目的地基板531上接合有半導體薄膜層的島508a及島508c的半導體元件。

[半導體元件的製造方法的步驟流程] 圖6是表示本實施形態的半導體元件的製造方法的步驟流程的圖。如圖6所示，於本實施形態的半導體元件的製造方法中，可使用包括與母材基板501上的既定的所選擇的半導體薄膜層的島508a、508c對應的、有機材料的拾取凸塊522的拾取基板520，將所選擇的島508a、508c自母材基板501分離並接合於移動目的地基板531。藉由所述方式，起到可自母材基板501上的多個島508a、508b、508c中選擇所期望的島508a、508c而接合於移動目的地基板531的效果。

關於用以將母材基板501上的多個島508a、508b、508c中的所期望的島508a、508c自母材基板501分離的分離圖案，顯然可進行各種變形。

[本實施形態的半導體元件的製造方法所帶來的效果]

根據以上所說明的半導體元件的製造方法，使用包括在基底基板201上藉由光微影並利用有機材料而形成的拾取凸塊202的拾取基板200，將藉由固定層110而固定於母材基板101上的半導體薄膜層的島108自母材基板101分離，並將連結於拾取基板200的半導體薄膜層的島108壓接並接合於移動目的地基板301。藉由所述方式，可將自母材基板101分離的半導體薄膜層104容易地移動至其他基板。

另外，對本領域技術人員而言顯而易見的是，可對應於自母材基板101分離的半導體薄膜層的島108而容易地製作包括最適合的形狀與尺寸的拾取凸塊202的拾取基板200。根據本實施形態的半導體元件的製造方法，能夠使用可容易地製作的拾取基板200來將半導體薄膜層的島108自母材基板101分離並接合於移動目的地基板301，因此可以低成本來實現半導體薄膜層的島108的移動。

進而，於將半導體薄膜層的島108接合於移動目的地基板301後，自移動目的地基板301上將包含有機材料的拾取凸塊202及拾取基板200的基底基板201去除，因此亦起到可對基底基板201進行重覆再利用的效果。

另外，如上所述，於形成在島108的長度方向上延伸存在的固定層110的情況下，產生如下所述的效果。

(1)於在半導體薄膜層的島108與母材基板101之間形成空隙的步驟中使用蝕刻液或蝕刻氣體的情況下，可保護半導體薄膜表面、形成於半導體薄膜層的島108的電極、配線等元件結構。

（2）於形成半導體薄膜層的島108與母材基板101之間的空隙之後接合於移動目的地基板301上為止的步驟中，可減少因施加於半導體薄膜層的島108的應力而造成的半導體薄膜層的島108的翹曲量。若如此般藉由以減少應力的方式進行調整而半導體薄膜層的島108的翹曲得到減少，則例如於形成有空隙的狀態下，亦容易藉由固定層110而於母材基板101上保持半導體薄膜層的島108。其結果，容易進行藉由拾取基板200的對半導體薄膜層的島108的分離，並且於在移動目的地基板301上的接合步驟中，容易使半導體薄膜層的島108保持於移動目的地基板301上。

（3）於接合於移動目的地基板301上之後的元件形成步驟中，可將固定層110用作配線層與半導體薄膜層之間的層間絕緣膜層等。

（4）於接合於移動目的地基板301上之後的元件形成步驟中於固定層110上形成配線層的情況下，可防止當固定層110不連續時所存在的階差處的配線層的斷線。

（5）容易確保使用接合於移動目的地基板301上的半導體薄膜層的島108而形成的半導體元件的特性的均一性。藉由半導體薄膜層的島108的表面經連續的固定層110被覆，例如自發光元件上表面出射的光的強度分佈變得均一。於由不連續的固定層110被覆的情況下，於固定層110的不連續區域中光強度發生變化。

再者，於以上的說明中，以矩形形狀對半導體薄膜層的形狀進行了說明，但除矩形形狀以外，亦可為圓形或具有複雜的形狀的形狀。另外，於以上的說明中，例示（圖示）了不具有元件結構的單純的半導體薄膜層，但半導體薄膜層亦可具有元件結構。另外，半導體薄膜層表面亦可不平坦而包括與元件結構對應的介電體材料或金屬材料的薄膜結構。

[半導體元件的製造方法的變形例] 圖7A～圖7D為半導體元件的製造方法的變形例的一例。於圖7A～圖7D中，母材基板701、多個空隙703a、703b、703c、703d、多個島708a、708b、708c、708d、718a、718b、多個固定層705a、705b、705c、705d、多個固定層714a、714b、拾取基板710、基底基板711、拾取層712以及移動目的地基板731分別與圖2C、圖3A～圖3F中的母材基板101、空隙103、島108、固定層110、固定層114、拾取基板200、基底基板201、拾取層204以及移動目的地基板301對應。如圖7A及圖7B（圖7B為圖7A的A-A剖面圖）所示，亦可將母材基板701上的多個半導體薄膜層的島（例如島708a、島708b、島708c、島708d、島718a、島718b）中的、既定的一部分多個島自母材基板分離。另外，如圖7C及圖7D（圖7D為圖7C的A-A剖面圖）所示，可將自母材基板701分離後的島（圖7C的708a、708b、718a、718b）良好地接合於在一部分區域（圖7C中的元件等搭載區域742、元件等搭載區域744）中搭載有其他元件的移動目的地基板731上的既定位置。

[複合材料元件的製作順序] 圖8A～圖8C是表示使用所述半導體元件的製造方法而製造的半導體元件800的結構的圖。半導體元件800是藉由所述製造方法而製造的複合材料元件。半導體元件800可藉由如下方式製造：將於母材基板上形成了元件結構的半導體薄膜層的島808自母材基板801分離而接合於移動目的地基板831，並形成連接至半導體薄膜層外的配線。此處所示的例子為一例，可適用於各種種類、材料、結構的半導體元件。

圖8A示出了半導體元件800的剖面結構。於圖8A中示出了半導體薄膜層的島808；形成於島808的電極822、電極824；於電極位置處包括開口部816a、816b的固定層814；層間絕緣膜842、配線層854及配線層856。

當製造半導體元件800時，於母材基板上形成用以形成既定的元件的半導體薄膜層後，形成電極822及電極824、或者進行向半導體薄膜層的島808的分割（元件分離），藉此形成元件結構。其後如圖8B所示般形成固定層814。進而，至少於母材基板801與島808之間形成空隙803。於空隙803的形成中，藉由將預定去除區域蝕刻去除來形成。

其後，將包括包含有機材料的拾取凸塊或拾取層的拾取基板連結於島808及固定層814的一部分區域後，將島808自母材基板801分離。其後，接合於移動目的地基板831上的既定的位置。移動目的地基板831例如亦可設為與母材基板801或島808不同的材料。於接合之前，視需要亦可進行所接合的面（島的接合面及移動目的地基板表面）的用於接合的表面處理。雖未圖示，但亦可於移動目的地基板831與島808之間設置其他薄膜層。

於將島808接合於移動目的地基板831之後，如圖8C所示，於用作絕緣膜的固定層814中的、島808上的電極822及電極824的位置處形成開口部。其後，形成用於配線形成的層間絕緣膜842，並如圖8A所示般形成配線層854及配線層856，將配線層854及配線層856分別結合於電極822及電極824。如此般，固定層814於島808的上表面、以及於島808的第1方向上的兩側面延伸存在的半導體元件800的製作結束。

如上所述，根據本實施形態的半導體元件的製造方法，可將形成於母材基板上的包括元件的半導體薄膜層的島良好地自母材基板分離，並可良好地接合於移動目的地基板，從而可獲得具有高性能、高可靠性的複合材料元件。所述製造方法中可適用半導體元件所包括的半導體薄膜層的尺寸、結構等的各種形態。拾取基板所包括的包含有機材料的拾取凸塊例如藉由標準的光微影而製作，因此可與元件結構及半導體薄膜層的形態的各種變更、以及移動目的地基板的形態的各種變更對應地且容易地準備最適合的拾取基板。如此，根據本實施形態的半導體元件的製造方法，可容易地實現最適合的半導體薄膜層的自母材基板的分離及於移動目的地基板上的接合。

[固定層110的形狀的變形例] 圖9A～圖9D是表示固定層110的形狀的變形例的圖。如圖9A所示，可使設置於母材基板101的固定層110的寬度L2b及被覆半導體薄膜層的島108的側面的固定層110的寬度L2b較被覆島108的上表面的固定層的寬度L2a窄。藉由所述方式，當藉由拾取基板200將島108自母材基板101拆下時，設置於母材基板101的固定層110與設置於島108的固定層110容易分離。

該情況下，如圖9B所示，於接合於移動目的地基板301的複合材料元件的形態中，被覆半導體薄膜層的島108的短邊的側面的固定層114的寬度L2b亦較被覆半導體薄膜層的島108的上表面的固定層114的寬度L2a窄。

另外，如圖9C所示，亦可於被覆半導體薄膜層的島108的固定層110的長邊區域中，設置被覆半導體薄膜層的島108的長邊的側面的一部分且向母材基板101延伸存在的區域130。此時，較佳設為固定層110對長邊的側面的被覆率小於對短邊的被覆率。該情況下，如圖9D所示，於將半導體薄膜層的島108接合於移動目的地基板301的形態下，成為形成有對半導體薄膜層的島108的長邊的側面的一部分進行被覆的固定層110的區域131的狀態。該狀態下，固定層110對長邊的側面的被覆率小於對短邊的被覆率。

[半導體薄膜層104的晶格缺陷的減少] 於Si晶圓上形成GaN磊晶層的過程中，有時會因母材基板101的材料與半導體薄膜層的材料的晶格不匹配、及母材基板101的材料與半導體薄膜層的材料的熱膨脹係數的不匹配（熱膨脹係數的差異）而於半導體薄膜層104中導入結晶缺陷。

為解決此種課題，作為母材基板101，可使用與半導體薄膜層相同系統的材料。該情況下，難以利用蝕刻來將半導體薄膜層自母材基板101分離，因此，可將於母材基板101與半導體薄膜層104之間設置有與母材基板101及半導體薄膜層104的材料的蝕刻速度的差大的異種材料層的半導體晶圓用作第1基板。另外，亦可將於母材基板101與半導體薄膜層104之間設置有由晶格常數及熱膨脹係數不同的材料構成的異種材料層的半導體晶圓用作第1基板。作為異種材料層的材料，例如可使用Si。該情況下，較佳為將設置於母材基板101與半導體薄膜層104之間的異種材料層的厚度的上限設為與半導體薄膜層104的厚度相同。

母材基板101與半導體薄膜層104的晶格常數的差例如小於半導體薄膜層104與異種材料層的晶格常數的差。另外，母材基板101與半導體薄膜層104的熱膨脹係數的差例如小於半導體薄膜層104與異種材料層的熱膨脹係數的差。

於母材基板101例如為GaN基板，異種材料層例如由Si（111）形成，半導體薄膜層104例如由GaN形成的情況下，GaN的熱膨脹係數2.59 ppm小於Si（111）的熱膨脹係數5.59 ppm，因此有時於母材基板101中產生在下側翹曲的應力（凸出至上側的方向的應力），於半導體薄膜層104中，與母材基板101相反地，產生在上側翹曲的應力（凸出至下側的方向的應力）。如此，藉由於母材基板101及半導體薄膜層104中分別產生相反方向的應力，可使得母材基板101及半導體薄膜層104不易翹曲。

進而，藉由將設置於母材基板101與半導體薄膜層104之間的異種材料層的厚度的上限設為與半導體薄膜層104相同，即便設置於母材基板101與半導體薄膜層104之間的異種材料層的熱膨脹係數與半導體薄膜層104的熱膨脹係數不同，但基板（母材基板101與薄的異種材料層的積層結構）的熱應力對半導體薄膜層104的影響中，與半導體薄膜層104的熱膨脹係數差小的母材基板101的影響為支配性的。因此，可將異種材料層對半導體薄膜層104帶來的熱應力的影響抑制得小。其結果，可減少半導體薄膜層104的晶格缺陷。

另外，異種材料層相對於既定的蝕刻方法的蝕刻速度大於母材基板101及半導體薄膜層104相對於既定的蝕刻方法的蝕刻速度。藉由所述方式，可形成晶格缺陷少的半導體薄膜層104，並且藉由利用異種材料層來形成圖1C所示的預定去除區域106，可有效率地形成空隙103。

[移動目的地基板301的材料的變形例] 於半導體元件的晶片尺寸大的情況下會產生如下課題：因作為半導體元件晶片的基底的基板材料的熱傳導特性而於晶片內產生熱分佈，當半導體元件晶片動作時，於晶片的中央區域，晶片的溫度上昇大。尤其於作為半導體元件晶片的基底的基板的熱傳導率小的情況下，會產生該溫度分佈大的課題。

因此，作為移動目的地基板301的材料，可選擇具有較母材基板101的熱傳導率高的熱傳導率的材料。作為移動目的地基板301，例如可使用：SiC、AlN、SiN等的陶瓷基板；Cu或Al等的金屬基板；包含由W、Cr、Cu、Mo等多種金屬構成的複合金屬材料、金屬材料層與陶瓷材料的複合材料基板或積層材料基板；包含碳的材料的基板等。藉由使移動目的地基板301的熱傳導率大於母材基板101的熱傳導率，可製造容易散熱的半導體元件。

藉由將半導體薄膜層分割成多個島，並將分別形成於分割後的多個島上的多個要素元件相互連接，可使要素元件的散熱性提高，因此可抑制由多個要素元件構成的半導體元件的溫度上昇。尤其藉由作為移動目的地基板301而使用熱傳導率高的材料，即便於流動大電流的動作中亦可抑制各要素元件的溫度上昇。

當製造由多個要素元件構成的集合半導體元件時，可使形成於母材基板101的半導體薄膜層的多個島108同時移動至移動目的地基板301。藉由於移動至移動目的地基板301的多個島108上形成電極，或者形成將多個島108的至少任一個之間加以連接的配線圖案，可製造多個要素元件聯合動作的集合半導體元件。

[結晶方向的最佳化] 圖10是示意性地例示用作母材基板101的半導體磊晶晶圓的圖。於圖10中，示出了形成於作為母材基板101的Si基板上的多個III族氮化物半導體薄膜層的島108。為以良好的狀態將III族氮化物半導體薄膜層的島108自母材基板101拆下，島108的邊的方向較佳為相對於作為母材基板101的Si（111）基板的＜112＞方向而為±45°以下的角度範圍。島108的長邊的方向較佳為作為母材基板101的Si（111）基板的＜112＞方向。

Si（111）相對於特定的蝕刻液而顯示出異向性蝕刻特性。藉由利用Si（111）的異向性蝕刻特性，無需對晶圓整體進行蝕刻去除，藉由利用蝕刻而將Si（111）的表面區域去除，便可將於Si（111）上進行磊晶成長而得的半導體薄膜層自Si（111）分離。以前，於使用Si（111）作為母材基板101的情況下，並不知曉於母材基板101上進行磊晶成長而形成的半導體薄膜層的島108的方向的較佳方向。相對於此，發明者發現，較佳為將島108的一條邊（例如較長的邊）的方向設為相對於Si基板的＜112＞方向而為±45°以下的角度範圍。尤其發明者發現，進而較佳為將島108的長邊的方向設為與Si基板的＜112＞方向大致平行。

另外，發明者發現，於由六方晶形成半導體薄膜層的島108的情況下，較佳為將半導體薄膜層的島108的長邊的方向設為相對於如GaN等III族氮化物半導體單結晶般的六方晶材料的＜1-100＞方向而成為±45°以下的角度範圍。尤其發明者發現，進而較佳為將半導體薄膜層的島108的長邊的方向設為與六方晶材料的＜1-100＞方向大致平行。

如圖10所示，島108具有長度為L3的邊與長度為L4的邊。於以下的說明中，例示為邊的長度L3較邊的長度L4長的長方形的情況，但於L3=L4的情況下（即島108為正方形的情況下），將任一邊設為長邊而亦可適用本發明。

於島108為長方形的情況下，較佳為以使具有L3的長度的邊（較長的邊）與Si（111）基板的＜112＞方向大致平行的方式形成島108。此處，所謂大致平行，是指於某一定的誤差或偏差的範圍內平行，且不會極端大幅地偏離平行（例如相對於平行而不會超過±10°）。

若於Si（111）基板上使C面（（0001）面）的III族氮化物半導體薄膜層進行結晶成長，則Si的＜112＞方向與III族氮化物半導體薄膜層的結晶方向＜1-100＞方向平行。該情況下，較佳為以使島108的長度為L3的邊與III族氮化物半導體磊晶層的結晶的＜1-100＞方向大致平行的方式形成島108。

如已述般，作為形成島108的方法而可採用多種方法，例如，藉由對結晶成長而得的半導體薄膜層實施蝕刻，可形成一條邊的方向與III族氮化物半導體磊晶層的結晶的＜1-100＞方向大致平行的半導體薄膜層的島108。

另外，亦可藉由於母材基板101上由SiO ₂、Si _xN _y等的無機絕緣膜形成具有開口的遮罩層，並於開口區域中使半導體薄膜層選擇成長，從而形成島108的最長的邊的方向與Si（111）的＜112＞方向或六方晶的＜1-100＞方向大致平行的半導體薄膜層的島108。另外，亦可藉由自選擇成長而得的半導體薄膜層沿橫向於遮罩層上進行結晶成長，而形成島108的最長的邊的方向與Si（111）的＜112＞方向或六方晶的＜1-100＞方向大致平行的半導體薄膜層的島108。於遮罩層上進行結晶成長而得的半導體薄膜層的島108與在遮罩層之外的區域進行結晶成長而得的半導體薄膜層相比，缺陷少，可獲得高品質的結晶成長區域。

根據發明者進行的驗證實驗，於使半導體薄膜層的島108的長邊（L3的長度的邊）大致平行於Si（111）基板的＜110＞方向的情況下（將圖10所示的矩形的島108旋轉90°後的情況），元件區域的正下方的Si（111）基板表面的蝕刻未進行，無法進行遍及島108的正下方整個面的、Si基板表面的蝕刻去除。其結果，無法自用作母材基板101的Si（111）基板以良好的狀態將島108拆下。

圖11A、圖11B是發明者藉由實驗調查而得的、表示半導體薄膜層的島108的長邊的方向與Si（111）的＜112＞方向或六方晶的＜1-100＞方向所成的角度θ、與垂直於半導體薄膜層的島108的長邊的方向上的Si（111）基板表面區域的蝕刻速度之間的關係的圖。圖11A的縱軸示出了設為θ=0°、45°、90°的情況下的蝕刻速度除以0°的情況下的蝕刻速度而得的值。圖11B是用以說明角度θ的圖。

如圖11A所示，若θ超過45°而趨向90°，則相對於與長邊垂直的方向而言的蝕刻速度大幅降低。如圖11A、圖11B所示，為使島108與Si（111）基板之間的蝕刻良好地進行而於島108與Si（111）基板之間的、島108的正下方區域整體中形成空隙，理想的是島108的長邊的方向與Si（111）的＜112＞方向或六方晶的＜1-100＞方向所成的角度θ至少不超過45°。

根據該結果可確認，當遍及島108的正下方的整個面而將Si（111）基板的表面區域蝕刻去除時，為進行遍及島108的正下方整個面的、Si基板表面的蝕刻去除而以良好的狀態將島108自Si（111）基板拆下，理想的是將矩形形狀的島108的長邊（長度為L1的邊）的方向與Si（111）基板的＜112＞方向的角度設定成±45°以下的角度範圍。

於半導體薄膜層為III族氮化物或SiC般的六方晶系的結晶的情況下，理想的是使矩形的半導體薄膜層的島108的長邊（圖10的L3）的方向與六方晶的＜1-100＞的方向所成的角度θ為±45°以下的角度範圍。再者，半導體薄膜層的島108亦可為具有III族氮化物半導體或SiC以外的六方晶系的材料，例如為ZnO。

於以上的說明中，以半導體薄膜層的島108為矩形形狀的情況為例進行了說明，於半導體薄膜層的島108為其他形狀的情況下，可將半導體薄膜層的島108中最長的邊設為與Si（111）基板的＜112＞方向大致平行的方向（使最長的邊的方向與半導體磊晶層的結晶的＜1-100＞方向大致平行）。

圖12是表示Si（111）基板的母材基板101上所設置的六角形狀的半導體薄膜層的島109的圖。島109具有長度為L1、L2、L3的邊，且滿足L1＞L2、L3的關係。即，長度為L1的邊為最長的邊。如圖12所示，使半導體薄膜層的島109的L1長度的邊與Si（111）的＜112＞方向大致平行。該情況下，於將由六方晶構成的半導體薄膜層的島109接合於移動目的地基板301上的形態下，半導體薄膜層的島109的L1長度的邊（即最長的邊）與六方晶的＜1-100＞方向大致平行。

再者，母材基板101亦可為絕緣體上矽（Silicon on Insulator，SOI）基板。另外，亦可為將母材基板101與半導體薄膜層設為同種材料的基板。例如，於半導體薄膜層為III族氮化物半導體的情況下，母材基板101可為例如於GaN基板上設置有Si（111）層的基板。在將於GaN基板上設置有Si（111）的基板設為母材基板101的情況下，GaN可為絕緣基板（半絕緣性基板或高電阻基板），亦可為導電性基板（摻雜有不純物的基板）。

作為其他例子，母材基板101可為例如將Si（111）層晶圓接合於石英基板或藍寶石基板等包含氧化物材料、SiN或AlN等氮化物材料、或者半導體材料的基板上而成的基板。

（實驗例）圖13A是作為母材基板101的Si（111）基板上所形成的GaN半導體薄膜層的島的顯微鏡相片。圖13A是將半導體薄膜層的島的至少正下方的Si（111）基板的表面區域蝕刻去除後的狀態的顯微鏡相片，所述半導體薄膜層的島在與Si（111）的＜112＞方向大致平行或者與GaN半導體薄膜層的＜1-100＞方向大致平行的方向上具有長邊。於半導體薄膜層的島的至少正下方區域中，在半導體薄膜層的島與Si（111）基板之間形成有空隙。

圖13B是相對於母材基板101的結晶方向的半導體薄膜層的島的長邊的方向與圖13A不同的、GaN半導體薄膜層的島的顯微鏡相片。圖13B示出了經過對半導體薄膜層的島的至少正下方的Si（111）基板的表面區域進行蝕刻的步驟之後的狀態，所述半導體薄膜層的島在與Si（111）的＜112＞方向大致垂直或者與GaN半導體薄膜層的＜1-100＞方向大致垂直的方向上具有長邊。如圖13B所示，於半導體薄膜層的島的至少正下方區域中，殘存有在半導體薄膜層的島與Si（111）基板之間未形成空隙的區域。

再者，圖13B所示的樣本的蝕刻時間為圖13A所示的樣本的蝕刻時間的約3倍。圖13B的由（1）表示的區域的顏色看起來深，該顏色看起來深的區域為未形成空隙的區域。如圖13B所示，即便對圖13B所示的樣本進行相當長時間的蝕刻，於半導體薄膜層的島的正下方區域中，亦殘存有在半導體薄膜層的島與Si（111）基板之間未形成空隙的區域。

圖13B的由（2）表示的區域為固定層。圖13B的由（3）表示的區域為半導體薄膜層。於圖13B的由（4）表示的區域中，可確認到於半導體薄膜層的島中產生了蝕刻損傷。

如以上所說明般，藉由發明者的實驗可確認到，為了將六方晶的半導體薄膜層（例如GaN、InN、AlN、GaN/Al _xGa _1-xN/In _xGa _1-xN等的積層；SiC、ZnO等的半導體薄膜層）的島自第1基板（Si（111）基板）分離而於六方晶的半導體薄膜層的島的正下方的整個區域中，在半導體薄膜層的島與第1基板之間形成空隙，為此，理想的是使半導體薄膜層的島的長邊的方向至少與Si（111）的＜112＞的方向大致平行，或者與六方晶（GaN磊晶層）的＜1-100＞的方向大致平行。

圖14是在發明者所進行的實驗中，將長邊與＜1-100＞方向大致平行的半導體薄膜層的島接合於移動目的地基板301的狀態的顯微鏡相片。如圖14所示，於半導體薄膜層的島上殘留有固定層114的一部分（被覆半導體薄膜層的島的上表面及短邊的側面的一部分區域的固定層）。

於圖14所示的顯微鏡相片中，接合於移動目的地基板301的半導體薄膜層的島中未觀察到干涉條紋或色不均，能夠確認半導體薄膜層的島可良好地接合於移動目的地基板301。認為如此般半導體薄膜層的島可以良好的狀態接合於移動目的地基板301的理由在於：可形成＜1-100＞方向與半導體薄膜層的島的長邊的方向大致平行的半導體薄膜層的島，且可於半導體薄膜層的島與母材基板101之間，至少在半導體薄膜層的島的正下方區域中形成空隙，並且於面向空隙的半導體薄膜層的表面未產生由蝕刻步驟造成的損傷。且認為原因在於：藉由於半導體薄膜層的島的正下方區域中形成有空隙的狀態下將半導體薄膜層的島自母材基板101分離，可以良好的狀態將半導體薄膜層的島自母材基板101分離。

[使固定層110容易斷裂的方法] 圖15A、圖15B是用以說明使固定層110容易斷裂的方法的圖。如圖15A所示，於半導體薄膜層的島108與母材基板101之間形成空隙的蝕刻步驟中，亦可形成遍及較圖1E所示的空隙103更廣的區域而形成的空隙117。於圖15A所示的例子中，於母材基板101上形成有固定層110的區域的一部分中，在固定層110與母材基板101之間形成有空隙117。

若於該狀態下對固定層110施加向下的力，則會對固定層110中的、與母材基板101之間存在空隙117的區域的角部（圖15A的虛線的橢圓部分）附加大的應力，從而於圖15B所示的虛線的部分容易產生龜裂或斷裂。

圖16是表示實際的實驗中對固定層110的分離狀態進行觀察而得的結果的顯微鏡相片。圖16是對自母材基板101分離後的半導體薄膜層的島108自背面（預定接合面）進行觀察而得的顯微鏡相片。於圖16的由A表示的部位具有被覆半導體薄膜層的島108的側面的一部分區域的固定層110。圖16是自半導體薄膜層的島的背面進行觀察，因此難以觀察到固定層110的上表面部分，但圖16的由A附近的括號表示的寬度的固定層110是自半導體薄膜層的島108的側面a經由半導體薄膜層的島108的上表面（與圖16中所觀察到的面為相反側的面）而到達側面b。

如圖16所示，未觀察到自半導體薄膜層的島108的側面向半導體薄膜層的島108的外側延伸存在的固定層110。另外，未觀察到超出圖16所示的半導體薄膜層的島108的背面（利用顯微鏡觀察到的面）的高度而延展的固定層110。

圖17是將圖16所示的自母材基板分離後的半導體薄膜層的島108接合於移動目的地基板301的狀態的顯微鏡相片。於圖17所示的半導體薄膜層的島108的上表面及側面中殘留有固定層110的一部分。如圖17所示，自母材基板101分離後的半導體薄膜層的島108可良好地接合於移動目的地基板301。

於圖16及圖17所示的顯微鏡觀察相片中，設置於半導體薄膜層的島108的固定層的位置形成於自半導體薄膜層的島108的中心位置稍向上方偏移的位置，但相對於半導體薄膜層的島108而形成固定層110的位置亦可為半導體薄膜層的島108的中心線上，亦可形成於自中心線偏移的位置。另外，形成固定層110的位置亦可為相對於島108的中心線而傾斜的方向。

另外，固定層110亦可具有自在相當於第1方向的長度方向上延伸存在的區域的至少一部分區域起，在相當於第2方向的短邊方向上延伸的區域。圖18A、圖18B是表示具有在短邊方向上延伸的區域的固定層110的例子的圖。圖18A所示的固定層110具有自固定層110的長度方向中的同一位置起向兩側延伸的區域。圖18B所示的固定層110具有自固定層110的長度方向中的不同位置起向兩側延伸的區域。

[半導體薄膜層中的階差結構的形成] 於在半導體薄膜層中形成元件結構的情況下，根據元件結構的功能而於半導體薄膜層中形成階差。圖19A、圖19B是示意性地表示將母材基板1001上所形成的半導體薄膜層分割成各別的半導體薄膜層的島的狀態的圖。圖19A是母材基板1001及半導體薄膜層的島的頂視圖，圖19B是剖面圖。半導體薄膜層的島具有高度各不相同的多個區域（1002a、1002b）。

於將形成有此種半導體薄膜層的島的母材基板1001的表面蝕刻去除而將半導體薄膜層的島自母材基板分離的步驟中，因區域1002b的厚度小於區域1002a的厚度，故母材基板1001中的區域1002b的周邊亦因蝕刻而被去除。因於蝕刻前形成抗蝕劑遮罩開口部時的遮罩開口部的對準精度不為±0，故於遮罩開口部與島的外周線之間產生偏移。因此，為確保餘裕（margin），需要使抗蝕劑遮罩開口部的外周線位於島的外周線的外側。其結果，如19B所示般，於區域1002b的周邊的區域中形成槽1003。

若形成槽1003，則於槽1003的區域中露出的、區域1002b的正下方的母材基板1001的表面區域的側面的面積大於區域1002a正下方的母材基板1001的表面區域的側面的面積。其結果，接觸蝕刻液的側面的面積大的母材基板1001的一部分區域（區域1002b的正下方區域）的藉由蝕刻的去除更快速地進行，藉此於區域1002b的正下方的母材基板1001中產生階差。若於半導體薄膜層的島的正下方具有階差，則當將半導體薄膜層的島壓向下方（母材基板方向）時，可產生因該階差而半導體薄膜層的島呈銳角彎折而發生龜裂的課題。因此，為解決此種課題，於藉由將半導體薄膜層自母材基板分離而製造半導體元件的方法中，較佳為於形成半導體薄膜層的步驟中形成未露出至半導體薄膜層的外周的階差結構。

圖20A～圖20C是表示包括形成有未露出至半導體薄膜層的島的外周的階差結構的半導體薄膜層的島920的半導體元件的圖。圖20A是半導體元件的頂視圖，圖20B是A-A線剖面圖，圖20C是B-B線剖面圖。於圖20A～圖20C中，於移動目的地基板931上接合有半導體薄膜層的島920，所述半導體薄膜層的島920中形成有於表面露出有p型半導體層的區域921、於表面露出有n型半導體層的凹狀的區域922、及於表面露出有p型半導體層的外周壁923。

圖21A～圖21I是用以說明製造如圖20A～圖20C所示的半導體元件的方法的圖。此處，以發光二極體（Light Emitting Diode，LED）結構為例進行說明，但本製造方法並不限定於製造具有LED結構的半導體元件的方法，可適用於製造包括各種元件結構的半導體元件的方法。

圖21A中的母材基板901是用以使LED半導體層（例如GaN等的III族氮化物半導體層的積層結構）進行磊晶成長的母材基板，且例如為Si基板。圖21A中的虛線的區域是預定形成半導體薄膜層的多個島920的區域。

圖21B是圖21A的A-A線剖面圖。如圖21B所示，半導體薄膜層的島920具有於表面露出有p型半導體層的區域921、將p型半導體層蝕刻去除而於表面露出有n型半導體層的區域922、及於表面露出有p型半導體層的外周壁923。

如圖21C所示，於母材基板901上分割成各別的半導體薄膜層的島920。繼而，以將露出有p型半導體層的區域921、露出有n型半導體層的區域922及外周壁923的表面的至少一部分區域與母材基板901結合的方式形成固定層928。圖21D是經分割形成的島920的周邊的剖面圖，且示出了形成有將島920與母材基板901結合的固定層928的狀態。於圖21C中圖示了6個半導體薄膜層的島920，但半導體薄膜層的島920的個數、間距、形狀、尺寸等可適當設計。於露出有n型半導體層的區域922中，以階差未露出至半導體薄膜層的島920的外周的方式設置有外周壁923，因此於半導體薄膜層的島920的周圍的母材基板901的區域中，未形成反映出半導體薄膜層的島920所包括的元件結構的階差。

於對形成半導體薄膜層的島920的預定區域以外的半導體薄膜層進行蝕刻而形成半導體薄膜層的島920的步驟中，可應用標準的光微影及蝕刻步驟。雖未圖示，但於該步驟後，亦可於露出有p型半導體層的區域921的表面的一部分區域及露出有n型半導體層的區域922的表面的一部分區域中形成電極接點。於電極接點的形成中，例如形成可形成歐姆接點（Ohmic contact）的金屬薄膜層，且為了形成低電阻的電極接點，可適當地執行電極接點燒結（sinter）步驟。

繼而，如圖21E所示，於母材基板901的表面中，藉由蝕刻而至少將半導體薄膜層的島920的正下方的母材基板901的表面區域去除。於將半導體薄膜層的島920的正下方的母材基板901的表面區域蝕刻去除的步驟中，理想的是使用母材基板901的表面區域的蝕刻速度較半導體薄膜層的蝕刻速度快的蝕刻液或蝕刻氣體。於該蝕刻步驟中，於半導體薄膜層的島920與母材基板901之間形成空隙（圖21E中的斜線區域）。

繼而，如圖21F所示，將半導體薄膜層的島920自第1基板分離。雖省略圖示，但於該步驟中可使用對半導體薄膜層的島進行暫時接著或吸附的結構體（例如所述拾取基板）。於圖21F所示的例子中，將島920分離後，固定層928的一部分殘留於母材基板901。

繼而，如圖21G所示，將自母材基板901分離後的半導體薄膜層的島920接合於移動目的地基板931上。於將半導體薄膜層的島920接合於移動目的地基板931上的步驟中，不使用接著劑而將半導體薄膜層的島920壓接於移動目的地基板931上。於將半導體薄膜層的島920接合於移動目的地基板931上的步驟之前，亦可執行對半導體薄膜層的島920的接合面及移動目的地基板931的表面的表面處理步驟。雖未圖示，但亦可於半導體薄膜層的島920與移動目的地基板931之間（至少半導體薄膜層的正下方區域）設置其他材料層。再者，於將半導體薄膜層的島920接合於移動目的地基板931上的步驟中，理想的是不使用接著劑的接合，但亦可使用包含接著劑的膏或片材來進行接合。

繼而，如圖21H所示，於將半導體薄膜層的島920接合於移動目的地基板931之後，形成層間絕緣膜及配線等半導體元件所必需的結構。例如於不需要用以降低電極與半導體薄膜層的島920的表面的接觸電阻的燒結的情況下、或燒結溫度低的情況下，於將半導體薄膜層的島920接合於移動目的地基板931之後在固定層928中形成開口，於開口內的露出有p型半導體層的區域921中形成電極924，於露出有n型半導體層的區域922中形成電極925，並形成與電極924及電極925連接的配線層927。進而，亦可形成包含所述固定層928的一部分的層間絕緣膜926。例如，亦可於固定層928的一部分上設置層間絕緣膜926。

於將多個島920接合於移動目的地基板931的情況下，亦可藉由配線層927而將多個島920上分別所形成的電極924及電極925加以連接。多個島920可為將既定尺寸的一個半導體元件分割成多個小尺寸的要素半導體元件（多個小尺寸的島）而成者。多個小尺寸要素半導體元件可全部包括相同的結構，亦可全部為相同尺寸。藉由所述方式，如下所述般抑制溫度上昇故而較佳。

於大尺寸的一個半導體元件中，動作時的發熱大，尤其於中心區域中產生的熱的逸散差，因此中心區域中的元件的溫度上昇大。相對於此，於將一個半導體元件分割成多個小尺寸要素半導體元件的情況下，分割出的要素半導體元件為小尺寸，且各要素半導體元件藉由熱傳導性高的金屬材料的配線層927而經連接，藉此，各要素半導體元件中所產生的熱經由移動目的地基板931及配線層927而效率良好地逸散。其結果，各小尺寸要素半導體元件的溫度上昇得到抑制。

另外，因將作為半導體薄膜層的多個要素半導體元件接合於移動目的地基板931上，可藉由金屬薄膜配線層而將各小尺寸要素半導體元件加以連接，因此可實現高密度積體。其結果，即便將一個半導體元件分割成多個要素半導體元件，亦可獲得緊湊的半導體元件。此種形態尤其對於流動大電流的半導體元件、例如使用Si、SiC、GaN、Ga ₂O ₃、金剛石等半導體材料的功率半導體元件而言為較佳的形態。

再者，於參照圖21A～圖21H進行了說明的製造半導體元件的方法中，於圖21D中例示了形成固定層928的情況，但亦可不形成固定層928而執行圖21E及以後的步驟。該情況下，例如亦可如圖21I所示，於將拾取基板930固定於島920的表面（例如露出有p型半導體層的區域921及外周壁923的表面）的狀態下，形成由斜線表示的空隙，並於形成空隙後將拾取基板930提起，藉此將島920自母材基板901分離。於圖21I的狀態中，亦可藉由拾取基板930以外的外部裝置來固定島920。

如此，於未形成固定層928的情況下，將半導體薄膜層的島920接合於移動目的地基板931之後，於露出有p型半導體層的區域921中形成電極924，於露出有n型半導體層的區域922中形成電極925。另外，形成對露出有p型半導體層的區域921及露出有n型半導體層的區域922的至少一部分區域進行覆蓋，並且具有使電極924及電極925的一部分露出的開口部的層間絕緣膜926，並形成與電極924及電極925連接的配線層927。

以上，使用實施形態對本發明進行了說明，但本發明的技術範圍並不限定於所述實施形態所記載的範圍，於其主旨的範圍內可進行各種變形及變更。另外，藉由多個實施形態的任意組合而產生的新的實施形態亦包含於本發明的實施形態中。藉由組合而產生的新的實施形態的效果兼具原本的實施形態的效果。

101、401、501、701、801、901、1001、3001‧‧‧母材基板 102‧‧‧預定去除層 103、117、403a、403b、403c、503a～503c、703a、703b、703c、703d、803‧‧‧空隙 104‧‧‧半導體薄膜層 106‧‧‧預定去除區域 108、109、408a、408b、408c、508a、508b、508c、708、708a、708b、708c、708d、718a、718b、808、920‧‧‧半導體薄膜層的島/島 110、112、114、410a、410b、410c、414a、414b、414c、416a、416b、416c、510a、510b、510c、514a、514c、516a、516c、705a、705b、705c、705d、714a、714b、814、928‧‧‧固定層 130、131、921、922、1002a、1002b‧‧‧區域 200、200'、420、520、710、930‧‧‧拾取基板 201、421、521、711‧‧‧基底基板 202、422a、422b、422c、522、522a、522c‧‧‧拾取凸塊 204、712‧‧‧拾取層 210、430、530‧‧‧結構 301、451、531、731、831、931‧‧‧移動目的地基板 302、551‧‧‧表面 308、558a、558c‧‧‧面 742、744‧‧‧元件等搭載區域 800‧‧‧半導體元件 816a、816b‧‧‧開口部 822、824、924、925‧‧‧電極 842、926‧‧‧層間絕緣膜 854、856、927‧‧‧配線層 923‧‧‧外周壁 1003‧‧‧槽 3002‧‧‧犧牲層 3003‧‧‧半導體磊晶層 3004‧‧‧支持體 3010‧‧‧犧牲層受到蝕刻的區域 a、b‧‧‧側面 L1、L2、L3、L4‧‧‧長度 L2a、L2b‧‧‧寬度 θ‧‧‧角度

圖1A是用以說明將半導體薄膜層的島自母材基板拆下的方法的圖。圖1B是用以說明將半導體薄膜層的島自母材基板拆下的方法的圖。圖1C是用以說明將半導體薄膜層的島自母材基板拆下的方法的圖。圖1D是用以說明將半導體薄膜層的島自母材基板拆下的方法的圖。圖1E是用以說明將半導體薄膜層的島自母材基板拆下的方法的圖。圖2A是表示作為第3基板的拾取（pick up）基板的圖。圖2B是圖2A的A-A剖面。圖2C是表示拾取基板的變形例的圖。圖3A是示意性地表示自母材基板將半導體薄膜層的島分離的步驟的圖。圖3B是示意性地表示自母材基板將半導體薄膜層的島分離的步驟的圖。圖3C是示意性地表示自母材基板將半導體薄膜層的島分離的步驟的圖。圖3D是示意性地表示將分離後的半導體薄膜層的島接合於移動目的地基板為止的步驟的圖。圖3E是示意性地表示將分離後的半導體薄膜層的島接合於移動目的地基板為止的步驟的圖。圖3F是示意性地表示將分離後的半導體薄膜層的島接合於移動目的地基板為止的步驟的圖。圖4A是示意性地表示使多個半導體薄膜層的島移動的步驟的圖。圖4B是示意性地表示使多個半導體薄膜層的島移動的步驟的圖。圖4C是示意性地表示使多個半導體薄膜層的島移動的步驟的圖。圖4D是示意性地表示使多個半導體薄膜層的島移動的步驟的圖。圖4E是示意性地表示使多個半導體薄膜層的島移動的步驟的圖。圖5A是用以說明使多個半導體薄膜層的島移動的方法的圖。圖5B是用以說明使多個半導體薄膜層的島移動的方法的圖。圖5C是用以說明使多個半導體薄膜層的島移動的方法的圖。圖5D是用以說明使多個半導體薄膜層的島移動的方法的圖。圖5E是用以說明使多個半導體薄膜層的島移動的方法的圖。圖6是表示本實施形態的半導體元件的製造方法的步驟流程的圖。圖7A是半導體元件的製造方法的變形例的一例。圖7B是半導體元件的製造方法的變形例的一例。圖7C是半導體元件的製造方法的變形例的一例。圖7D是半導體元件的A-A線剖面圖。圖8A是表示半導體元件的結構的圖。圖8B是表示半導體元件的結構的圖。圖8C是表示半導體元件的結構的圖。圖9A是表示固定層的形狀的變形例的圖。圖9B是表示固定層的形狀的變形例的圖。圖9C是表示固定層的形狀的變形例的圖。圖9D是表示固定層的形狀的變形例的圖。圖10是示意性地例示用作母材基板的半導體磊晶晶圓的圖。圖11A是表示角度θ與垂直於半導體薄膜層的島的長邊的方向上的Si（111）基板表面區域的蝕刻速度的關係的圖。圖11B是用以說明角度θ的圖。圖12是表示六角形狀的半導體薄膜層的島的圖。圖13A是作為母材基板的Si（111）基板上所形成的GaN半導體薄膜層的島的顯微鏡相片。圖13B是相對於母材基板的結晶方向的半導體薄膜層的島的長邊的方向與圖13A不同的、GaN半導體薄膜層的島的顯微鏡相片。圖14是將長邊與＜1-100＞方向大致平行的半導體薄膜層的島接合於移動目的地基板的狀態的顯微鏡相片。圖15A是用以說明使固定層容易斷裂的方法的圖。圖15B是用以說明使固定層容易斷裂的方法的圖。圖16是表示實際的實驗中對固定層的分離狀態進行觀察而得的結果的顯微鏡相片。圖17是將自母材基板分離後的半導體薄膜層的島接合於移動目的地基板的狀態的顯微鏡相片。圖18A是表示具有在短邊方向上延伸的區域的固定層的例子的圖。圖18B是表示具有在短邊方向上延伸的區域的固定層的例子的圖。圖19A是示意性地表示將母材基板上所形成的半導體薄膜層分割成各別的半導體薄膜層的島的狀態的圖，且是母材基板及半導體薄膜層的島的頂視圖。圖19B是母材基板及半導體薄膜層的島的剖面圖。圖20A是半導體元件的頂視圖，所述半導體元件包括形成有未露出至半導體薄膜層的島的外周的階差結構的半導體薄膜層。圖20B是圖20A所示的半導體元件的A-A線剖面圖。圖20C是圖20A所示的半導體元件的B-B線剖面圖。圖21A是用以說明製造半導體元件的方法的圖。圖21B是用以說明製造半導體元件的方法的圖。圖21C是用以說明製造半導體元件的方法的圖。圖21D是用以說明製造半導體元件的方法的圖。圖21E是用以說明製造半導體元件的方法的圖。圖21F是用以說明製造半導體元件的方法的圖。圖21G是用以說明製造半導體元件的方法的圖。圖21H是用以說明製造半導體元件的方法的圖。圖21I是用以說明製造半導體元件的方法的圖。圖22是用以說明現有技術的圖。

Claims

一種半導體元件的製造方法，其將形成於第1基板的上方的半導體薄膜層自所述第1基板分離並接合於與所述第1基板不同的第2基板上，所述半導體元件的製造方法的特徵在於包括：
形成作為薄膜的固定層的步驟，所述固定層將所述半導體薄膜層的與所述第1基板一側為相反側的主面的至少一部分與所述第1基板中的所述半導體薄膜層一側的面的至少一部分結合；
藉由將所述半導體薄膜層或所述第1基板的一部分區域、或者所述半導體薄膜層與所述第1基板之間的層的一部分區域去除而形成空隙的步驟；
於形成所述空隙後，於所述半導體薄膜層的所述主面將形成於第3基板的有機材料層與所述固定層及所述半導體薄膜層的至少一部分的結合區域結合的步驟；
於所述有機材料層結合於所述結合區域的狀態下將所述第3基板沿與所述第1基板相離的方向移動，藉此將所述半導體薄膜層自所述第1基板分離的步驟；以及
將自所述第1基板分離後的所述半導體薄膜層接合於所述第2基板的步驟。
如申請專利範圍第1項所述的半導體元件的製造方法，
其於將所述半導體薄膜層接合於所述第2基板的步驟後更包括：藉由將所述有機材料層去除而將所述半導體薄膜層自所述第3基板分離的步驟。
如申請專利範圍第2項所述的半導體元件的製造方法，其中
於將所述半導體薄膜層自所述第3基板分離的步驟中，藉由溶解而將所述有機材料層去除。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，其中
於形成所述固定層的步驟中形成如下厚度的所述固定層，即，藉由移動所述第3基板的力而將形成於所述第1基板上的所述固定層與形成於所述半導體薄膜層的側面的所述固定層之間切斷的厚度。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，其中
於形成所述固定層的步驟中，以在所述半導體薄膜層的所述主面上的第1方向上於所述半導體薄膜層的兩端間延伸存在，且在與所述第1方向正交的第2方向上的所述半導體薄膜層的兩側面中的至少一部分區域中的所述半導體薄膜層露出的方式形成所述固定層。
如申請專利範圍第5項所述的半導體元件的製造方法，其中
於形成所述固定層的步驟中，以相較於在所述第1方向上延伸存在的所述固定層對所述半導體薄膜層中的所述第1方向上的兩側面的被覆率，在所述第2方向上延伸存在的所述固定層對所述半導體薄膜層中的所述第2方向上的兩側面的被覆率變小的方式形成所述固定層。
如申請專利範圍第5項所述的半導體元件的製造方法，其中
於形成所述固定層的步驟中，以相較於所述半導體薄膜層的短邊的側面的被覆率，所述半導體薄膜層的長邊的側面的被覆率變小的方式形成所述固定層。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，其包括：
形成多個所述半導體薄膜層的島的步驟，以及
於形成所述固定層的步驟中，形成與多個所述島對應的多個所述固定層的步驟。
如申請專利範圍第8項所述的半導體元件的製造方法，其中
將所述有機材料層與所述固定層結合的步驟包括：
準備在與多個所述島對應的位置分別形成有所述有機材料層的所述第3基板的步驟；以及
將形成於所述第3基板的多個所述有機材料層結合於多個所述結合區域的步驟。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，其中
於形成所述固定層的步驟中，於所述固定層與所述半導體薄膜層之間設置電極，
所述半導體元件的製造方法於將所述半導體薄膜層接合於所述第2基板的步驟之後更包括：
於所述固定層中形成開口的步驟；以及
經由所述開口而形成連接於所述電極的配線層的步驟。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，其中
所述半導體元件的製造方法於將所述半導體薄膜層接合於所述第2基板的步驟之後更包括：
於所述固定層中形成開口的步驟；
於所述開口中設置電極的步驟；
形成包含所述固定層的至少一部分的層間絕緣層的步驟；以及
經由所述開口而形成連接於所述電極的配線層的步驟。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，
其更具有形成與所述第1基板相同的大小或較所述第1基板小的所述半導體薄膜層的島的步驟，且於形成所述半導體薄膜層的島的步驟中，以所述半導體薄膜層的島的邊的方向與作為所述第1基板的Si（111）基板的＜112＞方向的角度成為±45°以下的角度範圍的方式形成所述半導體薄膜層的島。
如申請專利範圍第12項所述的半導體元件的製造方法，其中
於形成所述半導體薄膜層的島的步驟中，以所述半導體薄膜層的島中的最長邊的方向與作為所述第1基板的Si（111）基板的＜112＞方向的角度成為±45°以下的角度範圍的方式形成所述半導體薄膜層的島。
如申請專利範圍第12項所述的半導體元件的製造方法，其中
於形成所述半導體薄膜層的島的步驟中，以由六方晶構成的所述半導體薄膜層的島中的最長邊的方向相對於六方晶的＜1-100＞方向而成為±45°以下的角度範圍的方式形成所述半導體薄膜層的島。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，
其於形成所述固定層的步驟之前更包括：
於所述第1基板上形成由與所述半導體薄膜層不同的材料形成的異種材料層的步驟；以及
於所述異種材料層上形成所述半導體薄膜層的步驟，且
所述第1基板與所述半導體薄膜層的晶格常數的差小於所述半導體薄膜層與所述異種材料層的晶格常數的差。
如申請專利範圍第15項所述的半導體元件的製造方法，其中
所述第1基板與所述半導體薄膜層的熱膨脹係數的差小於所述半導體薄膜層與所述異種材料層的熱膨脹係數的差。
如申請專利範圍第16項所述的半導體元件的製造方法，其中
所述異種材料層相對於既定的蝕刻方法的蝕刻速度大於所述第1基板及所述半導體薄膜層相對於所述既定的蝕刻方法的蝕刻速度。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，
其於將所述半導體薄膜層接合於所述第2基板的步驟之前更包括：準備由熱傳導率高於所述第1基板的材料構成的所述第2基板的步驟。
如申請專利範圍第18項所述的半導體元件的製造方法，其包括：
形成多個所述半導體薄膜層的島的步驟，且
於接合於所述第2基板的步驟中，將多個所述半導體薄膜層的島接合於所述第2基板，
所述半導體元件的製造方法於接合於所述第2基板的步驟之後更包括形成用以連接接合於所述第2基板的多個所述半導體薄膜層的島的至少任一個的配線的步驟。
如申請專利範圍第1項至第3項中任一項所述的半導體元件的製造方法，
其於形成所述固定層的步驟之前更包括形成所述半導體薄膜層的步驟，且
於形成所述半導體薄膜層的步驟中，形成未露出至所述半導體薄膜層的外周的階差結構。