CN107968066B - 半导体结构 - Google Patents

半导体结构 Download PDF

Info

Publication number
CN107968066B
CN107968066B CN201711391835.4A CN201711391835A CN107968066B CN 107968066 B CN107968066 B CN 107968066B CN 201711391835 A CN201711391835 A CN 201711391835A CN 107968066 B CN107968066 B CN 107968066B
Authority
CN
China
Prior art keywords
semiconductor
layer
semiconductor epitaxial
epitaxial stack
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711391835.4A
Other languages
English (en)
Other versions
CN107968066A (zh
Inventor
吕志强
林俊宇
陈怡名
林敬倍
简崇训
黄建富
顾浩民
谢明勋
徐子杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN201711391835.4A priority Critical patent/CN107968066B/zh
Publication of CN107968066A publication Critical patent/CN107968066A/zh
Application granted granted Critical
Publication of CN107968066B publication Critical patent/CN107968066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种半导体结构，其包含：基板，具有第一表面；第一半导体外延叠层，位于该第一表面上且具有相对于该第一表面的第二表面；以及粘结结构，位于该第一表面与该第一半导体外延叠层之间，与该第一半导体外延叠层以及该基板直接接触；其中，该粘结结构包含粘结层以及牺牲层，且该粘结层或该牺牲层与该第一半导体外延叠层直接相接。

Description

半导体结构
本发明是中国发明专利申请(申请号：201380077951.2，申请日：2013年7月29日，发明名称：选择性转移半导体元件的方法)的分案申请。
技术领域
本发明涉及一种光电半导体元件及其制造方法。
背景技术
随着科技日新月异，光电半导体元件在资讯的传输以及能量的转换上有极大的贡献。以系统的运用为例，例如光纤通讯、光学储存及军事系统等，光电半导体元件皆能有所发挥。以能量的转换方式进行区分，光电半导体元件一般可分为三类：将电能转换为光的放射，如发光二极管及激光二极管；将光的信号转换为电的信号，如光检测器；将光的辐射能转换为电能，如太阳能电池。
在光电半导体元件之中，成长基板扮演着非常重要的角色。形成光电半导体元件所必要的半导体外延结构皆成长于基板之上，并透过基板得到支持。因此，选择一个适合的成长基板，往往成为决定光电半导体元件中元件成长品质的重要因素。
然而，有时一个好的元件成长基板并不一定是一个好的元件承载基板。以发光二极管为例，在已知的红光元件工艺中，为了提升元件的成长品质，会选择晶格常数与半导体外延结构较为接近但不透明的砷化镓(GaAs)基板作为成长基板。然而，对于以发光为操作目的的发光二极管元件而言，在操作过程之中，不透明的成长基板会造成元件的发光效率下降。
为了满足光电半导体元件对于成长基板与承载基板不同需求条件的要求，基板的转移技术于是因应而生。亦即，半导体外延结构先于成长基板上进行成长，再将成长完成的半导体外延结构转移至承载基板，以方便后续的元件操作进行。在半导体外延结构与承载基板结合之后，原有成长基板的移除则成为转移技术的关键之一。
成长基板的移除方式主要包括将原有的成长基板以蚀刻液蚀刻溶解，以物理方式切割磨除，或事先在成长基板与半导体外延结构之间生成牺牲层，再通过蚀刻去除牺牲层的方式将成长基板与半导体分离等。然而，不论是以蚀刻液溶解基板或是以物理性切割方式磨除基板，对原有的成长基板而言，都是一种破坏。成长基板无法再度利用，在强调环保及节能的现代，无疑是一种材料的浪费。然而，若是使用牺牲层结构进行分离，对于光电半导体元件而言，如何进行有效地选择性转移，则是目前研究的方向之一。
发明内容
一种半导体结构，包含：基板，具有第一表面；第一半导体外延叠层，位于该第一表面上且具有相对于该第一表面的第二表面；以及粘结结构，位于该第一表面与该第一半导体外延叠层之间，与该第一半导体外延叠层以及该基板直接接触；其中，该粘结结构包含粘结层以及牺牲层，且该粘结层或该牺牲层与该第一半导体外延叠层直接相接。
一种选择性分离半导体元件的方法，包含下列步骤：a.提供一基板具有一第一表面及一第二表面；b.提供多个半导体外延叠层位于该第一表面上，其中该多个半导体外延叠层包含一第一半导体外延叠层与一第二半导体外延叠层，且该第二半导体外延叠层与该第一半导体外延叠层隔开，其中该第一半导体外延叠层与该基板之间的粘着力不同于该第二半导体外延叠层与该基板之间的粘着力；c.自该基板选择性地分离该第一半导体外延叠层或该第二半导体外延叠层。
附图说明
图1A至图1I分别为根据本发明第一实施例的工艺方法于各步骤的对应结构示意图；
图2A至图2H分别为根据本发明第二实施例的工艺方法于各步骤的对应结构示意图；
图3A至图3H分别为根据本发明第三实施例的工艺方法于各步骤的对应结构示意图；
图4A至图4C为根据本发明第四实施例的结构示意图；
图5A至图5G为根据本发明第五实施例的结构示意图；
图6A至图6H为根据本发明第六实施例的结构示意图；
图7A至图7F为根据本发明第七实施例的结构示意图；
图8A至图8F分别为根据本发明第八实施例的工艺方法于各步骤的对应结构示意图；
图9A至图9I分别为根据本发明第九实施例的工艺方法于各步骤的对应结构示意图；
图10A至图10C分别为根据本发明第十实施例的工艺方法于各步骤的对应结构示意图；
图11A至图11B分别为根据本发明一实施例的工艺方法于各步骤的对应结构示意图。
具体实施方式
第一实施例
图1A至图1I分别为根据本发明第一实施例的工艺方法于各步骤的对应结构示意图。请参阅图1A以及图1B，其中图1A为图1B中虚线AA’的剖面图。根据本发明所披露的光电半导体元件工艺，提供一粘结基板101具有一表面1011，形成一粘着结构2在表面1011上，粘着结构2具有一厚度t，在本实施例中，厚度t的范围介于1μm到10μm之间，优选的是介于2μm到6μm之间。粘着结构2包含一粘结层202及一牺牲层201，粘结层202与牺牲层201并列在表面1011上与表面1011相接，如图1B所示的粘着结构2的俯视图，粘结层202与牺牲层201各具有特定的形状。
粘结基板101的材料包含电绝缘基板或导电基板，电绝缘基板的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)或陶瓷基板等；导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合。在本实施例中，粘结层202的材料与牺牲层201不同，粘结层202的材料包含苯并环丁烯(BCB)；牺牲层201的材料包含有机材料，例如紫外光(UV)解离胶，包含丙烯酸(Acrylicacid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)等；热塑性塑胶，包含尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)或其组合，氧化物包含SiOx，或者氮化物包含SiNx等。
接续如图1C所示，提供一成长基板102，在成长基板102上具有以外延方式成长的一半导体外延叠层3，接着通过粘着结构2将成长基板102及半导体外延叠层3，以加热、加压的方式粘结至表面1011上与粘结基板101黏合，其中粘结层202与牺牲层201皆与半导体外延叠层3相接。由于粘结层202的材料选择不同于牺牲层201的材料，用以造成半导体外延叠层3与粘结层202之间的粘着力不同于半导体外延叠层3与牺牲层201之间的粘着力，在本实施例中，半导体外延叠层3与粘结层202之间的粘着力大于半导体外延叠层3与牺牲层201之间的粘着力。
其中，半导体外延叠层3包括至少一第一半导体层301具有第一导电型态，一转换单元302以及一第二半导体层303具有第二导电型态，依序形成于成长基板102之上。第一半导体层301和第二半导体层303可为两个单层结构或两个多层结构(多层结构是指两层或两层以上)。第一半导体层301和第二半导体层303具有不同的导电型态、电性、极性或依掺杂的元素以提供电子或空穴。当第一半导体层301为p型半导体，第二半导体层303可为相异电性的n型半导体，反的，当第一半导体层301为n型半导体，第二半导体层303可为相异电性的p型半导体。转换单元302形成在第一半导体层301和第二半导体层303之间，转换单元302是将光能和电能相互转换或导致转换。半导体外延叠层3可进一步加工应用于一半导体元件、设备、产品、电路，以进行或导致光能和电能相互转换。具体而言，半导体外延叠层3可进一步加工成为一发光二极管(LED)、一激光二极管(LD)、一太阳能电池或一液晶显示器其中之一。以发光二极管为例，可以通过改变半导体外延叠层3里的其中一层或多层的物理及化学组成，调整发出的光波长。常用的材料为磷化铝镓铟(aluminum gallium indiumphosphide，AlGaInP)系列、氮化铝镓铟(aluminum gallium indium nitride，AlGaInN)系列、氧化锌系列(zinc oxide，ZnO)。转换单元302可为单异质结构(singleheterostructure，SH)，双异质结构(double heterostructure，DH)，双侧双异质结构(double-side double heterostructure，DDH)，多层量子阱(multi-quantum well，MWQ)。具体来说，转换单元302可为中性、p型或n型电性的半导体。施以电流通过半导体外延叠层3时，转换单元302会发光。当转换单元302以磷化铝铟镓(AlGaInP)为基础的材料时，会发出红、橙、黄光的琥珀色系的光；当以氮化铝镓铟(AlGaInN)为基础的材料时，会发出蓝或绿光。
接续如图1D所示，将成长基板102与半导体外延叠层3分离并露出半导体外延叠层3的一表面3011。分离成长基板102的方法包括利用光照法，使用激光光穿透成长基板102照射成长基板102与半导体外延叠层3之间的界面，来达到分离半导体外延叠层3与成长基板102的目的。另外，也可以利用湿式蚀刻法直接移除成长基板102，或移除成长基板102与半导体外延叠层3之间的介面层(未显示)，进而分离成长基板102与半导体外延叠层3。除此之外，还可以于高温下利用蒸气蚀刻直接移除成长基板102与半导体外延叠层3之间的介面层(未显示)，达到成长基板102与半导体外延叠层3分离的目的。
如图1E所示，在半导体外延叠层3的表面3011上形成一图形化的粘着介质4对应牺牲层201，其中形成图形化的粘着介质4的方式包含先形成一整层的粘着介质4在表面3011上，接着利用黄光光刻工艺或者图形化蚀刻的方式，形成图形化的粘着介质4，黄光光刻工艺及图形化蚀刻为一般已知的半导体工艺。粘着介质4的材料包含有机材料，例如丙烯酸(Acrylic acid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)、尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)、苯并环丁烯(BCB)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)、铜(Cu)或其组合，氧化物包含铟锡氧化物(ITO)、镉锡氧化物(CTO)、锑氧化锡、氧化铟锌、氧化锌铝、及锌锡氧化物、氧化锌(ZnO)、氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。
接续如图1F所示，图形化半导体外延叠层3及粘着结构2并露出表面1011以形成互相隔开的多个半导体外延叠层，其中多个半导体外延叠层包含至少一个第一半导体外延叠层31及至少一个第二半导体外延叠层32，在每一个第一半导体外延叠层31上具有粘着介质4，而每一个第二半导体外延叠层32的表面3011上则无粘着介质4。图形化半导体外延叠层3及粘着结构2的方法包含干蚀刻或湿蚀刻，在本实施例中，使用干蚀刻工艺使第一半导体外延叠层31及第二半导体外延叠层32之间之间隔宽度w尽量缩小，以避免蚀刻过多的半导体外延叠层3造成浪费，本实施例之间隔宽度w介于1μm及10μm，优选的为5μm。
接续如图1G所示，提供一撷取元件103通过加温、加压或者利用撷取元件103本身具有的黏性，与粘着介质4粘结。撷取元件103包含导电材料，例如导电基板或印刷电路板，其中导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合；印刷电路板包含单面印刷电路板、双面印刷电路板、多层印刷电路板或软性电路板；或非导电材料，例如包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)、陶瓷基板或发泡聚苯乙烯(EPS)胶带等，其中当以发泡聚苯乙烯(EPS)胶带形成撷取元件103时，可提供一硬质基板与发泡聚苯乙烯(EPS)胶带粘合，用以支撑发泡聚苯乙烯(EPS)胶带，以避免发泡聚苯乙烯(EPS)胶带沾粘第二半导体外延叠层32的表面3011。在另一实施例中，如图11A所示，撷取元件103可进一步包含一软性基板1032及一支撑结构1031，其中软性基板1032的材料包含聚酯树脂(polyester resin；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚酰亚胺(polyimide；PI)，支撑结构的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)或压克力(Acryl)等硬质的基板，用以支撑软性基板1032。
在另一实施例中，可以先将图形化的粘着介质4形成在撷取元件103上，使用对位粘合的技术，将粘着介质4与第一半导体外延叠层31对齐后，通过加温及加压的方式，使粘着介质4与第一半导体外延叠层31粘结。
接续如图1H所示，若牺牲层201与第一半导体外延叠层31的粘着力小于粘着介质4与第一半导体外延叠层31的粘着力的时候，可直接分别施以反方向的力量于撷取元件103及粘结基板101，使第一半导体外延叠层31与牺牲层201分离而不会伤害到第一半导体外延叠层31的结构，例如当牺牲层201的材料为紫外光(UV)解离材料包含丙烯酸(Acrylicacid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)等，使用紫外光(UV)照射牺牲层201可使牺牲层201的粘着力降低或消失，再分别施以反方向的力量于撷取元件103及粘结基板101，使得第一半导体外延叠层31与牺牲层201分离；或者，当牺牲层201的材料为热塑性塑胶包含尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)等，加热牺牲层201可使牺牲层201之间的粘着力降低或消失，再分别施以反方向的力量于撷取元件103及粘结基板101，使得第一半导体外延叠层31与牺牲层201分离；或者当粘着介质4为苯并环丁烯(BCB)等具有高粘着力的材料构成，牺牲层201的材料为粘着力较低的材料所构成时，可不需将牺牲层201施以光照射或者加热等方式进行改质，直接分别施以反方向的力量于撷取元件103及粘结基板101，使得第一半导体外延叠层31与牺牲层201分离，其中粘着力较低的材料包含金属材料，例如钛(Ti)、铝(Al)、钛钨合金(TiW)等、氧化物，例如氧化硅(SiOx)、或者氮化物，例如氮化硅(SiNx)。
此外，如图1I所示，当牺牲层201的材料为金属材料，例如钛(Ti)、铝(Al)、钛钨(TiW)、银(Ag)等，或者含硅的材料，例如氧化硅(SiOx)、氮化硅(SiNx)或者多晶硅(poly-Si)等材料，可使用湿蚀刻或者蒸气蚀刻的方式，移除牺牲层201，再分别施以反方向的力量于撷取元件103及粘结基板101，使得第一半导体外延叠层31与牺牲层201分离，本实施例中，湿蚀刻使用的蚀刻液包含氢氟酸，蒸气蚀刻使用的化学材料包含氟化氢(HF)蒸气。
在另一实施例中，如前述撷取元件103包含一软性基板1032及一支撑结构1031，当第一半导体外延叠层31与牺牲层201分离后，接续如图11B所示，可将软性基板1032与支撑结构1031分离，进一步制作成软性显示器。
第二实施例
图2A至图2H分别为根据本发明第二实施例的工艺方法于各步骤的对应结构示意图。如图2A所示，本实施例与前述第一实施例的差异在于粘着结构2的结构不同。本实施例中，牺牲层201位于粘结基板101的表面1011与粘结层202之间。后续的工艺如图2B至图2H所示，皆与前述第一实施相同，其中，经由本实施例所披露的工艺所形成的每一个第一半导体外延叠层31的表面311上，都有粘结层202。
第三实施例
图3A至图3H分别为根据本发明第三实施例的工艺方法于各步骤的对应结构示意图。如图3A所示，本实施例中，先将牺牲层201与粘结层202分别形成在半导体外延叠层3的表面311及粘结基板101的表面1011上，接续如图3B所示，通过粘结层202及牺牲层201，以加热、加压的方式将半导体外延叠层3与粘结基板101粘合，由于粘结层202的材料包含苯并环丁烯(BCB)，在上述粘合过程中牺牲层201会将牺牲层201与粘结基板101之间的粘结层202材料推开，使得牺牲层201与粘结基板101之间的粘结层202厚度小于半导体外延叠层3与粘结基板101之间的粘结层202厚度，以形成图中粘着结构2。本实施例与前述第一实施例的差异在于粘着结构2的结构不同，牺牲层201位于粘结层202之上，不与粘结基板101的表面1011相接。后续的工艺如图3B至图3H所示，皆与前述第一实施相同。
第四实施例
图4A至图4C为根据本发明第四实施例的结构示意图。如图4A所示，本实施例与前述第三实施例的差异在于每一个第一半导体外延叠层31的表面311，都与图形化的牺牲层201及粘结层202相接。或者，如图4B所示，本实施例与前述第一实施例的差异在于每一个第一半导体外延叠层31的表面311，都与图形化的牺牲层201及粘结层202相接。或者，如图4C所示，本实施例与前述第-二实施例的差异在于每一个第一半导体外延叠层31所对应的图形化的牺牲层201被粘结层202所覆盖，并且与粘结基板101粘结。
第五实施例
图5A至图5G为根据本发明第五实施例的结构示意图。如图5A所示，根据本发明所披露的光电半导体元件工艺，提供一粘结基板101具有一表面1011，形成一粘着结构2在表面1011上，粘着结构2具有一厚度t，厚度t的范围介于1μm到10μm之间，优选的是介于2μm到6μm之间。粘结基板101的材料包含电绝缘基板或导电基板，电绝缘基板的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)或陶瓷基板等；导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合。粘着结构2的材料包含有机材料，例如丙烯酸(Acrylic acid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinylether)、尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)、苯并环丁烯(BCB)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)、铜(Cu)或其组合，氧化物包含铟锡氧化物(ITO)、镉锡氧化物(CTO)、锑氧化锡、氧化铟锌、氧化锌铝、及锌锡氧化物、氧化锌(ZnO)、氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。提供一成长基板102，在成长基板102上具有以外延方式成长的一半导体外延叠层3，接着通过粘着结构2将成长基板102及半导体外延叠层3粘结至表面1011上与粘结基板101黏合。其中，半导体外延叠层3包括至少一第一半导体层301具有第一导电型态，一转换单元302以及一第二半导体层303具有第二导电型态，依序形成于成长基板102之上。第一半导体层301和第二半导体层303可为两个单层结构或两个多层结构(多层结构是指两层或两层以上)。第一半导体层301和第二半导体层303具有不同的导电型态、电性、极性或依掺杂的元素以提供电子或空穴。当第一半导体层301为p型半导体，第二半导体层303可为相异电性的n型半导体，反的，当第一半导体层301为n型半导体，第二半导体层303可为相异电性的p型半导体。转换单元302形成在第一半导体层301和第二半导体层303之间，转换单元302将光能和电能相互转换或导致转换。半导体外延叠层3可进一步加工应用于一半导体元件、设备、产品、电路，以进行或导致光能和电能相互转换。具体而言，半导体外延叠层3可进一步加工成为一发光二极管(LED)、一激光二极管(LD)、一太阳能电池或一液晶显示器其中之一。以发光二极管为例，可以通过改变半导体外延叠层3里的其中一层或多层的物理及化学组成，调整发出的光波长。常用的材料为磷化铝镓铟(aluminum gallium indium phosphide，AlGaInP)系列、氮化铝镓铟(aluminumgallium indium nitride，AlGaInN)系列、氧化锌系列(zinc oxide，ZnO)。转换单元302可为单异质结构(single heterostructure，SH)，双异质结构(double heterostructure，DH)，双侧双异质结构(double-side double heterostructure，DDH)，多层量子阱(multi-quantum well，MWQ)。具体来说，转换单元302可为中性、p型或n型电性的半导体。施以电流通过半导体外延叠层3时，转换单元302会发光。当转换单元302以磷化铝铟镓(AlGaInP)为基础的材料时，会发出红、橙、黄光的琥珀色系的光；当以氮化铝镓铟(AlGaInN)为基础的材料时，会发出蓝或绿光。
在另一实施例中，粘着结构2可先形成在半导体外延叠层3的表面3012上，接着通过粘着结构2将成长基板102及半导体外延叠层3粘结至粘结基板101的表面1011上与粘结基板101黏合。
接续如图5B所示，将成长基板102与半导体外延叠层3分离并露出半导体外延叠层3的一表面3011。分离成长基板102的方法包括利用光照法，使用激光光穿透成长基板102照射成长基板102与半导体外延叠层3之间的界面，来达到分离半导体外延叠层3与成长基板102的目的。另外，也可以利用湿式蚀刻法直接移除成长基板102，或移除成长基板102与半导体外延叠层3之间的介面层(未显示)，进而分离成长基板102与半导体外延叠层3。除此之外，还可以于高温下利用蒸气蚀刻直接移除成长基板102与半导体外延叠层3之间的介面层(未显示)，达到成长基板102与半导体外延叠层3分离的目的。
接续如图5C所示，在半导体外延叠层3的表面3011上形成一图形化的粘着介质4，其中形成图形化的粘着介质4的方式包含先形成一整层的粘着介质4在表面3011上，接着利用黄光光刻工艺或者图形化蚀刻的方式，形成图形化的粘着介质4，黄光光刻工艺及图形化蚀刻为一般已知的半导体工艺。粘着介质4的材料包含有机材料，例如丙烯酸(Acrylicacid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)、尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)、苯并环丁烯(BCB)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)、铜(Cu)或其组合，氧化物包含铟锡氧化物(ITO)、镉锡氧化物(CTO)、锑氧化锡、氧化铟锌、氧化锌铝、及锌锡氧化物、氧化锌(ZnO)、氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。
接续如图5D所示，图形化半导体外延叠层3及粘着结构2以露出表面1011，形成互相隔开的多个半导体外延叠层，其中多个半导体外延叠层包含至少一个第一半导体外延叠层31及至少一个第二半导体外延叠层32，本实施例中，如图5E所示图5D的俯视图，第一半导体外延叠层31的面积较第二半导体外延叠层32的面积小，且在每一个第一半导体外延叠层31上具有粘着介质4，而每一个第二半导体外延叠层31的表面3011上则无粘着介质4。图形化半导体外延叠层3及粘着结构2的方法可包含干蚀刻或湿蚀刻，在本实施例中使用属于干蚀刻的ICP蚀刻方式图形化半导体外延叠层3及粘着结构2，使第一半导体外延叠层31及第二半导体外延叠层32之间之间隔宽度w尽量缩小，以避免蚀刻过多的半导体外延叠层3造成浪费，本实施例之间隔宽度w介于1μm及10μm，优选的为5μm。
接续如图5F所示，提供一撷取元件103通过加温、加压或者利用撷取元件103本身具有的粘性，与粘着介质4粘结。撷取元件103包含导电材料，例如导电基板或印刷电路板，其中导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合；印刷电路板包含单面印刷电路板、双面印刷电路板、多层印刷电路板或软性电路板；或非导电材料，例如包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)、陶瓷基板或发泡聚苯乙烯(EPS)胶带等，其中当以发泡聚苯乙烯(EPS)胶带形成撷取元件103时，可提供一硬质基板与发泡聚苯乙烯(EPS)胶带粘合，用以支撑发泡聚苯乙烯(EPS)胶带，以避免发泡聚苯乙烯(EPS)胶带沾粘第二半导体外延叠层32的表面3011。
在另一实施例中，如图11A所示，撷取元件103可进一步包含一软性基板1032及一支撑结构1031，其中软性基板1032的材料包含聚酯树脂(polyester resin；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚酰亚胺(polyimide；PI)，支撑结构1031的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)或压克力(Acryl)等硬质的基板，用以支撑软性基板1032。
在另一实施例中，可以先将图形化的粘着介质4形成在撷取元件103上，使用对位粘合的技术，将粘着介质4与第一半导体外延叠层31对齐后，通过加温及加压的方式，使粘着介质4与第一半导体外延叠层31粘结，以形成如图5F所示的结构。
接续如图5G所示，使用湿蚀刻工艺或蒸气蚀刻工艺蚀刻粘着结构2，并控制湿蚀刻工艺或蒸气蚀刻工艺的时间，使第一半导体外延叠层31与粘结基板101完全分离，而第二半导体外延叠层32与粘结基板101之间留下部分的粘着结构2以支撑第二半导体外延叠层32。
在另一实施例中，如前述撷取元件103包含一软性基板1032及一支撑结构1031，当第一半导体外延叠层31与牺牲层201分离后，接续如图11B所示，可将软性基板1032与支撑结构1031分离，进一步制作成软性显示器。
第六实施例
图6A至图6H为根据本发明第六实施例的结构示意图。如图6A所示，根据本发明所披露的光电半导体元件工艺，提供一粘结基板101具有一表面1011及一表面1012对应表面1011，粘结基板101具有至少一孔洞110从表面1011穿透到表面1012，粘结基板101的俯视图如图6B所示，其中图6A为图6B中虚线CC’的剖面图。粘结基板101的材料包含电绝缘基板或导电基板，电绝缘基板的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)或陶瓷基板等；导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合。
接续如图6C所示，提供一成长基板102，在成长基板102上具有以外延方式成长的一半导体外延叠层3，接着通过一粘着结构2将半导体外延叠层3粘结至粘结基板101的表面1011上与粘结基板101黏合，孔洞110露出部分的粘着结构2。在本实施例中，粘着结构2可先形成在半导体外延叠层3的表面3012上，接着通过粘着结构2将成长基板102及半导体外延叠层3粘结至粘结基板101的表面1011上与粘结基板101黏合。
粘着结构2具有一厚度t，厚度t的范围介于1μm到10μm之间，优选的是介于2μm到6μm之间。粘着结构2的材料包含有机材料，例如丙烯酸(Acrylic acid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinylether)、尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)、苯并环丁烯(BCB)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)、铜(Cu)或其组合，氧化物包含铟锡氧化物(ITO)、镉锡氧化物(CTO)、锑氧化锡、氧化铟锌、氧化锌铝、及锌锡氧化物、氧化锌(ZnO)、氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。半导体外延叠层3包括至少一第一半导体层301具有第一导电型态，一转换单元302以及一第二半导体层303具有第二导电型态，依序形成于成长基板102之上。第一半导体层301和第二半导体层303可为两个单层结构或两个多层结构(多层结构是指两层或两层以上)。第一半导体层301和第二半导体层303具有不同的导电型态、电性、极性或依掺杂的元素以提供电子或空穴。当第一半导体层301为p型半导体，第二半导体层303可为相异电性的n型半导体，反的，当第一半导体层301为n型半导体，第二半导体层303可为相异电性的p型半导体。转换单元302形成在第一半导体层301和第二半导体层303之间，转换单元302是将光能和电能相互转换或导致转换。半导体外延叠层3可进一步加工应用于一半导体元件、设备、产品、电路，以进行或导致光能和电能相互转换。具体而言，半导体外延叠层3可进一步加工成为一发光二极管(LED)、一激光二极管(LD)、一太阳能电池或一液晶显示器其中之一。以发光二极管为例，可以通过改变半导体外延叠层3里的其中一层或多层的物理及化学组成，调整发出的光波长。常用的材料为磷化铝镓铟(aluminum gallium indium phosphide，AlGaInP)系列、氮化铝镓铟(aluminumgallium indium nitride，AlGaInN)系列、氧化锌系列(zinc oxide，ZnO)。转换单元302可为单异质结构(single heterostructure，SH)，双异质结构(double heterostructure，DH)，双侧双异质结构(double-side double heterostructure，DDH)，多层量子阱(multi-quantum well，MWQ)。具体来说，转换单元302可为中性、p型或n型电性的半导体。施以电流通过半导体外延叠层3时，转换单元302会发光。当转换单元302以磷化铝铟镓(AlGaInP)为基础的材料时，会发出红、橙、黄光的琥珀色系的光；当以氮化铝镓铟(AlGaInN)为基础的材料时，会发出蓝或绿光。
接续如图6D所示，将成长基板102与半导体外延叠层3分离并露出半导体外延叠层3的表面3011，以及形成一支撑结构5于粘结基板101的表面1012上、孔洞110的壁面1101上、以及从孔洞110显露出的部分粘着结构2上。其中，分离成长基板102的方法可包含前述第一实施例中所描述的方法。支撑结构5的材料包含有机材料，例如紫外光(UV)解离胶，像是丙烯酸(Acrylic acid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)等；热塑性塑胶，像是尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)或其组合，氧化物包含氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。
接续如图6E所示，在半导体外延叠层3的表面3011上形成一图形化的粘着介质4对应孔洞110，其中形成图形化的粘着介质4的方式包含先形成一整层的粘着介质4在表面3011上，接着利用黄光光刻工艺或者图形化蚀刻的方式，形成图形化的粘着介质4，黄光光刻工艺及图形化蚀刻为一般已知的半导体工艺。粘着介质4的材料包含有机材料，例如丙烯酸(Acrylicacid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)、尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)、铜(Cu)或其组合，氧化物包含铟锡氧化物(ITO)、镉锡氧化物(CTO)、锑氧化锡、氧化铟锌、氧化锌铝、及锌锡氧化物、氧化锌(ZnO)、氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。
接续如图6F所示，图形化半导体外延叠层3及粘着结构2并露出表面1011以形成互相隔开的多个半导体外延叠层，其中多个半导体外延叠层包含至少一个第一半导体外延叠层31及至少一个第二半导体外延叠层32，在每一个第一半导体外延叠层31上具有粘着介质4，而每一个第二半导体外延叠层32的表面3011上则无粘着介质4，其中，第一半导体外延叠层31在孔洞110上，因此第一半导体外延叠层31与粘结基板101之间的粘着力小于第二半导体外延叠层32与粘结基板101之间的粘着力。图形化半导体外延叠层3及粘着结构2的方法包含干蚀刻或湿蚀刻，在本实施例中使用干蚀刻制成使第一半导体外延叠层31及第二半导体外延叠层32之间之间隔宽度w尽量缩小，以避免蚀刻过多的半导体外延叠层3造成浪费，本实施例之间隔宽度w介于1μm及10μm，优选的为5μm。
接续如图6G所示提供一撷取元件103通过加温、加压或者利用撷取元件103本身具有的粘性，与粘着介质4粘结。撷取元件103包含导电材料，例如导电基板或印刷电路板，其中导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合；印刷电路板包含单面印刷电路板、双面印刷电路板、多层印刷电路板或软性电路板；或非导电材料，例如包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)、陶瓷基板或发泡聚苯乙烯(EPS)胶带等，其中当以发泡聚苯乙烯(EPS)胶带形成撷取元件103时，可提供一硬质基板与发泡聚苯乙烯(EPS)胶带粘合，用以支撑发泡聚苯乙烯(EPS)胶带，以避免发泡聚苯乙烯(EPS)胶带沾粘第二半导体外延叠层32的表面3011。
在另一实施例中，如图11A所示，撷取元件103可进一步包含一软性基板1032及一支撑结构1031，其中软性基板1032的材料包含聚酯树脂(polyester resin；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚酰亚胺(polyimide；PI)，支撑结构的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)或压克力(Acryl)等硬质的基板，用以支撑软性基板1032。
在另一实施例中，可以先将图形化的粘着介质4形成在撷取元件103上，使用对位粘合的技术，将粘着介质4与第一半导体外延叠层31对齐后，通过加温及加压的方式，使粘着介质4与第一半导体外延叠层31粘结。
接续如图6H所示，当支撑结构5的材料为金属材料，例如钛(Ti)、铝(Al)、钛钨(TiW)、银(Ag)等，或者含硅的材料，例如氧化硅(SiOx)、氮化硅(SiNx)或者多晶硅(poly-Si)等材料，可使用湿蚀刻或者蒸气蚀刻的方式，移除支撑结构5，再分别施以反方向的力量于撷取元件103及粘结基板101，使得第一半导体外延叠层31与牺牲层201分离，本实施例中，湿蚀刻使用的蚀刻液包含氢氟酸，蒸气蚀刻使用的化学材料包含氟化氢(HF)蒸气。若支撑结构5的材料为紫外光(UV)解离材料，像是丙烯酸(Acrylic acid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinylether)等，使用紫外光(UV)照射支撑结构5可使支撑结构5与粘着结构2之间的粘着力降低或消失，再分别施以反方向的力量于撷取元件103及粘结基板101，使得第一半导体外延叠层31与支撑结构5分离；若支撑结构5的材料为热塑性塑胶，像是尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)等，加热支撑结构5可使支撑结构5与粘着结构2之间的粘着力降低或消失，再分别施以反方向的力量于撷取元件103及黏结基板101，使得第一半导体外延叠层31与支撑结构5分离。
在另一实施例中，如前述撷取元件103包含一软性基板1032及一支撑结构1031，当第一半导体外延叠层31与牺牲层201分离后，接续如图11B所示，可将软性基板1032与支撑结构1031分离，进一步制作成软性显示器。
第七实施例
图7A至图7F分别为根据本发明第七实施例的工艺方法于各步骤的对应结构示意图。本实施例与前述第二实施例的差异在于粘结基板101具有多个孔洞120对应每一个第一半导体外延叠层31，使第一半导体外延叠层31与粘结基板101之间的粘着力比第二实施例中第一半导体外延叠层31与粘结基板101之间的粘着力还低，以增加使用机械力分离第一半导体外延叠层31与粘结基板101的成功机率；或者，利用湿蚀刻或蒸气蚀刻去除牺牲层201时，蚀刻液包含氢氟酸或者蒸气蚀刻使用的化学材料包含氟化氢(HF)蒸气，可经由多个孔洞120蚀刻牺牲层201，以减少蚀刻所需的时间。
第八实施例
图8A至图8F分别为根据本发明第八实施例的工艺方法于各步骤的对应结构示意图。本实施例与前述第七实施例的差异在粘着结构2不包含牺牲层，在粘结基板101具有多个孔洞120对应每一个第一半导体外延叠层31，使第一半导体外延叠层31与粘结基板101之间的粘着力比第二半导体外延叠层32与粘结基板101之间的粘着力还低，使用机械力即可分离第一半导体外延叠层31与粘结基板101。
第九实施例
图9A至图9I分别为根据本发明第九实施例的工艺方法于各步骤的对应结构示意图。参阅图9A，提供一成长基板102具有一表面1021用以后续成长半导体叠层，构成成长基板102的材料包含但不限于锗(Ge)、砷化镓(GaAs)、磷化铟(InP)、磷化镓(GaP)、蓝宝石(sapphire)、碳化硅(SiC)、硅(Si)、氧化二铝锂(LiAlO2)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)的一种或其组合。在成长基板102的表面1021上形成一图形化的牺牲层601，牺牲层601的材料包含半导体材料，例如砷化铝(AlAs)或氮化铝(AlN)，或者氧化物，例如氧化硅(SiOx)，其中，若图形化的牺牲层601的材料为砷化铝(AlAs)或氮化铝(AlN)，形成的方式包含以有机金属化学气相沉积(MOCVD)的方法成长后，再以图形化蚀刻的方式形成；若图形化的牺牲层601的材料为氧化硅(SiOx)，形成的方式包含以物理气相沉积法(PVD)或化学气相沉积法(CVD)的方式形成在成长基板102上，再施以图形化蚀刻的方式形成。
接续如图9B所示，在成长基板102的表面1021上形成一半导体层304并覆盖图形化的牺牲层601，其中半导体层304的材料有别于牺牲层601。半导体层304可包含一过渡层(未显示)或一窗口层(未显示)。所述的过渡层可当作一缓冲层介于成长基板102及窗口层之间，或介于成长基板102及后续形成的半导体外延叠层3。在发光二极管的结构中，所述的过渡层是为了减少二层材料间的晶格不匹配。另一方面，所述的过渡层可以为单层、多层、二种材料的结合或二分开的结构，其中所述的过渡层的材料可为有机金属、无机金属或半导体中的任一种。所述的过渡层也可作为反射层、热传导层、电传导层、欧姆接触层、抗形变层、应力释放层、应力调整层、接合层、波长转换层或固定结构等。所述的窗口层为一厚度较大的半导体层，可提升半导体外延叠层3的出光效率，以及增加电流横向散布的效果，其材料包含至少一元素选自于铝(Al)、镓(Ga)、铟(In)、砷(As)、磷(P)及氮(N)所构成的群组，或为其组合，例如为GaN或AlGaInP的半导体化合物。
接续如图9C所示，在半导体层304上继续形成半导体外延叠层3，其中，半导体外延叠层3包括至少一第一半导体层301具有第一导电型态，一转换单元302以及一第二半导体层303具有第二导电型态，依序形成于成长基板102之上。第一半导体层301和第二半导体层303可为两个单层结构或两个多层结构(多层结构是指两层或两层以上)。第一半导体层301和第二半导体层303具有不同的导电型态、电性、极性或依掺杂的元素以提供电子或空穴。当第一半导体层301为p型半导体，第二半导体层303可为相异电性的n型半导体，反的，当第一半导体层301为n型半导体，第二半导体层303可为相异电性的p型半导体。转换单元302形成在第一半导体层301和第二半导体层303之间，转换单元302是将光能和电能相互转换或导致转换。半导体外延叠层3可进一步加工应用于一半导体元件、设备、产品、电路，以进行或导致光能和电能相互转换。具体而言，半导体外延叠层3可进一步加工成为一发光二极管(LED)、一激光二极管(LD)、一太阳能电池或一液晶显示器其中之一。以发光二极管为例，可以通过改变半导体外延叠层3里的其中一层或多层的物理及化学组成，调整发出的光波长。常用的材料为磷化铝镓铟(aluminum gallium indium phosphide，AlGaInP)系列、氮化铝镓铟(aluminum gallium indium nitride，AlGaInN)系列、氧化锌系列(zinc oxide，ZnO)。转换单元302可为单异质结构(single heterostructure，SH)，双异质结构(doubleheterostructure，DH)，双侧双异质结构(double-side double heterostructure，DDH)，多层量子阱(multi-quantum well，MWQ)。具体来说，转换单元302可为中性、p型或n型电性的半导体。施以电流通过半导体外延叠层3时，转换单元302会发光。当转换单元302以磷化铝铟镓(AlGaInP)为基础的材料时，会发出红、橙、黄光的琥珀色系的光；当以氮化铝镓铟(AlGaInN)为基础的材料时，会发出蓝或绿光。
接续如图9D所示，在半导体外延叠层3的表面3011上形成一图形化的粘着介质4对应图形化的牺牲层601，其中形成图形化的粘着介质4的方式包含先形成一整层的粘着介质4在表面3011上，接着利用黄光光刻工艺或者图形化蚀刻的方式，形成图形化的粘着介质4，黄光光刻工艺及图形化蚀刻为一般已知的半导体工艺。粘着介质4的材料包含有机材料，例如丙烯酸(Acrylic acid)、不饱和聚酯(Unsaturated polyester)、环氧树脂(Epoxy)、氧杂环丁烷(Oxetane)、乙烯醚(Vinyl ether)、尼龙(Nylon)、聚丙烯(PP)、聚对苯二甲酸丁二醇酯(PBT)、聚苯醚(PPO)、聚碳酸酯(PC)、丙烯腈-丁二烯-苯乙烯(ABS)、聚氯乙烯(PVC)、苯并环丁烯(BCB)等；或者无机材料，例如金属包含钛(Ti)、金(Au)、铍(Be)、钨(W)、铝(Al)、锗(Ge)、铜(Cu)或其组合，氧化物包含铟锡氧化物(ITO)、镉锡氧化物(CTO)、锑氧化锡、氧化铟锌、氧化锌铝、及锌锡氧化物、氧化锌(ZnO)、氧化硅(SiOx)，或者氮化物包含氮化硅(SiNx)等。
接续如图9E所示，图形化半导体外延叠层3及半导体层304并露出成长基板102的表面1021以形成互相隔开的多个半导体外延叠层，其中多个半导体外延叠层包含至少一个第一半导体外延叠层31及至少一个第二半导体外延叠层32，在每一个第一半导体外延叠层31上具有粘着介质4，而每一个第二半导体外延叠层32的表面3011上则无粘着介质4。图形化半导体外延叠层3及粘着结构2的方法包含干蚀刻或湿蚀刻，在本实施例中使用干蚀刻制成使第一半导体外延叠层31及第二半导体外延叠层32之间之间隔宽度w尽量缩小，以避免蚀刻过多的半导体外延叠层3造成浪费，本实施例之间隔宽度w介于1μm及10μm，优选的为5μm。在本实施例中，由于第一半导体外延叠层31与成长基板102之间具有牺牲层601，而第二半导体外延叠层32直接成长在成长基板102上，因此控制半导体层304外延工艺的参数条件，或利用牺牲层601材料与半导体层304材料性质的差异，例如牺牲层601的材料为氧化物，使半导体层304与牺牲层601之间的附着力小于半导体层304与成长基板102之间的附着力，进而使得半导体层304与成长基板102之间的粘着力于半导体层304与成长基板102之间的粘着力。
接续如图9F所示，所示提供一撷取元件103通过加温、加压或者利用撷取元件103本身具有的粘性，与粘着介质4粘结。撷取元件103包含导电材料，例如导电基板或印刷电路板，其中导电基板的材料包含硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)或金属材料的一种或其组合；印刷电路板包含单面印刷电路板、双面印刷电路板、多层印刷电路板或软性电路板；或非导电材料，例如包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)、陶瓷基板或发泡聚苯乙烯(EPS)胶带等。
在另一实施例中，如图11A所示，撷取元件103可进一步包含一软性基板1032及一支撑结构1031，其中软性基板1032的材料包含聚酯树脂(polyester resin；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚酰亚胺(polyimide；PI)，支撑结构的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)或压克力(Acryl)等硬质的基板，用以支撑软性基板1032。
在另一实施例中，可以先将图形化的粘着介质4形成在撷取元件103上，使用对位粘合的技术，将粘着介质4与第一半导体外延叠层31对齐后，通过加温及加压的方式，使粘着介质4与第一半导体外延叠层31粘结。
接续如图9G所示，若牺牲层601为氧化物(SiOx)或者砷化铝(AlAs)，可使用湿蚀刻或者蒸气蚀刻的方式，移除牺牲层601，再分别施以反方向的力量于撷取元件103及成长基板102，使得第一半导体外延叠层31与牺牲层601分离，本实施例中，湿蚀刻使用的蚀刻液包含氢氟酸，蒸气蚀刻使用的化学材料包含氟化氢(HF)蒸气。或者如图9H及图9I所示，当牺牲层601的材料为非半导体材料，例如氧化物(SiOx)时，控制半导体层304外延工艺中横向外延阶段的温度与压力，例如控制温度介于1000℃与1100℃之间及压力介于400mbr与600mbar之间，在半导体层304与牺牲层601之间形成一孔隙602，使半导体层304与牺牲层601之间的接触面积减少，此时即可施以反方向的力量于撷取元件103及成长基板102，直接分离第一半导体外延叠层31与牺牲层601。
在另一实施例中，如图11A所示，撷取元件103可进一步包含一软性基板1032及一支撑结构1031，其中软性基板1032的材料包含聚酯树脂(polyester resin；PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate；PEN)或聚酰亚胺(polyimide；PI)，支撑结构的材料包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)或压克力(Acryl)等硬质的基板，用以支撑软性基板1032。
第十实施例
图10A至图10C分别为根据本发明第十实施例的工艺方法于各步骤的对应结构示意图。如图10A至图10C所示，第十实施例与前述第九实施例差异在于粘着介质4位于第二半导体外延叠层32上，而第一半导体外延叠层31露出表面3011。如图10C所示，当半导体层304的材料为氮化镓(GaN)，牺牲层601的材料为氮化铝(AlN)，且成长基板102为透明基板时，可使用一激光光7从成长基板102的另一表面1022射入用以照射半导体层304及牺牲层601，其中激光光7的能量大于氮化镓(GaN)的能隙且小于氮化铝(AlN)的能隙，用以分离每一个第二半导体外延叠层32中的半导体层304与成长基板102，接着再施以反方向的力量于撷取元件103及成长基板102，分离第二半导体外延叠层32与牺牲层601。

Claims (20)

1.一种半导体结构，其特征在于，包含：
基板，具有第一表面；
第一半导体外延叠层，位于该第一表面上且具有相对于该第一表面的第二表面；以及
粘结结构，位于该第一表面与该第一半导体外延叠层之间，且与该第一半导体外延叠层及该基板直接接触；
其中，该粘结结构包含粘结层以及牺牲层，且该粘结层及该牺牲层均与该第一半导体外延叠层直接相接。
2.如权利要求1所述的半导体结构，其中该粘结层与该第一半导体外延叠层之间的粘着力大于该牺牲层与该第一半导体外延叠层之间的粘着力。
3.如权利要求1所述的半导体结构，其中该粘结层与该牺牲层的材质相异。
4.如权利要求1所述的半导体结构，其中该牺牲层位于该第一半导体外延叠层与该粘结层之间。
5.如权利要求1所述的半导体结构，其中该第二表面包含中央区域与包围该中央区域的周围区域，该粘结层仅与该中央区域直接相接，该牺牲层与该周围区域直接相接。
6.如权利要求1所述的半导体结构，其中该粘结层的材料包含苯并环丁烯(BCB)。
7.如权利要求1所述的半导体结构，其中该牺牲层的材料包含氧化物(SiOx)或氮化物(SiNx)。
8.如权利要求1所述的半导体结构，其中该粘结结构的厚度与该粘结层最大的厚度相同。
9.如权利要求1所述的半导体结构，还包含第二半导体外延叠层，位于该第一表面上且与该第一半导体外延叠层相邻，其中该粘结层位于该第二半导体外延叠层与该第一表面之间。
10.如权利要求1所述的半导体结构，其中该基板包含蓝宝石(Sapphire)、钻石(Diamond)、玻璃(Glass)、石英(Quartz)、压克力(Acryl)、氧化锌(ZnO)、氮化铝(AlN)、氧化二铝锂(LiAlO2)、硅(Si)、砷化镓(GaAs)、碳化硅(SiC)、氧化锌(ZnO)、氮化镓(GaN)、氮化铝(AlN)、陶瓷、发泡聚苯乙烯(EPS)胶带、金属材料或其组合。
11.如权利要求9所述的半导体结构，其中该第一半导体外延叠层及该第二半导体外延叠层之间具有间隔宽度，该间隔宽度介于1μm及10μm之间。
12.如权利要求1所述的半导体结构，其中该粘结 结构具有介于1μm到10μm之间的厚度。
13.如权利要求1所述的半导体结构，其中该第一半导体外延叠层包含转换单元，该转换单元将光能和电能相互转换或导致转换。
14.如权利要求1所述的半导体结构，还包含粘着介质，位于该第一半导体外延叠层上。
15.如权利要求14所述的半导体结构，还包含撷取元件，与该粘着介质粘结。
16.如权利要求15所述的半导体结构，其中该撷取元件包含软性基板。
17.如权利要求15所述的半导体结构，其中该撷取元件包含导电材料。
18.如权利要求1所述的半导体结构，其中该基板具有至少一孔洞。
19.如权利要求18所述的半导体结构，其中该孔洞对应该第一半导体外延叠层。
20.如权利要求1所述的半导体结构，其中该粘结层或该牺牲层包含半导体材料。
CN201711391835.4A 2013-07-29 2013-07-29 半导体结构 Active CN107968066B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711391835.4A CN107968066B (zh) 2013-07-29 2013-07-29 半导体结构

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711391835.4A CN107968066B (zh) 2013-07-29 2013-07-29 半导体结构
CN201380077951.2A CN105359282B (zh) 2013-07-29 2013-07-29 选择性转移半导体元件的方法
PCT/CN2013/080335 WO2015013864A1 (zh) 2013-07-29 2013-07-29 选择性转移半导体元件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380077951.2A Division CN105359282B (zh) 2013-07-29 2013-07-29 选择性转移半导体元件的方法

Publications (2)

Publication Number Publication Date
CN107968066A CN107968066A (zh) 2018-04-27
CN107968066B true CN107968066B (zh) 2022-02-22

Family

ID=52430814

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711391835.4A Active CN107968066B (zh) 2013-07-29 2013-07-29 半导体结构
CN201380077951.2A Active CN105359282B (zh) 2013-07-29 2013-07-29 选择性转移半导体元件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380077951.2A Active CN105359282B (zh) 2013-07-29 2013-07-29 选择性转移半导体元件的方法

Country Status (7)

Country Link
US (6) US9508894B2 (zh)
JP (1) JP6125730B2 (zh)
KR (3) KR101973720B1 (zh)
CN (2) CN107968066B (zh)
DE (1) DE112013007281B4 (zh)
TW (2) TWI791568B (zh)
WO (1) WO2015013864A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508894B2 (en) * 2013-07-29 2016-11-29 Epistar Corporation Method of selectively transferring semiconductor device
DE102014110884B4 (de) * 2014-07-31 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips
US9601673B2 (en) * 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
TWI581460B (zh) * 2015-09-04 2017-05-01 錼創科技股份有限公司 發光元件及其製作方法
US10032973B1 (en) * 2017-01-26 2018-07-24 International Business Machines Corporation Magnetically guided chiplet displacement
CN109509720B (zh) 2017-09-15 2021-03-02 京东方科技集团股份有限公司 基板支撑装置、显示面板制造设备和基板支撑方法
FR3077680B1 (fr) * 2018-02-07 2020-02-28 Aledia Emetteur, dispositif emetteur et ecran d'affichage et procede de fabrication associes
TWI670755B (zh) * 2018-02-28 2019-09-01 日商菲爾尼克斯股份有限公司 半導體元件的製造方法
JP6431631B1 (ja) 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN109585617B (zh) * 2018-12-28 2024-05-07 华灿光电（浙江）有限公司 一种选择性转移半导体器件的方法和基板
CN111525013A (zh) * 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
KR102711294B1 (ko) * 2019-04-09 2024-09-27 신에쯔 한도타이 가부시키가이샤 전자 디바이스의 제조 방법
CN110098289A (zh) * 2019-05-07 2019-08-06 京东方科技集团股份有限公司 一种转移装置及显示基板的制作方法
WO2020263632A1 (en) 2019-06-26 2020-12-30 Applied Materials, Inc. Flexible multi-layered cover lens stacks for foldable displays
CN110379759B (zh) * 2019-07-05 2021-02-02 深超光电（深圳）有限公司 吸附装置、转移系统及转移方法
DE102019216302A1 (de) * 2019-10-23 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur montage eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE102019128728A1 (de) * 2019-10-24 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauteilverbund und verfahren zum proben und herstellen von bauteilen
TWI736334B (zh) 2020-06-23 2021-08-11 隆達電子股份有限公司 發光二極體
WO2022021003A1 (zh) * 2020-07-27 2022-02-03 重庆康佳光电技术研究院有限公司 转接板、巨量转移方法及Micro-LED显示器
CN112967984B (zh) * 2020-09-24 2022-03-25 重庆康佳光电技术研究院有限公司 微芯片的巨量转移方法及显示背板
CN112366247B (zh) * 2020-10-22 2021-10-08 中国电子科技集团公司第五十五研究所 一种转移印刷集成的顶入射InGaAs探测器的制备方法
JP2024063293A (ja) * 2022-10-26 2024-05-13 沖電気工業株式会社 電子デバイスの製造方法
CN115763650B (zh) * 2022-11-30 2023-09-26 惠科股份有限公司 显示面板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656281A (zh) * 2008-08-18 2010-02-24 晶元光电股份有限公司 晶片发光结构及其制造方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP4538951B2 (ja) * 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002198569A (ja) * 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP2003332523A (ja) * 2002-05-17 2003-11-21 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP4288947B2 (ja) * 2003-01-20 2009-07-01 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
JP4934942B2 (ja) * 2003-07-23 2012-05-23 ソニー株式会社 剥離方法
TWI243492B (en) * 2004-11-03 2005-11-11 Epistar Corp Light-emitting diodes
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
DE102005022780B4 (de) * 2005-05-12 2017-12-28 Infineon Technologies Ag Halbleiterchips für Tag-Anwendungen und Verfahren zur Packung von Halbleiterchips
CN101213661A (zh) * 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
JP5355423B2 (ja) * 2007-02-22 2013-11-27 ダウ コーニング コーポレーション 伝導性フィルムを調製するためのプロセスおよびそのプロセスを用いて調製した物品
JP2008252069A (ja) 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
US8085825B2 (en) * 2007-03-06 2011-12-27 Sanyo Electric Co., Ltd. Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
DE102008026839A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090298211A1 (en) * 2008-05-28 2009-12-03 Tae-Woong Kim Method for manufacturing flexible display
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
US8859399B2 (en) 2008-11-19 2014-10-14 Agency For Science, Technology And Research Method of at least partially releasing an epitaxial layer
US8153475B1 (en) * 2009-08-18 2012-04-10 Sorra, Inc. Back-end processes for substrates re-use
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
DE102009056386B4 (de) 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US20110207253A1 (en) * 2010-02-23 2011-08-25 Yueh-Hsun Yang Flip-chip led module fabrication method
JP4836218B1 (ja) * 2010-07-30 2011-12-14 Ｄｏｗａエレクトロニクス株式会社 半導体素子と半導体素子の製造方法
US8324770B2 (en) * 2010-07-30 2012-12-04 General Electric Company Electric motor apparatus
TWI557934B (zh) 2010-09-06 2016-11-11 晶元光電股份有限公司 半導體光電元件
US9455242B2 (en) * 2010-09-06 2016-09-27 Epistar Corporation Semiconductor optoelectronic device
CN103222076B (zh) 2010-11-18 2017-10-27 3M创新有限公司 包含聚硅氮烷接合层的发光二极管部件
US8735191B2 (en) * 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals
JP5741811B2 (ja) 2011-02-23 2015-07-01 三菱マテリアル株式会社 発光素子向け増反射透明膜用組成物、発光素子、および発光素子の製造方法
US20130023073A1 (en) * 2011-07-19 2013-01-24 Phostek, Inc. Using non-isolated epitaxial structures in glue bonding for multiple group-iii nitride leds on a single substrate
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
EP2645429A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijunction solar cell devices
TWI546844B (zh) 2012-10-09 2016-08-21 晶元光電股份有限公司 半導體發光元件及其製作方法
US9314930B2 (en) * 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
DE112013007192B4 (de) * 2013-06-26 2024-05-23 Epistar Corporation Lichtemittierende Vorrichtung
TWI603390B (zh) 2013-07-29 2017-10-21 晶元光電股份有限公司 選擇性轉移半導體元件的方法
US9508894B2 (en) * 2013-07-29 2016-11-29 Epistar Corporation Method of selectively transferring semiconductor device
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
CN105789122B (zh) * 2014-12-12 2019-05-03 财团法人工业技术研究院 光电元件的转移方法
US9496165B1 (en) * 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656281A (zh) * 2008-08-18 2010-02-24 晶元光电股份有限公司 晶片发光结构及其制造方法

Also Published As

Publication number Publication date
US10693034B2 (en) 2020-06-23
US20170373219A1 (en) 2017-12-28
TWI791568B (zh) 2023-02-11
US10553747B2 (en) 2020-02-04
KR101973720B1 (ko) 2019-04-29
JP2016535449A (ja) 2016-11-10
CN107968066A (zh) 2018-04-27
CN105359282B (zh) 2018-01-16
US20220123167A1 (en) 2022-04-21
KR101767078B1 (ko) 2017-08-10
US9508894B2 (en) 2016-11-29
WO2015013864A1 (zh) 2015-02-05
TW202320132A (zh) 2023-05-16
US20170033259A1 (en) 2017-02-02
KR101841609B1 (ko) 2018-03-23
KR20160025609A (ko) 2016-03-08
TW201913736A (zh) 2019-04-01
CN105359282A (zh) 2016-02-24
US20240186446A1 (en) 2024-06-06
JP6125730B2 (ja) 2017-05-10
US11211522B2 (en) 2021-12-28
KR20180031074A (ko) 2018-03-27
KR20170092718A (ko) 2017-08-11
DE112013007281T5 (de) 2016-04-14
US20200321487A1 (en) 2020-10-08
DE112013007281B4 (de) 2021-07-01
US20160163917A1 (en) 2016-06-09
US11901478B2 (en) 2024-02-13

Similar Documents

Publication Publication Date Title
CN107968066B (zh) 半导体结构
US10651335B2 (en) Semiconductor light emitting device and method of fabricating the same
US9293634B2 (en) Method of manufacturing semiconductor optoelectronic device
KR101362516B1 (ko) 플렉서블 수직형 발광다이오드 및 그 제조방법
JP7179121B2 (ja) 半導体素子を選択的にトランスファーする方法
TWI603390B (zh) 選擇性轉移半導體元件的方法
TWI549170B (zh) 選擇性轉移半導體元件的方法
TWI722242B (zh) 一種半導體裝置
TWI766580B (zh) 一種半導體裝置
JP6453375B2 (ja) 半導体素子を選択的にトランスファーする方法及び半導体構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant