DE112013007281T5 - Verfahren zum selektiven Transferieren einer Halbleitervorrichtung - Google Patents

Verfahren zum selektiven Transferieren einer Halbleitervorrichtung Download PDF

Info

Publication number
DE112013007281T5
DE112013007281T5 DE112013007281.5T DE112013007281T DE112013007281T5 DE 112013007281 T5 DE112013007281 T5 DE 112013007281T5 DE 112013007281 T DE112013007281 T DE 112013007281T DE 112013007281 T5 DE112013007281 T5 DE 112013007281T5
Authority
DE
Germany
Prior art keywords
epitaxial
selectively transferring
semiconductor devices
epitaxial semiconductor
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013007281.5T
Other languages
English (en)
Other versions
DE112013007281B4 (de
Inventor
Chih-Chiang Lu
Yi-Ming Chen
Chun-Yu Lin
Ching Pei Lin
Chung-Hsun Chien
Chien-Fu Huang
Hao-Min Ku
Min-Hsun Hsieh
Tzu-Chieh Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of DE112013007281T5 publication Critical patent/DE112013007281T5/de
Application granted granted Critical
Publication of DE112013007281B4 publication Critical patent/DE112013007281B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Weting (AREA)
  • Adhesive Tapes (AREA)
  • Light Receiving Elements (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ein Verfahren zum selektiven Transferieren von Halbleitervorrichtungen umfasst die folgenden Schritte: Bereitstellen eines Substrats mit einer ersten Oberfläche und einer zweiten Oberfläche; Bereitstellen mehrerer epitaktischer Halbleiterstapel auf der ersten Oberfläche, wobei jeder der mehreren epitaktischen Halbleiterstapel einen ersten epitaktischen Halbleiterstapel und einen zweiten epitaktischen Halbleiterstapel umfasst und der erste epitaktische Halbleiterstapel von dem zweiten epitaktischen Halbleiterstapel getrennt ist und wobei eine Haftung zwischen dem ersten epitaktischen Halbleiterstapel und dem Substrat von der Haftung zwischen dem zweiten epitaktischen Halbleiterstapel und dem Substrat verschieden ist; und selektives Separieren des ersten epitaktischen Halbleiterstapels oder des zweiten epitaktischen Halbleiterstapels von dem Substrat.

Description

  • Technisches Gebiet
  • Die Anmeldung betrifft ein Verfahren zum Herstellen einer optoelektronischen Halbleitervorrichtung.
  • Daten verwandter Anmeldungen
  • Die vorliegende Anmeldung ist der Eintritt in die nationale Phase gemäß 35 USC §371 der PCT-Anmeldung PCT/CN2013/080335 , Veröffentlichungsnummer 2015/013864, die am 29. Juli 2013 eingereicht worden ist und hier durch Bezugnahme vollständig mit aufgenommen ist.
  • Beschreibung des Standes der Technik
  • Während sich die Technologie entwickelte, lieferten optoelektronische Halbleitervorrichtungen einen großen Beitrag zu Energieübertragung und -umwandlung. Beispielsweise können optoelektronische Halbleitervorrichtungen in einem Systembetrieb wie beispielsweise in einem Lichtleitfaserkommunikationssystem, optischen Speichersystem und militärischen System verwendet werden. Je nach dem Energieumwandlungsmodus können optoelektronische Halbleitervorrichtungen in drei Kategorien eingeteilt werden: Umwandlung von elektrischer Energie in Licht wie beispielsweise bei einer Leuchtdiode und Laserdiode; Umwandlung von Licht in elektrische Signale wie beispielsweise bei einem optischen Detektor; und Umwandlung von Licht in elektrische Energie wie beispielsweise bei einer Solarzelle.
  • Ein Wachstumssubstrat ist zum Bilden einer optoelektronischen Halbleitervorrichtung wichtig. Eine epitaktische Halbleiterstruktur der optoelektronischen Halbleitervorrichtung ist auf dem Wachstumssubstrat ausgebildet und wird davon getragen. Daher wird die Qualität der optoelektronischen Halbleitervorrichtung durch ein geeignetes Wachstumssubstrat bestimmt.
  • Jedoch ist ein geeignetes Wachstumssubstrat manchmal nicht dazu geeignet, ein Trägersubstrat für die optoelektronische Halbleitervorrichtung zu sein. Um beispielsweise eine qualitativ hochwertige epitaktische Halbleiterstruktur für eine Leuchtdiode, die rotes Licht emittieren kann, zu erhalten, wird in der Regel das undurchsichtige GaAs-Substrat als Wachstumssubstrat bevorzugt, da seine Gitterkonstante jener der epitaktischen Halbleiterstruktur für die rote Leuchtdiode am nächsten kommt. Während die Leuchtdiode aber zum Emittieren von Licht verwendet wird, blockiert das undurchsichtige Wachstumssubstrat das Licht und verringert daher die Lichtemissionseffizienz der Leuchtdiode während des Betriebs.
  • Um die unterschiedlichen Bedingungen für das Wachstumssubstrat und das Trägersubstrat zu erfüllen, die für verschiedene optoelektronische Halbleitervorrichtungen erforderlich sind, wird die Technik des Transferierens von Substrat entwickelt. Genauer wird zunächst die epitaktische Halbleiterstruktur auf dem Wachstumssubstrat ausgebildet und dann die epitaktische Halbleiterstruktur auf das Trägersubstrat transferiert. Nachdem das Trägersubstrat mit der epitaktischen Halbleiterstruktur verbunden worden ist, ist die Entfernung des Wachstumssubstrats die Schlüsseltechnik in dem Prozess des Substrattransfers.
  • Das Verfahren zum Entfernen des Wachstumssubstrats umfasst hauptsächlich ein Lösungsverfahren wie beispielsweise Nassätzen, ein physikalisches Verfahren wie beispielsweise Polieren und Schneiden oder ein Verfahren zum vorherigen Bilden einer Opferschicht zwischen der epitaktischen Halbleiterstruktur und dem Wachstumssubstrat und anschließenden Entfernen der Opferschicht durch Ätzen. Jedoch beschädigen sowohl das Nassätzverfahren als auch das physikalische Verfahren wie etwa Polieren und Schneiden das Wachstumssubstrat. Darüber hinaus ist es unter Berücksichtigung der Bedeutung des Umweltschutzes und der Energieeinsparung eine Verschwendung, wenn das Wachstumssubstrat nicht wiederverwendet werden kann.
  • Zusammenfassung der Offenbarung
  • Ein Verfahren zum selektiven Transferieren von Halbleitervorrichtungen umfasst die folgenden Schritte: Bereitstellen eines Substrats mit einer ersten Oberfläche und einer zweiten Oberfläche; Bereitstellen mehrerer epitaktischer Halbleiterstapel auf der ersten Oberfläche, wobei jeder der mehreren epitaktischen Halbleiterstapel einen ersten epitaktischen Halbleiterstapel und einen zweiten epitaktischen Halbleiterstapel umfasst und der erste epitaktische Halbleiterstapel von dem zweiten epitaktischen Halbleiterstapel getrennt ist und wobei eine Haftung zwischen dem ersten epitaktischen Halbleiterstapel und dem Substrat von der Haftung zwischen dem zweiten epitaktischen Halbleiterstapel und dem Substrat verschieden ist; und selektives Separieren des ersten epitaktischen Halbleiterstapels oder des zweiten epitaktischen Halbleiterstapels von dem Substrat.
  • Kurzbeschreibung der Zeichnungen
  • 1A bis 1I zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer ersten Ausführungsform entsprechen;
  • 2A bis 2H zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer zweiten Ausführungsform entsprechen;
  • 3A bis 3H zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer dritten Ausführungsform entsprechen;
  • 4A bis 4C zeigen Strukturen gemäß einer vierten Ausführungsform;
  • 5A bis 5G zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer fünften Ausführungsform entsprechen;
  • 6A bis 6H zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer sechsten Ausführungsform entsprechen;
  • 7A bis 7F zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer siebten Ausführungsform entsprechen;
  • 8A bis 8F zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer achten Ausführungsform entsprechen;
  • 9A bis 9I zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer neunten Ausführungsform entsprechen;
  • 10A bis 10C zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer zehnten Ausführungsform entsprechen;
  • 11A bis 11B zeigen Strukturen, die den Schritten eines Herstellungsprozesses gemäß einer Ausführungsform entsprechen.
  • Genaue Beschreibung der bevorzugten Ausführungsformen
  • Erste Ausführungsform
  • 1A bis 1I zeigen die Strukturen, die den Schritten eines Herstellungsverfahrens gemäß der ersten Ausführungsform entsprechen. 1A zeigt die Querschnittsdarstellung entlang der gepunkteten Linie A-A' von 1B. Gemäß dem Prozess zum Herstellen der optoelektronischen Vorrichtung, der in der Ausführungsform der Anmeldung offengelegt ist, ist ein Haftsubstrat 101 mit einer Oberfläche 1011 bereitgestellt und eine Haftstruktur 2 ist auf der Oberfläche 1011 ausgebildet, wobei die Haftstruktur 2 eine Dicke t aufweist. In dieser Ausführungsform beträgt die Dicke t zwischen 2 μm und 6 μm. Die Haftstruktur 2 umfasst eine Haftschicht 202 und eine Opferschicht 201, wobei die Haftschicht 202 und die Opferschicht 201 Seite an Seite auf der Oberfläche 1011 ausgebildet sind und an die Oberfläche 1011 anschließen. 1B zeigt die Draufsicht auf die Haftstruktur 2 und die Haftschicht 202 und die Opferschicht 201 haben jeweils eine bestimmte Form. Das Haftsubstrat 101 umfasst ein elektrisch isoliertes Substrat oder ein elektrisch leitendes Substrat. Das Material des elektrisch isolierten Substrats umfasst Saphir, Diamant, Glas, Quarz, Acryl, LiAlO2 oder Keramik; das Material des elektrisch leitenden Substrats umfasst Halbleiter wie etwa Si, GaAs, SiC, GaN und AlN, Oxid wie etwa ZnO, Metall oder eine Kombination davon. In dieser Ausführungsform sind die Materialien der Haftschicht 202 und der Opferschicht 201 verschieden. Das Material der Haftschicht 202 umfasst BCB. Das Material der Opferschicht 201 umfasst organisches Material oder anorganisches Material, wobei das organische Material mit UV gespaltenen Klebstoff oder thermoplastisches Material umfasst und das anorganische Material Metall, Oxid oder Nitrid umfasst, wobei der mit UV gespaltene Klebstoff Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan oder Vinylether umfasst, das thermoplastische Material Nylon, PP, PBT, PPO, PC, ABS oder PVC umfasst, das Metall Ti, Au, Be, W, Al oder Ge umfasst, das Oxid SiOx umfasst und das Nitrid SiNx umfasst.
  • Wie in 1C gezeigt wird ein Wachstumssubstrat 102 bereitgestellt und ein epitaktischer Halbleiterstapel 3 auf dem Wachstumssubstrat 102 durch epitaktisches Wachstum ausgebildet. Dann werden das Wachstumssubstrat 102 und der epitaktische Halbleiterstapel 3 durch die Haftstruktur 2 mittels Erwärmungs- und Pressverfahren an die Oberfläche 1011 des Haftsubstrats 101 geklebt, wobei sowohl die Haftschicht 202 als auch die Opferschicht 201 mit dem epitaktischen Halbleiterstapel 3 in Kontakt kommen. Weil die Materialien der Haftschicht 202 und der Opferschicht 201 unterschiedlich sind, unterscheidet sich die Haftung zwischen der Opferschicht 201 und dem epitaktischen Halbleiterstapel 3 von der Haftung zwischen der Haftschicht 202 und dem epitaktischen Halbleiterstapel 3. In dieser Ausführungsform ist die Haftung zwischen der Haftschicht 202 und dem epitaktischen Halbleiterstapel 3 größer als die Haftung zwischen der Opferschicht 201 und dem epitaktischen Halbleiterstapel 3.
  • Der epitaktische Halbleiterstapel 3 umfasst eine erste Halbleiterschicht 301 mit einem ersten Leitfähigkeitstyp, eine Umwandlungseinheit 302 und eine zweite Halbleiterschicht 303 mit einem zweiten Leitfähigkeitstyp, die aufeinanderfolgend auf dem Wachstumssubstrat 102 ausgebildet sind. Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen beide eine Einzelschichtstruktur oder Mehrschichtstruktur auf (Mehrschicht bedeutet zwei oder mehr als zwei Schichten). Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen unterschiedliche Leitfähigkeitstypen, unterschiedliche elektrische Typen und unterschiedliche Polarität auf oder sind mit verschiedenen Elementen zur Bereitstellung von Elektronen oder Löchern dotiert. Wenn die erste Halbleiterschicht 301 ein p-Typ-Halbleiter ist, ist die zweite Halbleiterschicht 303 ein n-Typ-Halbleiter, dessen elektrischer Typ sich von dem des p-Halbleiters unterscheidet. Wenn andererseits die erste Halbleiterschicht 301 ein n-Typ Halbleiter ist, ist die zweite Halbleiterschicht 303 ein p-Typ Halbleiter. Die Umwandlungseinheit 302 ist zwischen der ersten Halbleiterschicht 301 und der zweiten Halbleiterschicht 303 ausgebildet. Die Umwandlungseinheit 302 ist dazu in der Lage, wechselseitig Licht in elektrischen Strom oder elektrischen Strom in Licht umzuwandeln. Der epitaktische Halbleiterstapel 3 kann ferner in einer Halbleitervorrichtung, einer Ausrüstung, einem Produkt oder einer Schaltung zum wechselseitigen Umwandeln von Licht in elektrischen Strom oder elektrischem Strom in Licht angewendet werden. Insbesondere kann der epitaktische Halbleiterstapel 3 ferner eine Leuchtdiode (LED), eine Laserdiode (LD) oder eine Solarzelle bilden oder in einer Anzeige eingesetzt werden. Im Beispiel der Leuchtdiode (LED) kann die Wellenlänge des emittierten Lichtes durch Anpassen der Kombination aus einer Schicht oder mehreren Schichten des epitaktischen Halbleiterstapels 3 angepasst werden. Das Material des epitaktischen Halbleiterstapels 3 umfasst die Aluminiumgalliumarsenidindiumphosphid-Reihe (AlGaInP-Reihe), Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) oder Zinkoxid-Reihe (ZnO-Reihe). Die Struktur der Umwandlungseinheit 302 umfasst eine Einfachheterostruktur (SH), eine Doppelheterostruktur (DH), eine doppelseitige Doppelheterostruktur (DDH) oder eine Multiquantentopf-Struktur (MWQ-Struktur). Insbesondere kann die Umwandlungseinheit 302 ein Eigenhalbleiter, p-Typ-Halbleiter oder n-Typ-Halbleiter sein. Wenn ein elektrischer Strom durch den epitaktischen Halbleiterstapel 3 fließt, kann die Umwandlungseinheit 302 Licht emittieren. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumphosphid-Reihe (AlGaInP-Reihe) hergestellt ist, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, aus der Bernstein-Reihe wie etwa Rot, Orange und Gelb. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) besteht, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, blau oder grün.
  • In dem nächsten Schritt wird wie in 1D gezeigt das Wachstumssubstrat 102 von dem epitaktischen Halbleiterstapel 3 separiert und eine Oberfläche 3011 des epitaktischen Halbleiterstapels 3 wird freigelegt. Das Verfahren zum Separieren des Wachstumssubstrats 102 umfasst ein Bestrahlungsverfahren, das einen Laser einsetzt, um das Wachstumssubstrat 102 zu durchdringen und die Schnittstelle zwischen dem Wachstumssubstrat 102 und dem epitaktischen Halbleiterstapel 3 zu bestrahlen, um den epitaktischen Halbleiterstapel 3 von dem Wachstumssubstrat 102 zu separieren. Zusätzlich kann ein Nassätzverfahren angewendet werden, um das Wachstumssubstrat 102 direkt zu entfernen oder eine Zwischenschicht (nicht gezeigt) zwischen dem Wachstumssubstrat 102 und dem epitaktischen Halbleiterstapel 3 zu entfernen, um den epitaktischen Halbleiterstapel 3 und das Wachstumssubstrat 102 zu separieren. Außerdem kann die Zwischenschicht zwischen dem Wachstumssubstrat 102 und dem epitaktischen Halbleiterstapel 3 durch Verwenden eines Dampfätzverfahrens bei hoher Temperatur entfernt werden, um den epitaktischen Halbleiterstapel 3 und das Wachstumssubstrat 102 zu separieren.
  • Wie in 1E gezeigt wird ein strukturiertes Haftmedium 4, das der Opferschicht 201 entspricht, auf der Oberfläche 3011 des epitaktischen Halbleiterstapels 3 ausgebildet, wobei das Verfahren zum Bilden des strukturierten Haftmediums 4 ein Bilden einer Schicht aus Haftmedium auf der Oberfläche 3011 und ein anschließendes Verwenden eines Photolithographieverfahrens oder Ätzverfahrens zum Strukturieren der Schicht aus Haftmedium, um das strukturierte Haftmedium 4 zu bilden, umfasst, wobei das Photolithographieverfahren und das strukturierte Ätzverfahren im Allgemeinen Halbleiterherstellungsprozesse sind. Das Material des strukturierten Haftmediums 4 umfasst organisches Material oder anorganisches Material, wobei das organische Material Acrylsäure, ungesättigten Polyester, Epoxid-, Oxetan, Vinylether, Nylon, PP, PBT, PPO, PC, ABS, PVC oder BCB umfasst und das anorganische Material Metall wie beispielsweise Ti, Au, Be, W, Al, Ge, Cu und Kombinationen davon, Oxid wie beispielsweise ITO, CTO, ATO, IZO, AZO, ZTO, ZnO und SiOx oder Nitrid wie beispielsweise SiNx umfasst.
  • In dem nächsten Schritt wird, wie in 1F die epitaktische Halbleiterstapel 3 und die Haftstruktur 2 strukturiert, um die Oberfläche 1011 zu offenbaren, so dass eine Vielzahl von epitaktischen Halbleiterstapel ausgebildet wird, wobei die mehreren Halbleiterepitaxieschichtstapeln getrennt sind. Die mehreren Halbleiterepitaxieschichtstapel eine erste epitaktische Halbleiterstapel 31 und eine zweite epitaktische Halbleiterstapel 32, wobei die erste epitaktische Halbleiterstapel 31 die Haftmedium 4 darauf, und der zweite epitaktische Halbleiterstapel 32 hat keine die Haftung Medium 4 an der Oberfläche 3011 dar. Das Verfahren zum Strukturieren der epitaktischen Halbleiterstapel 3 und die Haftstruktur 2 umfasst Nassätzen oder Trockenätzen. In dieser Ausführungsform wird Trockenätzverfahren angewendet, um ein Intervall W zwischen der ersten epitaktischen Halbleiterstapel 31 und der zweite epitaktische Halbleiterstapel 32 so klein wie möglich, epitaktische Stapel des epitaktischen Halbleiterstapel 3 übermäßig entfernt verhindern. In dieser Ausführungsform ist der Abstand w zwischen 1 PLM und 10 pm oder vorzugsweise ungefähr 5 um.
  • In dem nächsten Schritt wird wie in 1G gezeigt eine Entnahmeeinheit 103 bereitgestellt, um das Haftmedium 4 durch Erwärmen, Pressen oder Verwenden der Klebrigkeit der Entnahmeeinheit 103 zu kleben. Die Entnahmeeinheit 103 umfasst elektrisch leitendes Material wie etwa ein elektrisch leitendes Substrat und eine Leiterplatte, wobei das elektrisch leitende Substrat Halbleiter wie etwa Si, GaAs, GaN, AlN und SiC; Oxid wie etwa ZnO; Metall; oder eine Kombination davon umfasst und die Leiterplatte eine einseitige Leiterplatte, eine doppelseitige Leiterplatte, eine Mehrschicht-Leiterplatte oder eine flexible Leiterplatte; oder ein elektrisch isoliertes Material wie etwa Saphir, Diamant, Glas, Quarz, Acryl, AlN, LiAlO2, Keramik und EPS-Band umfasst. Wenn das EPS-Band als die Entnahmeeinheit 103 verwendet wird, ist es notwendig, ein hartes Substrat bereitzustellen, das an dem EPS-Band haftet, um das EPS-Band zu tragen und zu verhindern, dass das EPS-Band an der Oberfläche 3011 des zweiten epitaktischen Halbleiterstapels 32 klebt. In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie in 11A gezeigt ein flexibles Substrat 1032 und eine Trägerstruktur 1031, wobei das flexible Substrat 1032 Polyesterharz (PET), Polyethylennaphthalat (PEN) oder Polyimid (PI) umfasst und die Trägerstruktur 1031 ein hartes Substrat wie beispielsweise Saphir, Diamant, Glas, Quarz und Acryl zum Tragen des flexiblen Substrats 1032 umfasst.
  • In einer weiteren Ausführungsform kann das strukturierte Haftmedium 4 im Voraus auf der Entnahmeeinheit 103 ausgebildet werden. Dann wird eine Ausrichtungsverbindungstechnik angewendet, um zunächst das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 auszurichten und dann das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 durch Erwärmen und Pressen zu verbinden.
  • In dem nächsten Schritt können wie in 1H gezeigt dann, wenn die Haftung zwischen der Opferschicht 201 und dem ersten epitaktischen Halbleiterstapel 31 kleiner ist als die Haftung zwischen dem Haftmedium 4 und dem ersten epitaktischen Halbleiterstapel 31, die Kräfte in entgegengesetzte Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 angewendet werden, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 201 zu trennen, um zu verhindern, dass die Struktur des ersten epitaktischen Halbleiterstapels 31 beschädigt wird. Wenn beispielsweise das Material der Opferschicht 201 ein mit UV gespaltenes Material ist, das Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan oder Vinylether umfasst, kann die Klebrigkeit der Opferschicht 201 durch die Bestrahlung der Opferschicht 201 durch UV-Licht reduziert werden und dann können die Kräfte in den entgegengesetzten Richtungen direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 angewendet werden, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 201 zu separieren. Wenn das Material der Opferschicht 201 ein thermoplastisches Material ist, das Nylon, PP, PBT, PPO, PC, ABS oder PVC umfasst, kann die Klebrigkeit der Opferschicht 201 durch Erwärmen reduziert werden und dann können die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 angewendet werden, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 201 zu separieren. Wenn das Haftmedium 4 aus einem Material mit hoher Klebrigkeit wie beispielsweise BCB besteht und die Opferschicht 201 aus einem Material mit geringer Klebrigkeit besteht, können der erste epitaktische Halbleiterstapel 31 und die Opferschicht 201 durch direktes Ausüben der Kräfte in den entgegengesetzten Richtungen auf die Entnahmeeinheit 103 und das Haftsubstrat 101 ohne Erwärmen oder Bestrahlen der Opferschicht 201 separiert werden. Das Material mit niedriger Klebrigkeit umfasst Metall wie etwa Ti, Al und TiW, Oxid wie etwa SiOx oder Nitrid wie etwa SiNx.
  • Wenn das Material der Opferschicht 201 außerdem wie in 1I gezeigt aus Metall wie beispielsweise Ti, Al, TiW und Ag oder einem Material mit Si wie beispielsweise SiOx, SiNx und Poly-Si besteht, kann die Opferschicht 201 durch Nassätzen oder Dampfätzen entfernt werden und dann werden die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 ausgeübt, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 201 zu separieren. In dieser Ausführungsform umfasst das Ätzmittel, das in dem Nassätzprozess verwendet wird, Fluorwasserstoffsäure (HF) und das chemische Material, das in dem Dampfätzprozess verwendet wird, Dampf der Fluorwasserstoffsäure (HF).
  • In einer weiteren Ausführungsform umfasst wie oben erwähnt die Entnahmeeinheit 103 das flexible Substrat 1032 und die Trägerstruktur 1031. Nachdem der erste epitaktische Halbleiterstapel 31 von der Opferschicht 201 separiert ist, können das flexible Substrat 1032 und die Trägerstruktur 1031 getrennt werden, um wie in 11B gezeigt eine flexible Anzeige zu bilden.
  • Zweite Ausführungsform
  • 2A bis 2H zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der zweiten Ausführungsform entsprechen. Wie in 2A gezeigt liegt der Unterschied zwischen dieser Ausführungsform und der ersten Ausführungsform in der Struktur der Haftstruktur 2. Bei dieser Ausführungsform liegt die Opferschicht 201 zwischen der Oberfläche 1011 des Haftsubstrats 101 und der Haftschicht 202. Obwohl die in 2B bis 2H gezeigten anderen Prozesse die gleichen wie bei der ersten Ausführungsform sind, nachdem der erste epitaktische Halbleiterstapel 31 durch den in dieser Ausführungsform offenbarten Prozess ausgebildet ist, weist jeder der ersten epitaktischen Halbleiterstapel 31 die Haftschicht 202 auf einer Oberfläche 311 des jeweiligen der ersten epitaktischen Halbleiterstapel 31 auf.
  • Dritte Ausführungsform
  • 3A bis 3H zeigen die Strukturen, die den Schritten den Schritten eines Herstellungsprozesses gemäß der dritten Ausführungsform entsprechen. Wie in 3A gezeigt werden die Opferschicht 201 und die Haftschicht 202 auf der Oberfläche 311 des epitaktischen Halbleiterstapel 3 und der Oberfläche 1011 des Haftsubstrats 101 jeweils im Voraus ausgebildet. Dann werden wie in 3B gezeigt der epitaktische Halbleiterstapel 3 und das Haftsubstrat 101 durch die Opferschicht 201 und die Haftschicht 202 durch Erwärmen und Pressen verbunden, um die Haftstruktur 2 zu bilden. Da das Material der Haftschicht 202 BCB umfasst, extrudiert die Opferschicht 201 das Material der Haftschicht 202 zwischen der Opferschicht 201 und dem Haftsubstrat 101 während des Verbindungsprozesses. Daher ist die Dicke der Haftschicht 202 zwischen dem epitaktischen Halbleiterstapel 3 und dem Haftsubstrat 101 kleiner als die Dicke der Haftschicht 202 zwischen der Opferschicht 201 und dem Haftsubstrat 101. Der Unterschied zwischen dieser Ausführungsform und der ersten Ausführungsform liegt in der Struktur der Haftstruktur 2. Bei dieser Ausführungsform ist die Opferschicht 201 auf der Haftschicht 202 und nicht mit der Oberfläche 1011 des Haftsubstrats 101 in Kontakt. Die anderen in 3B bis 3H gezeigten Prozesse sind die gleichen wie bei der ersten Ausführungsform.
  • Vierte Ausführungsform
  • 4A bis 4C zeigen die Strukturen gemäß der vierten Ausführungsform. Wie in 4A gezeigt liegt der Unterschied zwischen dieser Ausführungsform und der dritten Ausführungsform darin, dass die Oberfläche 311 von jedem der ersten epitaktischen Halbleiterstapel 31 mit der strukturierten Opferschicht 201 und der Haftschicht 202 in Kontakt ist. Alternativ kann wie in 4B gezeigt der Unterschied zwischen dieser Ausführungsform und der ersten Ausführungsform darin liegen, dass die Oberfläche 311 von jedem der ersten epitaktischen Halbleiterstapel 31 mit der strukturierten Opferschicht 201 und der Haftschicht 202 in Kontakt ist. Alternativ kann wie in 4C gezeigt der Unterschied zwischen dieser Ausführungsform und der zweiten Ausführungsform darin liegen, dass jede der strukturierten Opferschichten 201, die den ersten epitaktischen Halbleiterstapeln 31 entsprechen, durch die Haftschicht 202 abgedeckt ist und an dem Haftsubstrat 101 haftet. Ein Wachstumssubstrat 102 wird bereitgestellt und ein epitaktischer Halbleiterstapel 3 wird auf dem Wachstumssubstrat 102 durch epitaktisches Wachstum gebildet. Dann werden das Wachstumssubstrat 102 und der epitaktische Halbleiterstapel 3 an die Oberfläche 1011 geklebt, um mit dem Haftsubstrat 101 durch die Haftstruktur 2 verbunden zu werden.
  • Fünfte Ausführungsform
  • 5A bis 5G zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der fünften Ausführungsform entsprechen. Wie in 5A gezeigt wird gemäß dem Prozess zur Herstellung der optoelektronischen Vorrichtung der Anmeldung ein Haftsubstrat 101 mit einer Oberfläche 1011 bereitgestellt und eine Haftstruktur 2 wird auf der Oberfläche 1011 ausgebildet, wobei die Haftstruktur 2 eine Dicke t aufweist. In dieser Ausführungsform beträgt die Dicke t zwischen 1 μm und 10 μm oder vorzugsweise zwischen 2 μm und 6 μm. Das Haftsubstrat 101 umfasst ein elektrisch isoliertes Substrat oder ein elektrisch leitendes Substrat. Das Material des elektrisch isolierten Substrats umfasst Saphir, Diamant, Glas, Quarz, Acryl, AlN, LiAlO2 oder Keramik; das Material des elektrisch leitenden Substrats umfasst Halbleiter wie etwa Si, GaAs, SiC, GaN und AlN; Oxid wie etwa ZnO; Metall; oder eine Kombination davon. Die Haftstruktur 2 umfasst organisches Material oder anorganisches Material, wobei das organische Material Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan, Vinylether, Nylon, PP, PBT, PPO, PC, ABS, PVC oder BCB umfasst; das anorganische Material Metall wie beispielsweise Ti, Au, Be, W, Al, Ge, Cu und Kombinationen davon, Oxid wie etwa ITO, CTO, ATO, IZO, AZO, ZTO, ZnO und SiOx oder Nitrid wie etwa SiNx umfasst. Der epitaktische Halbleiterstapel 3 umfasst eine erste Halbleiterschicht 301 mit einem ersten Leitfähigkeitstyp, eine Umwandlungseinheit 302 und eine zweite Halbleiterschicht 303 mit einem zweiten Leitfähigkeitstyp, die aufeinanderfolgend auf dem Wachstumssubstrat 102 ausgebildet sind. Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen beide eine Einzelschichtstruktur oder Mehrschichtstruktur (Mehrschicht bedeutet zwei oder mehr als zwei Schichten) auf. Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 haben unterschiedliche Leitfähigkeitstypen, unterschiedliche elektrische Typen, unterschiedliche Polaritäten oder sind mit verschiedenen Elementen zum Bereitstellen von Elektronen oder Löchern dotiert. Wenn die erste Halbleiterschicht 301 ein p-Typ-Halbleiter ist, ist die zweite Halbleiterschicht 303 ein n-Typ-Halbleiter, dessen elektrischer Typ sich von dem des p-Typ-Halbleiters unterscheidet. Wenn dagegen die erste Halbleiterschicht 301 ein n-Typ Halbleiter ist, ist die zweite Halbleiterschicht 303 ein p-Typ Halbleiter. Die Umwandlungseinheit 302 ist zwischen der ersten Halbleiterschicht 301 und der zweiten Halbleiterschicht 303 ausgebildet. Die Umwandlungseinheit 302 kann wechselseitig Licht in elektrischen Strom oder elektrischen Strom in Licht umwandeln. Die epitaktische Halbleiterstapel 3 kann ferner in einer Halbleitervorrichtung, einer Ausrüstung, einem Produkt oder einer Schaltung zur wechselseitigen Umwandlung von Licht in elektrischen Strom oder elektrischem Strom in Licht angewendet werden. Insbesondere kann der epitaktische Halbleiterstapel 3 ferner eine Leuchtdiode (LED), eine Laserdiode (LD) oder eine Solarzelle bilden oder in einer Anzeige eingesetzt werden. In dem Beispiel der Leuchtdiode (LED) kann die Wellenlänge des emittierten Lichtes durch Anpassen der Kombination aus einer Schicht oder mehreren Schichten des epitaktischen Halbleiterstapels 3 angepasst werden. Das Material des epitaktischen Halbleiterstapels 3 umfasst die Aluminiumgalliumarsenidindiumphosphid-Reihe (AlGaInP-Reihe), Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) oder Zinkoxid-Reihe (ZnO-Reihe). Die Struktur der Umwandlungseinheit 302 umfasst eine Einfachheterostruktur (SH), eine Doppelheterostruktur (DH), eine doppelseitige Doppelheterostruktur (DDH) oder eine Multiquantentopf-Struktur (MWQ-Struktur). Insbesondere kann die Umwandlungseinheit 302 ein Eigenhalbleiter, p-Typ-Halbleiter oder n-Typ-Halbleiter sein. Wenn ein elektrischer Strom durch den epitaktischen Halbleiterstapel 3 fließt, kann die Umwandlungseinheit 302 Licht emittieren. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumphosphid-Reihe (AlGaInP-Reihe) hergestellt ist, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, aus der Bernstein-Reihe wie etwa Rot, Orange und Gelb. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) besteht, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, blau oder grün.
  • In einer weiteren Ausführungsform wird der Haftstruktur 2 vorab auf einer Oberfläche 3012 des epitaktischen Halbleiterstapels 3 ausgebildet und das Wachstumssubstrat 102 und der epitaktische Halbleiterstapel 3 werden an die Oberfläche 1011 geklebt, um mit dem Haftsubstrat 101 durch die Haftstruktur 2 verbunden zu werden.
  • In dem nächsten Schritt wird wie in 5B gezeigt das Wachstumssubstrat 102 von dem epitaktischen Halbleiterstapel 3 separiert und eine Oberfläche 3011 des epitaktischen Halbleiterstapels 3 wird freigelegt. Das Verfahren zum Separieren des Wachstumssubstrat 102 umfasst ein Bestrahlungsverfahren, das einen Laser verwendet, der das Wachstumssubstrats 102 durchdringt, um die Schnittstelle zwischen dem Wachstumssubstrat 102 und dem epitaktischen Halbleiterstapel 3 zu bestrahlen, um den epitaktischen Halbleiterstapel 3 und das Wachstumssubstrat 102 zu separieren. Zusätzlich kann ein Nassätzverfahren angewendet werden, um das Wachstumssubstrat 102 direkt zu entfernen oder eine Zwischenschicht (nicht gezeigt) zwischen dem Wachstumssubstrat 102 und dem epitaktischen Halbleiterstapel 3 zu entfernen, um den epitaktischen Halbleiterstapel 3 und das Wachstumssubstrat 102 zu separieren. Außerdem kann die Zwischenschicht zwischen dem Wachstumssubstrat 102 und dem epitaktischen Halbleiterstapel 3 durch Verwenden eines Dampfätzverfahrens bei hoher Temperatur entfernt werden, um den epitaktischen Halbleiterstapel 3 und das Wachstumssubstrat 102 zu separieren.
  • In dem nächsten Schritt wird wie in 5C gezeigt ein strukturiertes Haftmedium 4, das der Opferschicht 201 entspricht, auf der Oberfläche 3011 des epitaktischen Halbleiterstapels 3 ausgebildet, wobei das Verfahren zum Bilden des strukturierten Haftmediums 4 ein Bilden einer Schicht aus Haftmedium auf der Oberfläche 3011 und ein anschließendes Verwenden eines Photolithographieverfahrens oder Ätzverfahrens zum Strukturieren der Schicht aus Haftmedium zum Bilden des strukturierten Haftmediums 4 umfasst, wobei das Photolithographieverfahren und das Ätzverfahren im Allgemeinen Halbleiterherstellungsprozesse sind. Das Material des strukturierten Haftmediums 4 umfasst organisches Material oder anorganisches Material, wobei das organische Material Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan, Vinylether, Nylon, PP, PBT, PPO, PC, ABS, PVC oder BCB umfasst und das anorganische Material Metall wie beispielsweise Ti, Au, Be, W, Al, Ge, Cu und Kombinationen davon, Oxid wie beispielsweise ITO, CTO, ATO, IZO, AZO, ZTO, ZnO und SiOx oder Nitrid wie beispielsweise SiNx umfasst.
  • In dem nächsten Schritt werden wie in 5D gezeigt der epitaktische Halbleiterstapel 3 und die Haftstruktur 2 strukturiert, um die Oberfläche 1011 freizulegen, so dass mehrere epitaktische Halbleiterstapel ausgebildet werden, wobei die mehreren epitaktischen Halbleiterstapel separiert sind. Die mehreren epitaktischen Halbleiterstapeleine umfassen einen ersten epitaktischen Halbleiterstapel 31 und einen zweiten epitaktischen Halbleiterstapel 32. 5E zeigt die Draufsicht auf die ersten epitaktischen Halbleiterstapel 31 und die zweiten epitaktischen Halbleiterstapel 32 in 5D. In dieser Ausführungsform ist die Fläche des ersten epitaktischen Halbleiterstapels 31 kleiner als die Fläche der zweiten epitaktischen Halbleiterstapel 32. Und jeder der ersten epitaktischen Halbleiterstapel 31 hat das Haftmedium 4 darauf und der zweite epitaktische Halbleiterstapel 32 hat kein Haftmedium 4 auf der Oberfläche 3011. Das Verfahren zum Strukturieren des epitaktischen Halbleiterstapels 3 und der Haftstruktur 2 umfasst Nassätzen oder Trockenätzen. In dieser Ausführungsform wird ein Trockenätzverfahren angewendet, um einen Abstand w zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem zweiten epitaktischen Halbleiterstapel 32 so klein wie möglich zu machen, um zu verhindern, dass ein epitaktischer Stapel des epitaktischen Halbleiterstapels 3 übermäßig entfernt wird. In dieser Ausführungsform beträgt der Abstand w zwischen 1 μm und 10 μm oder vorzugsweise ungefähr 5 μm.
  • In dem nächsten Schritt wird wie in 5F gezeigt eine Entnahmeeinheit 103 bereitgestellt, um das Haftmedium 4 durch Erwärmen Kleben, Pressen oder unter Verwendung der Klebrigkeit der Entnahmeeinheit 103 zu kleben. Die Entnahmeeinheit 103 umfasst elektrisch leitendes Material wie beispielsweise ein elektrisch leitfähiges Substrat und eine Leiterplatte, wobei das elektrisch leitfähige Substrat Halbleiter wie etwa Si, GaAs, SiC, GaN und AlN; Oxid wie ZnO; Metall oder eine Kombination davon umfasst und die Leiterplatte eine einseitige Leiterplatte, eine doppelseitige Leiterplatte, eine Mehrschichtleiterplatte oder eine flexible Leiterplatte; oder elektrisch isoliertes Material wie beispielsweise Saphir, Diamant, Glas, Quarz, Acryl, LiAlO2, Keramiksubstrat und EPS-Band umfasst. Wenn das EPS-Band als die Entnahmeeinheit 103 verwendet wird, ist es notwendig, ein hartes Substrat bereitzustellen, das an dem EPS-Band haftet, um das EPS-Band zu tragen und zu verhindern, dass das EPS-Band an der Oberfläche 3011 des zweiten epitaktischen Halbleiterstapels 32 klebt. In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie in 11A gezeigt ein flexibles Substrat 1032 und eine Trägerstruktur 1031, wobei das flexible Substrat 1032 Polyesterharz (PET), Polyethylennaphthalat (PEN) oder Polyimid (PI) umfasst und die Trägerstruktur 1031 ein hartes Substrat wie beispielsweise Saphir, Diamant, Glas, Quarz und Acryl zum Tragen des flexiblen Substrats 1032 umfasst.
  • In einer weiteren Ausführungsform kann das strukturierte Haftmedium 4 im Voraus auf der Entnahmeeinheit 103 aus gebildet werden. Dann wird eine Ausrichtungsverbindungstechnik angewendet, um zunächst das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 auszurichten und dann das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 durch Erwärmen und Pressen zu verbinden, um die in 5F gezeigte Struktur zu bilden.
  • In dem nächsten Schritt wird wie in 5G gezeigt die Haftstruktur 2 durch Verwenden von Nassätzen oder Dampfätzen geätzt. Die Ätzzeit des Nassätzens oder des Dampfätzens ist so begrenzt, dass der erste epitaktische Halbleiterstapel 31 vollständig von dem Haftsubstrat 101 separiert wird und ein Teil der Haftstruktur 2 zwischen dem zweiten epitaktischen Halbleiterstapel 32 und dem Haftsubstrat 101 verbleibt, um den zweiten epitaktischen Halbleiterstapel 32 zu tragen.
  • In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie oben erwähnt das flexible Substrat 1032 und die Trägerstruktur 1031. Nachdem der ersten epitaktischen Halbleiterstapel 31 von der Opferschicht 201 separiert ist, können das flexible Substrat 1032 und die Trägerstruktur 1031 separiert werden, um wie in 11B gezeigt eine flexible Anzeige zu bilden.
  • Sechste Ausführungsform
  • 6A bis 6H zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der sechsten Ausführungsform entsprechen. Wie in 6A gezeigt wird gemäß dem Prozess zum Herstellen der optoelektronischen Vorrichtung der Anmeldung ein Haftsubstrat 101 bereitgestellt und das Haftsubstrat 101 weist eine Oberfläche 1011 und eine Oberfläche 1012, die der Oberfläche 1011 gegenüberliegt, auf. Die Haftsubstrat 101 hat ein Loch 110, das von der Oberfläche 1011 zu der Oberfläche 1012 verläuft. 6B zeigt die Draufsicht auf das Haftsubstrat 101, wobei 6A die Querschnittsdarstellung entlang der gepunkteten Linie CC' von 6B zeigt. Das Haftsubstrat 101 umfasst ein elektrisch isoliertes Substrat oder ein elektrisch leitendes Substrat. Das Material des elektrisch isolierten Substrats umfasst Saphir, Diamant, Glas, Quarz, Acryl, LiAlO2 oder Keramik; das Material des elektrisch leitenden Substrats umfasst Halbleiter wie etwa Si, GaAs, SiC, GaN, AlN; Oxid wie etwa ZnO;. Metall oder eine Kombination davon.
  • In dem nächsten Schritt wird wie in 6G gezeigt ein Wachstumssubstrat 102 bereitgestellt und eine epitaktischer Halbleiterstapel 3 wird auf dem Wachstumssubstrat 102 durch epitaktisches Wachstum gebildet. Dann werden das Wachstumssubstrat 102 und der epitaktische Halbleiterstapel 3 an die Oberfläche 1011 geklebt, um mit dem Haftsubstrat 101 durch die Haftstruktur 2 verbunden zu werden, wobei die Löcher 110 einen Teil der Haftstruktur 2 offenlegen. Bei dieser Ausführungsform kann die Haftstruktur 2 im Voraus auf der Oberfläche 3012 des epitaktischen Halbleiterstapels 3 gebildet werden und anschließend werden das Wachstumssubstrat 102 und der epitaktische Halbleiterstapel 3 an die Oberfläche 1011 geklebt, um mit dem Haftsubstrat 101 durch die Haftstruktur 2 verbunden zu werden.
  • Die Haftstruktur 2 weist eine Dicke t von 1 μm bis 10 μm oder vorzugsweise von 2 μm bis 6 μm auf. Die Haftstruktur 2 umfasst organisches Material oder anorganisches Material, wobei das organische Material Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan, Vinylether, Nylon, PP, PBT, PPO, PC, ABS, PVC oder BCB umfasst und das anorganische Material Metall wie etwa Ti, Au, Be, W, Al, Ge, Cu und Kombinationen davon; Oxid wie etwa ITO, CTO, ATO, IZO, AZO, ZTO, ZnO und SiOx; oder Nitrid wie SiNx umfasst. Der epitaktische Halbleiterstapel 3 umfasst eine erste Halbleiterschicht 301 mit einem ersten Leitfähigkeitstyp, eine Umwandlungseinheit 302 und eine zweite Halbleiterschicht 303 mit einem zweiten Leitfähigkeitstyp, die aufeinanderfolgend auf dem Wachstumssubstrat 102 ausgebildet sind. Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen beide eine Einzelschichtstruktur oder Mehrschichtstruktur (Mehrschicht bedeutet zwei oder mehr als zwei Schichten) auf. Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen unterschiedliche Leitfähigkeitstypen, unterschiedliche elektrische Typen und unterschiedliche Polarität auf oder sind mit verschiedenen Elementen zur Bereitstellung von Elektronen oder Löchern dotiert. Wenn die erste Halbleiterschicht 301 ein p-Typ-Halbleiter ist, ist die zweite Halbleiterschicht 303 ein n-Typ-Halbleiter, dessen elektrischer Typ sich von dem des p-Halbleiters unterscheidet. Wenn andererseits die erste Halbleiterschicht 301 ein n-Typ Halbleiter ist, ist die zweite Halbleiterschicht 303 ein p-Typ Halbleiter. Die Umwandlungseinheit 302 ist zwischen der ersten Halbleiterschicht 301 und der zweiten Halbleiterschicht 303 ausgebildet. Die Umwandlungseinheit 302 ist dazu in der Lage, wechselseitig Licht in elektrischen Strom oder elektrischen Strom in Licht umzuwandeln. Der epitaktische Halbleiterstapel 3 kann ferner in einer Halbleitervorrichtung, einer Ausrüstung, einem Produkt oder einer Schaltung zum wechselseitigen Umwandeln von Licht in elektrischen Strom oder elektrischem Strom in Licht eingesetzt werden. Insbesondere kann der epitaktische Halbleiterstapel 3 ferner eine Leuchtdiode (LED), eine Laserdiode (LD) oder eine Solarzelle bilden oder in einer Anzeige eingesetzt werden. Im Beispiel der Leuchtdiode (LED) kann die Wellenlänge des emittierten Lichtes durch Anpassen der Kombination aus einer Schicht oder mehreren Schichten des epitaktischen Halbleiterstapels 3 angepasst werden. Das Material des epitaktischen Halbleiterstapels 3 umfasst die Aluminiumgalliumarsenidindiumphosphid-Reihe (AlGaInP-Reihe), Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) oder Zinkoxid-Reihe (ZnO-Reihe). Die Struktur der Umwandlungseinheit 302 umfasst eine Einfachheterostruktur (SH), eine Doppelheterostruktur (DH), eine doppelseitige Doppelheterostruktur (DDH) oder eine Multiquantentopf-Struktur (MWQ-Struktur). Insbesondere kann die Umwandlungseinheit 302 ein Eigenhalbleiter, p-Typ-Halbleiter oder n-Typ-Halbleiter sein. Wenn ein elektrischer Strom durch den epitaktischen Halbleiterstapel 3 fließt, kann die Umwandlungseinheit 302 Licht emittieren. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumphosphid-Reihe (AlGaInP-Reihe) hergestellt ist, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, aus der Bernstein-Reihe wie etwa Rot, Orange und Gelb. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) besteht, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, blau oder grün.
  • In dem nächsten Schritt wird wie in 6D gezeigt das Wachstumssubstrat 102 von dem epitaktischen Halbleiterstapel 3 separiert, um eine Oberfläche 3011 des epitaktischen Halbleiterstapels 3 freizulegen, und eine Trägerstruktur 5 wird auf der Oberfläche 1012 des Haftsubstrats 101, einer Wandfläche 1101 der Löcher 110 und einem Abschnitt der Haftstruktur 2, der von den Löchern 110 freigelegt ist, ausgebildet und bedeckt diese anschmiegend. In der Ausführungsform umfasst das Verfahren des Separierens des Wachstumssubstrats 102 die Verfahren, die in der ersten Ausführungsform beschrieben sind. Das Material der Trägerstruktur 5 umfasst organisches Material oder anorganisches Material, wobei das organische Material durch UV gespaltenen Klebstoff oder thermoplastisches Material umfasst und das anorganische Material Metall, Oxid oder Nitrid umfasst, wobei der durch UV gespaltene Klebstoff Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan oder Vinylether umfasst, das thermoplastische Material Nylon, PP, PBT, PPO, PC, ABS oder PVC umfasst, das Metall Ti, Au, Be, W, Al oder Ge umfasst, das Oxid SiOx umfasst und das Nitrid SiNx umfasst.
  • In dem nächsten Schritt wird wie in 6E gezeigt ein strukturiertes Haftmedium 4, das den Löchern 110 entspricht, auf der Oberfläche 3011 des epitaktischen Halbleiterstapels 3 gebildet, wobei das Verfahren zum Bilden des strukturierten Haftmediums 4 ein Bilden einer Schicht aus Haftmedium auf der Oberfläche 3011 und anschließend ein Verwenden eines Photolithographieverfahrens oder Ätzverfahrens zum Strukturieren der Schicht aus Haftmedium, um das strukturierte Haftmedium 4 zu bilden, umfasst, wobei das Photolithographieverfahren und das Ätzverfahren im Allgemeinen Halbleiterherstellungsprozesse sind. Das Material des strukturierten Haftmediums 4 umfasst organisches Material oder anorganisches Material, wobei das organische Material Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan, Vinylether, Nylon, PP, PBT, PPO, PC, ABS, PVC oder BCB umfasst und das anorganische Material Metall wie beispielsweise Ti, Au, Be, W, Al, Ge, Cu und Kombinationen davon, Oxid wie beispielsweise ITO, CTO, ATO, IZO, AZO, ZTO, ZnO und SiOx oder Nitrid wie beispielsweise SiNx umfasst.
  • In dem nächsten Schritt werden wie in 6F gezeigt der epitaktische Halbleiterstapel 3 und die Haftstruktur 2 strukturiert, um die Oberfläche 1011 offenzulegen, so dass mehrere epitaktische Halbleiterstapel ausgebildet werden, wobei die mehreren epitaktischen Halbleiterstapel separiert sind. Die mehreren epitaktischen Halbleiterstapel umfassen einen ersten epitaktischen Halbleiterstapel 31 und einen zweiten epitaktischen Halbleiterstapel 32, wobei der erste epitaktische Halbleiterstapel 31 das Haftmedium 4 darauf aufweist und der zweite epitaktische Halbleiterstapel 32 keine Haftmedium 4 auf der Oberfläche 3011 aufweist. Das Verfahren zum Strukturieren des epitaktischen Halbleiterstapels 3 und der Haftstruktur 2 umfasst Nassätzen oder Trockenätzen. In dieser Ausführungsform wird ein Trockenätzverfahren angewendet, um einen Abstand w zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem zweiten epitaktischen Halbleiterstapel 32 so klein wie möglich zu machen, um zu verhindern, dass ein epitaktischer Stapel des epitaktischen Halbleiterstapels 3 übermäßig entfernt wird. In dieser Ausführungsform beträgt der Abstand w zwischen 1 μm und 10 μm oder vorzugsweise etwa 5 μm.
  • In dem nächsten Schritt wird wie in 6G gezeigt eine Entnahmeeinheit 103 bereitgestellt, um das Haftmedium 4 durch Erwärmen, Pressen oder unter Verwendung der Klebrigkeit der Entnahmeeinheit 103 zu kleben. Die Entnahmeeinheit 103 umfasst elektrisch leitendes Material wie etwa ein elektrisch leitendes Substrat und eine Leiterplatte, wobei das elektrisch leitende Substrat Halbleiter wie etwa Si, GaAs, GaN, AlN und SiC; Oxid wie etwa ZnO; Metall; oder eine Kombination davon umfasst und die Leiterplatte eine einseitige Leiterplatte, eine doppelseitige Leiterplatte, eine Mehrschicht-Leiterplatte oder eine flexible Leiterplatte; oder ein elektrisch isoliertes Material wie etwa Saphir, Diamant, Glas, Quarz, Acryl, AlN, LiAlO2, Keramik und EPS-Band umfasst. Wenn das EPS-Band als die Entnahmeeinheit 103 verwendet wird, ist es notwendig, ein hartes Substrat bereitzustellen, das an dem EPS-Band haftet, um das EPS-Band zu tragen und zu verhindern, dass das EPS-Band an der Oberfläche 3011 des zweiten epitaktischen Halbleiterstapels 32 klebt.
  • In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie in 11A gezeigt ein flexibles Substrat 1032 und eine Trägerstruktur 1031, wobei das flexible Substrat 1032 Polyesterharz (PET), Polyethylennaphthalat (PEN) oder Polyimid (PI) umfasst und die Trägerstruktur 1031 ein hartes Substrat wie beispielsweise Saphir, Diamant, Glas, Quarz und Acryl zum Tragen des flexiblen Substrats 1032 umfasst.
  • In einer weiteren Ausführungsform kann das strukturierte Haftmedium 4 im Voraus auf der Entnahmeeinheit 103 aus gebildet werden. Dann wird eine Ausrichtungsverbindungstechnik angewendet, um zunächst das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 auszurichten und dann das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 durch Erwärmen und Pressen zu verbinden.
  • In dem nächsten Schritt kann wie in 6H gezeigt dann, wenn das Material der Trägerstruktur 5 Metall wie etwa Ti, Al, TiW und Ag oder ein Material, das Si enthält, wie etwa SiO, SiN und Poly-Si umfasst, die Trägerstruktur 5 durch Nassätzen oder Dampfätzen entfernt werden und dann werden die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 ausgeübt, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 201 zu separieren. In dieser Ausführungsform umfasst das Ätzmittel, das in dem Nassätzprozess verwendet wird, Fluorwasserstoffsäure (HF) und das chemische Material, das in dem Dampfätzprozess verwendet wird, Dampf der Fluorwasserstoffsäure (HF). Wenn das Material der Trägerstruktur 5 durch UV gespaltenes Material ist, das Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan oder Vinylether umfasst, kann die Haftung zwischen der Trägerstruktur 5 und der Haftstruktur 2 verringert werden oder verschwinden, indem UV-Licht verwendet wird, um die Trägerstruktur 5 zu bestrahlen, und dann werden die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 ausgeübt, um den ersten epitaktischen Halbleiterstapel 31 und die Trägerstruktur 5 zu separieren. Wenn das Material der Trägerstruktur 5 ein thermoplastisches Material ist, das Nylon, PP, PBT, PPO, PC, ABS oder PVC umfasst, kann die Haftung zwischen der Trägerstruktur 5 und der Haftstruktur 2 durch Erwärmen der Trägerstruktur 5 verringert werden oder verschwinden und dann werden die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Haftsubstrat 101 ausgeübt, um den ersten epitaktischen Halbleiterstapel 31 und die Trägerstruktur 5 zu separieren.
  • In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie oben erwähnt das flexible Substrat 1032 und die Trägerstruktur 1031. Nachdem der erste epitaktische Halbleiterstapel 31 von der Opferschicht 201 separiert ist, können das flexible Substrat 1032 und die Trägerstruktur 1031 separiert werden, um wie in 11B gezeigt eine flexible Anzeige zu bilden.
  • Siebte Ausführungsform
  • 7A bis 7F zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der siebten Ausführungsform entsprechen. Der Unterschied zwischen dieser Ausführungsform und der zweiten Ausführungsform liegt darin, dass das Haftsubstrat 101 mehrere Löcher 120 umfasst, die jeweils jedem ersten epitaktischen Halbleiterstapel 31 entsprechen, so dass die Haftung zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem Haftsubstrat 101 bei dieser Ausführungsform niedriger als die Haftung zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem Haftsubstrat 101 in der zweiten Ausführungsform ist. Daher ist es einfacher, den ersten epitaktischen Halbleiterstapel 31 von dem Haftsubstrat 101 durch mechanische Kraft zu separieren. Oder es wird dann, wenn die Opferschicht 201 durch Nassätzen oder Dampfätzen entfernt wird, weniger Zeit benötigt, damit das Ätzmittel, das Fluorwasserstoffsäure (HF) enthält, oder das chemischen Material, das Dampf aus Fluorwasserstoffsäure (HF) enthält, die Opferschicht 201 durch die mehreren Löcher 120 ätzt.
  • Achte Ausführungsform
  • 8A bis 8F zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der achten Ausführungsform entsprechen. Der Unterschied zwischen dieser Ausführungsform und der siebten Ausführungsform liegt darin, dass es keine Opferschicht in der Haftstruktur 2 in dieser Ausführungsform gibt. Die Haftung zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem Haftsubstrat 101 ist bei dieser Ausführungsform niedriger als die Haftung zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem Haftsubstrat 101 und der erste epitaktische Halbleiterstapel 31 kann von dem Haftsubstrat 101 unter Verwendung mechanischer Kraft separiert werden.
  • Neunte Ausführungsform
  • 9A bis 9I zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der neunten Ausführungsform entsprechen. Wie in 9A gezeigt ist ein Wachstumssubstrat 102 mit einer Oberfläche 1021 bereitgestellt, wobei die Oberfläche 1021 zum Aufwachsen eines epitaktischen Halbleiterstapels darauf in folgenden Prozessen verwendet wird. Das Material des Wachstumssubstrats 102 umfasst Ge, GaAs, InP, GaP, Saphir, SiC, Si, LiAlO2, ZnO, GaN, AlN oder eine Kombination davon. Eine strukturierte Opferschicht 601 wird auf der Oberfläche 1021 des Wachstumssubstrats 102, wobei das Material der Opferschicht 601 Halbleiter wie etwa AlAs und AlN oder Oxid wie etwa SiOx umfasst. Wenn das Material der Opferschicht 601 ein Halbleiter ist, wird die strukturierte Opferschicht 601 durch metallorganische chemische Gasphasenabscheidung (MOCVD) und einen Ätzprozess zum Strukturieren der Opferschicht 601 ausgebildet. Wenn das Material der Opferschicht 601 ein Oxid ist, wird die strukturierte Opferschicht 601 durch physikalische Gasphasenabscheidung (PVD) oder chemische Gasphasenabscheidung (CVD) und einen Ätzprozess zum Strukturieren der Opferschicht 601 ausgebildet.
  • Im nächsten Schritt wird, wie in 9B gezeigt eine Halbleiterschicht 304 auf der Oberfläche 1021 des Wachstumssubstrats 102 ausgebildet und bedeckt die Opferschicht 601, wobei das Material der Halbleiterschicht 304 von dem Material der Opferschicht 601 verschieden ist. Die Halbleiterschicht 304 umfasst eine Pufferschicht (nicht gezeigt) oder eine Fensterschicht (nicht gezeigt). Die Pufferschicht liegt zwischen dem Wachstumssubstrat 102 und der Fensterschicht oder zwischen dem Wachstumssubstrat 102 und einem epitaktischen Halbleiterstapel 3, der in den nachfolgenden Prozessen gebildet wird. In der Struktur der Leuchtdiode wird die Pufferschicht zum Reduzieren der Gitterfehlanpassung zwischen zwei Schichten aus unterschiedlichen Materialien verwendet. Auf der anderen Seite weist die Pufferschicht eine einzelne Schicht, mehreren Schichten, eine Kombination aus zwei Arten von Materialien oder zwei getrennte Strukturen, wobei das Material der Pufferschicht organisches Metall, anorganisches Metall oder Halbleiter umfasst. Die Pufferschicht kann als eine reflektierende Schicht, thermisch leitfähige Schicht, elektrisch leitfähige Schicht, ohmsche Kontaktschicht, Antideformationsschicht, Spannungsabgabeschicht, Spannungsanpassungsschicht, Verbindungsschicht, Wellenlängenumwandlungsschicht oder feste Struktur verwendet werden. Die Fensterschicht ist eine Halbleiterschicht mit größerer Dicke zum Erhöhen der Lichtauskopplungseffizienz des epitaktischen Halbleiterstapels 3 und zum Fördern der seitlichen Ausbreitung des elektrischen Stroms, wobei das Material der Fensterschicht Al, Ga, In, As, P, N oder eine Kombination daraus wie GaN und AlGaInP umfasst.
  • In dem nächsten Schritt wird wie in 9C gezeigt der epitaktische Halbleiterstapel 3 auf der Halbleiterschicht 304 ausgebildet. Der epitaktische Halbleiterstapel 3 umfasst eine erste Halbleiterschicht 301 mit einem ersten Leitfähigkeitstyp, eine Umwandlungseinheit 302 und eine zweite Halbleiterschicht 303 mit einem zweiten Leitfähigkeitstyp, die aufeinanderfolgend auf dem Wachstumssubstrat 102 ausgebildet sind. Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen beide eine Einzelschichtstruktur oder Mehrschichtstruktur auf (Mehrschicht bedeutet zwei oder mehr als zwei Schichten). Die erste Halbleiterschicht 301 und die zweite Halbleiterschicht 303 weisen unterschiedliche Leitfähigkeitstypen, unterschiedliche elektrische Typen und unterschiedliche Polarität auf oder sind mit verschiedenen Elementen zur Bereitstellung von Elektronen oder Löchern dotiert. Wenn die erste Halbleiterschicht 301 ein p-Typ-Halbleiter ist, ist die zweite Halbleiterschicht 303 ein n-Typ-Halbleiter, dessen elektrischer Typ sich von dem des p-Halbleiters unterscheidet. Wenn andererseits die erste Halbleiterschicht 301 ein n-Typ Halbleiter ist, ist die zweite Halbleiterschicht 303 ein p-Typ Halbleiter. Die Umwandlungseinheit 302 ist zwischen der ersten Halbleiterschicht 301 und der zweiten Halbleiterschicht 303 ausgebildet. Die Umwandlungseinheit 302 ist dazu in der Lage, wechselseitig Licht in elektrischen Strom oder elektrischen Strom in Licht umzuwandeln. Der epitaktische Halbleiterstapel 3 kann ferner in einer Halbleitervorrichtung, einer Ausrüstung, einem Produkt oder einer Schaltung zum wechselseitigen Umwandeln von Licht in elektrischen Strom oder elektrischem Strom in Licht angewendet werden. Insbesondere kann der epitaktische Halbleiterstapel 3 ferner eine Leuchtdiode (LED), eine Laserdiode (LD) oder eine Solarzelle bilden oder in einer Anzeige eingesetzt werden. Im Beispiel der Leuchtdiode (LED) kann die Wellenlänge des emittierten Lichtes durch Anpassen der Kombination aus einer Schicht oder mehreren Schichten des epitaktischen Halbleiterstapels 3 angepasst werden. Das Material des epitaktischen Halbleiterstapels 3 umfasst die Aluminiumgalliumarsenidindiumphosphid-Reihe (AlGaInP-Reihe), Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) oder Zinkoxid-Reihe (ZnO-Reihe). Die Struktur der Umwandlungseinheit 302 umfasst eine Einfachheterostruktur (SH), eine Doppelheterostruktur (DH), eine doppelseitige Doppelheterostruktur (DDH) oder eine Multiquantentopf-Struktur (MWQ-Struktur). Insbesondere kann die Umwandlungseinheit 302 ein Eigenhalbleiter, p-Typ-Halbleiter oder n-Typ-Halbleiter sein. Wenn ein elektrischer Strom durch den epitaktischen Halbleiterstapel 3 fließt, kann die Umwandlungseinheit 302 Licht emittieren. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumphosphid-Reihe (AlGaInP-Reihe) hergestellt ist, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, aus der Bernstein-Reihe wie etwa Rot, Orange und Gelb. Wenn die Umwandlungseinheit 302 aus der Aluminiumgalliumindiumnitrid-Reihe (AlGaInN-Reihe) besteht, ist das Licht, das aus der Umwandlungseinheit 302 emittiert wird, blau oder grün.
  • In dem nächsten Schritt wird wie in 9D gezeigt ein strukturiertes Haftmedium 4, das der strukturierten Opferschicht 601 entspricht, auf der Oberfläche 3011 des epitaktischen Halbleiterstapel 3 gebildet, wobei das Verfahren zum Bilden des strukturierten Haftmediums 4 ein Bilden einer Schicht aus Haftmedium auf der Oberfläche 3011 und ein anschließendes Verwenden eines Photolithographieverfahrens oder Ätzverfahrens zum Strukturieren der Schicht aus Haftmedium, um das strukturierte Haftmedium 4 zu bilden, umfasst, wobei das Photolithographieverfahren und das strukturierte Ätzverfahren im Allgemeinen Halbleiterherstellungsprozesse sind. Das Material des strukturierten Haftmediums 4 umfasst organisches Material oder anorganisches Material, wobei das organische Material Acrylsäure, ungesättigten Polyester, Epoxid, Oxetan, Vinylether, Nylon, PP, PBT, PPO, PC, ABS, PVC oder BCB umfasst und das anorganische Material Metall wie beispielsweise Ti, Au, Be, W, Al, Ge, Cu und Kombinationen davon; Oxid wie beispielsweise ITO, CTO, ATO, IZO, AZO, ZTO, ZnO und SiOx; oder Nitrid wie beispielsweise SiNx umfasst.
  • In dem nächsten Schritt werden wie in 9E gezeigt der epitaktische Halbleiterstapel 3 und die Halbleiterschicht 304 strukturiert, um die Oberfläche 1011 zu offenzulegen, so dass mehrere epitaktischen Halbleiterstapel gebildet werden, wobei die mehreren epitaktischen Halbleiterstapel separiert sind. Die mehreren epitaktischen Halbleiterstapel umfassen einen ersten epitaktischen Halbleiterstapel 31 und einen zweiten epitaktischen Halbleiterstapel 32, wobei der erste epitaktische Halbleiterstapel 31 das Haftmedium 4 darauf aufweist und der zweite epitaktische Halbleiterstapel 32 kein Haftmedium 4 auf der Oberfläche 3011 aufweist. Das Verfahren zum Strukturieren des epitaktischen Halbleiterstapels 3 und der Haftstruktur 2 umfasst Nassätzen oder Trockenätzen. In dieser Ausführungsform wird ein Trockenätzverfahren angewendet, um einen Abstand w zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem zweiten epitaktischen Halbleiterstapel 32 so klein wie möglich zu machen, um zu verhindern, das ein epitaktischer Stapel des epitaktischen Halbleiterstapels 3 übermäßig entfernt wird. In dieser Ausführungsform beträgt der Abstand w zwischen 1 μm und 10 μm oder vorzugsweise etwa 5 μm. In dieser Ausführungsform liegt die Opferschicht 601 zwischen dem ersten epitaktischen Halbleiterstapel 31 und dem Wachstumssubstrat 102 und der zweite epitaktische Halbleiterstapel 32 wird direkt auf dem Wachstumssubstrat 102 ausgebildet, so dass die Haftung zwischen der Halbleiterschicht 304 und der Opferschicht 601 kleiner als die Haftung zwischen der Halbleiterschicht 304 und dem Wachstumssubstrat 102 sein kann, indem die Verarbeitungsbedingung zum Bilden der Halbleiterschicht 304 gesteuert wird oder indem verschiedene Materialien für die Opferschicht 601 und die Halbleiterschicht 304 angewendet werden, wobei das Material der Opferschicht 601 Oxid umfasst.
  • In dem nächsten Schritt wird wie in 9F gezeigt eine Entnahmeeinheit 103 bereitgestellt, um das Haftmedium 4 durch Erwärmen, Pressen oder Verwenden der Klebrigkeit der Entnahmeeinheit 103 zu kleben. Die Entnahmeeinheit 103 umfasst elektrisch leitendes Material wie etwa ein elektrisch leitendes Substrat und eine Leiterplatte, wobei das elektrisch leitende Substrat Halbleiter wie etwa Si, GaAs, GaN, AlN und SiC; Oxid wie etwa ZnO; Metall; oder eine Kombination davon umfasst und die Leiterplatte eine einseitige Leiterplatte, eine doppelseitige Leiterplatte, eine Mehrschicht-Leiterplatte oder eine flexible Leiterplatte; oder ein elektrisch isoliertes Material wie etwa Saphir, Diamant, Glas, Quarz, Acryl, AlN, LiAlO2, Keramik und EPS-Band umfasst.
  • In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie in 11A gezeigt ein flexibles Substrat 1032 und eine Trägerstruktur 1031, wobei das flexible Substrat 1032 Polyesterharz (PET), Polyethylennaphthalat (PEN) oder Polyimid (PI) umfasst und die Trägerstruktur 1031 ein hartes Substrat wie beispielsweise Saphir, Diamant, Glas, Quarz und Acryl zum Tragen des flexiblen Substrats 1032 umfasst.
  • In einer weiteren Ausführungsform kann das strukturierte Haftmedium 4 im Voraus auf der Entnahmeeinheit 103 ausgebildet werden. Dann wird eine Ausrichtungsverbindungstechnik angewendet, um zunächst das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 auszurichten und dann das Haftmedium 4 und den ersten epitaktischen Halbleiterstapel 31 durch Erwärmen und Pressen zu verbinden.
  • In dem nächsten Schritt kann wie in 9G gezeigt dann, wenn die Opferschicht 601 aus SiOx oder AlAs besteht, die Opferschicht 601 durch Nassätzen oder Dampfätzen entfernt werden und dann werden die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Wachstumssubstrat 102 ausgeübt, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 601 zu separieren. Bei dieser Ausführungsform enthält das Ätzmittel, das in dem Nassätzprozess verwendet wird, Fluorwasserstoffsäure (HF), und das chemischen Material, das in dem Dampfätzprozess verwendet wird, Dampf aus Fluorwasserstoffsäure (HF). In einer weiteren Ausführungsform kann wie in 9H und 9I gezeigt dann, wenn die Opferschicht 601 nicht aus einem Halbleiter wie etwa SiOx besteht, eine Pore 602 zwischen der Halbleiterschicht 304 und der Opferschicht 601, die die Kontaktfläche zwischen der Halbleiterschicht 304 und der Opferschicht 601 verringert, ausgebildet werden, indem Temperatur und Druck in der Phase des seitlichen epitaktischen Wachstums während des epitaktischen Wachstums der Halbleiterschicht 304 gesteuert werden. Dann können die Kräfte in den entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Wachstumssubstrat 102 ausgeübt werden, um den ersten epitaktischen Halbleiterstapel 31 und die Opferschicht 601 zu separieren.
  • In einer weiteren Ausführungsform umfasst die Entnahmeeinheit 103 wie in 11A gezeigt ein flexibles Substrat 1032 und eine Trägerstruktur 1031, wobei das flexible Substrat 1032 Polyesterharz (PET), Polyethylennaphthalat (PEN) oder Polyimid (PI) umfasst und die Trägerstruktur 1031 ein hartes Substrat wie beispielsweise Saphir, Diamant, Glas, Quarz und Acryl zum Tragen des flexiblen Substrats 1032 umfasst.
  • Zehnte Ausführungsform
  • 10A bis 10C zeigen die Strukturen, die den Schritten eines Herstellungsprozesses gemäß der zehnten Ausführungsform entsprechen. Der Unterschied zwischen der zehnten Ausführungsform und der neunten Ausführungsform liegt darin, dass das Haftmedium 4 auf dem zweiten epitaktischen Halbleiterstapel 32 liegt und der erste epitaktische Halbleiterstapel 31 die Oberfläche 3011 freilegt. Wie in 10C gezeigt kann dann, wenn die Halbleiterschicht 304 aus GaN besteht, die Opferschicht 601 aus AlN besteht und das Wachstumssubstrat 102 ein transparentes Substrat ist, ein Laser 7 die Halbleiterschicht 304 und die Opferschicht 601 von der Oberfläche 1022 des Wachstumssubstrats 102 gegenüber der Halbleiterschicht 304 und der Opferschicht 601 bestrahlen, um die Halbleiterschicht 304 des zweiten epitaktischen Halbleiterstapels 32 von dem Wachstumssubstrat 102 zu separieren, wobei die Energie des Lasers 7 größer als die Bandlücke von GaN und kleinere als die Bandlücke von AlN ist. Dann können die Kräfte in entgegengesetzten Richtungen jeweils direkt auf die Entnahmeeinheit 103 und das Wachstumssubstrat 102 ausgeübt werden, um den zweiten epitaktischen Halbleiterstapel 32 von dem Wachstumssubstrat 601 zu separieren.
  • Obwohl die vorliegende Anmeldung oben erläutert worden ist, bedeutet dies keine Beschränkung des Umfangs, der Reihenfolge in der Praxis, des Materials in der Praxis oder des Verfahrens in der Praxis. Jegliche Abwandlung oder Ausschmückung der vorliegenden Anmeldung weicht nicht von dem Gedanken und dem Umfang davon ab.

Claims (43)

  1. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen, das die folgenden Schritte umfasst: Schritt a: Bereitstellen eines Substrats mit einer ersten Oberfläche und einer zweiten Oberfläche; Schritt b: Bereitstellen mehrerer epitaktischer Halbleiterstapel auf der ersten Oberfläche, wobei jeder der mehreren epitaktischen Halbleiterstapel einen ersten epitaktischen Halbleiterstapel und einen zweiten epitaktischen Halbleiterstapel umfasst und der erste epitaktische Halbleiterstapel von dem zweiten epitaktischen Halbleiterstapel getrennt ist und wobei eine Haftung zwischen dem ersten epitaktischen Halbleiterstapel und dem Substrat von einer Haftung zwischen dem zweiten epitaktischen Halbleiterstapel und dem Substrat verschieden ist; und Schritt c: selektives Separieren des ersten epitaktischen Halbleiterstapels oder des zweiten epitaktischen Halbleiterstapels von dem Substrat.
  2. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 1, wobei der Schritt b ein Bereitstellen einer Haftstruktur zum Kleben der mehreren epitaktischen Halbleiterstapel 20 an die erste Oberfläche umfasst.
  3. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei der Schritt c ein Liefern von Energie an die Haftstruktur umfasst, um eine Haftung der Haftstruktur zu verringern.
  4. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 3, wobei die Energie UV-Strahlung, einen Laser oder Wärme umfasst.
  5. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei der Schritt c ein Entfernen der Haftstruktur umfasst.
  6. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 5, wobei der Schritt des Entfernens der Haftstruktur ein Verwenden eines Dampfätzverfahrens umfasst, um die Haftstruktur zu entfernen.
  7. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 6, wobei das Dampfätzverfahren zum Entfernen der Haftstruktur ein Verwenden von Dampf aus Fluorwasserstoffsäure (HF) umfasst, um die Haftstruktur zu ätzen.
  8. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei die Haftstruktur Benzocyclobuten (BCB) enthält.
  9. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei die Haftstruktur eine Haftschicht und eine Opferschicht umfasst, wobei die Opferschicht den mehreren ersten epitaktischen Halbleiterstapeln entspricht und ein Material der Opferschicht von einem Material der Haftschicht verschieden ist.
  10. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 9, wobei die Haftschicht zwischen der Opferschicht und dem ersten epitaktischen Halbleiterstapel ausgebildet wird und die Opferschicht mit der ersten Oberfläche Kontakt herstellt.
  11. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 9, wobei die Opferschicht zwischen der Haftschicht und dem ersten epitaktischen Halbleiterstapel ausgebildet wird und die Opferschicht mit dem ersten epitaktischen Halbleiterstapel Kontakt herstellt.
  12. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 9, wobei die Opferschicht mit der ersten Oberfläche und dem ersten epitaktischen Halbleiterstapel Kontakt herstellt.
  13. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 9, wobei die Opferschicht Metall oder Oxid enthält.
  14. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 9, wobei die Dicke der Opferschicht zwischen 1000 Å und 10 μm beträgt.
  15. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, das ferner ein Bereitstellen einer Entnahmeeinheit umfasst, um den ersten epitaktischen Halbleiterstapel zum Separieren des ersten epitaktischen Halbleiterstapels und des Substrats anzukleben.
  16. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 15, wobei die Entnahmeeinheit ein EPS-Band umfasst.
  17. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 15, wobei ein Haftmedium zwischen dem ersten epitaktischen Halbleiterstapel und dem Substrat und der Aufnahmeeinheit ist.
  18. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 17, wobei die Entnahmeeinheit und der zweite epitaktische Halbleiterstapel durch einen Spalt separiert sind.
  19. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 17, wobei das Haftmedium ein elektrisch leitendes Material enthält.
  20. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 15, wobei die Entnahmeeinheit ein elektrisch leitendes Substrat oder eine Leiterplatte umfasst.
  21. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 15, wobei die Entnahmeeinheit eine Trägerstruktur und ein flexibles Substrat auf der Trägerstruktur umfasst.
  22. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 21, das ferner einen Schritt des Separierens des flexiblen Substrats und der Trägerstruktur nach dem Schritt c umfasst.
  23. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 21, wobei das flexible Substrat Polyesterharz (PET), Polyethylennaphthalat (PEN) oder Polyimid (PI) enthält.
  24. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei der Schritt b umfasst: Bereitstellen eines Wachstumssubstrats; Bilden des epitaktischen Halbleiterstapels auf dem Wachstumssubstrat; Kleben des epitaktischen Halbleiterstapels an die erste Oberfläche mittels der Haftstruktur; Entfernen des Wachstumssubstrats; und Strukturieren des epitaktischen Halbleiterstapels und der Haftstruktur, um die mehreren epitaktischen Halbleiterstapel zu bilden.
  25. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 24, wobei das Verfahren zum Strukturieren des epitaktischen Halbleiterstapels Nassätzen oder Trockenätzen umfasst.
  26. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei das Substrat ein Loch umfasst, das dem ersten epitaktischen Halbleiterstapel entspricht, wobei das Loch von der ersten Oberfläche zu der zweiten Oberfläche reicht.
  27. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 26, wobei der Schritt b ein Bilden einer Trägerstruktur, die die zweite Oberfläche des Substrats, eine Wandfläche des Lochs und die Haftstruktur bedeckt, umfasst.
  28. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 27, wobei ein Material der Trägerstruktur Metall, Oxid oder Nitrid enthält.
  29. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 2, wobei das Substrat mehrere Löcher umfasst, die dem ersten epitaktischen Halbleiterstapel entsprechen, wobei die mehreren Löcher von der ersten Oberfläche zu der zweiten Oberfläche reichen.
  30. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 1, wobei eine Fläche des ersten epitaktischen Halbleiterstapels kleiner als eine Fläche des zweiten epitaktischen Halbleiterstapels ist.
  31. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 5, wobei der Schritt c ein Steuern eines Zeitpunkts des Entfernens der Haftstruktur derart, dass ein Teil der Haftstruktur zwischen dem zweiten epitaktischen Halbleiterstapel und der Struktur verbleibt und die Haftstruktur zwischen dem ersten epitaktischen Halbleiterstapel und dem Substrat vollständig entfernt wird. umfasst.
  32. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 31, wobei ein Verfahren zum Entfernen der Haftstruktur Nassätzen oder Trockenätzen umfasst.
  33. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 1, wobei der Schritt b ein Bilden einer Opferschicht auf der ersten Oberfläche, ein Bilden eines epitaktischen Halbleiterstapels auf der ersten Oberfläche, ein Abdecken der Opferschicht und ein Durchdringen des epitaktischen Halbleiterstapels, um den ersten epitaktischen Halbleiterstapel und den zweiten epitaktischen Halbleiterstapel zu bilden, umfasst, wobei die Opferschicht zwischen dem ersten epitaktischen Halbleiterstapel und der ersten Oberfläche liegt.
  34. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 33, wobei die Opferschicht Materialien der III. bis V. Hauptgruppe enthält.
  35. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 34, wobei der Schritt c ein Entfernen der Opferschicht durch Nassätzen umfasst.
  36. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 33, wobei die Opferschicht Oxid enthält.
  37. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 36, wobei das Verfahren zum Entfernen der Opferschicht Nassätzen oder Dampfätzen umfasst.
  38. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 37, wobei das Verfahren zum Entfernen der Opferschicht durch Nassätzen ein Verwenden von Fluorwasserstoffsäure (HF), um die Opferschicht zu entfernen, umfasst.
  39. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 37, wobei das Entfernen der Opferschicht durch Dampfätzen ein Verwenden von Dampf aus Fluorwasserstoffsäure (HF), um die Opferschicht zu entfernen, umfasst.
  40. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 33, wobei nach dem Bilden des epitaktischen Halbleiterstapels auf der ersten Oberfläche und dem Abdecken der Opferschicht von Schritt b eine Pore zwischen dem epitaktischen Halbleiterstapel und der Opferschicht liegt.
  41. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 39, wobei der Schritt c ein Separieren des ersten epitaktischen Halbleiterstapels von dem Substrat unter Verwendung mechanischer Kraft umfasst.
  42. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 33, wobei die Bandlücke der Opferschicht größer als die Bandlücke des epitaktischen Halbleiterstapels ist.
  43. Verfahren zum selektiven Transferieren von Halbleitervorrichtungen nach Anspruch 42, wobei der Schritt c ein Bereitstellen eines Lasers umfasst, wobei der Laser eine Energie aufweist, die größer als die Bandlücke des epitaktischen Halbleiterstapels und kleiner als die Bandlücke der Opferschicht ist.
DE112013007281.5T 2013-07-29 2013-07-29 Verfahren zum selektiven Transferieren von Halbleitervorrichtungen Active DE112013007281B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2013/080335 WO2015013864A1 (zh) 2013-07-29 2013-07-29 选择性转移半导体元件的方法

Publications (2)

Publication Number Publication Date
DE112013007281T5 true DE112013007281T5 (de) 2016-04-14
DE112013007281B4 DE112013007281B4 (de) 2021-07-01

Family

ID=52430814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013007281.5T Active DE112013007281B4 (de) 2013-07-29 2013-07-29 Verfahren zum selektiven Transferieren von Halbleitervorrichtungen

Country Status (7)

Country Link
US (6) US9508894B2 (de)
JP (1) JP6125730B2 (de)
KR (3) KR101841609B1 (de)
CN (2) CN107968066B (de)
DE (1) DE112013007281B4 (de)
TW (2) TW202320132A (de)
WO (1) WO2015013864A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019128728A1 (de) * 2019-10-24 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauteilverbund und verfahren zum proben und herstellen von bauteilen

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107968066B (zh) 2013-07-29 2022-02-22 晶元光电股份有限公司 半导体结构
DE102014110884B4 (de) * 2014-07-31 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips
US9601673B2 (en) * 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
TWI581460B (zh) * 2015-09-04 2017-05-01 錼創科技股份有限公司 發光元件及其製作方法
US10032973B1 (en) * 2017-01-26 2018-07-24 International Business Machines Corporation Magnetically guided chiplet displacement
CN109509720B (zh) * 2017-09-15 2021-03-02 京东方科技集团股份有限公司 基板支撑装置、显示面板制造设备和基板支撑方法
FR3077680B1 (fr) * 2018-02-07 2020-02-28 Aledia Emetteur, dispositif emetteur et ecran d'affichage et procede de fabrication associes
TWI796504B (zh) * 2018-02-28 2023-03-21 日商菲爾尼克斯股份有限公司 半導體元件的製造方法與半導體基板
JP6431631B1 (ja) 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
CN109585617B (zh) * 2018-12-28 2024-05-07 华灿光电（浙江）有限公司 一种选择性转移半导体器件的方法和基板
CN111525013A (zh) 2019-02-01 2020-08-11 隆达电子股份有限公司 发光二极管及其制造方法
CN110098289A (zh) * 2019-05-07 2019-08-06 京东方科技集团股份有限公司 一种转移装置及显示基板的制作方法
WO2020263633A1 (en) 2019-06-26 2020-12-30 Applied Materials, Inc. Flexible multi-layered cover lens stacks for foldable displays
CN110379759B (zh) * 2019-07-05 2021-02-02 深超光电（深圳）有限公司 吸附装置、转移系统及转移方法
DE102019216302A1 (de) * 2019-10-23 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur montage eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
TWI736334B (zh) 2020-06-23 2021-08-11 隆達電子股份有限公司 發光二極體
WO2022021003A1 (zh) * 2020-07-27 2022-02-03 重庆康佳光电技术研究院有限公司 转接板、巨量转移方法及Micro-LED显示器
CN112967984B (zh) * 2020-09-24 2022-03-25 重庆康佳光电技术研究院有限公司 微芯片的巨量转移方法及显示背板
CN112366247B (zh) * 2020-10-22 2021-10-08 中国电子科技集团公司第五十五研究所 一种转移印刷集成的顶入射InGaAs探测器的制备方法
JP2024063293A (ja) * 2022-10-26 2024-05-13 沖電気工業株式会社 電子デバイスの製造方法
CN115763650B (zh) * 2022-11-30 2023-09-26 惠科股份有限公司 显示面板及其制作方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
EP1065734B1 (de) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
JP4538951B2 (ja) * 2000-12-15 2010-09-08 ソニー株式会社 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002198569A (ja) * 2000-12-26 2002-07-12 Sony Corp 素子の転写方法、半導体装置、及び画像表示装置
JP2003197881A (ja) * 2001-12-27 2003-07-11 Seiko Epson Corp 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器
JP2003332523A (ja) * 2002-05-17 2003-11-21 Sony Corp 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP4288947B2 (ja) * 2003-01-20 2009-07-01 日亜化学工業株式会社 窒化物半導体発光素子の製造方法
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
JP4934942B2 (ja) * 2003-07-23 2012-05-23 ソニー株式会社 剥離方法
TWI243492B (en) * 2004-11-03 2005-11-11 Epistar Corp Light-emitting diodes
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
DE102005022780B4 (de) * 2005-05-12 2017-12-28 Infineon Technologies Ag Halbleiterchips für Tag-Anwendungen und Verfahren zur Packung von Halbleiterchips
JP2008545263A (ja) * 2005-06-29 2008-12-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ パッケージ、部分組立品、及びその製造方法
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
CN101636436B (zh) * 2007-02-22 2014-04-16 道康宁公司 制备导电薄膜的方法和由该方法制得的制品
JP2008252069A (ja) 2007-03-06 2008-10-16 Sanyo Electric Co Ltd 半導体レーザ素子の製造方法および半導体レーザ素子
US8085825B2 (en) * 2007-03-06 2011-12-27 Sanyo Electric Co., Ltd. Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
DE102007025649B4 (de) * 2007-07-21 2011-03-03 X-Fab Semiconductor Foundries Ag Verfahren zum Übertragen einer Epitaxie-Schicht von einer Spender- auf eine Systemscheibe der Mikrosystemtechnik
DE102008026839A1 (de) * 2007-12-20 2009-07-02 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20090298211A1 (en) * 2008-05-28 2009-12-03 Tae-Woong Kim Method for manufacturing flexible display
CN101656281B (zh) * 2008-08-18 2011-04-06 晶元光电股份有限公司 晶片发光结构及其制造方法
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
SG171762A1 (en) * 2008-11-19 2011-07-28 Agency Science Tech & Res Method of at least partially releasing an epitaxial layer
US8153475B1 (en) * 2009-08-18 2012-04-10 Sorra, Inc. Back-end processes for substrates re-use
JP5590837B2 (ja) * 2009-09-15 2014-09-17 キヤノン株式会社 機能性領域の移設方法
DE102009056386B4 (de) 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US20110207253A1 (en) * 2010-02-23 2011-08-25 Yueh-Hsun Yang Flip-chip led module fabrication method
US8324770B2 (en) * 2010-07-30 2012-12-04 General Electric Company Electric motor apparatus
TWI506816B (zh) * 2010-07-30 2015-11-01 Dowa Electronics Materials Co Semiconductor device and method for manufacturing semiconductor element
TWI557934B (zh) 2010-09-06 2016-11-11 晶元光電股份有限公司 半導體光電元件
US9455242B2 (en) 2010-09-06 2016-09-27 Epistar Corporation Semiconductor optoelectronic device
US9041034B2 (en) 2010-11-18 2015-05-26 3M Innovative Properties Company Light emitting diode component comprising polysilazane bonding layer
US8735191B2 (en) * 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals
JP5741811B2 (ja) 2011-02-23 2015-07-01 三菱マテリアル株式会社 発光素子向け増反射透明膜用組成物、発光素子、および発光素子の製造方法
US20130023073A1 (en) * 2011-07-19 2013-01-24 Phostek, Inc. Using non-isolated epitaxial structures in glue bonding for multiple group-iii nitride leds on a single substrate
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
EP2645429A1 (de) * 2012-03-28 2013-10-02 Soitec Herstellung von Solarzellenvorrichtungen mit mehreren Übergängen
TWI546844B (zh) 2012-10-09 2016-08-21 晶元光電股份有限公司 半導體發光元件及其製作方法
US9314930B2 (en) * 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount
KR20170091793A (ko) * 2013-06-26 2017-08-09 에피스타 코포레이션 발광소자의 제조방법
CN107968066B (zh) * 2013-07-29 2022-02-22 晶元光电股份有限公司 半导体结构
TWI603390B (zh) 2013-07-29 2017-10-21 晶元光電股份有限公司 選擇性轉移半導體元件的方法
US9360623B2 (en) * 2013-12-20 2016-06-07 The Regents Of The University Of California Bonding of heterogeneous material grown on silicon to a silicon photonic circuit
CN105789122B (zh) * 2014-12-12 2019-05-03 财团法人工业技术研究院 光电元件的转移方法
US9496165B1 (en) * 2015-07-09 2016-11-15 International Business Machines Corporation Method of forming a flexible semiconductor layer and devices on a flexible carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019128728A1 (de) * 2019-10-24 2021-04-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauteilverbund und verfahren zum proben und herstellen von bauteilen

Also Published As

Publication number Publication date
US11211522B2 (en) 2021-12-28
US20170033259A1 (en) 2017-02-02
CN107968066B (zh) 2022-02-22
US20160163917A1 (en) 2016-06-09
KR101841609B1 (ko) 2018-03-23
US10553747B2 (en) 2020-02-04
TW201913736A (zh) 2019-04-01
US11901478B2 (en) 2024-02-13
WO2015013864A1 (zh) 2015-02-05
CN107968066A (zh) 2018-04-27
US20200321487A1 (en) 2020-10-08
CN105359282A (zh) 2016-02-24
TW202320132A (zh) 2023-05-16
JP2016535449A (ja) 2016-11-10
JP6125730B2 (ja) 2017-05-10
US20220123167A1 (en) 2022-04-21
KR20160025609A (ko) 2016-03-08
US20240186446A1 (en) 2024-06-06
DE112013007281B4 (de) 2021-07-01
TWI791568B (zh) 2023-02-11
US9508894B2 (en) 2016-11-29
US10693034B2 (en) 2020-06-23
KR20170092718A (ko) 2017-08-11
KR101767078B1 (ko) 2017-08-10
KR101973720B1 (ko) 2019-04-29
CN105359282B (zh) 2018-01-16
KR20180031074A (ko) 2018-03-27
US20170373219A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
DE112013007281B4 (de) Verfahren zum selektiven Transferieren von Halbleitervorrichtungen
DE102006043843B4 (de) Verfahren zur Herstellung einer Leuchtdiode mit vertikaler Struktur
DE112011101135B4 (de) Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
DE20321880U1 (de) LEDS mit vertikaler Struktur
DE112016000533B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE112010002423T5 (de) Front end-anreissen von leuchtdioden (led; light emitting diode)-wafern und resultierende geräte
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE102017106755B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2012168040A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterbauelements und derartiges halbleiterbauelement
DE112018006965T5 (de) Verfahren zur Herstellung einer Anzeigevorrichtung unter Verwendung lichtemittierender Halbleiterelemente und Anzeigevorrichtung
WO2020089101A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE112014003803T5 (de) Technische Substrate mit mechanisch schwachen Strukturen und dazugehörige Systeme und Verfahren
DE102017113741A1 (de) Optoelektronisches Halbleiterbauelement
DE102006019373A1 (de) Substratfreie Flip Chip lichtemittierende Diode und Verfahren zu deren Herstellung
Ou et al. P‐125: Monochromatic Active Matrix Micro‐LED Micro‐displays with> 5,000 dpi Pixel Density Fabricated using Monolithic Hybrid Integration Process
WO2018109193A1 (de) Verfahren zur herstellung eines halbleiterbauelements
WO2018172205A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE112016004374T5 (de) Dünnschicht-Verbindungshalbleiter-Photovoltaikzelle, Verfahren zum Herstellen einer Dünnschicht-Verbindungshalbleiter-Photovoltaikzelle, Dünnschicht-Verbindungshalbleiter-Photovoltaikzellenanordnung und Herstellungsverfahren hierfür
DE10147886A1 (de) Lumineszenzdiode und Herstellungsverfahren
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
DE112006001835T5 (de) Laserabgehobene LED mit verbesserter Lichtausbeute
DE102011122778B3 (de) Verfahren zur Herstellung einer Lumineszenzkonversions-Leuchtdiode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0033020000

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112013007814

Country of ref document: DE

R020 Patent grant now final