JP2008545263A - パッケージ、部分組立品、及びその製造方法 - Google Patents

パッケージ、部分組立品、及びその製造方法 Download PDF

Info

Publication number
JP2008545263A
JP2008545263A JP2008519032A JP2008519032A JP2008545263A JP 2008545263 A JP2008545263 A JP 2008545263A JP 2008519032 A JP2008519032 A JP 2008519032A JP 2008519032 A JP2008519032 A JP 2008519032A JP 2008545263 A JP2008545263 A JP 2008545263A
Authority
JP
Japan
Prior art keywords
interconnect
semiconductor device
electrical
thermally conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008519032A
Other languages
English (en)
Inventor
デッケル，ロナルド
エム ミシールセン，テオドリュス
イェー メイエル，エドゥアルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008545263A publication Critical patent/JP2008545263A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明に係るパッケージ（100）は、接合パッドを備えた少なくとも１つの半導体デバイス（30）、封止構造（40）、相互接続要素（20）及びヒートシンク（90）を有している。この相互接続要素は、電気的相互接続（12）のシステムを有し、第１の面（1）で熱伝導性且つ電気絶縁性の熱伝導層（11）によって少なくとも実質的に覆われ且つ第２の面（2）で電気絶縁体（13）を備えており、絶縁体（13）及び熱伝導層（11）は電気的相互接続（12）を互いに電気的に絶縁している。封止構造（40）及びヒートシンク（90）の少なくとも一方は相互接続要素（20）との接触部を有し、該接触部は該部品（40、90）が取り付けられた面（1、2）の実質的に全体に延在している。

Description

本発明は、少なくとも１つの半導体デバイス用のパッケージであって：
− 接合パッドを備えた少なくとも１つの半導体デバイス、及び
− 第１の面とそれと反対側の第２の面とを有する相互接続要素であり、該相互接続要素は、第１の面で熱伝導層によって少なくとも実質的に覆われ且つ第２の面で電気絶縁体を備えた電気的相互接続のシステムを有し、該電気絶縁体は、該相互接続内に規定されたコンタクトパッドを露出させる開口を備え、該コンタクトパッドに前記少なくとも１つの半導体デバイスの接合パッドが電気的に結合され、該相互接続要素は少なくとも１つの端子を有する、相互接続要素、
を有するパッケージに関する。
本発明はまた、上記パッケージの部分組立品に関する。
本発明は更に、上記の部分組立品の製造方法、及び上記のパッケージの製造方法に関する。
上記のようなパッケージは特許文献１から知られている。この既知のパッケージは、１つ又は複数の発光ダイオード用のパッケージである。相互接続要素が熱伝導層を備えている。この熱伝導層は、例として、Ｓｉ、ＡｌＮ及びＢｅＯを含み、特にはＳｉである。半導体デバイスと相互接続要素の第１の面との間に電気絶縁が望まれる場合には、ＳｉＯ２から成る更なる層が存在させられ得る。発光ダイオードは相互接続要素に取り付けられ、その接合パッドははんだボールを用いて相互接続要素上のコンタクトパッドに電気的に結合される。相互接続要素はパッケージ内の更なる担体に取り付けられる。相互接続要素の少なくとも１つの端子がこの担体にワイヤ接合を用いて結合される。相互接続要素を経て第２の端子が設けられてもよい。
しかしながら、既知のデバイスの欠点は、シリコン基板に基づく相互接続を介した適切な熱伝導のためには、２５０μm未満の基板厚さが望まれることである。このような厚さを有するシリコン基板は、同時に、非常に砕けやすく且つ亀裂の影響を受けやすいという傾向がある。基板厚さが更に薄くされると、シリコンは曲げられるようになるが、上記の相互接続要素はもはやパッケージの支持要素としては適さなくなってしまう。
米国特許第６４８６４９９号明細書
本発明は、十分な熱消散を可能にすると同時に機械的に十分に安定な、上記のような種類のパッケージを提供することを主な目的とする。
上記課題に鑑み、本発明に係るパッケージは、少なくとも１つの半導体デバイスを封止する封止構造、及び熱伝導層上で相互接続要素に熱的に結合されたヒートシンクを有し、封止構造及びヒートシンクの少なくとも１つの部品は相互接続要素との接触部を有し、該接触部は該部品が取り付けられた面の実質的に全体に延在しており、熱伝導層は上記の絶縁体と該熱伝導層とが電気的相互接続を互いに電気的に絶縁するように電気的に絶縁性である。
本発明においては、熱伝導層はもはや支持要素ではなく、相互接続要素の熱的能力が向上される。支持要素は、この場合、封止構造若しくはヒートシンクの何れか、または場合によりこれら双方である。これらの一方が相互接続要素の支持要素として機能し得るようにするため、支持要素と相互接続要素との間に実質的に連続した接触部が存在させられる。この連続した接触部は、相互接続要素の面の実質的に全体に延在している。用語‘実質的に延在する’は、ここでは、実質的に連続すると同じ概念を表すものとして理解される。また、上記の接触部は明らかに、半導体デバイスが存在する領域及び／又は半導体デバイスのコンタクトパッドと相互接続要素との間の電気接続が存在する領域には存在しない。さらに、上記の接触部は分離レーン及び同様の構造内には存在しなくてもよい。しかしながら、この支持要素は支持要素として機能するように相互接続要素の大部分に延在する。
さらに、この構造は、熱伝導層がヒートシンクに十分に且つ幾つかの位置で結合され得るという利点を有する。明らかに、これにより熱消散が向上される。如何なる回路短絡の存在をも防止するため、相互接続は互いに電気的に絶縁される。大部分の相互接続は更にヒートシンクからも電気的に絶縁される。これは特に、熱伝導層が電気絶縁性であるように選定されることで、熱抵抗の如何なる増大もなく実現される。明瞭化のために付け加えておくと、ヒートシンクは一般にコンタクトの１つとして、より具体的には、接地コンタクトとして使用される。故に、接地されるべき相互接続は、ヒートシンクに露出されたパッドを有していてもよい。明らかであるように、その正確な数は具体的な応用に依存する。
本発明に係るパッケージの他の１つの利点は、これが自己支持型であることである。実際、望まれるのであれば、付加的な担体は必要とされない。これにより、組立のコストと複雑さとが低減され、また、特に可搬式装置の分野における幾つかの用途で重要なパラメータであるパッケージの全体厚さが薄くされる。表面実装可能な端子が望まれる場合、端子（この場合には単なる内部のコンタクトパッドではなく実際の端子）は、相互接続要素の第２の面にヒートシンクに隣接して設けられることができる。しかしながら、他の例では、この端子は、バネに基づくコネクタ及びフレックスフォイルを含む何らかのコネクタへの結合に適するように設計されてもよい。
本発明に係るパッケージは、明らかであるように、電力消散を必要とする用途に対して特別に設計されるものである。発光ダイオードはその一例である。半導体デバイスは、しかしながら、可搬式コンピュータで使用されるような、また携帯電話などの可搬式用途における送受信器及びベースバンドＩＣのような、マイクロプロセッサとすることもできる。さらに、この半導体デバイスは、例えば携帯電話やコンピュータの電力管理装置などのパワーデバイス、又はＲＦ用途のためのパワー増幅器であってもよい。
また、本発明に係るパッケージは、２つ以上の半導体デバイスが存在するとき、効率的に活用され得るものである。このようなマルチチップパッケージの一実施形態において、これらデバイスは互いに隣接して配置される。そのとき、機械的に安定なパッケージを作り出す上で封止構造は非常に有効である。他の一実施形態においては、第１の半導体デバイスは第２の半導体デバイスの表面に取り付けられる。このようなシステムは、積層ダイ・パッケージ又はチップオンチップ・パッケージとしても知られており、比較的限られた領域上で高い密度を提供する。さらに、双方の半導体デバイスの多くて１つはヒートシンクに取り付けられてもよい。ここでの本発明の利点は適切な熱伝導である。好適な設計により、双方のデバイスが、一方はその背面で、他方ははんだバンプを介してフリップチップの向きで、相互接続要素に結合されることも可能である。
重要な一実施形態において、熱伝導層は応力緩和レーンを備えている。熱伝導層は一般的に、例えばダイアモンド又は窒化アルミニウム等の材料である。これは、ヒートシンク材料の熱膨張係数とは異なる熱膨張係数を有しており、場合によって封止構造のそれとも異なる熱膨張係数を有している。故に、このような応力緩和レーンを設けることが好ましい。このレーン内では熱伝導層は除去される。これは当然ながら、横方向への熱の拡がりを抑制するが、このことは問題にならないと考えられる。第１に、ヒートシンクもまた熱拡散効果を有しているからである。第２に、熱伝導層における熱拡散の主要な機能は、一層大きい表面積上にある点のような半導体デバイスからの拡散であり、この主要機能は全く影響を受けないからである。そして第３に、特に発光ダイオードを有する実施形態においては、生成される熱は全ての領域にわたってほぼ同一となり得るからである。
この実施形態の更なる変形例においては、相互接続は、熱サイクル中の収縮及び膨張を可能にするバネ構造を備えており、該バネ構造は応力緩和レーン内に存在させられる。このバネ構造により、更なる応力緩和が可能になる。この変形例はまた、プリント回路基板に搭載されるパッケージでの使用に非常に適したものである。組み立てられた１つ以上の半導体デバイスのような実質的に膨張できない構造を保護するように、このバネ構造によって、局所的に一層大きく膨張することがもたらされる。このバネ状構造は、ダイアモンドから成る熱伝導材料と組み合わせて好適に具現化されるが、当然ながら、同様にその他の層とともに実装されることも可能である。さらに、一般的に、一層のみが電気絶縁性である２つ以上の熱伝導層が存在していてもよい。例えば、ＢｅＯとＳｉとの組み合わせ、又はＡｌＮとＳｉとの組み合わせが使用されてもよい。
本発明はまた、このパッケージの部分組立品、及びこれらの製造方法に関する。特に、相互接続要素に封止構造が取り付けられた１つと、相互接続要素にヒートシンクが取り付けられた１つとの２つの部分組立品が存在する。
このような部分組立品は自己支持型であり、組立工場にて使用されることが可能である。さらに、それらは本発明に係る方法を用いて準備され得る。これは、後に除去される犠牲基板の使用を伴う。最も好適な犠牲基板は半導体基板である。何故なら、半導体基板の処理は周知であり、そのための装置及び設備が利用可能だからである。他の１つの利点は、従来技術に係る文献にて既に述べられているように、半導体基板の使用により、例えばＥＳＤ保護、ドライバ回路、及びセンサ用途のためのフォトダイオード等の半導体素子の集積化が可能になる。
図面を参照しながら本発明のこれら及びその他の態様について更に説明する。図は縮尺通りに描かれておらず、単に図式的なものである。相異なる図における同一の参照符号は相等しい或いは対応する部分に関係している。図は単に説明目的で描かれたものであり、本発明を限定するものとして理解されるべきではない。実際、図の記載に基づいて当業者には更に多くの実施例が明らかになる。これらの図は、単一の部品のみの幾つかの製造段階を示しているが、この方法の工程群は一般に板のレベルで行われ、その後個々の素子への分離工程が行われる。この分離工程は従来技術を用いて実行され得る。好適には、個々の部分組立品50、150には製造プロセス中に既に分離用のレーンが定められている。
図１は、封止を有するがヒートシンクを有さない部分組立品50の第１の製造段階を断面図にて示している。この段階では、部分組立品50は単に、２から３個の層を上に有する基板10である。基板10は、この例においては、特にはＳｉから成る半導体基板であり、図示されていないが酸化物層を備えている。この酸化物層は従来プロセスに従って準備される。基板10の頂面には、第１の面1及び第２の面2を有する相互接続要素20が存在している。基板10に接する相互接続要素20の第１の面1には、熱伝導性で電気絶縁性の層11が設けられている。この場合、これはダイアモンド層である。この例では、これは多結晶であり、化学的気相堆積法、特にＰＥＣＶＤによって８００℃で設けられている。これは、概して１０μm未満の厚さに堆積され、好ましくは１−５μmの範囲内の厚さに堆積される。このダイアモンド層は端子領域を作り出すためにパターニングされる。ダイアモンド層のパターニングは反応性イオンエッチングを用いて実行される。端子領域は、例えばＣｕ、Ａｌ、Ｎｉ、ＩＴＯ、ＴｉＮ、又はこれらの金属の合金などの導電性材料で充填され、端子23が作り出される。図示されていないが、従来からのバリア層及び／又は接着層を使用することが好ましい。また、この導電性材料から成る相互接続12の製造法は、技術的に周知であり、例えばスパッタ、蒸着、インクジェット印刷法、ガルバニック法、無電界めっき、又は電気めっき等の、様々な技術を用いて実行され得る。ここでは、Ｃｕの電気めっきが使用される。この材料は、この例においては、５−１０μmの厚さに堆積される。この導電性材料は熱伝導層11上に延在し、相互接続システム12を形成している。この設計は予め定められたものである。この発光ダイオードに関する例においては、この設計は比較的単純であり、隣接し合うデバイスのコンタクトパッド22間に相互接続が実現されている。そして、これらのデバイスは直列に結合される。単一層の相互接続システム12が図示されているが、このシステム12は、個々の層が電気絶縁材料によって電気的に絶縁されるように多層化されていてもよい。この材料は熱伝導性のものとし得る。他の例では、コンタクトパッド22と熱伝導層11との間に固有の熱経路が作り出されてもよい。相互接続要素20の第２の面2において、相互接続12は続けて電気絶縁体13で覆われる。この絶縁体は、この例においてははんだレジスト材料から成るが、他の例では、無機パッシベーション層、樹脂層、又はその他の何らかの電気絶縁層であってもよい。絶縁体13は、好ましくは、更なるマスクを使用せずにフォトリソグラフィを可能とするように感光性の層を有する。そうは言うものの他の例では、このような層が何らかの印刷法又は気相堆積法によって設けられてもよい。この例においては、これは商業的に入手可能であるような感光性のポリイミドの形態から成っている。絶縁体13は相互接続12の頂面と、相互接続12間の領域21とに延在している。これは熱伝導層とともに、相互接続を互いに分離している。斯くして、基本的に相互接続12、熱伝導層11及び電気絶縁体13を有する相互接続要素20が形成される。必要に応じて、相互接続要素20は、半導体基板10内に形作られ且つ基板内のアイランド内に保持された要素を含んでいてもよい。
図２は、第２段階における部分組立品50を示している。この段階では、半導体デバイス30が相互接続に取り付けられており、その接合パッド32が相互接続要素20のコンタクトパッド22に電気的に結合されている。これは、この例においては、はんだボール31を用いて実現されている。このはんだボールは、この部分組立品を更なる要素に接続する更なるはんだボールが存在する場合、例えば鉛含有材料などの高融点はんだを含んでいてもよい。このことは、しかしながら、はんだ付けの分野の専門家に知られているように必須な事項ではない。はんだボール31はアンダーフィル材料33で囲まれている。デバイス30をフリップチップの向きで相互接続要素20に取り付けることに代えて、デバイス30はフェースアップで取り付けられてもよい。接合パッド32は、そのとき、例えば接合ワイヤ等の更なる接続要素によってコンタクトパッド22に結合される。
ここでは発光ダイオードである能動デバイス30は封止構造40によって封止される。この封止構造40は、この例においては、接着剤41とガラス板42とから成る二層システムを有している。他の例では、オーバーモールド型の封止構造40が用いられてもよい。具体的な材料は当業者にとって既知である。アクリル酸系接着剤41は適していると考えられる。なぜなら、それは比較的低いガラス転移温度を有し、故に半導体デバイスの熱膨張に順応することが可能であるからである。特に、従来技術におけるようなシリコーンペーストの充填は不要である。応用上の観点から、この封止構造は透明であることが好ましい。他の変形例においては、半導体デバイス30は相互接続要素20への取付けに先立って封止構造40内に設置される。これは、好ましくは、半導体デバイス30が形状的に収まるような凹部を封止構造に設けることによって実現される。この凹部内へのデバイスの取付けは、好ましくは、ダイ接着用の接着剤を用いて実現される。半導体デバイス30を具備した封止構造40の相互接続要素への取付けは、好ましくは、接着剤又はアンダーフィル材料を用いて実現される。それには、組立工程に先立って接着剤又はアンダーフィル材料が、相互接続要素20と封止構造40との少なくとも一方に既に塗布されていることが特に好ましい。これの好ましい一例は、穏やかな加熱で液化するアンダーフィル材料を使用することによって、はんだボール31がこのアンダーフィル材料に沈み込み、コンタクトパッド22に接触するようにすることである。このような材料は、例えばアクリレート又はポリイミドであり、その後に加熱温度にて硬化される。
この更なる変形例は発光ダイオードに特に好適である。その場合、好ましくは全てが同一寸法を有する複数のダイオードが存在する。キャビティ形状を定めることは、故に、難しいことではない。封止構造40は、その場合、所望の波長セットに対して好ましくは透明であるガラス又はその他のセラミック材料の板であることが好ましい。他の例では、封止構造40はレプリカモールド技術によって設けられてもよい。
図３は、第３段階すなわち最終段階における部分組立品50を示している。この例においては、基板10は完全に除去されている。これは研削及びエッチングを用いて実現されているが、基板を剥離することも排除されない。斯くして、端子23が露出される。さらに、熱伝導層11の接触領域24も露出される。その後、はんだ材料に対して濡れ性を有する例えばＮｉ又はＮｉＡｕから成る金属パッド25が規定される。続いて、金属パッド25にはんだボール26が設けられる。この時、好ましくは、はんだフラックス（図示せず）が使用される。
図４は、熱伝導層の接触領域24上のはんだボールにヒートシンク60が取り付けられた、結果として得られるパッケージ100を示している。この例においては、柔軟な金属箔であるフレックスフォイル90が端子23上のはんだボールに取り付けられている。明らかであるように、端子23には、これに代えて、例えば一本以上の接合ワイヤ、バネ状コネクタ又はこれらに類するもの等の、その他の要素が設けられてもよい。さらに、ヒートシンク60は例えば接着剤などの他の手法で熱伝導層11に取り付けられてもよい。
図５−８は、本発明の第２の実施形態を示している。この実施形態においては、熱伝導層11に応力緩和レーン71が設けられている。相互接続12の部分としてバネ状構造72が設けられている。これは犠牲層73の使用によって実現されている。
図５は、図１に対応する第１段階における部分組立品50を示している。応力緩和レーン71は端子領域23と同一工程にて、やはり熱伝導層11のパターニングによって規定される。理解されるように、応力緩和レーン71は好ましくは、熱伝導層11のアイランドを作り出すように、１つ以上の方向に延在している。また、このレーンは円形若しくは楕円形、又はこれらに類する形状であってもよい。そして、犠牲層73が選択的に、すなわち、応力緩和レーン71内のみに堆積される。この犠牲層73は好ましくは、ＴＥＯＳ（オルトケイ酸テトラエチル）として設けられ、後続の熱処理で変換された酸化物である。この犠牲層を設けることは、マスクを介した堆積によって、印刷法によって、且つ／或いは所望でない領域内の層のその後の除去によって、実行されてもよい。相互接続12内のバネ状構造72の作成には、犠牲層73が熱伝導層11の頂面まで延在することが重要である。好ましくは、犠牲層73は熱伝導層11より薄い。
図６は、図３に対応する第２段階における部分組立品50を示している。半導体デバイス30が取り付けられている。その接合パッド32は、ここでははんだボール31である導電性接続によってコンタクトパッド22に結合されている。また、封止構造40が設けられている。その後、基板10は研削及びエッチングによって第２の面から除去されている。これにより、端子23及び熱伝導層への接触領域24が露出されている。さらに、犠牲層73も露出されている。犠牲層73の除去に先立って、接触領域24及び端子23に金属パッド25が設けられる。また、はんだボールが設けられてもよいが、この例においては行われていない。何故なら、平面状の基板に層を設ける方が容易だからである。
図７は、犠牲層73の除去及びはんだボール26の設置後の、最終的な部分組立品50を示している。図から明らかであるように、バネ状構造72はこの段階で解放され、横方向に膨張することができる。一方、熱伝導層11又は半導体デバイス30は何れもそうである必要はない。斯くして、応力は局所的に解放され、表面領域全体には拡がらない。
図８は、ヒートシンク60及びフレックスフォイル90を有する、結果として得られるパッケージを示している。この図は応力緩和レーン71及びバネ状構造の利点をはっきりと示しており、一方のヒートシンク60及び相互接続12と、他方の熱伝導層11及び半導体デバイス30との間の熱膨張の差は、十分且つ局所的に補償されることができる。
図９は、他の一実施形態に係るパッケージ100を示している。図８のパッケージとの主な相違は、熱伝導層11が応力を解放するための非平面状の構造を備えていることである。この構造75は、半導体デバイス30と熱伝導層11の材料との不整合の結果としての応力を緩和することを可能にする。これは好ましくは、熱伝導層11の堆積に先立って半導体基板10に溝をエッチングすることによって形成されることができる。
図１０は、デバイスの更なる一実施形態の詳細を断面図にて示している。ここでは、半導体基板10は部分的にのみ除去されており、電気的要素80が半導体基板内に規定されている。この例においては、電気的要素80は、ｎ型領域81、ｐ型領域83、及びそれらの間に存在する真性領域（Ｉ型）82を有するフォトダイオードである。これらの領域及び接合は、熱伝導層11の堆積に先立って規定されている。これは、ダイアモンド層11が８００℃で堆積されるとき両立可能である。何故なら、この温度は接合の堆積に必要とされる温度より低く、且つ接合に悪影響を及ぼさないからである。固有の相互接続84、85が熱伝導層11を貫通し、且つ熱伝導層11上にあるように規定される。好ましくは、これらは発光ダイオードの厚さより薄くされるが、このことは変更あるいは最適化されてもよい。これらの相互接続は電気絶縁体13によって絶縁されるとともに、図示しないコンタクトによって相互接続システム12に結合される。これに加えて、あるいは代えて、要素80は外部接続のための別個の端子を備えていてもよい。このフォトダイオードは、光検出器、又は特には発光ダイオードである個々の半導体デバイス30に近接して配置された、あるいは真下に配置された温度センサとして使用されることができる。
図１１は、本発明の更なる一実施形態における第１段階を示している。この場合、部分組立品150はヒートシンク90及び相互接続要素20から作成される。そこへ、パッケージを作り上げるように半導体デバイス30及び封止構造40が設けられる。この場合、相互接続要素20の第２の面2は、先述の実施形態における第１の面に代わって、基板10上に存在している。絶縁体13は、ここでは、酸化物層131で覆われた基板10上に堆積される。この第１の酸化物131は好ましくは熱酸化膜として設けられる。この例での絶縁体13は、窒化物132と酸化物133とのスタックを有している。窒化物132及び酸化物133は、好ましくは、化学的気相堆積法によって堆積される。その後、窒化物132及び酸化物133はパターニングされ、コンタクトパッド22が規定される。半導体デバイス30は、はんだボールを用いてこれらのコンタクトパッド22に取り付けられ得る。相互接続12は絶縁体13上で規定される。この場合も好ましくは、これらの相互接続は電気めっきによってＣｕで形成され、十分な厚さを有している。これにより得られた構造は、その後、絶縁層115で覆われる。この例においては、この絶縁層は窒化物である。認識されるように、絶縁層115の堆積は必要に応じての工程であり、省略されることもある。
図１２は、第２段階における部分組立品150を示している。第１の熱伝導性で電気絶縁性の層11が、存在するならば絶縁層115上に堆積されている。この例においては、ＡｌＮが使用される。熱伝導層11は絶縁層115のパターニング後に堆積される。熱伝導層のみが存在する領域において、熱伝導層11（及びそれに接する相互接続12）とヒートシンクとの間に接触領域24が規定される。さらに、熱伝導層11はパターニングされ、その後、絶縁層115もパターニングされる。これにより、端子20が作り出される。最後に、ヒートシンク90が電気めっきによって設けられる。このヒートシンクは約５０μmから１００μmの厚さを有するが、要求に応じて、より薄くてもよいし、より厚くてもよい。このような厚さのヒートシンクを電気めっきすることは、通常、特有の低い応力を備えるという利点を有する。
図１３は、基板10の除去後の部分組立品150を示している。また、酸化物層131も除去されている。このとき、コンタクトパッド22は露出されている。部分組立品150は、例えば相互接続要素20の一方の面の実質的に全体に延在するなどして、実質的に連続した相互接続要素20との接触部を有するヒートシンク90の存在により安定性を得ている。
図１４は、少なくとも１つの半導体デバイス30及び封止構造40の設置後の、結果として得られるパッケージ100を示している。この例においては、半導体デバイス30はフリップチップの向きで取り付けられており、その接合パッドは、はんだボール31を介して相互接続要素20のコンタクトパッド22に電気的に結合されている。それは相互接続要素20の第２の面に存在している。半導体デバイス30と相互接続要素20との間の空間を充填するためにアンダーフィル材料が設けられている。この封止は、例えばエポキシオーバーモールドであり、場合により、透明なエポキシオーバーモールドである。
本発明に従った第１の部分組立品の一製造段階を示す断面図である。 本発明に従った第１の部分組立品の一製造段階を示す断面図である。 本発明に従った第１の部分組立品の一製造段階を示す断面図である。 図３の部分組立品を用いて製造された本発明に係るパッケージを示す図である。 本発明に従った第２の部分組立品の一製造段階を示す断面図である。 本発明に従った第２の部分組立品の一製造段階を示す断面図である。 本発明に従った第２の部分組立品の一製造段階を示す断面図である。 図７の部分組立品を用いて製造された本発明に係るパッケージを示す図である。 本発明に係るパッケージの第３の実施形態を示す図である。 本発明に係るパッケージの第４の実施形態を示す図である。 本発明に従った第３の部分組立品の一製造段階を示す断面図である。 本発明に従った第３の部分組立品の一製造段階を示す断面図である。 本発明に従った第３の部分組立品の一製造段階を示す断面図である。 図１３の部分組立品を用いて製造された本発明に係るパッケージを示す図である。

Claims (16)

  1. 少なくとも１つの半導体デバイス用のパッケージであって：
    − 接合パッドを備えた少なくとも１つの半導体デバイス、
    − 前記少なくとも１つの半導体デバイスを封止する封止構造、
    − 第１の面とそれと反対側の第２の面とを有する相互接続要素であり、該相互接続要素は、前記第１の面で熱伝導性且つ電気絶縁性の熱伝導層によって少なくとも実質的に覆われ且つ前記第２の面で電気絶縁体を備えた電気的相互接続のシステムを有し、前記電気絶縁体及び前記熱伝導層は前記電気的相互接続を互いに電気的に絶縁しており、前記電気絶縁体は、前記相互接続内に規定されたコンタクトパッドを露出させる開口を備え、該コンタクトパッドに前記少なくとも１つの半導体デバイスの前記接合パッドが電気的に結合され、前記電気的相互接続のシステムは少なくとも１つの端子を有する、相互接続要素、及び
    − 前記熱伝導層上で前記相互接続要素に熱的に結合されたヒートシンク、
    を有し、
    前記封止構造及び前記ヒートシンクの少なくとも一方は前記相互接続要素との接触部を有し、該接触部は該部品が取り付けられた面の実質的に全体に延在している、
    パッケージ。
  2. − 接合パッドを備えた少なくとも１つの半導体デバイス、
    − 第１の面とそれと反対側の第２の面とを有する相互接続要素であり、該相互接続要素は、前記第１の面で熱伝導性且つ電気絶縁性の熱伝導層によって少なくとも実質的に覆われ且つ前記第２の面で電気絶縁体を備えた電気的相互接続のシステムを有し、前記電気絶縁体及び前記熱伝導層は前記電気的相互接続を互いに電気的に絶縁しており、前記電気絶縁体は、前記相互接続内に規定されたコンタクトパッドを露出させる開口を備え、該コンタクトパッドに前記少なくとも１つの半導体デバイスの前記接合パッドが電気的に結合され、前記電気的相互接続のシステムは少なくとも１つの端子を有する、相互接続要素、及び
    − 前記少なくとも１つの半導体デバイスを封止し、且つ前記相互接続要素との接触部を有する封止構造であり、該接触部は前記第１の面の実質的に全体に延在している、封止構造、
    を有する部分組立品。
  3. − 接合パッドを備えた少なくとも１つの半導体デバイス、
    − 第１の面とそれと反対側の第２の面とを有する相互接続要素であり、該相互接続要素は、前記第１の面で熱伝導性且つ電気絶縁性の熱伝導層によって少なくとも実質的に覆われ且つ前記第２の面で電気絶縁体を備えた電気的相互接続のシステムを有し、前記電気絶縁体及び前記熱伝導層は前記電気的相互接続を互いに電気的に絶縁しており、前記電気絶縁体は、前記相互接続内に規定されたコンタクトパッドを露出させる開口を備え、該コンタクトパッドに前記少なくとも１つの半導体デバイスの前記接合パッドが電気的に結合され、前記電気的相互接続のシステムは少なくとも１つの端子を有する、相互接続要素、及び
    − 前記熱伝導層上で前記相互接続要素に熱的に結合され、且つ前記相互接続要素との接触部を有するヒートシンクであり、該接触部は前記第２の面の実質的に全体に延在している、ヒートシンク、
    を有する部分組立品。
  4. 請求項２に記載の部分組立品を製造する方法であって：
    − 一時的な基板を設ける工程；
    − 前記基板上に熱伝導性且つ電気絶縁性の熱伝導層を設ける工程；
    − 少なくとも１つの端子領域を規定するために前記熱伝導層をパターニングする工程；
    − パターニングされた前記熱伝導層上に電気的相互接続のシステムを設ける工程であり、前記少なくとも１つの端子領域内に端子が形成される工程；
    − コンタクトパッドの部分を除いて前記電気的相互接続を実質的に覆う電気絶縁体を設ける工程であり、該絶縁体及び前記熱伝導層が前記電気的相互接続を互いに電気的に絶縁する工程；
    − 前記少なくとも１つの半導体デバイスをシステムに取り付け、且つその接合パッドを前記コンタクトパッドに電気的に結合させる工程；
    − 前記電気絶縁体の実質的に全体に延在する前記電気絶縁体との接触部を有するように、前記少なくとも１つの半導体デバイスを封止する封止構造を設ける工程；及び
    − 前記少なくとも１つの端子領域及び前記熱伝導層の接触領域を露出させるように、前記一時的な基板を少なくとも部分的に除去する工程；
    を有する方法。
  5. 請求項３に記載の部分組立品を製造する方法であって：
    − 一時的な基板を設ける工程；
    − 前記基板上に電気絶縁体を設ける工程；
    − コンタクトパッド領域を規定するために前記電気絶縁体をパターニングする工程；
    − パターニングされた前記電気絶縁体上に電気的相互接続のシステムを設ける工程であり、前記コンタクトパッド領域内にコンタクトパッドが形成される工程；
    − 端子の部分を除いて前記電気的相互接続を実質的に覆う電気絶縁性の熱伝導層を設ける工程であり、前記絶縁体及び該熱伝導層が前記電気的相互接続を互いに電気的に絶縁する工程；
    − 前記熱伝導層上にヒートシンクを設ける工程であり、該ヒートシンクと前記熱伝導層との間の接触部を前記熱伝導層の実質的に全体に延在させる工程；及び
    − 前記コンタクトパッドを露出させるように、前記一時的な基板を少なくとも部分的に除去する工程；
    を有する方法。
  6. 前記一時的な基板は半導体基板である、請求項４又は５に記載の方法。
  7. 前記半導体基板は、取り付けられた半導体デバイスに前記相互接続のシステムを介して結合される少なくとも１つの電気的要素を有する、請求項６に記載の方法。
  8. 前記封止構造は、前記半導体デバイスの取り付けによって該封止構造が設けられるように、前記半導体デバイスの取り付けに先立って前記半導体デバイスに取り付けられる、請求項４に記載の方法。
  9. 前記半導体デバイスは発光素子である、請求項１に記載のパッケージ又は請求項２に記載の部分組立品。
  10. 複数の半導体デバイスが取り付けられる、請求項１若しくは９に記載のパッケージ又は請求項２若しくは９に記載の部分組立品。
  11. 前記熱伝導層は応力緩和レーンを規定するように局所的に除去されている、請求項１に記載のパッケージ又は請求項２に記載の部分組立品。
  12. 前記相互接続は、熱サイクル中の収縮及び膨張を可能にするバネ構造を備えており、該バネ構造は前記応力緩和レーン内に存在する、請求項１１に記載のパッケージ。
  13. − 前記熱伝導層をパターニングする工程に際して応力緩和レーンが規定され、
    − 前記電気的相互接続のシステムを設ける工程の前に、前記応力緩和レーン内に、前記熱伝導層より小さい厚さを有し且つ前記熱伝導層上まで延在する犠牲層が設けられ、
    − 前記電気的相互接続のシステムは、前記相互接続が前記応力緩和レーンを充填するように設けられ、
    − 前記一時的な基板を除去する工程は、前記応力緩和レーン内の前記犠牲層を露出させ、且つ
    − 前記犠牲層は、前記相互接続内にバネ状構造を作り出すように除去される、
    請求項４に記載の方法。
  14. 前記熱伝導層に熱的に結合されるように、ヒートシンクが請求項２に記載の部分組立品に設けられる、請求項１に記載のパッケージを製造する方法。
  15. 請求項３に記載の部分組立品の前記相互接続要素の前記第２の面に少なくとも１つの半導体デバイスが取り付けられ、その接合パッドが前記コンタクトパッドに電気的に結合され、且つ前記少なくとも１つの半導体デバイスを封止する封止構造が設けられる、請求項１に記載のパッケージを製造する方法。
  16. 前記少なくとも１つの半導体デバイスの取付けに際して前記封止構造が前記部分組立品に設けられるように、前記少なくとも１つの半導体デバイスの取付けに先立って前記少なくとも１つの半導体デバイスに前記封止構造が設けられる、請求項１５に記載の方法。
JP2008519032A 2005-06-29 2006-06-22 パッケージ、部分組立品、及びその製造方法 Withdrawn JP2008545263A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05105830 2005-06-29
PCT/IB2006/052034 WO2007000695A2 (en) 2005-06-29 2006-06-22 Package, subassembly and methods of manufacturing thereof

Publications (1)

Publication Number Publication Date
JP2008545263A true JP2008545263A (ja) 2008-12-11

Family

ID=37308790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519032A Withdrawn JP2008545263A (ja) 2005-06-29 2006-06-22 パッケージ、部分組立品、及びその製造方法

Country Status (7)

Country Link
US (1) US20090127702A1 (ja)
EP (1) EP1900023A2 (ja)
JP (1) JP2008545263A (ja)
CN (1) CN101213661A (ja)
BR (1) BRPI0612113A2 (ja)
TW (1) TW200707677A (ja)
WO (1) WO2007000695A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258672A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置を用いた光源装置
JP2013077852A (ja) * 2013-01-30 2013-04-25 Toshiba Corp 半導体発光装置を用いた光源装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009101551A1 (en) * 2008-02-12 2009-08-20 Koninklijke Philips Electronics N.V. Light emitting device
DE102008049777A1 (de) * 2008-05-23 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronisches Modul
GB2464916B (en) 2008-10-21 2013-07-31 Iti Scotland Ltd Light Guides
WO2010100505A1 (en) 2009-03-05 2010-09-10 Iti Scotland Limited Light guides
GB2475511A (en) * 2009-11-20 2011-05-25 Iti Scotland Ltd Light guide with heat sink
JP2012519931A (ja) * 2009-03-05 2012-08-30 アイティーアイ スコットランド リミテッド 光ガイド
GB2475510A (en) * 2009-11-20 2011-05-25 Iti Scotland Ltd Light guides
GB2475738A (en) * 2009-11-30 2011-06-01 Iti Scotland Ltd Light guide with heat sink
CN102194962A (zh) * 2010-03-04 2011-09-21 展晶科技(深圳)有限公司 侧向发光之半导体组件封装结构
EP3118853B1 (en) * 2011-06-27 2018-06-06 Thin Film Electronics ASA Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate
JP5869112B2 (ja) 2011-06-27 2016-02-24 シン フイルム エレクトロニクス エイエスエイ フレキシブルな基板上に設けられた積層体を含む強誘電体メモリセル中の短絡回路の低減
TWI484674B (zh) * 2011-12-08 2015-05-11 Genesis Photonics Inc 電子元件
DE102012213343B4 (de) * 2012-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung VERFAHREN ZUM HERSTELLEN EINES OPTOELEKTRONISCHES HALBLEITERBAUTEILs MIT SAPHIR-FLIP-CHIP
CN105027278A (zh) * 2013-03-07 2015-11-04 住友电木株式会社 装置、粘合剂用组合物、粘合片
KR101767078B1 (ko) * 2013-07-29 2017-08-10 에피스타 코포레이션 반도체 소자를 선택적으로 전이하는 방법
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
JP6519311B2 (ja) * 2014-06-27 2019-05-29 日亜化学工業株式会社 発光装置
DE102014110008A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Ag Träger, Halbleitermodul und Verfahren zu deren Herstellung
US10847469B2 (en) * 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
US20190355886A9 (en) * 2015-03-31 2019-11-21 Cree, Inc. Light emitting diodes and methods
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
JP6555247B2 (ja) * 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
US10332899B2 (en) * 2017-09-29 2019-06-25 Intel Corporation 3D package having edge-aligned die stack with direct inter-die wire connections
US10453827B1 (en) 2018-05-30 2019-10-22 Cree, Inc. LED apparatuses and methods
TWI703685B (zh) * 2018-11-21 2020-09-01 欣興電子股份有限公司 發光二極體封裝及其製作方法
CN111211116B (zh) * 2018-11-21 2022-03-01 欣兴电子股份有限公司 发光二极管封装及其制作方法
WO2021087726A1 (zh) * 2019-11-05 2021-05-14 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN112786462B (zh) * 2020-12-25 2023-08-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
CN116565105B (zh) * 2023-07-04 2024-01-30 惠科股份有限公司 发光芯片的转移方法、发光结构和显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JP3792954B2 (ja) * 1999-08-10 2006-07-05 株式会社東芝 半導体装置の製造方法
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US7189595B2 (en) * 2001-05-31 2007-03-13 International Business Machines Corporation Method of manufacture of silicon based package and devices manufactured thereby
TW577178B (en) * 2002-03-04 2004-02-21 United Epitaxy Co Ltd High efficient reflective metal layer of light emitting diode
US7101729B2 (en) * 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258672A (ja) * 2010-06-07 2011-12-22 Toshiba Corp 半導体発光装置を用いた光源装置
JP2013077852A (ja) * 2013-01-30 2013-04-25 Toshiba Corp 半導体発光装置を用いた光源装置

Also Published As

Publication number Publication date
TW200707677A (en) 2007-02-16
CN101213661A (zh) 2008-07-02
US20090127702A1 (en) 2009-05-21
EP1900023A2 (en) 2008-03-19
BRPI0612113A2 (pt) 2016-09-06
WO2007000695A3 (en) 2007-04-12
WO2007000695A2 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP2008545263A (ja) パッケージ、部分組立品、及びその製造方法
US10157900B2 (en) Semiconductor structure and manufacturing method thereof
KR101678539B1 (ko) 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
US6051489A (en) Electronic component package with posts on the active side of the substrate
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US9030029B2 (en) Chip package with die and substrate
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
US7646086B2 (en) Semiconductor package
US6717252B2 (en) Semiconductor device
EP2006908B1 (en) Electronic device and method of manufacturing the same
KR100890073B1 (ko) 수직으로 적층된 반도체 장치 및 그 제조 방법
KR100660604B1 (ko) 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
US20100164079A1 (en) Method of manufacturing an assembly and assembly
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
US6833986B2 (en) Integrated passive components and package with posts
JP3402086B2 (ja) 半導体装置およびその製造方法
KR100762423B1 (ko) 반도체 패키지 및 그 제조 방법
CN115362549A (zh) 电子设备、半导体晶片、芯片封装结构及其制作方法
CN115799219A (zh) 光电集成式半导体封装结构及制备方法
US6809935B1 (en) Thermally compliant PCB substrate for the application of chip scale packages
JP2004273561A (ja) 半導体装置及びその製造方法
KR20240005256A (ko) 반도체 패키지 및 그 제조방법
US20090324906A1 (en) Semiconductor with top-side wrap-around flange contact
JP2000183221A (ja) 半導体装置、半導体装置の製造方法及び電子装置の製造方法
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100726