CN101090096A - 氮化物半导体自支撑衬底和氮化物半导体发光元件 - Google Patents

氮化物半导体自支撑衬底和氮化物半导体发光元件 Download PDF

Info

Publication number
CN101090096A
CN101090096A CNA2007100963199A CN200710096319A CN101090096A CN 101090096 A CN101090096 A CN 101090096A CN A2007100963199 A CNA2007100963199 A CN A2007100963199A CN 200710096319 A CN200710096319 A CN 200710096319A CN 101090096 A CN101090096 A CN 101090096A
Authority
CN
China
Prior art keywords
gan
substrate
self
nitride
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100963199A
Other languages
English (en)
Other versions
CN100447951C (zh
Inventor
吉田丈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101090096A publication Critical patent/CN101090096A/zh
Application granted granted Critical
Publication of CN100447951C publication Critical patent/CN100447951C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了在形成了发光器件结构时可以减小发光波长、发光输出、元件寿命的偏差、提高发光器件成品率的氮化物半导体自支撑衬底和使用该衬底的氮化物半导体发光元件。形成的氮化物半导体自支撑衬底的晶格常数的偏差为±12ppm以下，使用该氮化物半导体自支撑衬底形成氮化物半导体发光元件。

Description

氮化物半导体自支撑衬底和氮化物半导体发光元件
技术领域
本发明涉及由氮化物系化合物半导体晶体构成的氮化物半导体自支撑衬底以及使用该衬底的氮化物半导体发光元件，特别是涉及在形成了发光器件结构时可以减小发光波长、发光输出、元件寿命等的偏差、提高发光器件成品率的氮化物半导体自支撑衬底和氮化物半导体发光元件。
背景技术
氮化物半导体材料由于禁带宽度足够大、带间迁移为直接迁移型，在短波长发光元件中的使用正在被广泛探讨。此外，由于电子的饱和漂移速度大、可以利用异质结而产生的二次电子气等，因而预期还可以应用于电子元件中。
构成这些元件的氮化物半导体层，可以采用有机金属气相生长法(MOVPE)、分子束外延法(MBE)、氢化物气相外延生长法(HVPE)等的气相生长法在基底衬底上进行外延生长来获得。但是，由于不存在与氮化物半导体层晶格常数相匹配的基底衬底，难以获得质量良好的生长层，所获得的氮化物半导体层中包含很多晶体缺陷。晶体缺陷是阻碍元件特性提高的重要原因，迄今为止，人们对减少氮化物半导体层中的晶体缺陷进行了大量的研究。
作为获得晶体缺陷比较少的III族元素氮化物系半导体晶体的方法，已知有在蓝宝石等异种衬底上形成低温沉积缓冲层，再在其上形成外延生长层的方法。在采用低温沉积缓冲层的晶体生长方法中，首先在蓝宝石等衬底上、于500℃左右沉积AlN或GaN，形成非晶状的膜或者含有部分多晶的连续膜。将其升温到1000℃附近使之部分蒸发或者结晶化，形成高密度的晶核。以这些晶核作为生长核心获得结晶性比较好的GaN膜。但是，即使使用形成低温沉积缓冲层的方法，所获得的衬底中也相当程度地存在贯通位错、空洞等晶体缺陷，不能充分获得现在所希望的高性能元件。
为了解决这一问题，近年来，已开发了使晶体生长用GaN衬底自支撑的GaN单晶衬底(以下称为GaN自支撑衬底)。作为GaN自支撑衬底的制造方法，例如有人提出了一种方案，采用所谓的ELO(Epitaxial Lateral Overgrowth，外延横向生长)技术，即，在基底衬底上形成具有开口部的掩模，由开口部通过横向生长而获得位错少的GaN层的技术，在蓝宝石衬底上形成GaN层，然后，通过腐蚀等除去蓝宝石衬底，获得GaN自支撑衬底(例如参照专利文献1)。
此外，作为在ELO法基础上进一步发展的方法，正在开发FIELO(Facet-Initiated Epitaxial Lateral Overgrowth，小面引发的外延横向生长)的方法(例如参照非专利文件1)。FIELO法在使用氧化硅掩模进行选择生长方面与ELO法相同，但在选择生长时在掩模开口部形成小面这一方面是不同的。通过形成小面，改变位错传播方向，减少到达外延生长层表面的贯通位错。采用FIELO法，例如在蓝宝石等基底衬底上生长厚膜的GaN层，然后只要除去基底衬底，就可以获得晶体缺陷比较少的质量良好的GaN自支撑衬底。
除以上所述之外，作为获得低位错的GaN自支撑衬底的方法，还开发了DEEP(Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits)法(例如参照非专利文献2)。DEEP法是，使用形成了图形的氮化硅等掩模在GaAs衬底上生长GaN，在晶体表面上有目的地形成许多被小面包围的蚀坑，通过使位错聚集在所述蚀坑的底部，来减少其他区域的位错。
采用ELO法、DEEP法得到的GaN衬底，通常在生成状态下其表面呈现凹坑、凸丘等形貌，难以直接生长用来制作器件的外延层。因此，一般要对衬底表面进行研磨加工，精磨至镜面状，然后用于制作器件。
另外，作为位错密度低的GaN衬底的制造方法，还公开了在蓝宝石c面((0001)面)衬底上形成GaN层，在其上形成钛膜，然后，在氢气或者含有氢气的化合物气体的气氛中对衬底进行热处理，在GaN层中形成空隙，再在GaN层之上形成GaN半导体层的方法(例如参照专利文献2)。
专利文献1：特开平11-251253号公报
专利文献2：特开2003-178984号公报
非专利文献1：Akira Usui et.al.，“Thick GaN Epitaxial Growth with LowDislocation Density by Hydride Vapor Phase Epitaxy”，Jpn.J.Appl.Phys.Vol.36(1997)pp.L899-L902
非专利文献2：Kensaku Motoki et.al.，“Preparation of Large FreestadingGaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a StartingSubstrate”，Jpn.J.Appl.Phys.Vol.40(2001)pp.L140-L143
发明内容
在采用上述方法制作的GaN自支撑衬底中，位错的密度确实降低了。但是，根据本发明人的深入研究发现，实际上在一片GaN自支撑衬底上生长发光器件结构、进行实装形成多个元件的情况下，在这些元件间形成发光波长的较大偏差，而且还包含了发光输出、元件寿命极差的元件。如果发光波长、发光输出、元件寿命相对于设计值偏差较大，则成品率降低，是非常严重的问题。
因此，本发明的目的是，解决上述问题，提供在形成发光器件结构时，发光波长、发光输出、元件寿命等偏差小、可以提高发光器件的成品率的氮化物半导体自支撑衬底以及使用该衬底的氮化物半导体发光元件。
为了解决上述问题，本发明人进行了深入的研究，结果发现：(1)在衬底面内发光波长、发光输出、元件寿命等偏差较大的原因在于衬底上生长的发光器件结构中新产生位错，这些位错是由于衬底面内的晶格常数不均一性而产生的，(2)通过将衬底面内的晶格常识的偏差控制在特定的范围内，可以将发光波长、发光输出、元件寿命的偏差控制到极小程度。基于上述发现而完成了本发明。
即，本发明的氮化物半导体自支撑衬底的特征在于，由晶格常数的偏差在±12ppm以下的自支撑的氮化物系化合物半导体晶体构成。
上述氮化物系化合物半导体可以由AlxInyGa1-x-yN(0≤x+y≤1)来表示。
所述晶格常数的偏差是a轴长的测定结果的偏差，优选的是在除去从衬底的最外周到半径方向2mm内侧的区域的面内的测定结果的偏差。
在所述氮化物半导体自支撑衬底上，至少形成由氮化物系化合物半导体构成的发光层，可以制成氮化物半导体发光元件。
采用本发明的氮化物半导体自支撑衬底制造发光元件时，发光波长、发光输出、元件寿命等的偏差减小，可以获得多个具有设计值左右的所希望特性的发光元件。
因此，如果使用该氮化物半导体自支撑衬底形成氮化物半导体发光元件，可以大大提高成品率。
附图说明
图1是表示GaN的晶体生长过程的示意图。
图2是表示实施例中的GaN自支撑衬底的制造方法的示意图。
图3是表示比较例中的GaN自支撑衬底的制造方法的示意图。
图4是表示使用GaN自支撑衬底的LED结构的断面图。
其中，1...GaN晶核，2...生长用基材，3...c面生长区域，4小面生长区域(4a：前期，4b：中期，4c：后期)，11...GaN晶核，13...c面生长区域，14...小面生长区域，21、31...蓝宝石衬底，22、32...未掺杂GaN层，23、33...金属Ti膜，24、34...网格结构TiN膜，25、35...具有空隙的GaN层，26...小面包围的凹坑，27、37...GaN厚膜，28、38、41...GaN自支撑衬底，42...Si掺杂n型GaN层，43...InGaN/GaN多重量子阱层，44...Mg掺杂p型Al0.15Ga0.85N层...，45...Mg掺杂p型GaN接触层，46...透明电极(p型电极)，47...n型背面电极。
具体实施方式
本发明的特征是，在氮化物半导体自支撑衬底中，该衬底面内的晶格常数的偏差为特定的范围内。由于衬底面内的晶格常数的偏差与其晶体生长过程中形成的杂质浓度分布相关联，下面以GaN自支撑衬底为例，对其晶体生长过程进行说明。
GaN自支撑衬底的晶体生长过程
以下参照附图1，对形成晶格常数不同的区域的原因进行说明。
在大多数情况下，GaN的生长如同图1所示，在生长的初期，形成多个三维晶核，这些晶核彼此结合而形成连续的膜，即所谓的Volmer-Waber型生长方式。
即，首先在生长用基材2上产生多个GaN晶核1(a)。这些GaN晶核1分别在进行c面((0001)面)的晶体生长的c面生长区域3和进行小面((11-22)、(1-102)、(11-23)、(11-25)面等)晶体生长的小面生长区域(前期)4a上进行晶体生长(b)。这时，由于小面的晶体生长速度比c面的晶体生长速度慢，小面生长区域(前期)4a比较容易吸收杂质。当在生长用基材2上小面生长区域(前期)4a相互之间连接的时候，其上部形成小面生长区域(中期)4b(c)，然后在其上部形成小面生长区域(后期)4c，最终与c面生长区域相连接(d)。
如图1(b)～(d)中所示，杂质浓度高的区域表现为按照小面生长区域(前期4a、中期4b、后期4c)的过程向晶体生长方向延伸。这样，由于杂质浓度不同的区域到达衬底表面或者衬底表面附近，必然在研磨加工后的GaN衬底表面的面内呈现杂质浓度不同的区域，同时产生晶格常数的偏差。
如上所述，在GaN自支撑衬底上，由于使用厚的外延生长的GaN晶体作为衬底，衬底中可能存在局部杂质浓度不均匀的区域。
本发明人发现，在晶体生长的最初阶段，一面产生小晶面、一面进行生长，当生长达到膜厚350μm、优选250μm、更优选100μm时进行平坦化(即完成了图1(a)～(d)的工序)，在其上的区域按照通常的生长界面仅为c面的生长方式形成GaN厚膜，这样，可以减小在衬底面内的实际使用的区域(在Ga极性面中除去从最外周到半径方向上2mm内侧的区域的面)的晶格常数的偏差。
晶格常数的范围
本发明人进行了仔细的试验研究，结果发现，使用至少在衬底面内实际使用的区域(在Ga极性面中除去从最外周到半径方向上2mm内侧的区域的面)的晶格常数(特别是a轴长)的偏差为±12ppm以下的氮化物半导体衬底，可以解决上述的问题。其中，所述偏差是晶格常数测定结果的标准偏差除以平均值的结果。
晶格常数的偏差，具体地说，a轴长的偏差在±12ppm以下，优选的是±10ppm以下，最好是±8ppm以下。如果a轴长的偏差超过±12ppm，由下面所述的实施例的结果可知，LED的发光波长的偏差的幅度激增，同时，得到6mW输出的芯片比例以及得到5000小时以上寿命的芯片比例大大减少。
晶格常数的测定方法
GaN自支撑衬底的晶格常数，可以通过X射线衍射求出GaN(0006)面间距d0006和GaN(20-24)的面间距d20-24，再使用下面的(1)、(2)式来计算出。(1)式是计算c轴长的算式，(2)式是计算a轴长的算式。
c＝6×d0006  ……(1)
a = 2 × d 2000 = 2 ( 1 d 20 - 24 ) 2 - ( 6 4 × c ) 2
……(2)
在晶格常数测定中使用GaN(0006)和GaN(20-24)的是为了进行误差更小的测定。其中，(2)式中d2000是GaN(2000)的面间距。
测定条件
以下介绍X射线衍射测定中优选的测定条件。
X射线衍射测定可以采用スペクトリス株式会社生产的X’Pert-MRD。优选以Cu为X射线管球的阳极材料，加速电压为45kV，流过灯丝的电流为40mA。管球前部的光学系统依次包括：1/2度的发散狭缝、X光反射镜、Ge(220)双晶单色器、横向狭缝瞄准器(横向宽度0.2mm、纵向宽度0.2mm)。此外，为了分析直径2英寸的GaN自支撑衬底11面内的晶格常数的分布，优选在衬底的直径方向上以1mm的间隔来测定晶格常数。这里，希望将距最外周2mm内侧的区域排除到评价对象以外。
另外，在氮化物半导体晶体结构中，晶格常数一般有a轴长和c轴长，但本发明中的晶格常数的偏差特别考虑a轴长的值的偏差。
实施例1
采用空隙形成剥离法(Void-assisted Separation Method：VAS法)在蓝宝石衬底上生长GaN外延层，然后除去蓝宝石衬底，制成GaN自支撑衬底，进行评价。VAS法在专利文献1中有详细的记载，简而言之，该方法是在蓝宝石衬底和GaN生长层之间夹着一层具有网格状结构的氮化钛薄膜而进行晶体生长的方法。
以下，参照图2说明本实施例的GaN自支撑衬底的制作方法。
首先，准备直径2英寸的单晶c面蓝宝石衬底21(图2(a))，在其上面，采用MOVPE法、以三甲基镓(TMG)和NH3为原料生长厚度300nm的未掺杂GaN层22(图2(b))。然后，在该GaN外延衬底上蒸镀厚度达20nm的金属Ti膜23(图2(c))，将其放入电炉中，在20％NH3和80％H2的混合气体的气流中、于1050℃下热处理20分钟。结果，部分未掺杂的GaN层22受到腐蚀，转变为具有高密度空隙的GaN层25，同时，金属Ti膜23被氮化，转变为表面上形成高密度的亚微米的细微孔的网格结构TiN层24。其结果，得到如图2(d)所示结构的衬底(以下称为形成空隙的衬底)。
将该形成空隙的衬底放入HVPE炉内，在整个衬底上沉积GaN晶体至400μm厚。首先，在GaN晶体生长中使用的原料是NH3和GaCl，载气为5％H2和95％N2的混合气体。生长条件为常压、衬底温度1040℃。在生长开始时，供给气体中的GaCl和NH3的分压分别为8.0×10-3atm和5.6×10-2atm，V/III比为7。另外，在GaN晶体生长过程中，通过以SiH2Cl2作为掺杂剂原料气体供给衬底区域而进行Si的掺杂。
这时，GaN晶核11首先在形成空隙的衬底上生成3维的岛状(图2(e))，然后，晶体之间横向生长相互结合，进行表面的平坦化(图2(f))。此外，用透射电子显微镜观察的结果发现，几乎所有的位错在达到膜厚1μm之前与其他位错形成环状而消失。因此，在整体厚度达到数μm时，改变为促进平坦化的条件(衬底温度1080℃，V/III比为2)，到整体厚度达到100μm左右时完全平坦化(图2(g))。这种状态可以通过改变生长时间，对取出炉外的衬底表面和断面进行显微镜观察来确认。平坦化后，将V/III比复原为7，生长GaN厚膜27直至整体厚度达到400μm(图2(h))。
GaN晶体生长结束后，在HVPE装置冷却的过程中，GaN厚膜27以空隙层为分界从形成空隙的衬底上自然剥离，得到GaN自支撑衬底28(图2(i))。通过对该GaN自支撑衬底28的正面和背面进行镜面研磨加工，将正面除去20μm、背面除去50μm，提高平坦性。通过镜面研磨，使得GaN自支撑衬底28的最终厚度为330μm(图2(j))。
通过X射线衍射测定求出GaN(0006)的面间距d0006和GaN(20-24)的面间距d20-24，使用上述(1)、(2)式求出所得的GaN自支撑衬底28的晶格常数。
此外，X射线衍射测定采用スペクトリス株式会社制造的X’Pert-MRD。以Cu作为X射线管球的阳极材料，加速电压为45kV，流过灯丝的电流为40mA。管球前部的光学系统依次包括：1/2度的发散狭缝、X光反射镜、Ge(220)双晶单色器、横向狭缝瞄准器(横向宽度0.2mm、纵向宽度0.2mm)。此外，为了分析直径2英寸的GaN自支撑衬底11面内的晶格常数的分布，在衬底的直径方向上以1mm的间隔测定晶格常数。这里，将距最外周2mm内侧的区域排除到评价对象之外。结果，晶格常数的偏差为±7.39ppm。
实施例2
将形成空隙的衬底放入HVPE炉内，使用NH3和GaCl作为原料气体、5％H2和95％N2的混合气体作为载气来生长GaN衬底。生长条件为常压、衬底温度1040℃。在生长开始时，供给气体中的GaCl和NH3的分压分别为8.0×10-3atm和5.6×10-2atm，V/III比为7。在GaN晶体生长过程中，通过以SiH2Cl2作为掺杂剂原料气体供给衬底区域而进行Si的掺杂。
在整体厚度达到100μm时，改变成促进平坦化的条件(衬底温度1080℃，V/III比为2)，整体厚度达到250μm左右时完全平坦化。平坦化后，将V/III比复原为7，生长GaN厚膜直至整体厚度达到400μm。GaN晶体生长结束后，在HVPE装置冷却的过程中，GaN厚膜以空隙层为分界从形成空隙的衬底上自然剥离，得到GaN自支撑衬底。对该GaN自支撑衬底的正面和背面进行镜面研磨加工，将正面除去20μm、背面除去50μm，提高平坦性。通过镜面研磨，使得GaN自支撑衬底的最终厚度为330μm。对于如此获得的GaN自支撑衬底，与实施例1同样操作进行晶格常数的测定，a轴长的偏差为±8.92ppm。
实施例3
将形成空隙的衬底放入HVPE炉内，使用NH3和GaCl作为原料气体、5％H2和95％N2的混合气体作为载气来生长GaN衬底。生长条件为常压、衬底温度1040℃。在生长开始时，供给气体中的GaCl和NH3的分压分别为8.0×10-3atm和5.6×10-2atm，V/III比为7。在GaN晶体生长过程中，以SiH2Cl2作为掺杂剂原料气体，将其供给衬底区域而进行Si的掺杂。
在整体厚度达到200μm时，改变成促进平坦化的条件(衬底温度1080℃，V/III比为2)，整体厚度达到350μm左右时完全平坦化。平坦化后，将V/III比复原为7，生长GaN厚膜直至整体厚度达到400μm。GaN晶体生长结束后，在HVPE装置冷却的过程中，GaN厚膜以空隙层为分界从形成空隙的衬底上自然剥离，得到GaN自支撑衬底。对该GaN自支撑衬底的正面和背面进行镜面研磨加工，将正面除去20μm、背面除去50μm，提高平坦性。经过镜面研磨，GaN自支撑衬底的最终厚度为330μm。对于如此获得的GaN自支撑衬底，与实施例1同样操作，进行晶格常数的测定，结果a轴长的偏差为±11.94ppm。
比较例
以下，按照图3所示的工序制作晶格常数偏差较大的GaN衬底。
首先，按照图3(a)～(d)的制造方法，与图2同样制造形成空隙的衬底。
然后，将形成空隙的衬底放入HVPE炉内，在衬底整体上沉积GaN晶体至400μm厚。GaN晶体生长所使用的原料是NH3和GaCl，载气为5％H2和95％N2的混合气体。生长条件为常压、衬底温度1040℃。在生长开始时，供给气体中的GaCl和NH3的分压分别为8.0×10-3atm和5.6×10-2atm，V/III比为7。在GaN晶体生长过程中，以SiH2Cl2作为掺杂剂原料气体，将其供给衬底区域进行Si的掺杂。
这时，GaN晶核11首先在形成空隙的衬底上生成3维的岛状(图3(e))，然后，晶体之间横向生长相互结合，进行表面的平坦化(图3(f)、(g))。以此状态生长GaN厚膜37直至整体厚度达到400μm(图3(h))。
GaN晶体生长结束后，在HVPE装置冷却的过程中，GaN厚膜37以空隙层为分界从形成空隙的衬底上自然剥离，得到GaN自支撑衬底38(图3(i))。对该GaN自支撑衬底38的正面和背面进行镜面研磨加工，将正面除去20μm、背面除去50μm，提高平坦性。经过镜面研磨，GaN自支撑衬底38的最终厚度为330μm(图3(j))。对于如此获得的GaN自支撑衬底38，与实施例1同样操作，进行晶格常数的测定，结果a轴长的偏差为±17.1ppm。
实验例
在如此得到的实施例1～3和比较例的GaN自支撑衬底上，分别制作如图4所示的蓝色发光二极管(LED)结构。
首先，将直径2英寸的c面GaN自支撑衬底41导入MOVPE装置中，衬底温度为1075℃，在氨/TMG摩尔比＝2000的条件下生长4μm的电子浓度为4×1018cm-3的Si掺杂n型GaN层42。然后，将衬底温度降低到750℃，形成6周期的InGaN/GaN多重量子阱层43。然后，再次将衬底温度升至1075℃，在氨/TMG摩尔比＝8000的条件下，生长35nm的Mg掺杂的p型Al0.15Ga0.85N层44(空穴浓度＝5×1017cm-3)，然后，仅使氨/TMG摩尔比在200～1000之间变化，按照与上述同样的生长工艺生长200nm的Mg掺杂的p型GaN接触层45(空穴浓度＝1×1018cm-3)。在生长p型GaN接触层45之后，将晶片在氧气中加热至600℃，进行20分钟热处理，使p型GaN接触层45低电阻化。
在如此得到的蓝色LED用外延晶片的背面上形成n型电极47、SiO2膜(图中未示出)，在其正面上形成兼做p型电极的透明电极46(Ni 2nm/Au 6nm)，制成如图4所示的LED结构。然后，从每个晶片上切取10000个LED芯片，芯片尺寸为300μm×300μm的方形。对这些LED芯片的发光波长、发光输出进行分析，通电条件为20mA。进而通电条件为50mA，以输出达到初期输出的一半的时间作为寿命进行评价(寿命的加速试验)。评价结果如表1所示。
表1
实施例1 实施例2 实施例3 比较例
衬底的晶格常数的偏差(ppm) ±7.39 ±8.92 ±11.94 ±17.1
LED的发光波长的偏差范围(nm) 4 4 6 15
得到6mW输出的芯片比例(％) 81 80 78 50
寿命在5000小时以上的芯片比例(％) 81 80 78 50
由表1的结果可知，实施例1～3的GaN自支撑衬底，晶格常数的偏差达到±12ppm以下，使用该实施例1～3的GaN自支撑衬底制作的发光元件，与使用比较例的GaN自支撑衬底制作的反光元件相比，LED的发光波长的偏差范围大大减小，同时，得到6mW输出的芯片比例和寿命在5000小时以上的芯片比例显著上升，相对于所希望的设计值成品率大幅度提高。
以上基于实施例对本发明进行了详细说明，但这些实施例仅仅是例示，对这些步骤等可以进行各种的变形例，本领域技术人员都能理解，这些变形例也在本发明的范围之内。例如，在实施例中是采用HVPE法进行GaN晶体生长，但是也可以通过其他工艺的MOVPE法来生长。
此外，实施例中使用蓝宝石衬底作为生长用基材，但GaAs或者Si、ZrB2、ZnO等作为GaN系外延层用基板曾有过报道的基板，也都可以适用。
另外，在实施例中例示了Si掺杂的衬底的制造方法，但是也可以使用未掺杂的或者掺杂了其他掺杂剂例如Mg或Fe、S、O、Zn、Ni、Cr、Se等的复合自支撑衬底。
此外，上述实施例中揭示了GaN自支撑衬底的例子，但不仅是GaN，其他氮化物半导体衬底(例如AlN衬底或者InGaN、AlGaN等混晶衬底)也同样可以适用。

Claims (5)

1.氮化物半导体自支撑衬底，其特征是，由晶格常数的偏差为±12ppm以下的自支撑的氮化物系化合物半导体晶体构成。
2.根据权利要求1所述的氮化物半导体自支撑衬底，其特征是，所述的氮化物系化合物半导体由AlxInyGa1-x-yN(0≤x+y≤1)表示。
3.根据权利要求1所述的氮化物半导体自支撑衬底，其特征是，所述晶格常数的偏差是a轴长的测定结果的偏差。
4.根据权利要求1所述的氮化物半导体自支撑衬底，其特征是，所述晶格常数的偏差是在除去从衬底的最外周到半径方向2mm内侧的区域的面内的测定结果的偏差。
5.氮化物半导体发光元件，其特征是，在权利要求1至4中任一项所述的氮化物半导体自支撑衬底上，形成至少由氮化物系化合物半导体构成的发光层。
CNB2007100963199A 2006-06-14 2007-04-10 氮化物半导体自支撑衬底和氮化物半导体发光元件 Active CN100447951C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006164573A JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子
JP2006164573 2006-06-14

Publications (2)

Publication Number Publication Date
CN101090096A true CN101090096A (zh) 2007-12-19
CN100447951C CN100447951C (zh) 2008-12-31

Family

ID=38690410

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100963199A Active CN100447951C (zh) 2006-06-14 2007-04-10 氮化物半导体自支撑衬底和氮化物半导体发光元件

Country Status (5)

Country Link
US (1) US7649194B2 (zh)
JP (1) JP4816277B2 (zh)
CN (1) CN100447951C (zh)
DE (1) DE102007021944B4 (zh)
TW (1) TWI358468B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996862A (zh) * 2009-08-11 2011-03-30 日立电线株式会社 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
CN102034862A (zh) * 2009-09-30 2011-04-27 住友电气工业株式会社 高电子迁移率晶体管、外延衬底、及制作高电子迁移率晶体管的方法
CN102299226A (zh) * 2010-06-24 2011-12-28 上海蓝光科技有限公司 一种垂直结构发光二极管及其制造方法
WO2020228103A1 (zh) * 2019-05-15 2020-11-19 中国电子科技集团公司第十三研究所 一种衬底及外延片
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
CN115036402A (zh) * 2022-08-12 2022-09-09 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP5262545B2 (ja) * 2007-10-29 2013-08-14 日立電線株式会社 窒化物半導体自立基板及びそれを用いたデバイス
JP2009231595A (ja) * 2008-03-24 2009-10-08 Oki Data Corp 半導体素子製造方法
US8154038B2 (en) * 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
KR101148694B1 (ko) * 2010-12-09 2012-05-25 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR20120079392A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
JP6103089B2 (ja) * 2011-04-15 2017-03-29 三菱化学株式会社 Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP2012231103A (ja) 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
WO2013134432A1 (en) 2012-03-06 2013-09-12 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US10145026B2 (en) * 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US9840790B2 (en) * 2012-08-23 2017-12-12 Hexatech, Inc. Highly transparent aluminum nitride single crystalline layers and devices made therefrom
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
EP3315639B1 (en) * 2013-08-08 2024-05-01 Mitsubishi Chemical Corporation Self-standing gan substrate, gan crystal, method for producing gan single crystal, and method for producing semiconductor device
WO2015107813A1 (ja) 2014-01-17 2015-07-23 三菱化学株式会社 ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法
JP6714431B2 (ja) 2016-05-27 2020-06-24 株式会社サイオクス 結晶基板の製造方法
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628234B2 (ja) * 1984-10-05 1994-04-13 株式会社日立製作所 ＧａＡｓ単結晶および半導体装置
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
JP3788041B2 (ja) * 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
CN1117982C (zh) * 1999-01-08 2003-08-13 中国科学院半导体研究所 非破坏性定量检测砷化镓单晶化学配比的方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
JP4416648B2 (ja) * 2002-05-17 2010-02-17 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 発光素子の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996862A (zh) * 2009-08-11 2011-03-30 日立电线株式会社 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
CN101996862B (zh) * 2009-08-11 2014-08-06 日立金属株式会社 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
CN102034862A (zh) * 2009-09-30 2011-04-27 住友电气工业株式会社 高电子迁移率晶体管、外延衬底、及制作高电子迁移率晶体管的方法
CN102299226A (zh) * 2010-06-24 2011-12-28 上海蓝光科技有限公司 一种垂直结构发光二极管及其制造方法
CN102299226B (zh) * 2010-06-24 2014-04-30 上海蓝光科技有限公司 一种垂直结构发光二极管及其制造方法
WO2020228103A1 (zh) * 2019-05-15 2020-11-19 中国电子科技集团公司第十三研究所 一种衬底及外延片
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
CN115036402A (zh) * 2022-08-12 2022-09-09 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法

Also Published As

Publication number Publication date
JP4816277B2 (ja) 2011-11-16
CN100447951C (zh) 2008-12-31
DE102007021944A1 (de) 2007-12-20
JP2007331973A (ja) 2007-12-27
US20070290228A1 (en) 2007-12-20
US7649194B2 (en) 2010-01-19
DE102007021944B4 (de) 2012-04-12
TW200815630A (en) 2008-04-01
TWI358468B (en) 2012-02-21

Similar Documents

Publication Publication Date Title
CN100447951C (zh) 氮化物半导体自支撑衬底和氮化物半导体发光元件
JP4088111B2 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
CN102714145B (zh) 第iii族氮化物半导体生长基板、外延基板、元件、自立基板及其制造方法
JP4396816B2 (ja) Ｉｉｉ族窒化物半導体基板およびその製造方法
CN100530543C (zh) 外延生长方法
CN1649181B (zh) 氮化物半导体自立基板及其制造方法、以及使用它的氮化物半导体发光元件
US7713847B2 (en) Method for forming AlGaN crystal layer
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
US7632741B2 (en) Method for forming AlGaN crystal layer
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JPH11162847A (ja) 半導体基板および半導体基板の形成方法
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
US9899564B2 (en) Group III nitride semiconductor and method for producing same
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
JP3306578B2 (ja) 化合物半導体エピタキシャルウエハ
WO2016013262A1 (ja) 窒化ガリウム基板
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
CN100451181C (zh) 利用原位掩膜进行外延生长氮化物单晶薄膜的方法
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
JP2005045153A (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5631952B2 (ja) 基板の製造方法
KR101155061B1 (ko) 질화물 반도체 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20141222

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141222

Address after: Tokyo, Japan, Japan

Patentee after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Cable Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150812

Address after: Ibaraki

Patentee after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160310

Address after: Tokyo, Japan, Japan

Patentee after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Patentee before: Hitachi Cable