CN101996862A - 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置 - Google Patents

氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置 Download PDF

Info

Publication number
CN101996862A
CN101996862A CN2010101481689A CN201010148168A CN101996862A CN 101996862 A CN101996862 A CN 101996862A CN 2010101481689 A CN2010101481689 A CN 2010101481689A CN 201010148168 A CN201010148168 A CN 201010148168A CN 101996862 A CN101996862 A CN 101996862A
Authority
CN
China
Prior art keywords
nitride
gan
supporting substrate
self
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101481689A
Other languages
English (en)
Other versions
CN101996862B (zh
Inventor
藤仓序章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101996862A publication Critical patent/CN101996862A/zh
Application granted granted Critical
Publication of CN101996862B publication Critical patent/CN101996862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置，所述半导体自支撑衬底难以发生成为氮化物半导体结晶破坏的原因的裂纹。本发明的氮化物半导体自支撑衬底直径为40mm以上，厚度为100μm以上，位错密度在5×106/cm2以下，杂质浓度在4×1019/cm3以下，最大荷重在1mN以上50mN以下范围内时的纳米压痕硬度为19.0GPa以上。

Description

氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
技术领域
本发明涉及氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置。特别是，本发明涉及用于发出蓝光、绿光或紫外光的发光元件等电子装置的氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置。
背景技术
近年来，通过各种制造方法提供由缺陷密度低的氮化物半导体单晶即GaN单晶构成的自支撑衬底，采用氮化物半导体的半导体激光器得以实用化。作为由GaN单晶构成自支撑衬底的制造方法，例如，已知有通过氢化物气相外延法(Hydride Vapor Phase Epitaxy：HVPE)在种板衬底上长厚GaN，在生长中或省长后除去种板衬底的方法；在熔融Na中含有Ga金属的情况下，通过氮气对全体加压，从而在种晶上析出GaN的Na熔剂法；在高温高压下由Ga以及氮气直接合成GaN的高压合成法；使Ga或GaN溶解于氨，以相比高压合成法来说低温、低压的条件下在种晶上析出GaN的氨热法；由Ga蒸气和氨来合成GaN的升华法等。
在这些各种各样的方法中，使用HVPE法的几个制造方法在当下取得了最大的成功，由这些方法制备的大面积(直径2英寸)的GaN自支撑衬底已经在市场上出售。例如，已知有在蓝宝石衬底上的GaN薄膜表面蒸镀Ti然后施行热处理从而在GaN薄膜表面形成空洞，随后在其上通过HVPE法使GaN长厚，随后从空洞部分剥离蓝宝石衬底的方法(Void-Assisted Separation，VAS法，例如参考非专利文献1)。此外，已知有在GaAs衬底的表面部分地覆盖掩模，在掩模上通过HVPE法长厚GaN后除去GaAs衬底的方法(DEEP法，例如参考非专利文献2)。
此外，有报告称在高压合成的GaN微晶中(3mm×2mm×0.3mm)，通过纳米压痕法测定该GaN的硬度的结果，得到了20GPa的硬度(例如，参考非专利文献3)。此外，有报告称在高压合成GaN单晶的同时，使GaN中的载流子浓度为5×1019/cm3(例如，参考非专利文献4)
此外，已知有具有AlxGa1-xN(0≤x≤1)的组成、(1.2-0.7x)MPa·m1/2以上的断裂韧性以及20cm2以上的面积的氮化物半导体单晶衬底(例如，参考专利文献1)。专利文献1中所记载的氮化物半导体单晶衬底的断裂韧性的到了改善，因此在使用该氮化物半导体单晶衬底的半导体电子装置的制造工艺中，可以抑制氮化物半导体单晶衬底的破损，从而可以提高生产性。
专利文献1：特开2006-44982号公报
非专利文献1：Yuichi Oshima et.al.Japanese Journal of Applied Physics，Vol.42(2003)pp.L1-L3
非专利文献2：Kensaku Motoki et.al.，Journal of Crystal Growth Vol.305(2007)pp.377-383
非专利文献3：R.Nowak et.al.，Applied Physics Letters Vol.75(1999)pp.2070-2072
非专利文献4：K.Saarinon et.al.，Physical Review Letters Vol.79(1997)pp.3030-3033
发明内容
然而，即便象现有技术那样通过HVPE法制备GaN衬底也依然是昂贵的，例如，与GaAs衬底、InP衬底等相比较的情况下，每单位面积的价格差有10倍以上。这是由于，作为一个理由可以举出如GaN衬底的加工困难。GaN衬底，是将通过HVPE法等生长而成的单晶进行切片、研削、研磨等加工成直径为2英寸、3英寸的晶片(自支撑衬底)而制得。在加工过程中，在GaN单晶中产生裂纹或断裂的比率很高，因此GaN的成品率很低。这成为提高每一枚GaN自支撑衬底的制作成本的要因。
此处，作为GaN自支撑衬底的原料的GaN单晶的尺寸越大或越厚存在加工成品率越低的倾向。例如，由直径为35mm、厚度为90μm的GaN单晶制备Φ30mm、厚度为80μm的GaN自支撑衬底的情况下，可以达到90％以上的成品率。然而，当GaN单晶的尺寸为Φ40mm以上、厚度为100μm以上的情况下，加工成品率则急剧下降。具体而言，由厚度为1mm、直径Φ52mm的GaN单晶，经过研削、研磨工艺制作厚度为400μm，直径Φ50.8mm的GaN自支撑衬底的情况下的加工成品率为20％左右。此外，由厚度为5mm、直径Φ80mm的GaN单晶，经过切片、研削、研磨工艺制作厚度为500μm、直径Φ76.2mm的GaN自支撑衬底的情况下的加工成品率为5％左右。这是由于，GaN单晶变厚且变大的话，在单晶生长时结晶内部蓄积的残余应力增大，从而导致加工时产生断裂的风险性增加。
从实用性来说，GaN自支撑衬底的面积越大，每1枚衬底所能制备的装置数增加，从而可以降低每1个装置的成本。在工业应用上，期望为直径2英寸(50.8mm)以上的衬底。此外，考虑到装置制备中的衬底的处理的话，优选GaN自支撑衬底具有100μm以上的厚度。当GaN自支撑衬底的厚度小于100μm的情况下，在制作装置时衬底产生断裂的风险性增加。即，在现有技术中，在制备适于工业上利用的大面积(直径≥40mm)且厚的(≥100μm)的GaN自支撑衬底时，由于需要制作更大更厚的作为该GaN自支撑衬底的原料的GaN单晶，从而降低了加工成品率，因而提高了GaN自支撑衬底的成本。
在制作GaN自支撑衬底时，在其制作工艺中，在原本存在于GaN单晶内部的残留应力之上还在GaN单晶内部产生了基于由GaN单晶所接触的加工夹具所施加力而产生的应力。相对于残余应力以及基于加工夹具的应力所合成的应力，如果GaN单晶的硬度小则产生GaN单晶断裂、裂纹等缺陷。本说明书中所说的“硬度”小是指GaN单晶容易塑性变形。如果GaN单晶中产生过大的应力，则GaN单晶内部已经存在的位错产生滑移运动，产生、增值新的位错，通过引起所产生、增值的位错的运动导致GaN单晶发生塑性变形。如果塑性变形进一步发展的话则GaN单晶发生微小的龟裂。从而，在GaN单晶内部以微小的龟裂为起点产生裂纹、断裂等。
此处，作为材料的硬度(即，塑性变形的难度)的测定方法，已知有将具有μm大小端部直径的压头押入材料，从此时的荷重与压痕的大小预测硬度的维氏法，使压头的端部直径为数10nm大小的纳米压痕法等。维氏试验，由于压头的端部直径大，作为试验对象的材料中存在μm程度的尺寸不均匀性、不完整性的话，根据测定点的不均匀性、不完整性程度其测定结果也不同，存在难以得到稳定的测定结果的缺点。在以除去这些不均匀性、不完整性的影响而测定材料固有的硬度为目的的情况下，端部直径小的纳米压痕法适用。
此外，作为通过纳米压痕法求得材料的硬度的方法，已知有由Oliver等开发的方法(W.C.Oliver and G.M.Pharr，J.Mater.Res.Vol.7.1564(1992))，将钻石压头通过连续荷重押入试料的同时，以纳米精度测定压头的押入量，从所得的荷重-押入量的关系评价试料的弹塑性特性。
本发明人，通过现有的VAS法制作了用于制造电子装置的GaN自支撑衬底，继而采用上述的纳米压痕法以1mN～50mN范围的最大荷重测定所制作的GaN自支撑衬底的硬度。其结果，测定该GaN自支撑衬底的硬度(以下，采用纳米压痕法测定的硬度简单称做“硬度”)时发现其硬度小于19.0GPa。
在此，作为提高由氮化物半导体形成的材料的硬度的方法，例如可举出诸如提高位错密度、添加高浓度的杂质的方法。当提高了位错密度，位错之间形成了网络从而阻碍了相互的运动，从而伴随着位错的运动而带来的材料的变形(塑性变形)变得难以产生，增加了材料的硬度。此外，添加高浓度的杂质的话，由于杂质的存在阻碍了位错的运动，这种情况下也可以提高材料的硬度。
根据本发明人的研究，在制作GaN自支撑衬底时，如果位错密度大于5×106/cm2，或在结晶中添加量多于4×1019/cm3的Si、C、Mg、Zn、Sn、Fe、Sn、Te、Ge、O等杂质时，发现可以使得GaN结晶的硬度为19.0GPa以上，最好的情况下20.0GPa以上。GaN结晶的硬度在19.0GPa以上的情况下，从厚度为5mm、直径为Φ80mm的GaN单晶制作厚度为500μm、直径为Φ76.2mm的晶圆的加工成品率，由上述的10％提高到了30％。此外，当GaN结晶的硬度为20.0GPa的情况下，提高到了50％。然而，将GaN结晶应用于半导体激光器等装置的情况下，如果不使位错密度在5×106/cm2以下则装置的寿命减短从而不耐于实用，此外，如果GaN衬底中的杂质浓度过高，由于杂质向形成于GaN衬底上的装置内部扩散从而对装置的特性造成不良影响，因此优选GaN自支撑衬底中的杂质浓度在4×1019/cm3以下。即，不管是提高位错密度还是使杂质含量增加的方法在实用上都是难以接受的。
此处，根据非专利文献3，由纳米压痕法测定高压合成的GaN微晶的结果，报告得到了20GPa的硬度。根据至今为止的报告，高压合成得到的GaN结晶通常呈黑色，可认为含有高浓度的杂质。实际上，参考同一研究组的其他报告(非专利文献4)，报告称高压合成的GaN中作为载流子的浓度其值为5×1019/cm3，在非专利文献3中，GaN结晶也具有与此相同或在此之上的载流子浓度，因此现实了所谓20GPa的相对较大的硬度。
包括使用上述HVPE法、高压合成法的情况，在作为实用尺寸的氮化物半导体自支撑衬底(直径≥40mm，厚度≥100μm)的根源的大尺寸氮化物半导体单晶中，控制位错密度在5×106/cm2以下、杂质浓度在4×1019/cm3以下的同时，还没有得到了为实现高加工成品率所必须的19.0GPa以上纳米压痕硬度的报告例。
作为提高氮化物半导体自支撑衬底加工成品率的别的方法，专利文献1中记载了提高AlGaN单晶的断裂韧性的方法。所谓断裂韧性是指在材料中有龟裂的情况下，表示扩大该龟裂的难度的数值。也即，在专利文献1中，以AlGaN衬底中产生了微小的龟裂为前提，通过使龟裂难以扩大从而防止AlGaN衬底的破坏。然而，如专利文献1那样主要着眼于提高断裂韧性而制得的GaN自支撑衬底中，有时含有尚不导致破坏的程度的微小的龟裂(裂纹)。这样的微小的龟裂(裂纹)，在GaN自支撑衬底上通过高温而结晶生长，以及其后施加的装置工艺的步骤中易于成为衬底断裂的原因。
因此，本发明的目的在于提供一种难于产生成为氮化物半导体单晶的破坏的原因的龟裂(裂纹)的氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置。
(1)为了达到上述目的，本发明提供一种直径为40mm以上、厚度为100μm以上的氮化物半导体自支撑衬底，其位错密度在5×106/cm2以下，杂质浓度在4×1019/cm3以下，最大荷重在1mN以上50mN以下范围内时的纳米压痕硬度为19.0GPa以上。
(2)此外，上述氮化物半导体自支撑衬底可以具有从C面倾斜0°以上5°以下范围的表面。
(3)此外，上述氮化物半导体自支撑衬底可以具有从M面倾斜0°以上5°以下范围的表面。
(4)此外，上述氮化物半导体自支撑衬底，衬底面内的各点上的朝向着离衬底表面的法线最近的方向的结晶轴的方向，在沿着衬底表面每10mm的长度上可以存在0.1°的偏移。
(5)此外，上述氮化物半导体自支撑衬底，可以具有10μm见方的区域的rms值为3nm以下的表面。
(6)此外，为了达到上述目的，本发明提供一种氮化物半导体自支撑衬底的制造方法，其具有以下步骤：准备直径为40mm以上、厚度为100μm以上的氮化物半导体单晶的单晶准备步骤；在氮化物半导体单晶的表面、背面、侧面的整体覆盖保护膜，形成被覆衬底的覆盖步骤；在高于1300℃的高温下对被覆衬底施加20小时以上热处理的热处理步骤；从经过了热处理步骤的被覆衬底除去保护膜而形成氮化物半导体自支撑衬底的衬底形成步骤。
(7)此外，上述氮化物半导体自支撑衬底的制造方法的覆盖步骤中，作为保护膜，优选含有选自由非晶的AlN膜、BN膜、氧化硅膜、氮化硅膜以及SiC膜所组成的组中的任意一种膜。
(8)此外，为了达到上述目的，本发明提供一种氮化物半导体自支撑衬底的制造方法，其具有以下步骤：通过在加热状态下生长而形成直径为40mm以上、厚度为100μm以上的氮化物半导体单晶的单晶形成步骤；紧接单晶形成步骤之后，在接近生长温度的温度下在氮化物半导体单晶的表面形成具有0.001分子层以上厚度的氮化硅膜的氮化硅膜形成步骤；将形成有氮化硅膜的氮化物半导体单晶冷却至室温的冷却步骤；冷却步骤后，通过除去氮化硅膜而形成氮化物半导体自支撑衬底的衬底形成步骤。
(9)此外，上述氮化物半导体自支撑衬底的制造方法的氮化硅膜形成步骤中，优选形成具有0.018分子层以上厚度的氮化硅膜。
(10)此外，为了达到上述目的，本发明提供具有上述(1)～(5)的任一项所记载的氮化物半导体自支撑衬底的氮化物半导体装置。
(11)此外，为了达到上述目的，本发明提供具有通过上述(6)～(9)的任一项所记载的氮化物半导体自支撑衬底的制造方法所制得的氮化物半导体自支撑衬底的氮化物半导体装置。
根据本发明所涉及的氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置，可以提供难于产生成为氮化物半导体单晶的破坏的原因的龟裂(裂纹)的氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置。
附图说明
图1A为表示本发明的实施方式所涉及的氮化物半导体自支撑衬底的制造工艺的流程的图
图1B为表示本发明的实施方式所涉及的氮化物半导体单晶的制造工艺的流程的图。
图2为表示本发明的实施方式的变形例中所涉及的氮化物半导体自支撑衬底的制造工艺的流程的图。
图3为表示比较例所涉及的GaN单晶的电子浓度、位错密度以及硬度的关系的图。
图4为表示在比较例中GaN自支撑衬底的硬度为18.5GPa情况下的GaN单晶的直径以及厚度与加工成品率的关系的图。
图5为表示在比较例中GaN自支撑衬底的硬度为20.0GPa情况下的GaN单晶的直径以及厚度与加工成品率的关系的图。
图6为表示比较例中GaN单晶的硬度与加工成品率的关系的图。
图7为表示实施例1中根据退火温度、时间使得GaN单晶硬度变化的图。
图8为表示实施例1所涉及的GaN单晶的硬度与加工成品率的关系的图。
图9为表示实施例1所涉及的GaN单晶的硬度与黄色发光的相对强度之间的关系的图。
图10为表示实施例3所涉及的GaN自支撑衬底制造中氮化硅膜厚与GaN单晶硬度的关系的图。
图11为表示实施例3所涉及的GaN单晶的硬度与加工成品率的关系的图。
具体实施方式
实施方式概述
在用于制造装置的氮化物半导体自支撑衬底中，提供一种直径为40mm以上、厚度为100μm以上、位错密度在5×106/cm2以下、杂质浓度在4×1019/cm3以下、最大荷重在1mN以上50mN以下范围内时的纳米压痕硬度为19.0GPa以上的氮化物半导体自支撑衬底。此外，在用于制造装置的氮化物半导体自支撑衬底的制造方法中，提供一种氮化物半导体自支撑衬底的制造方法，其具有以下步骤：准备直径为40mm以上、厚度为100μm以上的氮化物半导体单晶的单晶准备步骤；在氮化物半导体单晶的表面、背面、侧面的整体覆盖保护膜，形成被覆衬底的覆盖步骤；在高于1300℃的高温下对被覆衬底施加20小时以上热处理的热处理步骤；从经过了热处理步骤的被覆衬底除去保护膜而形成氮化物半导体自支撑衬底的衬底形成步骤。
进一步，在用于制造装置的氮化物半导体自支撑衬底的制造方法中，提供一种氮化物半导体自支撑衬底的制造方法，其具有以下步骤：在加热状态下通过生长形成直径为40mm以上、厚度为100μm以上的氮化物半导体单晶的单晶形成步骤；紧接单晶形成步骤之后，在接近生长温度的温度下在氮化物半导体单晶的表面形成具有0.001分子层以上厚度的氮化硅膜的氮化硅膜形成步骤；将形成有氮化硅膜的氮化物半导体单晶冷却至室温的冷却步骤；冷却步骤后，通过除去氮化硅膜而形成氮化物半导体自支撑衬底的衬底形成步骤。此处，表面是指结晶生长面，背面是指与结晶生长面相反一侧的面。
并且，本实施方式中所谓的“硬度”小是指氮化物半导体单晶容易发生塑性变形。即，在本实施方式中的“硬度”是表示氮化物半导体单晶中发生塑性变形的难易度的指标，该塑性变形成为龟裂发生原因，在本实施方式中描述氮化物半导体单晶为“硬”的情况下，就是说成为半导体单晶的破坏原因的龟裂变得难以发生。
发明人的见解
本实施方式所涉及的氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置，为根据本发明人所得到的以下见解而得到的。此外，在下述说明中，作为氮化物半导体以氮化镓(GaN)为例进行说明。
本发明人对于必须提高GaN自支撑衬底的加工成品率进行了反复研究。其结果发现，通过在作为GaN自支撑衬底的根源的GaN单晶生长之后施行下述的退火工艺，或紧接着GaN单晶生长之后在该单晶表面堆积氮化硅膜，可以制得具有低位错密度(≤5×106/cm2)、低杂质浓度(≤4×1019/cm3)并具有实用的硬度，即19.0GPa以上硬度的GaN自支撑衬底。由此，得到了这样的见解：即使GaN单晶变大变厚(即直径≥40mm、厚度≥100μm)，也可显著提高制造GaN自支撑衬底时的加工成品率。
如上所述，由于加工步骤而使得GaN发生断裂或产生裂纹的理由，其起因在于由于GaN单晶内的残余应力与加工时施加于GaN结晶上的力而引起的应力所得的合成应力使得结晶发生塑性变形，当该变形量超过临界点的情况下会产生的微小的龟裂。由此，以防止GaN单晶断裂或裂纹为目的的情况下，只要使GaN单晶内难以发生塑性变形即可。进一步，为此，防止成为塑性变形起因的位错的发生，以及在位错已经存在的情况下阻碍位错的运动很重要。
GaN单晶的位错密度高的情况、或杂质浓度高的情况相当于阻碍了位错的运动，位错网络或杂质阻碍了GaN晶体内部的位错的运动，因此GaN晶体的塑性变形变得难以发生。而另一方面，GaN单晶的位错密度低的情况、或杂质浓度低的情况，由于不存在这样的阻碍位错运动的重要因素，防止新位错的产生变得重要，该新位错成为塑性变形原因。作为在GaN单晶内的新位错的增殖机理，有弗兰克-里德位错源或空穴的聚集等。弗兰克-里德位错源是长度有限的位错线被封入滑移面。本实施方式中的GaN自支撑衬底的断裂难易度，如上所述与纳米压痕硬度相关，这是将具有端部直径为nm尺寸的压头押入结晶时的硬度。当使GaN的位错密度为5×106/cm2以下时，位错间的距离约为20μm，因此引起位错的弗兰克-里德位错源影响纳米压痕硬度的可能性很小，这使得其成为GaN自支撑衬底的断裂或裂纹的原因的可能性也很小。
另一方面，当GaN晶体含有大量的空穴时，由于加工产生的力或纳米压痕产生的力施加在GaN晶体上，从而使得GaN晶体内部产生应力的情况下，使空穴聚集可使得应力最大的位置的应力能降低。当空穴聚集形成2维的面时则形成位错环。即，GaN结晶中的空穴浓度越高，由应力引起的位错环产生、增殖，从而塑性变形变得易于发生。相反，如果能够降低GaN晶体中的空穴浓度，则可以抑制由应力引起的位错环的产生、增殖的同时，可以使塑性变形变得难以发生。
通过光致发光(PL)测定，GaN结晶中的Ga空穴是550nm附近所观察到的黄色发光的起源。着眼于这一点，本发明人以黄色发光的强度为指标判断GaN结晶中的Ga空穴浓度的多少的同时，对GaN单晶施加各种处理，探索能够降低Ga空穴浓度的处理(即，降低黄色发光强度的处理)。作为直接测定GaN结晶中空穴浓度的方法已知有正电子湮没法，然而这需要大型的实验设备，测定需要大量的费用，因此在本实施方式中，只着眼于由PL法得到的黄色发光强度的增减。
基于以上的见解，对于低位错密度(≤5×106/cm2)且低杂质浓度(≤4×1019/cm3)的实用的GaN自支撑衬底，以降低结晶中的GaN空穴浓度为目的进行了各种处理的结果，本发明人发现了下述2种方法。根据任意一种方法，如上述预想的那样在降低PL的黄色发光强度的同时增加GaN单晶的硬度，可以制得硬度为19.0GPa以上，根据处理条件也可为20.0GPa以上的GaN单晶，得到了可以提高制造GaN自支撑衬底时的加工成品率这一见解。
首先，第1方法为，对结晶生长后的硬度小于19.0GPa的GaN单晶在高于1300℃的温度下施加20小时以上退火处理的方法。第1方法中，在退火前，在GaN单晶表面堆积由AlN膜、BN膜、氧化硅膜、氮化硅膜、SiC膜等形成的保护膜。第2方法为，紧接着GaN单晶生长停止之后，在接近生长温度的温度下(≥800℃)的高温下在GaN单晶表面覆盖厚度为0.001分子层以上的氮化硅膜。本发明人发现，通过第2方法制得的GaN单晶，即便不施加第1方法所述的退火处理，也具有低的黄色发光强度以及19.0GPa以上的硬度。
第1方法以及第2方法的作用
以下，结合GaN晶体中导入Ga空穴的机制说明第1方法以及第2方法有效果的理由。
首先，对于第2方法有效果进行说明。即使不形成氮化硅膜的情况下，在生长中导入GaN晶体的Ga空穴很少，Ga空穴几乎都是在生长停止后包括冷却过程中的高温中被导入的。在本发明人所使用的HVPE法中生长温度为800℃～1200℃，紧接着生长停止之后只有在形成有氮化硅膜的情况下减少了Ga空穴从而提高了GaN单晶的硬度，由此，在结晶生长面的表面没有氮化硅膜的情况下，至少在800℃以上的高温下在GaN单晶中易于导入Ga空穴。在此时产生Ga空穴的位置，最可能是构成结晶的原子最易于自由运动的结晶表面的位错芯附近。在生长中由于Ga被连续地提供至表面，万一就算在表面上形成了Ga空穴，该Ga空穴也将立刻被填充因而难以形成空穴，但是如果生长停止的话原料的供给也将停止，则变为易于形成空穴的状态。所产生的Ga空穴立刻传递到附近所存在的位错从而向结晶内部迁移，位错成为空穴的放出源，从而在整个结晶内导入空穴。
另一方面，紧接着生长之后形成氮化硅膜的情况下，位错芯多数存在的未结合的键通过氮化硅膜被终结从而抑制了空穴的发生。作为氮化硅膜的厚度即便是0.001个分子层厚也能得到效果的理由，可以认为是在作为空穴的发生源的位错芯选择性地析出了氮化硅。这是由于未结合键很多的位错芯位置成为表面迁移的Si原子的最稳定的吸附位置。
接着，考虑通过第1方法减少Ga空穴浓度从而提高GaN单晶硬度的理由。作为在此情况下的保护膜的作用，防止高温退火时的GaN单晶蒸发的同时，以非晶材料为存在于位错芯的多余的键的终端，在退火时可以防止新空穴的产生。详细的以后描述，然而，作为保护膜仅仅即使使用非晶质且耐高温的材料，例如，碳膜、Ir膜等，发现还是不具有减低Ga空穴浓度的效果。另一方面，以含有A1、B、Si等在GaN结晶中可容易地与Ga原子置换的原子的材料，例如，AlN膜、BN膜、氧化硅膜、氮化硅膜、碳化硅膜等作为保护膜进行退火时，可以减少Ga空穴浓度，从而提高GaN单晶的硬度。由此可知，在使用这些保护膜的情况下，在防止了上述的蒸发与防止了新空穴的发生之外，因为退火时的高温保护膜的构成原子向GaN结晶中扩散抵达Ga空穴位置，从而消灭Ga空穴的机制起作用。与第2方法不同，在第1方法中有必要比1300℃高的温度的理由是，为了让保护膜的构成原子向结晶中扩散，需要高温。
此外，本发明人还确认了，上述2种方法不仅仅对GaN自支撑衬底，在制作AlN自支撑衬底的情况下也是有效的。本发明的实施方式所涉及的氮化物半导体自支撑衬底，适用于通过MOVPE法等薄膜生长方法的发光二极管、激光二极管、受光元件或晶体管结构的生长，由此使用了氮化物半导体自支撑衬底的发光装置、受光装置、电子装置可以低成本化。
以下，对于本实施方式进行详细说明。
实施方式
本实施方式所涉及的氮化物半导体自支撑衬底，直径为40mm以上，厚度为100μm以上，位错密度为5×106/cm2以下，杂质浓度为4×1019/cm3以下，最大荷重在1mN以上50mN以下范围内时的纳米压痕硬度为19.0GPa以上。作为氮化物半导体，例如可举出如GaN、AlN。本实施方式所涉及的氮化物半导体自支撑衬底，可以适用于通过有机金属气相生长法(MOVPE法)等薄膜生长方法所生长的发光二极管(LED)、激光二极管(LD)、受光元件(PD)或晶体管结构的生长。即，通过在本实施方式所涉及的氮化物半导体自支撑衬底之上形成具有既定结构的化合物半导体层，可以制造发光装置、受光装置或电子装置。此外本实施方式所涉及的氮化物半导体自支撑衬底，优选其在最大荷重在1mN以上50mN以下范围内的纳米压痕硬度为20.0GPa之上，较优选为20.5GPa之上，更优选为21.0GPa之上。
从应用于装置的观点考虑，氮化物半导体自支撑衬底，例如，GaN半导体自支撑衬底，优选其杂质的浓度为3×1018/cm3以下，较优选为1×1018/cm3以下。最优选杂质的浓度为5×1017/cm3以下。此外，从应用装置的观点考虑，氮化物半导体自支撑衬底，例如，GaN半导体自支撑衬底优选位错密度越低越好，优选位错密度为3×106/cm2以下，较优选为1×106/cm2以下。最优选优选位错密度为5×105/cm2以下。
并且，在本实施方式中，氮化物半导体自支撑衬底，例如GaN自支撑衬底为n型，优选其载流子的浓度为4×1019/cm3以下。作为n型的杂质，可以使用Si、O、Ge、Se、Te等。此外，氮化物半导体自支撑衬底，例如GaN自支撑衬底为p型，优选其杂质的浓度为4×1019/cm3以下。作为p型的杂质，可以使用Mg、Zn、Be、C等。
此外，氮化物半导体自支撑衬底的电阻率，可以是1×105Ωcm以上的半绝缘性。例如，以使本实施方式所涉及的氮化物半导体自支撑衬底为半绝缘性为目的，在氮化物中添加不会使氮化物半导体自支撑衬底具有导电性程度的量的Fe、Zn、Be、C等形成深阱的p型杂质。
继而，优选形成氮化物半导体自支撑衬底使其具有从C面倾斜0°以上5°以下范围的表面。此外，该表面的倾斜方向，优选为M轴方向，但也可以是A轴方向或在M轴与A轴之间的方向。此外，可以形成氮化物半导体自支撑衬底使其具有从M面倾斜0°以上5°以下范围的表面。在此情况下，该表面的倾斜方向优选为A轴或C轴，但也可以是A轴与C轴之间的方向。
此外，在衬底面内的各点上的朝向离衬底表面的法线最近的方向的结晶轴的方向，优选在沿着衬底表面每10mm的长度上有0.1°以下的偏移。该偏移较优选为0.05°以下。
此外，本实施方式中(每10mm)结晶轴的偏移(dispersion)的定义如下。首先，选择朝向接近垂直于衬底表面的结晶轴。作为该结晶轴，通常为C轴、A轴、M轴等米勒指数(Miller index)小的结晶轴，也可以是其中间的具有较大米勒指数的结晶轴。接着，在衬底表面的当下着眼的测定点处测定上述结晶轴的方向，从而确定表示相对于衬底表面的结晶轴的方向的矢量。对于沿着表面长度10mm的直线上的各点实施该测定，确定各点上的表示上述结晶轴方向的矢量。如果使所有这些矢量的起点一致的情况下，以该起点为顶点，可以认为有在其内侧含有所有这些矢量的圆锥。在诸如这样的圆锥的内部，以顶角的开口为最小的圆锥的顶角的大小定义结晶轴的偏移。
此外，本实施方式所涉及的氮化物半导体自支撑衬底优选具有10μm见方区域的rms值为3nm以下的表面。
氮化物半导体自支撑衬底的制造方法
图1A表示本实施方式所涉及的氮化物半导体自支撑衬底的制造工艺的流程的一例，图1B表示本实施方式所涉及的氮化物半导体单晶的制造工艺的流程的一例。
本实施方式所涉及的氮化物半导体自支撑衬底位，对直径为40mm以上、厚度为100μm以上、位错密度在5×106/cm2以下、杂质浓度在4×1019/cm3以下、最大荷重在1mN以上50mN以下范围内时的纳米压痕硬度为19.0GPa以上的氮化物半导体单晶，施加表面的研削、研磨、背面的研削、研磨以及外形研削步骤等而制得。
具体而言，首先，准备圆板状的直径为40mm以上、厚度为100μm以上的氮化物半导体单晶(单晶准备步骤：步骤10，将以下步骤表示为[S])。例如，如图1B的(a)所示，在蓝宝石衬底10上采用MOVPE法生长氮化物半导体薄膜20。继而，在氮化物半导体薄膜20之上蒸镀Ti层，通过在氢以及氨气中进行热处理使氮化物半导体薄膜20上的Ti层变换为TiN网状结构30的同时，在氮化物半导体薄膜20上形成空洞35。
接着，如图1B(b)所示，采用HVPE法等在TiN网状结构30之上生长氮化物半导体厚膜40。此后，通过从空洞部分剥离蓝宝石衬底10，如图1B(c)所示，制造氮化物半导体单晶50(VAS法)。接着，使用有机溶剂清洁氮化物半导体单晶50后，对清洁后的氮化物半导体单晶50的表面用无机酸进行处理，从该表面除去杂质(清洁步骤：S20)。接下来，在氮化物半导体单晶50的表面、背面、侧面的全部覆盖保护膜，形成被覆衬底(覆盖步骤：S30)。此处，保护膜优选含有选自由非晶的AlN膜、BN膜、氧化硅膜以及SiC膜所组成的组中的任一种。并且，保护膜只要是非晶，且耐下述的退火温度，例如，含有易于与GaN结晶中的Ga置换的元素的材料即可，不受上述例所限定。
接下来，在比1300℃高的温度下进行20小时的热处理，即，对被覆衬底施加退火处理(热处理步骤：S40)。热处理温度，优选比1400℃高的温度，较优选为比1500℃高的温度，最优选为比1600℃高的温度。热处理步骤中的退火，优选在氮气、氩气、氦气的任意一种气体或这些气体的混合气体等惰性气体中实施。并且，只要不侵害保护膜热处理步骤，例如，可以在氢气中、添加有氨气的气体中实施。
接下来，从经过热处理步骤的被覆衬底除去保护膜，同时形成氮化物半导体自支撑衬底(衬底形成步骤：S50)。例如，将由保护膜覆盖的被覆衬底切片后，通过将露出面研削、研磨，可以形成氮化物半导体自支撑衬底。
图2表示本发明的实施方式的变形例所涉及的氮化物半导体自支撑衬底的制造工艺的流程的一例。
首先，采用VAS法等，在高温下生长圆板状的直径为40mm以上、厚度为100μm以上的氮化物半导体单晶(单晶形成步骤：S15)。关于VAS法的详细如上述说明。接着，在单晶形成步骤之后，具体而言，在紧接着氮化物半导体单晶的生长之后，在接近生长温度的温度下在氮化物半导体单晶的表面形成具有0.001分子层以上厚度的氮化硅膜(氮化硅膜形成步骤：S25)。作为在氮化硅膜形成步骤中所形成的氮化硅膜的厚度，优选为0.018分子层以上，较优选为0.15分子层以上。此外，氮化硅膜的厚度最优选为1.2分子层以上。
接着，将形成有氮化硅膜的氮化物半导体单晶冷却至室温(冷却步骤：35)。进而，在冷却步骤后，通过除去氮化硅膜同时形成氮化物半导体自支撑衬底(衬底形成步骤：S45)。
实施方式的效果
根据本实施方式所涉及的氮化物半导体自支撑衬底，可以得到面积大(即，直径为≥40mm)且厚(即，厚度≥100μm)、低位错(≤5×106/cm2)且低杂质浓度(≤4×1019/cm3)的氮化物半导体单晶。由此，根据本实施方式所涉及的氮化物半导体自支撑衬底，可以以更好的加工成品率制作厚而大的氮化物半导体自支撑衬底。进一步，根据本实施方式所涉及的氮化物半导体自支撑衬底，可以实现采用该氮化物半导体自支撑衬底的发光装置、受光装置、电子装置的低成本化。
此外，本实施方式所涉及的氮化物半导体自支撑衬底可以提高氮化物半导体单晶的硬度，可以抑制氮化物半导体自支撑衬底中微小的龟裂(裂纹)的发生，在氮化物半导体自支撑衬底上外延生长既定的化合物半导体的情况下，以及/或者将氮化物半导体自支撑衬底投入到既定的装置制造工艺的情况下，可以显著降低在氮化物半导体自支撑衬底中发生断裂的风险。
此外，本实施方式所涉及的氮化物半导体自支撑衬底，由于在该氮化物半导体自支撑衬底的内部的III族原子的空穴浓度与现有的衬底相比急剧减小，在该氮化物半导体自支撑衬底上通过晶体生长等制作LD、LED、晶体管等装置的情况下，可以预期显著提高装置的特性、寿命。进一步，本实施方式所涉及的氮化物半导体自支撑衬底，由于比现有的氮化物半导体自支撑衬底更硬，制造装置时的工艺中的断裂风险小、高工艺成品率是可期待的。
以下，通过实施例进行详细说明。此处，首先说明比较例后，对本发明所涉及的实施例进行说明。
比较例
在比较例中，采用VAS法，制作用掺杂了Si的n型GaN单晶，其表面为与Ga极性的C面接近的面。通过VAS法制造GaN单晶，如图1B中所说明的。即，首先，作为种板衬底准备空洞衬底。空洞衬底为，通过MOVPE法等在蓝宝石衬底上生长厚度为300nm左右的GaN薄膜之后，在GaN薄膜的表面蒸镀Ti，继而在氢气、氨气中进行热处理使Ti层变换为TiN网状结构，同时使GaN层空洞化的衬底。在空洞衬底上通过HVPE法等生长厚GaN层，此后，从空洞部分剥离蓝宝石衬底得到独立的GaN单晶。
此处，作为蓝宝石衬底，使用具有从C面向着A轴或M轴倾斜0.05°～1°范围的表面，同时厚度为300μm～800μm、直径为35mm～160mm的衬底。上述制作空洞衬底时的Ti的厚度为5nm～100nm。此外，作为通过HVPE法的结晶生长的条件为，例如，衬底温度：800℃～1200℃，压力：10kPa～120kPa，生长速度：30μm/hr～1000μm/hr，制作了50μm～10cm厚的GaN单晶。作为III族原料，使用GaCl气体，该GaCl气体由在HVPE装置内向着加热到800℃的金属镓吹拂盐酸而生成。此外，作为V族原料气体使用NH3气体，作为城为n型掺杂剂的Si原料使用二氯硅烷气体。此外，作为载流气体，使用氢气、氮气或这些气体的混合气体。
GaN单晶的位错密度，由制作空洞衬底时的Ti厚度决定。Ti层越薄，由于MOVPE法所生长的GaN层中的位错越易于传播至其上的GaN厚膜，形成高位错密度。Ti厚为5nm～10nm范围所得到的GaN单晶的位错密度为1×104/cm2～1×108/cm2的范围。此外，此处所用的GaN单晶，在生长结束后任一表面为几乎没有凹坑的镜面状态。调节生长中的二氯硅烷流量从而准备GaN单晶中的电子浓度为1×1015/cm3～1×1020/cm3范围的结晶。
加工由上述方法所得到的GaN单晶，制作直径为30mm～152mm、厚度为80μm～600μm的GaN自支撑衬底。当原有的GaN单晶比2mm薄的情况下，对GaN单晶的表面、背面进行研削、研磨，从而由1个单晶制得1枚GaN自支撑衬底。当原有的GaN单晶厚于2mm的情况下，对GaN单晶通过切片分割成多个，其后对其表面进行研削、研磨，制得多枚GaN自支撑衬底。
图3表示比较例所涉及的GaN单晶得电子浓度、位错密度、以及硬度的关系。
具体而言，图3表示由上述制得的GaN单晶的电子浓度、位错密度以及纳米压痕硬度的关系。作为电子浓度、位错密度以及纳米压痕硬度，全部采用对于加工后的GaN自支撑衬底的测定结果。电子浓度通过霍尔测量来测定、位错密度通过计算阴极发光像所观察到的暗点数求得。此外，纳米压痕硬度，使用端部直径为50nm的三角锥(Berkovich-shape)钻石压头，将最大荷重设定在1mN以上50mN以下的范围来求得。
图3中，纵轴为位错密度，横轴为电子浓度，在图表中用实线表示出硬度的等高线。当位错密度为5×106/cm2以下且电子浓度为4×1019/cm3以下的情况下，GaN自支撑衬底的(即，也包括GaN单晶)硬度小于19.0GPa，当位错密度大于5×106/cm2，或电子浓度大于4×1019/cm3的情况下，GaN自支撑衬底的硬度大于19.0GPa。
图4表示比较例中GaN自支撑衬底的硬度小于18.5GPa的情况下的GaN单晶直径以及厚度与加工成品率之间的关系，图5表示比较例中GaN自支撑衬底的硬度为20.0GPa的情况下的GaN单晶直径以及厚度与加工成品率之间的关系。
即使GaN单晶柔软的情况下(即，硬度为18.5GPa的情况)，在直径小于Φ40mm且厚度薄于100μm的情况下也可得到90％左右的高加工成品率。然而，当GaN单晶的直径大于40mm且厚度为100μm以上的情况下，加工成品率急剧减至30％以下。另一方面，当单晶硬的情况下(即，硬度为20.0GPa的情况)，与GaN自支撑衬底的直径、厚度无关总是能得到50％以上的加工成品率。
图6表示比较例中GaN单晶硬度与加工成品率的关系。
即，图6中，表示了GaN单晶的硬度不同的情况下加工成品率如何变化的研究结果。分别表示了由直径为52mm、厚度为1mm的GaN单晶制备直径为50.8mm、厚度为430μm的GaN自支撑衬底的情况，由直径为80mm、厚度为5mm的GaN单晶制备直径为76.2mm、厚度为530μm的GaN自支撑衬底的情况，由直径为160mm、厚度为50mm的GaN单晶制备直径为152.4mm、厚度为530μm的GaN自支撑衬底的情况。在任一情况下，GaN单晶的硬度以19.0GPa为界加工成品率发生很大的变化，相对于硬度小于19.0GPa的情况下的加工成品率在22％以下的情况，当硬度大于19.0GPa时，加工成品率急剧增至40％以上。由加工时施加于GaN结晶的最大负荷与GaN结晶的硬度的相对关系决定GaN是否断裂，由此，如图6所示GaN结晶的硬度以19.0GPa为界表示加工成品率急剧增加的行为。图6中，作为GaN结晶的大小例示了3种，但即使对这些以外的直径、厚度的情况下，除了成品率的绝对值稍有不同这点之外，得到了大致相同的结果。
根据上述可知，在制作GaN自支撑衬底时为了达到某种程度的高加工成品率，优选GaN单晶的硬度为19.0GPa以上。然而，从图3也可知，在比较例中所制得的硬度为19.0GPa以上的GaN自支撑衬底，其位错密度大于5×106/cm2，或电子浓度大于4×1019/cm3。如此高的位错密度或杂质浓度，因为会给装置的操作或寿命带来不良影响，这些高位错、高杂质浓度的GaN自支撑衬底不能适用于制作装置。
在比较例中还很稀有的得到了位错密度为5×106/cm2以下、电子浓度为4×1019/cm3以下的没有断裂的GaN自支撑衬底。然而，在研究了垂直于这些衬底表面的结晶轴的朝向偏移的结果，沿着表面长度每10mm具有0.2°左右的大的偏移。在GaN自支撑衬底上形成发光元件的情况下，其发光波长分布受到垂直于表面的结晶轴的朝向偏移的影响。为了形成元件成品率高的LD或LED，期望该偏移在0.1°以下，从这一观点考虑，比较例所得的GaN自支撑衬底，即便是低位错密度、低杂质浓度的物质，也是经不起实用的物质。作为比较例所涉及的GaN自支撑衬底的垂直于表面的结晶轴朝向的偏移大的理由，是由于虽然GaN结晶没有断裂，但在加工中产生了塑性变形。
此外，通过原子力显微镜观察这些衬底表面的结果发现10μm见方的区域的rms值为20nm以上非常大的值。这是因为由于加工中的塑性变形在表面产生微小的裂纹，或以此为起因导致产生隆起，由此观点也表示比较例所涉及的GaN自支撑衬底也是经不起实用的物质。
实施例1
在实施例1中，与比较例同样地由VAS法生长厚度为5mm、直径为Φ80mm的GaN单晶，经过切片、研削、研磨步骤制作厚度为530μm、直径为Φ76.2mm的GaN自支撑衬底。只是，在实施例1中，与比较例1不同的是在加工GaN单晶之前施加了退火处理。此外，实施例1所制作的GaN单晶为n型，载流子浓度为1×1018/cm3，位错密度为2×106/cm2，不施加退火的情况下，该单晶的硬度为18.3GPa。
实施例1中的退火，按照以下顺序实施。首先用丙酮、乙醇清洁由HVPE法制作结晶生长的GaN单晶。继而，在沸腾的硝酸中除去附着于GaN单晶表面的异物。接下来，将GaN单晶设置于MOVPE装置内后，加热到200℃～700℃的温度，向装置内供给三甲基铝(TMA)与氨气。由此，作为保护膜在GaN单晶表面生成厚度为100nm～1000nm的非晶AlN膜。改变将GaN单晶向MOVPE装置内的设置方法并多次实施该步骤，在GaN单晶的表面、背面、侧面的整个面上覆盖非晶AlN膜。
接着，将覆盖非晶AlN膜的GaN单晶移至退火装置。然后，向退火装置内在常压下以1slm～50slm的流量供给氮气的同时，在1000℃～1710℃温度下实施1小时～50小时的退火。退火后，将GaN自支撑衬底以150℃/hr的冷却速度缓缓冷却至500℃。其后，关闭退火装置的加热器冷却至室温。
此后，对覆盖AlN膜的GaN单晶施行切片、研削、研磨，从而制作GaN自支撑衬底。AlN膜在制作GaN自支撑衬底时由于加工步骤而被彻底除去，最终所得的GaN自支撑衬底不含AlN膜。此外，作为GaN衬底，制作了具有从C面向着A轴方向、M轴方向、或这些方向的中间方向在0°～5°范围内倾斜的表面的衬底。这些表面的倾斜角度、倾斜方向，由于对于以下的结果没有明确的影响，在以下对这些所有情况的结果统一表示。
图7表示实施例1中由于退火温度、时间应起的GaN单晶硬度的变化。
具体而言，图7表示由实施例1制作的GaN单晶的硬度(实际上，在加工为自支撑衬底后进行测定)对于退火温度、退火时间的依赖性。由于1200℃以下的结果与1210℃的结果大致相同，在图7中略去。参考图7发现，在退火温度低于1300℃的情况下，直至50小时的退火硬度没有显著的变化。另一方面，当退火温度超过1300℃，进而退火时间为20小时以上的情况下，GaN自支撑衬底的硬度急剧上升。此外，在该情况下，如果进行超过20小时的更长时间的退火，则显示出硬度逐渐提高的倾向。具体的硬度值，在1310℃、1405℃、1502℃、1603℃下进行了20小时的退火情况下的硬度分别为19.0GPa、20.0GPa、20.5GPa、21.0GPa。
图8表示实施例1所涉及的GaN单晶的硬度与加工成品率的关系。
参考图8，随着GaN单晶硬度的增加提高了加工成品率。在硬度小于19.0GPa的情况下，加工成品率为10％以下的低值，当硬度为19.0GPa以上时加工成品率变为50％以上，20.0GPa时提高至60％，20.5GPa时提高至80％，21.0GPa时提高至90％。当硬度为21.0GPa以上时，加工成品率大致固定在90％～95％范围内。
图9表示实施例1所涉及的GaN单晶的硬度与黄色发光强度之间的关系。
具体而言，图9表示图7以及图8所说明的实施例1涉及的GaN自支撑衬底的PL测定结果的归纳结果。即，图9为相对于GaN单晶的硬度，波长为550nm的位置的黄色发光强度相对带边(band edge)发光强度的相对值所绘制的图。由图9明显地，对应于GaN自支撑衬底的硬度增加，黄色发光的相对强度单调下降。如上所述，黄色发光是起因于Ga空穴的发光，因此，图9的结果表示对应于GaN自支撑衬底硬度的增加结晶中的Ga空穴浓度降低。结晶中的空穴浓度越高，由于应力从而位错环产生并增殖，变得易于塑性变形，从而可以预期结晶的硬度降低。可以认为在实施例1中，在1300℃下进行了20小时以上的退火的情况下，GaN单晶中Ga空穴浓度降低，其结果，由于GaN晶体硬度的提高而提高了加工成品率。
此外，作为通过退火而降低GaN晶体中Ga空穴浓度的机制，可以想到在退火中保护膜的构成原子(实施例1的情况下为Al原子)扩散至结晶内的Ga空穴位置处的模型。作为在实施例1中为了通过退火提高硬度需要高于1300℃温度的理由，可以认为为了促进GaN结晶内Al原子的扩散需要高于1300℃的温度。此外，为了增加GaN自支撑衬底的硬度，Al原子需要扩散至GaN单晶深处的区域(即，经过加工后将被呈现在表面的区域)，为此，如图7所示，直至使得退火的效果变得明显化需要20小时左右的时间。
并且，在实施例1中，特别针对从厚度为5mm、直径为Φ80mm、载流子浓度为1×1018/cm3、位错密度为2×106/cm2的n型GaN单晶经过切片、研削、研磨工艺制作厚度为530μm、直径为Φ76.2mm的GaN自支撑衬底的情况进行了说明。此外，对于实施例1的变形例也得到了与实施例1大致相同的结果。即，关于从厚度为100μm～10cm、直径为40mm～160mm、载流子浓度为1×1015/cm3～4×1019/cm3、位错密度为1×104/cm2～5×106/cm2的n型GaN单晶经过切片、研削、研磨工艺制作厚度为100μm～600μm、直径为40mm～152.4mm范围的GaN自支撑衬底的情况下，确认得到了与实施例1大致相同的结果。
上述表示，由实施例1制作的直径为40mm以上、厚度为100μm以上、位错密度为5×106/cm2以下、杂质浓度为4×1019/cm3以下、硬度为19.0GPa以上的GaN自支撑衬底，显示出可以将加工成品率从现有的提高至50％以上。进一步，通过使硬度为20.0GPa、20.5GPa、21.0GPa，可以进一步改善加工成品率，显示出可以分别提高至60％以上、80％以上、90％以上。
此外，与比较例同样地，研究了实施例1所得的GaN自支撑衬底的垂直于衬底表面的结晶轴的朝向偏移的结果，在位错密度为5×106/cm2以下时，垂直于表面的结晶轴的朝向偏移沿着表面长度每10mm为0.1°以下，当位错密度为1×106/cm2以下的情况下偏移为0.05°以下，相对于比较例得到了显著的改善，为足够应用于LD或LED等的值。这是GaN结晶变硬从而抑制了塑性变形的结果。进一步，在实施例1所涉及的GaN自支撑衬底的表面，没有观察到诸如比较例所观察到的塑性变形起因的裂纹、隆起。10μm见方区域的rms值为3nm以下。该值也是足够应用于LD或LED等的值。
实施例2
与实施例1同样地制造了实施例2所涉及的GaN自支撑衬底。具体而言，对保护膜的种类、膜的堆积方法、条件进行了各种改变从而制造。此处作为保护膜，采用AlN膜、BN膜、氧化硅膜、氮化硅膜、SiC膜、碳膜、Ir膜，堆积方法采用MOVPE法、等离子CVD法、溅射法、溶胶凝胶法。作为结果，有得到与实施例1相同的结果的情况，也有未见如实施例1那样的GaN洁净的硬度增加以及加工成品率的提高的情况。
具体而言，只有在保护膜为非晶的AlN膜、BN膜、氧化硅膜、氮化硅膜、SiC膜情况下才得到与实施例1相同的结果。另一方面，在结晶性的AlN膜BN膜、SiC膜或不管是非晶还是结晶性的碳膜、Ir膜的情况下，未发现提高GaN结晶的硬度。
上述结果表示，只有退火时的保护膜满足：1)经得起退火时的温度、气氛；2)膜含有Al、B、Si；3)膜为非晶膜3个条件的情况下，才由上述第1方法增加GaN结晶的硬度。例如，通过MOVPE法在800℃～1200℃温度下堆积AlN膜的情况下，变成结晶性AlN膜，不能见到退火后的GaN结晶硬度的提高、加工成品率的提高。此外，在300℃的低温下通过溅射法堆积非晶碳膜的情况下也同样地不能见到GaN结晶硬度的提高。
进而，关于“2)膜含有Al、B、Si”这一点，作为在退火时进入GaN空穴位置从而消灭空穴的原子意味着除了实施例1的Al以外只要是能容易地与Ga原子置换的原子(即，III族原子，置换III族位置的杂质)即可。在实施例2中，除了Al之外可以使用B、Si，但即便是B、Si之外，只要是能容易地与Ga原子置换的原子即可来代替Al原子。此外，关于“3)膜为非晶膜」”，保护膜为结晶性的情况下，保护膜可以在基础的GaN单晶上外延生长。这种情况下，如果在GaN单晶表面存在位错芯，则位错贯穿保护膜的内部到达保护膜的表面。因此，如果膜为具有结晶性的膜的情况下，可以认为得不到通过保护膜覆盖位错芯从而抑制隐藏空穴的发生的效果。
实施例3
在实施例3中，与比较例同样地由VAS法生长厚度为5mm、直径为Φ80mm的GaN单晶，经过切片、研削、研磨步骤制作厚度为530μm、直径为Φ76.2mm的GaN自支撑衬底。与实施例1同样，GaN单晶为n型，同时，使载流子的浓度为为1×1018/cm3，位错密度为2×106/cm2。但是，在实施例3中与实施例1的不同点在于，在紧接着HVPE装置内的GaN生长停止之后冷却开始之前，向HVPE装置内导入作为Si原料的二氯甲烷与氨气，从而在GaN单晶表面堆积氮化硅膜。此外，不实施在实施例1中实施的在生长后形成保护膜的退火。紧接生长之后堆积的氮化硅膜的厚度为0.0001分子层～30分子层之间，堆积速度设定在0.0001分子层/秒～1分子层/秒之间，堆积时间设为1秒～30秒。该氮化硅膜，在制作GaN自支撑衬底的加工步骤中被除去。
图10表示在制造实施例3所涉及的GaN自支撑衬底时的氮化硅膜厚度与GaN单晶的硬度的关系。
如图10所示，随着氮化硅膜厚度的增加，提高了GaN自支撑衬底的硬度。当氮化硅膜的厚度小于0.001分子层的情况下，与比较例同样地GaN自支撑衬底的硬度为18.3GPa左右，但当氮化硅膜的厚度大于0.001分子层时，GaN自支撑衬底的硬度变为19.0GPa以上。进一步，当氮化硅膜的厚度增至0.018分子层、0.15分子层、1.2分子层时，GaN自支撑衬底的硬度增至20.0GPa、20.5GPa、21.0GPa。
图11表示实施例3所涉及的GaN单晶的硬度与加工成品率的关系。
此外，伴随着与氮化硅膜的厚度增加相伴的GaN自支撑衬底的硬度的增加，如图11所示加工成品率得到了改善。氮化硅膜的厚度小于0.001分子层，GaN自支撑衬底的硬度小于19.0GPa的情况下的加工成品率，与比较例同样为10％以下，当氮化硅膜的厚度为0.001分子层以上而GaN自支撑衬底的硬度为19.0GPa以上时，加工成品率改善至50％以上。此外，GaN自支撑衬底的硬度为20.0GPa以上时，得到60％以上的加工成品率；硬度为20.5GPa以上、21.0GPa以上时，成品率分别为80％以上、90％以上进一步改善了。
对实施例3得到的GaN自支撑衬底进行PL测定的结果发现，与图9同样，GaN衬底越硬则PL的黄色发光强度越低。由于此，即使在实施例3中增加GaN自支撑衬底的硬度的，也可判断是由于GaN结晶中的Ga空穴浓度降低。即，显示了通过在紧接GaN生长之后堆积氮化硅膜可以降低GaN单晶中的Ga空穴浓度。
将比较例、实施例1以及实施例2中生长后的GaN单晶中Ga空穴浓度大，以及上述结果结合考虑时，认为GaN结晶内大量的Ga空穴发生的时机，不是在生长中而是在GaN的生长停止后。也就是，以上记载了通过氮化硅膜降低了GaN单晶中的Ga空穴浓度，但是，正确的是通过通过氮化硅膜防止了Ga空穴的增加。在比较例、实施例1以及实施例2中紧接着生长停止之后没有堆积氮化硅膜，因此认为在生长停止后的冷却中增加了Ga空穴。
通过氮化硅膜可以防止GaN接警中的Ga空穴的增加是由于氮化硅膜覆盖了位错芯，终结了该处存在的未结合键。如上所述，在位错芯未结合键大量存在，是容易发生Ga空穴的状态。在结晶生长中由于连续供给Ga即便出现空穴也立刻被消灭，但如果生长停止，所发生的Ga空穴的存活得到延续，通过位错而扩散至GaN结晶的内部。由此，得到的GaN单晶中变得含有大量的Ga空穴。如果紧接GaN的生长之后通过氮化硅膜覆盖位错芯，可以抑制位错芯处的空穴发生，从而可以防止Ga空穴浓度的增加。
此外，即便在氮化硅膜的厚度为0.001分子层的极薄的情况下，也得到一定效果是由于氮化硅膜选择性地堆积于位错芯的一部分。这可以认为是由于在未结合键多的位错芯部分Si优先吸附。进一步，在图10中氮化硅膜的厚度为直至30个分子层，但当氮化硅的厚度为1.2个分子层以上时GaN单晶的硬度大至稳定饱和，作为氮化硅的厚度没有必要在此之上加厚。然而，从上述的氮化硅膜的作用机制考虑的话，氮化硅膜即使是30个分子层以上的厚膜也没有问题。
在实施例3中，特别针对从厚度为5mm、直径为Φ80mm、载流子浓度为1×1018/cm3、位错密度为2×106/cm2的n型GaN单晶经过切片、研削、研磨工艺制作厚度为530μm、直径为Φ76.2mm的GaN自支撑衬底的情况进行了说明，但是，对于实施例3的变形例也得到了大致相同的结果。具体而言，关于从厚度为100μm～10cm、直径为40mm～160mm、载流子浓度为1×1015/cm3～4×1019/cm3、位错密度为1×104/cm2～5×106/cm2的n型GaN单晶经过切片、研削、研磨工艺制作厚度为100μm～600μm、直径为40mm～152.4mm范围的GaN自支撑衬底的情况，确认得到了大致相同的结果。
根据上述，由实施例3制作的直径为40mm以上、厚度为100μm以上、位错密度为5×106/cm2以下、杂质浓度为4×1019/cm3以下、硬度为19.0GPa以上的GaN自支撑衬底，显示出可以将加工成品率从现有的提高至50％以上。进一步，通过使硬度为20.0GPa、20.5GPa、21.0GPa，可以进一步改善加工成品率，显示出可以分别提高至60％以上、80％以上、90％以上。
此外，与比较例同样地，研究了实施例1所得的GaN自支撑衬底的垂直于衬底表面的结晶轴的朝向偏移的结果，在位错密度为5×106/cm2以下时，垂直于表面的结晶轴的朝向偏移沿着表面长度每10mm为0.1°以下，当位错密度为1×106/cm2以下的情况下偏移为0.05°以下，相对于比较例得到了显著的改善，为足够应用于LD或LED等的值。进一步，在所得的GaN自支撑衬底的表面，没有观察到诸如比较例所观察到的塑性变形起因的裂纹、隆起。10μm见方区域的rms值为3nm以下。该值也是足够应用于LD或LED等的值。
实施例4
除了将GaN单晶的位错密度改为1×104/cm2、1×105/cm2、1×106/cm2之外，与实施例1～3同样地制造了实施例4所涉及的GaN自支撑衬底。退火前的GaN单晶的硬度分别为18.15GPa、18.2GPa、18.25GPa左右，除此之外得到了与实施例1～3大致相同的结果。
实施例5
除了将n型掺杂剂变为O、Ge、Se或Te之外，与实施例1～4同样地制造了实施例5所涉及的GaN自支撑衬底。在该情况下也得到了与实施例1～4大致相同的结果。
实施例6
除了将HVPE生长时的掺杂剂变为Mg、Zn、Be或C之外，与实施例1～4同样地制造了实施例5所涉及的GaN自支撑衬底。将所得的GaN单晶在氧气气氛中，60℃退火30分钟的结果，GaN单晶变为载流子浓度为1×1016/cm3～4×1016/cm3的p型，或电阻为1×105Ωcm的半绝缘性。在此情况下PL的黄色发光强度非常弱，没有得到明确的PL数据，但对于GaN单晶硬度与加工成品率，得到了与实施例1～4同样的结果。由此可以认为，即使在p型或半绝缘性的GaN自支撑衬底中，通过与n型的GaN自支撑衬底同样的机制提高了硬度，从而提高了加工成品率。
实施例7
除了使用由表面为R面或M面的蓝宝石衬底制作的空洞衬底之外，与实施例1～6同样地制造了实施例7所涉及的GaN自支撑衬底。在此情况下得到的GaN自支撑衬底为具有从M面沿着A轴、C轴或这些轴的中间方向倾斜0°以上5°以下范围的表面，但除此之外得到了与实施例1～6同样的结果。
实施例的变形例1
除了代替HVPE法分别采用MBE法、MOVPE法、升华法生长GaN单晶之外，与实施例1～7同样地制造了变形例1所涉及的GaN自支撑衬底。在任意情况下也得到了与实施例1～7大致同样的结果。
实施例的变形例2
对于由氨热合成法、高压合成法生长的GaN单晶实施了实施例1、实施例2、实施例4～7中所采用的在生长后的GaN单晶上堆积保护膜的退火手法。在任意情况下也得到了与实施例1、实施例2、实施例4～7大致相同的结果。
实施例的变形例3
除了将保护膜的堆积方法变为等离子CVD法、光CVD法、涂覆法之外，与实施例1、实施例2、实施例4～7同样地制造了变形例3所涉及的GaN自支撑衬底。在任意情况下也得到了与实施例1、实施例2、实施例4～7大致相同的结果。
实施例的变形例4
除了将GaN结晶换为AlN之外，与实施例1～7同样地制造了变形例4所涉及的GaN自支撑衬底。在此情况下，得到了AlN与GaN显示出大致相同的举动的结果，得到了与实施例1～7大致同样的结果。
以上，对本发明的实施方式以及实施例进行了说明，但上述记载的实施方式以及实施例不限定专利权利要求所涉及的发明。此外请留意实施方式以及实施例中所说明的所有的特征的组合不是用于解决本发明的课题所必需的。

Claims (11)

1.一种氮化物半导体自支撑衬底，其直径为40mm以上，厚度为100μm以上，位错密度在5×106/cm2以下，杂质浓度在4×1019/cm3以下，最大荷重在1mN以上50mN以下范围内时的纳米压痕硬度为19.0GPa以上。
2.根据权利要求1所述的氮化物半导体自支撑衬底，所述氮化物半导体自支撑衬底具有从C面倾斜0°以上5°以下的表面。
3.根据权利要求1所述的氮化物半导体自支撑衬底，所述氮化物半导体自支撑衬底具有从M面倾斜0°以上5°以下的表面。
4.根据权利要求1～3的任一项所述的氮化物半导体自支撑衬底，衬底面内各点上的朝向离衬底表面的法线最近的方向的结晶轴的方向，在沿着衬底表面每10mm的长度上存在0.1°以下的偏移。
5.根据权利要求1～4的任一项所记载的氮化物半导体自支撑衬底，其具有10μm见方的区域的rms值为3nm以下的表面。
6.一种氮化物半导体自支撑衬底的制造方法，具有以下步骤：
准备直径为40mm以上、厚度为100μm以上的氮化物半导体单晶的单晶准备步骤；
在所述氮化物半导体单晶的表面、背面、侧面的整体覆盖保护膜，形成被覆衬底的覆盖步骤；
在高于1300℃的高温下对所述被覆衬底施加20小时以上热处理的热处理步骤；
从经过了所述热处理步骤的所述被覆衬底除去保护膜而形成氮化物半导体自支撑衬底的衬底形成步骤。
7.根据权利要求6所述的氮化物半导体自支撑衬底的制造方法，在所述覆盖步骤中，作为保护膜覆盖选自非晶的AlN膜、BN膜、氧化硅膜、氮化硅膜以及SiC膜中的任意一种膜。
8.一种氮化物半导体自支撑衬底的制造方法，具有以下步骤：
通过在加热状态下生长而形成直径为40mm以上、厚度为100μm以上的氮化物半导体单晶的单晶形成步骤；
紧接单晶形成步骤之后，在接近生长温度的温度下，在所述氮化物半导体单晶的表面形成具有0.001分子层以上厚度的氮化硅膜的氮化硅膜形成步骤；
将形成有所述氮化硅膜的所述氮化物半导体单晶冷却至室温的冷却步骤；
冷却步骤后，通过除去所述氮化硅膜而形成氮化物半导体自支撑衬底的衬底形成步骤。
9.根据权利要求8所述的氮化物半导体自支撑衬底的制造方法，在所述氮化硅膜形成步骤中形成具有0.018分子层以上厚度的所述氮化硅膜。
10.一种氮化物半导体装置，其含有权利要求1～5的任一项所述的氮化物半导体自支撑衬底。
11.一种氮化物半导体装置，其含有根据权利要求6～9的任一项所述的氮化物半导体自支撑衬底的制造方法所制得的氮化物半导体自支撑衬底。
CN201010148168.9A 2009-08-11 2010-03-24 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置 Active CN101996862B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009186612A JP5170030B2 (ja) 2009-08-11 2009-08-11 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
JP2009-186612 2009-11-08

Publications (2)

Publication Number Publication Date
CN101996862A true CN101996862A (zh) 2011-03-30
CN101996862B CN101996862B (zh) 2014-08-06

Family

ID=43765873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010148168.9A Active CN101996862B (zh) 2009-08-11 2010-03-24 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置

Country Status (3)

Country Link
US (1) US9779934B2 (zh)
JP (1) JP5170030B2 (zh)
CN (1) CN101996862B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106574399A (zh) * 2014-08-01 2017-04-19 株式会社德山 n型氮化铝单晶基板
CN108352327A (zh) * 2015-11-02 2018-07-31 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN109989110A (zh) * 2017-12-25 2019-07-09 赛奥科思有限公司 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
CN110777431A (zh) * 2018-07-30 2020-02-11 赛奥科思有限公司 氮化物晶体
CN112786743A (zh) * 2021-01-26 2021-05-11 中国科学院半导体研究所 基于v坑调控的橙黄光led器件及其制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP6103089B2 (ja) * 2011-04-15 2017-03-29 三菱化学株式会社 Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP5668602B2 (ja) * 2011-05-30 2015-02-12 日立金属株式会社 半絶縁性窒化物半導体層の成長方法及び成長装置
KR102430501B1 (ko) * 2015-12-29 2022-08-09 삼성전자주식회사 반도체 단결정구조, 반도체 디바이스 및 그 제조방법
JP7041461B2 (ja) * 2016-10-27 2022-03-24 株式会社サイオクス 半絶縁性結晶、ｎ型半導体結晶およびｐ型半導体結晶
JP6901844B2 (ja) * 2016-12-02 2021-07-14 株式会社サイオクス 窒化物結晶基板の製造方法および結晶成長用基板
EP3915132A4 (en) * 2019-01-24 2022-03-23 The Regents of the University of California METHOD OF PROCESSING SEMICONDUCTOR FILM WITH REDUCED EVAPORATION AND REDUCED DEGRADATION
JP7290952B2 (ja) * 2019-02-06 2023-06-14 大陽日酸株式会社 窒化物半導体基板のアニール方法
JP7170595B2 (ja) * 2019-06-27 2022-11-14 株式会社サイオクス ＧａＮ結晶
JP7379931B2 (ja) * 2019-08-23 2023-11-15 三菱ケミカル株式会社 ｃ面ＧａＮ基板
JP7312402B2 (ja) * 2019-11-22 2023-07-21 株式会社アルバック 窒化物半導体基板の製造方法
WO2023153154A1 (ja) * 2022-02-10 2023-08-17 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734719A (zh) * 2004-08-04 2006-02-15 住友电气工业株式会社 氮化物半导体单晶基材及其合成方法
CN1894093A (zh) * 2003-11-14 2007-01-10 克利公司 用于高质量同质外延的连位氮化镓衬底
JP2007217227A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd ＧａＮ結晶の製造方法、ＧａＮ結晶基板および半導体デバイス
CN101090096A (zh) * 2006-06-14 2007-12-19 日立电线株式会社 氮化物半导体自支撑衬底和氮化物半导体发光元件
JP2009018961A (ja) * 2007-07-12 2009-01-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4886711B2 (ja) * 2008-02-04 2012-02-29 日本碍子株式会社 Ｉｉｉ族窒化物単結晶の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894093A (zh) * 2003-11-14 2007-01-10 克利公司 用于高质量同质外延的连位氮化镓衬底
CN1734719A (zh) * 2004-08-04 2006-02-15 住友电气工业株式会社 氮化物半导体单晶基材及其合成方法
JP2007217227A (ja) * 2006-02-16 2007-08-30 Sumitomo Electric Ind Ltd ＧａＮ結晶の製造方法、ＧａＮ結晶基板および半導体デバイス
CN101090096A (zh) * 2006-06-14 2007-12-19 日立电线株式会社 氮化物半导体自支撑衬底和氮化物半导体发光元件
JP2009018961A (ja) * 2007-07-12 2009-01-29 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶基板およびｉｉｉ族窒化物半導体デバイス

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106574399A (zh) * 2014-08-01 2017-04-19 株式会社德山 n型氮化铝单晶基板
CN106574399B (zh) * 2014-08-01 2019-05-07 株式会社德山 n型氮化铝单晶基板
CN108352327A (zh) * 2015-11-02 2018-07-31 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN109989110A (zh) * 2017-12-25 2019-07-09 赛奥科思有限公司 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
CN109989110B (zh) * 2017-12-25 2022-04-19 赛奥科思有限公司 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
CN110777431A (zh) * 2018-07-30 2020-02-11 赛奥科思有限公司 氮化物晶体
CN110777431B (zh) * 2018-07-30 2024-02-06 住友化学株式会社 氮化物晶体
CN112786743A (zh) * 2021-01-26 2021-05-11 中国科学院半导体研究所 基于v坑调控的橙黄光led器件及其制备方法
CN112786743B (zh) * 2021-01-26 2022-04-01 中国科学院半导体研究所 基于v坑调控的橙黄光led器件及其制备方法

Also Published As

Publication number Publication date
JP2011037666A (ja) 2011-02-24
CN101996862B (zh) 2014-08-06
JP5170030B2 (ja) 2013-03-27
US20110108944A1 (en) 2011-05-12
US9779934B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
CN101996862B (zh) 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
JP5274785B2 (ja) ＡｌＧａＮ結晶層の形成方法
Semond et al. GaN grown on Si (111) substrate: From two-dimensional growth to quantum well assessment
JP5079361B2 (ja) ＡｌＧａＮ結晶層の形成方法
KR102090347B1 (ko) Iii-n 단결정의 제조방법
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
Iwaya et al. Realization of crack-free and high-quality thick AlxGa1− xN for UV optoelectronics using low-temperature interlayer
US20120118226A1 (en) Method of Synthesizing Nitride Semiconductor Single-Crystal Substrate
KR20110099146A (ko) 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
JP5282978B2 (ja) Ｉｉｉ族窒化物半導体基板
WO2012067015A9 (ja) ＧａＮ系膜の製造方法
US8697564B2 (en) Method of manufacturing GaN-based film
US6534791B1 (en) Epitaxial aluminium-gallium nitride semiconductor substrate
Li et al. Inversion Boundary Annihilation in GaAs Monolithically Grown on On‐Axis Silicon (001)
US7276391B2 (en) Manufacture of a semiconductor device
CN103748661A (zh) 半导体衬底及制造方法
US20070138489A1 (en) Semiconductor light-emitting device and a method of fabricating the same
JP2006290697A (ja) 窒化物半導体基板及びその製造方法
JP2013230971A (ja) Ｌｄ用ｉｉｉ族窒化物半導体基板及びそれを用いたｌｄ用ｉｉｉ族窒化物半導体エピタキシャル基板
JP2010010613A (ja) 積層体、自立基板製造用基板、自立基板およびこれらの製造方法
TW201418488A (zh) 氮化鎵及金屬氧化物之複合基板
JP2009167066A (ja) 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
Lipski et al. Fabrication of freestanding 2 ″‐GaN wafers by hydride vapour phase epitaxy and self‐separation during cooldown
US7902046B2 (en) Thin buffer layers for SiGe growth on mismatched substrates
Rozhavskaya et al. Metal organic vapor phase epitaxy growth of (Al) GaN heterostructures on SiC/Si (111) templates synthesized by topochemical method of atoms substitution

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20140312

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140312

Address after: Tokyo, Japan, Japan

Applicant after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Applicant before: Hitachi Cable Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150812

Address after: Ibaraki

Patentee after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160311

Address after: Tokyo, Japan, Japan

Patentee after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Patentee before: Hitachi Cable