CN103748661A - 半导体衬底及制造方法 - Google Patents

半导体衬底及制造方法 Download PDF

Info

Publication number
CN103748661A
CN103748661A CN201280031597.5A CN201280031597A CN103748661A CN 103748661 A CN103748661 A CN 103748661A CN 201280031597 A CN201280031597 A CN 201280031597A CN 103748661 A CN103748661 A CN 103748661A
Authority
CN
China
Prior art keywords
peak
basic unit
substrate
volume layer
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280031597.5A
Other languages
English (en)
Inventor
B·博蒙
J-P·福里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Luxium Solutions SAS
Original Assignee
Saint Gobain Cristaux and Detecteurs SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saint Gobain Cristaux and Detecteurs SAS filed Critical Saint Gobain Cristaux and Detecteurs SAS
Publication of CN103748661A publication Critical patent/CN103748661A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种用于形成衬底的方法包括在衬底上形成包括III-V族材料的基层，冷却基层并且在该基层中诱发裂缝、以及在冷却后在基层上形成包括III-V材料的体积层。

Description

半导体衬底及制造方法
技术领域
以下一般涉及衬底，更具体地，涉及一种形成适合于电子器件的形成的衬底的方法。
背景技术
包括III-V族材料（例如，氮化镓（GaN））、三元化合物（例如，氮化铟镓（InGaN）和氮化镓铝（GaAlN））、甚至四元化合物（氮化铝镓铟（AlGaInN））的基于半导体的化合物为直接带隙半导体。此类材料已被公认为具有用于短波长发射的巨大潜力，并因此适用于发光二极管（LED）、激光二极管（LD）、UV检测器以及高温电子器件的制造。
然而，由于围绕这种材料的处理，尤其是短波长发射电子设备的制造所需要的高质量的单晶形式的材料的形成的困难已经阻碍了这种半导体材料的开发。GaN不是作为自然产生的化合物被发现，并且由于在通常压力下它的理论熔化温度超过其解离温度，因此不能被熔化以及不能由像硅、砷化镓或蓝宝石的晶锭提取。作为替代，本行业已转向利用外延生长工艺形成块状GaN晶体。然而，包括形成合适的低缺陷密度的块状GaN材料的外延方法仍存在问题。
扩展缺陷（穿透位错、堆垛层错和反相边界）的存在导致显著变差的性能并且导致设备的缩短的工作寿命。更具体地，位错表现为非辐射中心，因此降低了由这些材料制造的发光二极管和激光二极管的发光效率。这些位错还增加暗电流。虽然穿透位错并没有阻止高亮度发光二极管的开发，但是位错在诸如高电子迁移率晶体管、场效应晶体管以及其它电子设备的p-n结器件中产生过多的反向偏置漏电流。此外，位错可充当载流子的强散射中心，因此降低了电子和空穴的迁移率，限制了许多半导体器件的性能。
行业内高度需要适合于在其上形成电子器件的改进的衬底。
发明内容
根据第一方面，用于形成衬底的方法包括在衬底上形成包括III-V族材料的基层，冷却基层并且在该基层中诱发裂缝、以及在冷却后在基层上形成包括III-V材料的体积层（bulk layer）。
根据另一方面，用于形成衬底的方法包括在衬底上形成包括III-V族材料的基层，将该基层冷却至小于约600℃的冷却温度，在冷却后在基层上形成包括III-V族材料的体积层，其中形成体积层利用三维（3D）外延生长模式完成。
在又一方面，用于形成衬底的方法包括在衬底上形成包括III-V族材料的随机排列的岛特征（island feature），将随机排列的岛特征聚结到基层中作为包括III-V族材料的均匀厚度的连续层，以及冷却基层并在基层中形成裂缝。该方法进一步包括在冷却后在基层上形成包括III-V族材料的体积层，其中形成体积层利用三维（3D）生长模式完成。
根据再一方面，衬底包括具有III-V族材料的主体和对于在主体上的表面处的至少一个测量的点具有的双峰特征（signature）的X射线衍射扫描分布（profile），该双峰特征包括第一峰和与第一峰间隔开不大于大约2度的第二峰，以及其中第一峰具有与第二峰的强度显著不同的第一强度。
在另一方面，衬底包括具有氮化镓的主体和限定在主体上的表面处的至少一个测量的点的双峰特征的X射线衍射扫描分布，该双峰特征包括第一峰和与第一峰间隔开不大于大约2度的第二峰，其中第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2。
衬底包括由氮化镓组成的主体，该氮化镓具有限定主体上的表面处的至少一个测量的点的双峰特征的X射线衍射扫描分布，该双峰特征包括第一峰和与第一峰间隔开不大于大约2度的第二峰。第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2。而且主体具有不大于大约200微米的弓度（bow）。
附图说明
通过参照附图，能更好地理解本公开，而且使本公开的多个特征和优点对本领域技术人员显而易见，在附图中：
图1包括提供根据实施方案的用于形成在电子器件制造中使用的衬底的方法的流程图。
图2A－2D包括根据实施方案的用于形成衬底的工艺的图示。
图3包括具有根据实施方案形成的衬底的双峰特征的X射线衍射扫描分布。
具体实施方式
下面一般涉及衬底材料，并且更具体地，涉及由可用于电子器件的制造的半导体材料制成的衬底。更具体地，本文中的实施方案的衬底可用于发光二极管（LED）或激光二极管（LD）的形成。实施方案的衬底可包括包含例如氮化镓（GaN）的III-V族材料。将理解，对III-V族材料的引用包括具有来自元素周期表的III族的至少一个元素和来自元素周期表的V族的至少一个元素的化合物。
图1包括示出了根据实施方案的用于形成半导体衬底的方法的流程图，该半导体衬底包括适合于电子器件在其上制造的半导体材料。如所示的，工艺在步骤101处通过提供衬底开始，该衬底也称为模板衬底。模板衬底可以为适合于支撑形成于其上的多个层的结构，并且起到用于模板衬底上的多个层的形成的异质外延支撑结构的作用。
根据一个实施方案，模板衬底可以为无机材料。一些适合的无机材料可包括氧化物、碳化物、氮化物、硼化物，碳氧化物、硼氧化物、氮氧化物以及它们的组合。在某些实例中，模板衬底可包括氧化铝，并且更具体地，可包括单晶氧化铝（即，蓝宝石）。一个实施方案利用基本由蓝宝石组成的衬底。
工艺可在步骤103处通过形成覆盖衬底的缓冲层继续。简要地转向图2A，示出根据实施方案的半导体衬底200。显著地，半导体衬底200可包括衬底201（即，模板衬底）和覆盖衬底201的缓冲层203。具体而言，缓冲层203可覆盖衬底201的上主表面，并且更具体地，缓冲层203可与衬底201的上主表面直接接触。
形成缓冲层203可包括沉积工艺。例如，可将衬底装载到反应室中，以及在反应室内提供合适的环境后，可在衬底上沉积缓冲层。根据一个实施方案，合适的沉积技术可包括化学气相沉积。在一个具体实例中，沉积工艺可包括金属有机物化学气相沉积（MOCVD）。
缓冲层203可由多层薄膜形成。例如，如图2A所示，缓冲层203可包括薄膜204和薄膜206。根据实施方案，至少一个薄膜可包括晶体材料。在更具体的实例中，可与衬底201的表面直接接触的薄膜204可包括硅，并且可基本由硅组成。薄膜204可如本文所描述的便于衬底201和覆盖薄膜204的半导体层之间的分离。
如图2A所示的，薄膜206可覆盖薄膜204，并且更具体地，可与薄膜204直接接触。薄膜206可具有用于在其上的后续层的外延形成的合适的晶体学特征。显著地，在一个实施方案中，薄膜204可包括半导体材料。合适的半导体材料可包括III-V族化合物材料。在一个具体实例中，薄膜206可包括氮化物材料。在另一个示例中，薄膜206可包括镓、铝、铟以及它们的组合。但在一个具体实施方案中，薄膜206可包括氮化铝，并且更具体地，薄膜206可基本由氮化铝组成。
在示例性结构中，缓冲层203可形成为使得薄膜204包括硅并且直接接触衬底201的主表面。此外，薄膜206可直接接触薄膜204的表面并且包括III-V族材料。
在步骤103处形成缓冲层后，工艺可在步骤105处通过形成覆盖缓冲层203的基层而继续。简要参照图2A，半导体衬底200可包括覆盖缓冲层203的基层205。具体而言，基层205可形成为使得基层205覆盖缓冲层203的表面，并且更具体地，基层可与缓冲层203的薄膜206直接接触。
还将理解，可实现根据本文中的实施方案的半导体衬底的形成，而不必产生本征掩模、通过开槽或粗糙化修改衬底的表面、或利用蚀刻技术。
根据实施方案，一旦适当地形成缓冲层203，则可将衬底201和缓冲层203放置在反应室内以进行外延生长工艺。生长工艺可以为在单个室中执行的连续外延生长工艺，而不需要将工件（例如，半导体衬底）从室中移出。更具体地，连续生长过程可包括氢化物气相外延（HVPE）。
例如，基层205可通过外延生长工艺形成，诸如氢化物气相外延（HVPE）。在一个具体实例中，基层205可由III-V族材料组成。一些合适的III-V族材料可包括氮化物材料。此外，基层205可包括镓。在具体实例中，基层205可包括氮化镓（GaN），并且更具体地，可基本由氮化镓组成。
可进行形成基层205的具体方法。例如，基层205的外延生长可以各种生长模式进行，其中基层205的下部区域208可以第一模式生长，以及基层205的上部区域210可以与第一模式不同的第二模式生长。例如，在一个实施方案中，基层205可初步形成为以3维（3D）生长模式生长的外延层，使得基层205的下部区域208可在3D生长模式下形成。3D生长模式可包括基层205材料沿着多个晶向的同时生长。3D生长工艺可包括在缓冲层203上自发形成岛特征。自发形成的岛特征可随机地定位在缓冲层203上，限定具有在台面（mesa）之间的多个端面（facet）和谷的各个台面。
替代地或另外地，基层205可利用2维（2D）外延生长模式形成。2D生长模式通过材料在一个晶向中的优先生长和晶体材料沿着其他晶向的限制生长来表征。例如，在一个实施方案中，在2D生长模式下包括GaN的基层205的形成包括GaN在c平面（0001）中的优先生长，使得基层材料的垂直生长可比横向生长稳定。
如上所述，基层205可利用3D和2D生长模式的组合形成。例如，基层205的下部区域208可在3D生长模式下初步形成，其中岛特征在缓冲层203上自发形成并且随机布置作为材料的非连续层，该非连续层可限定具有基本不均匀厚度的层。遵照3D生长模式，可改变生长参数以变成2D生长模式，其中相比于横向生长，垂直生长被加速。以这种方式，基层205的上部区域210可通过2D生长模式形成。当从3D生长模式转换到2D生长模式时，自发形成的岛特征可部分或全部地聚结。在某些实例中，2D生长可进行足够长时间以便于使岛特征全部聚结到基本均匀厚度的单个、连续层中。结合3D和2D生长模式可促进基层205的位错密度的降低并且改变（即，增加）基层205上的内部应变。
将理解，基层205的形成可包括生长模式的多个变化。例如，在一个实施方案中，基层可通过最初的3D生长模式、随后的2D生长模式、以及在3D生长模式下的进一步生长形成。
生长模式之间的转换可通过修改包括生长温度、生长速率、气相反应物和非反应物材料的压力、反应气氛中的反应物和非反应物材料的比例、生长室压力、以及它们的组合的某些生长参数完成。本文对反应物材料的引用包括诸如含氮材料（例如，氨）的反应物材料。其他反应物材料可以包括卤化物相化合物，该卤化物相化合物包括例如金属卤化物化合物，诸如氯化镓。非反应物材料可包括包含例如稀有气体、惰性气体等的某些类型的气体。在具体实例中，非反应物材料可包括诸如氮气和/或氢气的气体。
在包括在3D生长模式下制造基层205的基层205的形成过程中，生长温度可以为至少大约750℃。在其他实施方案中，生长温度可更大，诸如至少大约800℃、至少大约850℃、至少大约875℃、至少大约900℃、或甚至至少大约925℃。根据形成的一个方法，在基层205的形成过程中，生长温度可能不大于大约1200℃，诸如不大于大约1150℃、不大于大约1125℃、不大于大约1050℃、或甚至不大于大约1000℃。将理解，生长温度可在以上所述的任何的最小值和最大值之间的范围内。
对于某些工艺，生长温度可改变成便于在3D和2D生长模式之间的改变。在一个实施方案中，生长温度的改变可包括生长温度增加以从3D生长模式变成2D生长模式。例如，在从3D生长模式变成2D生长模式时，温度可改变至少大约5℃，诸如至少大约10℃、至少大约15℃、至少大约20℃、至少大约30℃、至少大约35℃、或甚至至少大约40℃。在又一其他实施方案中，在从3D生长模式变成2D生长模式时，生长温度可改变不大于大约100℃，诸如不大于大约90℃、不大于大约80℃、不大于大约70℃、或甚至不大于大约60℃。将理解，生长温度的改变可在以上所述的任何的最小值和最大值之间的范围内。
根据实施方案，形成基层205的工艺可按照至少50微米每小时（微米/小时）的生长速率进行。在其他实施方案中，形成基层205的速率可更大，诸如至少大约75微米每小时、至少大约100微米每小时、至少大约150微米每小时、至少大约200微米每小时、或甚至至少大约250微米每小时。在另一实施方案中，形成基层205的工艺可按照不大于大约1mm每小时的速率进行，诸如不大于750微米每小时、不大于500微米每小时、或甚至不大于大约300微米每小时。将理解，形成基层的工艺可按照以上所述的任何的最小值和最大值中的范围内的速率进行。
对于某些工艺，生长速率可改变成便于3D和2D生长模式之间的改变。例如，从3D生长模式变成2D生长模式时生长速率会降低。具体而言，从3D生长变成2D生长可包括改变生长速率至少大约5微米每小时（即，微米/小时），诸如至少大约10微米每小时、至少大约15微米每小时、至少大约20微米每小时、至少大约40微米每小时、至少大约50微米每小时、或甚至至少大约75微米每小时。在又一其他实施方案中，在从3D生长模式变成2D生长模式时，生长速率可改变不大于大约200微米每小时，诸如不大于大约175微米每小时、不大于大约150微米每小时、不大于大约125微米每小时、或甚至不大于大约100微米每小时。将理解，生长速率的改变可在以上所述任何的最小值和最大值之间的范围内。将理解，当从3D生长模式变成2D生长模式时，生长速率的改变可以为生长速率的减少量。
根据其他实施方案，从3D生长模式变成2D生长模式的过程可通过生长速率改变至少二分之一引起。例如，在从3D生长模式变成2D生长模式时，生长速率可降低到至少二分之一（by a factor of at least2）。在其他实施方案中，生长速率可降低到至少大约三分之一、至少到大约四分之一、或甚至到至少大约五分之一。在具体实例中，生长速率的降低不大于大约八分之一（a factor of8）、不大于大约七分之一、不大于大约六分之一。
将理解，当改变生长模式时，可改变上述因素中的一个或多个。例如，可以改变生长温度，而生长速率保持稳定。替代地，可改变生长速率，而保持生长温度。而在另一实施方案中，可改变生长速度和生长温度两者以实现生长模式的改变。
在适当地形成基层205之后，基层205的平均厚度可以为不大于大约5mm。在其他实施方案中，基层205的平均厚度可以更小，诸如不大于大约4mm、不大于3mm、不大于大约2mm、或甚至不大于大约1.5mm。但是，将理解，基层205可形成为使得基层205具有至少大约0.1mm的平均厚度，诸如至少0.2mm，至少0.5mm、至少0.8mm、或甚至至少1mm。将理解，基层205可具有在以上所述的任何的最小值和最大值中的范围内的平均厚度，包括例如，在0.1mm和大约5mm之间的范围内。
基层205可形成为具有特定位错密度。可在形成时测量基层的上表面处的基层205的位错密度。测量位错密度的合适的方法包括在10keVe-束、束斑大小70的条件下使用在室温下工作的阴极发光显微镜和无单色器的多色光检测，其中机器为可从JEOL公司买到的SEMJSM-5510。对于大约108cm-2的位错密度测量，放大率为4000倍以及面积通常为700μm2。对于大约106cm-2密度测量的位错密度测量，放大率为500-1000倍以及面积通常为0.1mm2。
根据一个实施方案，基层205可具有在基层205的上表面处测量的不大于大约1x108位错/cm2的位错密度。在其他实施方案中，基层205的位错密度可以更小，使得基层205的位错密度不大于大约1x107位错/cm2、不大于大约6x106位错/cm2、或甚至不大于大约1x106位错/cm2。但是，基层205可具有至少大约1x105位错/cm2的位错密度，诸如至少2x105位错/cm2、至少3x105位错/cm2、或甚至至少5x105位错/cm2。将理解，基层可具有在以上所述的任何的最小值和最大值内的范围内的位错密度。
在步骤105处形成基层后，工艺可在步骤107处通过冷却基层继续。冷却可包括生长室中的温度从用于形成基层205的生长温度的降低。冷却还可包括降低半导体衬底200（即，衬底201、缓冲层203、以及基层205）的温度，冷却可能或可能不会一定包括生长室的冷却。例如，半导体衬底200可从生长室移除，而生长室保持在生长温度或接近生长温度。
冷却可包括将生长室或半导体衬底200的温度降低至冷却温度。冷却温度可显著低于用于外延生长的生长温度。例如，冷却温度可低于生长温度至少大约100℃。在其他实例中，冷却温度可低于生长温度至少大约150℃，诸如至少大约200℃、至少大约250℃、至少大约300℃、至少大约350℃、至少大约400℃、至少大约450℃、或甚至至少大约500℃。
在具体实例中，冷却温度可为至少大约0℃，诸如至少大约20℃、至少大约50℃、至少大约80℃、至少大约100℃、至少大约150℃、至少大约200℃、或甚至至少大约300℃。冷却温度可以为不大于大约700℃，诸如不大于大约650℃、不大于大约600℃、不大于大约500℃、不大于大约400℃、或甚至不大于大约350℃。将理解，冷却温度可在以上所述的最小温度和最大温度中的任何温度中的范围内。
在形成基层205的过程中，半导体衬底200可由于基层205中内部应变而形成弓度或弯曲。可进行冷却工艺以减小弓度。冷却还可减小基层205中的应变，该应变在形成过程中建立。
在一个具体实例中，冷却可便于基层205的破裂，基层205的破裂可便于基层205中的内部应变的减少。如图2A所示，在冷却期间可在基层205中形成裂缝255。裂缝可通过基层205的体积延伸并且可在基层205和缓冲层203之间的界面处开始或终止。在一些实施方案中，基层205中的至少一个裂缝255可通过基层205的厚度的很大一部分延伸。
根据一个实施方案，冷却可包括在特定冷却速率处改变反应室或半导体衬底200（即，衬底201、缓冲层203以及基层205）的温度以便于减少应变和诱发破裂。例如，冷却速率可以为至少大约100℃/小时。在其他实施方案中，冷却速率可以为至少大约200℃/小时，诸如至少大约300℃/小时、至少大约400℃/小时、至少大约500℃/小时、或甚至至少大约600℃/小时。但是，冷却速率可以为不大于大约2000℃/小时，诸如不大于大约1000℃/小时、或甚至不大于大约800℃/小时。将理解，冷却速率可在以上所述的任何的最小范围和最大范围内的范围内。
冷却工艺可利用不同的冷却速率。例如，最初冷却速率可大于冷却工艺结束时所使用的冷却速率。此类工艺可便于材料中的理想特征的形成，诸如裂缝。替代地，可在特定范围的温度上利用特别大的冷却速率，特定范围的温度包括例如，在冷却循环的初始阶段或中间阶段中的短范围的温度。
可通过在反应室内导入特定冷却介质来辅助冷却工艺。例如，一个特定冷却介质包括气态材料。冷却介质可具有比外延生长工艺期间反应室的温度低的温度。
另外地或替代地，在冷却期间可控制反应室内的气氛。例如，可在反应室内提供冷却气氛以便于半导体衬底200的冷却。一些合适的冷却气氛可包括还原性气氛、氧化性气氛或惰性气氛。具体地，合适的气态材料可包括氮气或诸如氩气或氦气的稀有气体。在具体实例中，冷却气氛可包括含氢气体，诸如包括例如氨（NH3）、氢气（H2）以及它们的组合的含氢的化合物。例如，冷却气氛可包括氮和氨的混合物。根据一个具体实施方案，冷却气氛可包含氨气和氢气的混合物。在替代的实施方案中，冷却气氛可包含氦气和含氢气体的混合物。
冷却反应室的其他手段可包括将冷却装置应用至室的结构。例如，室可任选地具有设计成以可控的方式冷却反应室的结构的冷却系统。
在步骤107处进行冷却工艺后，工艺可在步骤109处通过形成覆盖基层的体积层而继续。显著地，可继续反应室内的生长工艺。因此，可通过增加用于那些工艺的反应室内的温度来开始形成体积层的工艺，其中冷却包括降低反应室的温度。
简要参照图2B，半导体衬底260可包括体积层265，体积层265形成于覆盖缓冲层203和衬底201的基层205上。具体而言，体积层265可形成为使得体积层265覆盖基层205的表面，并且更具体地，体积层265可与基层205直接接触。
形成体积层265的工艺可包括外利用本文所述的一个或多个生长模式的外延生长工艺。然而，在具体实例中，体积层265的形成可包括通过3D生长模式的形成。更具体地，体积层265的形成可仅在3D生长模式下完成。当与本文中的实施方案的其他特征结合时，已意外地发现在3D生长模式下形成体积层265以形成具有有限应变或无应变的层。体积层265可在几乎不具有弓度或弯曲的材料的厚度层中形成。显著地，在3D生长模式中的体积层的生长可便于通过多个台面限定的体积层265的上表面具有在台面之间的多个端面和谷。
体积层265可形成为使得冷却期间在基层205内形成的裂缝不一定扩展到体积层265中。即，体积层265的生长工艺可以基层205内的裂缝在基层205和体积层265的界面处终止的方式进行，并且裂缝不延伸进入体积层265的体积中。因此，在半导体衬底260内，裂缝可主要存在于基层205内，并且更具体地，裂缝可仅在基层205内。
在一个具体实例中，体积层265可包括III-V族材料。在具体实例中，体积层265可包括氮化物材料。在又一实施方案中，体积层265可包括镓，并且更具体地，可包括氮化镓。例如，体积层265可基本由氮化镓组成。
此外，体积层265的形成可包括提供掺杂剂材料，使得最后形成的半导体衬底具有适用于制造电子器件的性质。一些适合的掺杂剂材料可包括诸如C、Mg、Zn、Si、Sn、O、Fe、Ge以及它们的组合的元素。在某些实例中，体积层265可具有小于大约2x1018cm-3的掺杂剂浓度。在其他实例中，为了更高的导电率，掺杂剂浓度可以为高达5x1019cm-3。将理解，基层205和体积层265内的掺杂剂浓度可基本相同，并且更具体地，显著小于释放层207内的掺杂剂浓度。
根据实施方案，体积层265可在与基层205基本相同的速率处生长。体积层265可形成为使得体积层265具有显著大于基层205的平均厚度的平均厚度。例如，体积层265可形成为使得体积层265具有至少大约1mm的平均厚度。在其他实施方案中，平均厚度可更大，诸如至少大约1.5mm、至少大约2mm、至少大约2.5mm、至少大约3mm、至少大约4mm、或甚至至少大约5mm。但是，体积层265可形成为使得体积层具有不大于大约10mm、或甚至不大于大约8mm的平均厚度。将理解，体积层265可具有在以上所述的任何的最小值和最大值之间的范围内的平均厚度。
体积层265可被形成为具有如在上表面中测量的特定位错密度。在具体实施方案中，体积层265可具有不大于大约1x108位错/cm2的位错密度，诸如不大于大约1x107位错/cm2、或甚至不大于大约1x106位错/cm2。在其他实施方案中，体积层265可具有至少为大约1x105位错/cm2的位错密度，诸如至少2x105位错/cm2、或甚至至少5x105位错/cm2。将理解，体积层265可具有在以上所述的任何的最小值和最大值之间的范围内的位错密度。
在形成过程期间，基层205和体积层265可与衬底201分离。该分离可通过解离缓冲层203的一部分（具体而言，缓冲层203内的薄膜）来促进。根据实施方案，缓冲层203可包括含有硅的薄膜（例如，薄膜204），其中在外延生长工艺期间使用的高温下，薄膜被热解离。热解离促进衬底201和覆盖缓冲层203的多个半导体层（即，基层205和体积层265）之间的分离。因此，一旦完成连续生长过程，基层205和体积层265可从衬底201完全移除。
转到图2C，示出了半导体衬底270，半导体衬底270具有包括基层205和体积层265的多个半导体层。在从半导体衬底270释放衬底201之后，可完成进一步处理。具体而言，在形成体积层265后，工艺可在步骤111处通过从基层205移除体积层265来继续。一个这种工艺可包括研磨（grinding）半导体衬底270以减小半导体层（即，基层205和体积层265）的总厚度。具体而言，移除基层205可包括背面研磨工艺以利用研磨、磨光（lapping）和/或抛光工艺移除基层205。而且，体积层265的上表面271可经受包括研磨、磨光和/或抛光的材料移除工艺，以便于平滑上表面271和减小体积层265的厚度。显著地，可进行至少上表面271的抛光以向从体积层265形成衬底提供镜面抛光。
从体积层265移除基层205和从体积层265的上表面271移除材料便于衬底270的厚度的减少。显著地，体积层265可减少到由体积层265内的区域275限定的特定的厚度，该区域可作为适合于形成最后形成的半导体衬底的目标。
图2D包括根据本文中的实施方案形成的半导体衬底的截面图示。最后形成的半导体衬底280可由图2C所示的体积层265的区域275形成。半导体衬底280可具有与体积层265相同的属性。
根据一个实施方案，半导体衬底280可具有包括氮化物的主体285，并且更具体地包括氮化镓，并且再更具体地，基本由氮化镓组成。
半导体衬底280的主体285可具有不大于大约1x108位错/cm2的位错密度，诸如不大于大约1x107位错/cm2、或甚至不大于大约1x106位错/cm2。在其他实施方案中，半导体衬底280的主体285可具有至少大约1x105位错/cm2的位错密度，诸如至少2x105位错/cm2、或甚至至少5x105位错/cm2。将理解，主体285可具有在以上所述的任何的最小值和最大值之间的范围内的位错密度。
半导体衬底280的主体285可形成为使得主体285具有至少大约100微米的平均厚度281。在其他实例中，主体285的平均厚度281可更大，诸如至少大约150微米、至少大约200微米、至少大约250微米、或甚至至少大约300微米。但是，主体285的平均厚度281可不大于大约700微米，诸如不大于大约600微米、或甚至不大于大约500微米。将理解，体积层285可具有在以上所述的任何的最小值和最大值之间的范围内的平均厚度281。
通常，半导体衬底280可具有主体285，主体285具有盘状形状。主体285可具有至少大约4cm的直径或宽度282，诸如至少大约5cm、至少大约6cm、至少大约6.5cm、或甚至至少大约8cm。在某些实例中，主体285的直径可能不大于大约20cm。
显著地，半导体衬底280的主体285可形成为具有特定弓度。该弓度被测量为表面与平面的最大偏差，该平面被限定为到衬底表面的最佳最小二乘拟合。即，例如，主体285的曲率可显著地低，显示基本上几乎没有弓度。根据一个实施方案，主体285可具有小于大约200微米的弓度。在其他实例中，弓度可以更小，诸如不大于大约100微米、不大于大约75微米、不大于大约50微米、不大于大约25微米、或甚至不大于大约10微米。
弓度可被测量为差：zC–0.25x(zS+zN+zE+zW)，其中zC为位于主体285的中心中的点的高度，以及符号zS、zN、zE和zW表示位于距离中心点24mm处并且围绕中心点规则地间隔90°的四个点的高度。该高度沿着轴z测量，轴z在衬底285的中心处基本垂直于衬底285的表面。相比于衬底直径，弓度值非常小，垂直方向可以是垂直于其上放置有衬底的测量工具的基准平面的法线。
将理解，主体285可具有至少大约2英寸的直径，诸如至少大约3英寸、至少大约4英寸、至少大约5英寸、或甚至至少大约6英寸。在具体实例中，主体285可具有不大于大约15英寸的直径。
在一些实例中，主体285的弓度可对应于至少大约1.5m的曲率半径。在其他情况下，主体285的弓度可对应于至少大约1.8m、至少大约2m、至少大约2.5m、至少大约3m、至少大约5m、或甚至至少大约10m的曲率半径。
显著地，半导体衬底280的主体285可形成为具有特定结晶弓度（crystalline bow）。晶体弓度可测量为半导体衬底的主体内的结晶材料的曲率作为与完美的平面结晶形态的偏差。晶体的测量通过遵循Paul F.Fewster所著的“X-ray scattering from semiconductors”的书中4.3.5章中公开的方法的X射线衍射、基于用于获得曲率半径R=(X1-X2)/(ω1-ω2)的公式4.12执行。即，例如，主体285的曲率可显著地低，显示为基本上几乎没有弓度。根据一个实施方案，主体285可具有小于大约200微米的结晶弓度。在其他实例中，弓度可以更小，诸如不大于大约100微米、不大于大约75微米、不大于大约50微米、不大于大约25微米、或甚至不大于大约10微米。
根据本文中的实施方案中所描述的处理的方式，已发现某些半导体衬底可具有特定的晶体特点。显著地，半导体衬底280的主体285可具有X射线衍射扫描分布，该X射线衍射扫描分布具有双峰特征。X射线衍射扫描分布包括在通过主体285的上表面283（即，Ga-面）上的中心点延伸的线上的至少8个不同点的扫描。利用采用在45kV/40mA处操作的X射线源上的没有准直狭缝的Cu Kα1线的商业设置（Pananalytical X’Pert PRO MRD）记录X射线衍射扫描分布。在用于(0002)反射的不同位置处记录摇摆曲线ω扫描分布。
双峰特征可通过X射线衍射扫描分布的单个曲线表征，X射线衍射扫描分布对于在主体285的表面上的相同点具有两个不同峰或顶点。显著地，双峰特征可具有作为相同曲线的一部分的第一和第二峰，其中第一和第二峰设置在曲线基本上与零或背景强度相交的多个部分之间。双峰特征可出现在X射线衍射扫描分布上作为具有不同均值的双峰分布的曲线。
根据一个实施方案，双峰特征包括彼此间隔开的第一峰和第二峰。第一峰和第二峰可彼此间隔开不大于大约2度。第一和第二峰之间的间距可测量为沿着限定第一和第二峰的顶点之间的x轴的距离。在其他实施方案中，双峰特征的第一和第二峰可彼此间隔开不大于大约1度、不大于大约0.5度、不大于大约0.3度、或甚至不大于大约0.2度。但是，第一和第二峰之间的间距可以为至少大约0.001度，诸如至少0.005度。将理解，双峰特征的第一和第二峰之间的间距可在以上所述的任何的最小值和最大值之间的范围内间隔开。
双峰特征可包括具有第一强度的第一峰和具有第二强度的第二峰，第二强度显著不同于第一强度。根据一个实施方案，第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%具有相差至少5%的强度值，其中PI1大于PI2。在其他实例中，第一峰强度（PI1）和第二峰强度（PI2）之间的差可以为至少大约10%，诸如至少大约12%、至少大约16%、至少大约18%、至少大约22%、至少大约24%、至少大约28%、或甚至至少大约30%。在某些其他实例中，第一峰强度（PI1）和第二峰强度（PI2）之间的差可不大于大约95%，诸如不大于大约90%、不大于大约85%、不大于大约80%、或不大于大约75%。将理解，第一峰强度（PI1）和第二峰强度（PI2）之间的差可在以上所述的任何的最小百分比和最大百分比之间的范围内。
半导体衬底280的主体285可通过具有与双峰特征间隔开的至少一个单峰特征的X射线衍射扫描分布表征。例如，在观察X射线衍射扫描分布的描绘图时，主体285可具有双峰特征和单峰特征，该双峰特征与主体285的表面283上的测量的一个点相关联，该单峰特征与沿着主体285的表面283的测量的隔开的点相关联。根据一个实施方案，单峰特征可具有不大于大约180弧秒（0.050°）的全幅半最大值。
此外，半导体衬底280的主体185可具有在X射线衍射扫描分布上的双峰特征和单峰特征之间的特定间距。双峰特征和单峰特征之间的间距可测量为双峰特征的顶点和限定单峰特征的顶点之间的最近距离。根据一个实施方案，双峰特征和单峰特征之间的间距可以为至少大约0.01度，诸如至少大约0.05度、至少大约0.08度、至少大约0.1度、或甚至至少大约0.3度。但是，双峰特征和单峰特征之间的间距可不大于大约2度、不大于大约1.5度、或甚至不大于大约1度。将理解，双峰特征和单峰特征之间的间距可在以上所述的任何的最小值和最大值之间的范围内。
另外地，双峰特征可具有第一峰（即，顶点），该第一峰具有比双峰特征的第二峰（即，顶点）显著更大的强度。在一个实施例中，双峰特征的第一峰的强度可具有显著小于与相同X射线衍射扫描分布内的任何单峰特征的峰相关的强度的值。显著不同的峰强度可以是作为从X射线衍射扫描分布所示的峰强度中的可测量的差。在一个特定实例中，双峰特征的第一峰的强度和单峰特征的峰的强度之间的强度差可以为至少大约1%，诸如至少大约3%、至少大约5%、至少大约7%、或甚至至少大约10%。在某些其他实例中，第一峰强度和单峰特征的峰强度之间的差可不大于大约98%，诸如不大于大约95%、不大于大约90%、不大于大约85%、或不大于大约75%。将理解，第一峰强度和单峰特征的峰强度之差可在以上所述的任何的最小百分比和最大百分比之间的范围内。
示例1
样品根据实施方案通过经由蓝宝石衬底上的MOVPE的两部分缓冲层的第一生长形成。缓冲层包括直接在蓝宝石衬底上的硅的第一层，随后为AlN的外延生长。在将蓝宝石衬底装载到MOVPE反应器中后，蓝宝石衬底必须在硅薄膜的生长之前在N2下退火。优选温度870℃。通过在100托的N2气氛下从硅烷的热解中形成大约0.4微米厚度的硅生长。
温度升高至大约1140℃，但生长蒸汽在70托下仍然为纯N2。NH3首先被导入反应室，并且其后，TMAl有机金属材料被导入以开始在硅上形成AlN层。在大约20分钟的生长后，0.2μm厚的AlN层沉积在Si层的顶部，形成缓冲层。
基层的制造通过在AlN层上经由HVPE生长GaN开始。生长以在950℃处大约150μm/h的生长速率进行的3D生长模式开始。生长室中的压力为大约200托以及V/III比为大约10。
在3D生长模式下的GaN生长充分形成后，在大约950℃的恒定低温处得到从3D生长模式到2D生长模式的转变，并且通过降低生长室中的GaCl局部蒸汽压力使生长速率降低至五分之一到六分之一。生长室中的总压力保持恒定。
改变生长模式，使得利用以下顺序:350μm3D+50μm2D+350μm3D+50μm2D+200μm3D形成大约1mm厚的基层。
在形成基层后，GaN基层可通过将反应室以大约200℃/hr的冷却速率冷却至室温来冷却。在冷却期间，保持反应室内的NH3的压力以避免GaN基层的热沉积。
在冷却后，再次加热反应室以进行覆盖基层的GaN体积层的最后HVPE生长。可通过凹陷（pit）深度确定体积层的厚度。通常，GaN体积层在3D生长模式下生长到至少3.5mm的厚度以将凹陷填充到足够的程度。体积层的生长条件包括大约150μm/h的生长速率、950℃的生长温度、10的V/III比以及200托的压力。
示例1的样品显示具有在破裂空白（blank）上测量的50弧秒的FWHM的(0002)的XRD摇摆曲线。采用根据本文中所述的方法的阴极射线发光扫描，穿透位错密度还在3x106cm-2处测量。
图3包括具有示例1的衬底的双峰特征的X射线衍射扫描分布。如所示的，示例1的半导体衬底显示分别标记为301、302、303、304、305、306、307、308以及309的9个不同的峰曲线。9个峰曲线中的每一个表示其中根据本文所述的方法进行X射线衍射测量的示例1的衬底的表面上的9个不同位置。峰曲线304和305表示双峰特征。具体而言，峰曲线304具有第一峰314和第二峰315。第一峰314具有41248的强度，以及第二峰315具有15349的强度。因此，第一峰314和第二峰315具有大约63%的强度值的差。峰314位于62.855度处，以及峰315位于62.793度处。因此，双峰特征的峰314和315之间的间距为大约0.062度。
X射线散射扫描分布的峰曲线305表示具有第一峰325和第二峰326的双峰特征。第一峰325具有41524的强度，以及第二峰326具有18723的强度。因此，第一峰325和第二峰326具有大约55%的强度值的差。峰325位于62.881度处，以及峰326位于62.936度处。因此，双峰特征的峰325和326之间的间距为大约0.055度。
峰曲线301、302、303、306、307、308和309全部表示示例1的衬底的X射线衍射扫描分布的单峰特征。峰曲线301、302、303、306、307、308和309的单峰特征每个具有单个最大值并限定单个均值。单峰特征峰曲线301、302、303、306、307、308和309的每一个具有显著大于峰314、315、325或326的强度值的强度值（在各自顶点处所测量的）。峰301、302、303、306、307、308和309的强度值分别为53284、53866、52623、47055、46437、43693以及50755。此外，峰301、302、303、306、307、308和309的FWHM值（以度为单位）分别为0.041、0.040、0.041、0.048、0.048、0.056以及0.043。
本文中的实施方案表示从现有技术出发。虽然已通过外延技术预先形成块GaN衬底，但这种工艺通常会在分层物品中诱发导致衬底的显著弓度的显著应变。本申请公开了用于形成半导体衬底（例如，GaN）的工艺，该工艺包括但不限于诸如利用各种生长模式、利用特定顺序的生长模式、用于诱发破裂的特定冷却工艺以及修整工艺（finishingprocess）的程序的组合，这不是本领域公认的。在实施方案中所公开的特定生长工艺便于具有特征的组合的半导体衬底的形成，该半导体衬底包括但不限于，具有特定位错密度、几乎没有弓度、特定厚度和双峰特征的衬底。
以上公开的主题被认为是说明性而不是限制性的，而且所附权利要求旨在覆盖落入本发明的真实范围中的所有这些修改、加强以及其它实施方案。因此，为了获得法律允许的最大范围，本发明的范围将由所附权利要求和它们的等价物所允许的最宽泛解释来确定，而且不应当受以上详细描述所约束或限制。
提供本公开的摘要以符合专利法，该摘要是以它不用于解释或限制权利要求的范围或含义的理解而提交的。此外，在上述具体描述中，为了将本公开串成整体，各个特征可在单个实施方案中被组合到一起或描述。这种公开不应被解释为反映声明要求保护的实施方案相比各个权利要求中明确陈述的特征而言需要更多特征的意图。相反，如所附权利要求反映出来的那样，发明主题可涉及少于所公开的实施方案中的任一个的所有特征。因此，所附权利要求被包括到具体实施方式中，其中各个权利要求基于其本身独立限定所要求保护的主题。
权利要求书(按照条约第19条的修改)
1.一种用于形成衬底的方法，包括：
在衬底上形成包括III-V族材料的基层；
冷却所述基层并在所述基层中诱发裂缝；以及
在冷却后在所述基层和所述衬底上形成包括III-V族材料的体积层，其中在形成所述体积层期间，在所述基层中诱发的裂缝基本上不扩展到所述体积层中。
2.根据权利要求1所述的方法，其中所述基层包括氮化镓。
3.根据权利要求1所述的方法，其中冷却包括降低所述基层的弓度。
4.根据权利要求1所述的方法，其中冷却以至少大约200℃/hr的速率进行。
5.根据权利要求1所述的方法，其中形成所述体积层仅利用三维生长模式完成。
6.一种用于形成衬底的方法，包括：
在衬底上形成包括III-V族材料的基层；
将所述基层冷却至小于大约600℃的冷却温度，其中冷却以至少大约200℃/hr的速率进行；以及
在冷却后在所述基层和所述衬底上形成包括III-V族材料的体积层，其中形成所述体积层利用三维（3D）外延生长模式完成。
7.根据权利要求6所述的方法，其中冷却包括降低所述基层的弓度。
8.根据权利要求6所述的方法，其中冷却形成所述基层中的裂缝，并且其中在形成所述体积层期间，所述裂缝基本不扩展至所述体积层中。
9.根据权利要求6所述的方法，其中所述体积层包括不大于大约1x107位错/cm2的位错密度。
10.一种衬底，包括：
主体，所述主体包括具有X射线衍射扫描分布的III-V族材料，所述X射线衍射扫描分布具有对于在所述主体的表面处的至少一个测量的点的双峰特征，所述双峰特征包括第一峰和与所述第一峰间隔开不大于大约2度的第二峰，以及其中所述第一峰具有与所述第二峰的强度显著不同的第一强度。
11.根据权利要求10所述的衬底，其中第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2。
12.一种衬底，包括：
主体，所述主体包括具有X射线衍射扫描分布的氮化镓，所述X射线衍射扫描分布限定对于在所述主体上的表面处的至少一个测量的点的双峰特征，所述双峰特征包括第一峰和与所述第一峰间隔开不大于约2度的第二峰，其中第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2。
13.根据权利要求10或12所述的衬底，其中所述主体包括不大于大约1x107位错/cm2的位错密度。
14.根据权利要求10或12所述的衬底，其中所述主体包括不大于大约200微米的弓度。
15.根据权利要求10或12所述的衬底，其中所述主体包括至少大约100微米的平均厚度。

Claims (55)

1.一种用于形成衬底的方法，包括：
在衬底上形成包括III-V族材料的基层；
冷却所述基层并在所述基层中诱发裂缝；以及
在冷却后在所述基层上形成包括III-V族材料的体积层。
2.根据权利要求1所述的方法，进一步包括提供衬底，其中所述衬底包括选自氧化物、碳化物、氮化物、硼化物，碳氧化物、硼氧化物、氮氧化物以及它们的组合的材料。
3.根据权利要求1所述的方法，其中所述基层包括氮化镓。
4.根据权利要求1所述的方法，其中形成所述基层包括在三维生长模式下的III-V族材料的外延生长。
5.根据权利要求1所述的方法，其中形成所述基层包括在二维生长模式下的III-V族材料的外延生长。
6.根据权利要求1所述的方法，其中形成所述基层包括利用三维和二维生长模式的组合的III-V族材料的外延生长。
7.根据权利要求1所述的方法，其中形成所述基层包括以至少大约50微米/hr的速率形成所述基层。
8.根据权利要求1所述的方法，其中冷却包括将反应室内的温度降低至低于生长温度的冷却温度。
9.根据权利要求8所述的方法，其中所述冷却温度低于所述生长温度至少大约100℃。
10.根据权利要求1所述的方法，其中冷却包括降低所述基层的弓度。
11.根据权利要求1所述的方法，其中冷却以至少大约200℃/hr的速率进行。
12.根据权利要求1所述的方法，其中冷却在冷却气氛中进行，所述冷却气氛包括选自还原性气氛、氧化性气氛以及惰性气氛的气氛。
13.根据权利要求1所述的方法，进一步包括在冷却后增加反应室内的温度以形成所述体积层。
14.根据权利要求13所述的方法，其中形成所述体积层包括在三维生长模式下III-V族材料的外延生长。
15.根据权利要求14所述的方法，其中形成所述体积层仅利用三维生长模式完成。
16.根据权利要求1所述的方法，其中所述体积层包括氮化镓。
17.根据权利要求1所述的方法，其中在形成所述体积层期间，在所述基层中诱发的所述裂缝基本不扩展到所述体积层中。
18.根据权利要求1所述的方法，进一步包括从所述体积层移除所述基层。
19.根据权利要求18所述的方法，其中移除包括从所述体积层中研磨所述基层。
20.根据权利要求1所述的方法，进一步包括修整所述体积层的上表面。
21.根据权利要求20所述的方法，其中修整包括减少所述体积层的厚度。
22.根据权利要求20所述的方法，其中修整包括抛光所述体积层的至少一个主表面。
23.一种用于形成衬底的方法，包括：
在衬底上形成包括III-V族材料的基层；
将所述基层冷却至小于大约600℃的冷却温度；以及
在冷却后在所述基层上形成包括III-V族材料的体积层，其中形成所述体积层利用三维（3D）外延生长模式完成。
24.根据权利要求23所述的方法，其中形成所述基层包括利用三维和二维生长模式的组合的III-V族材料的外延生长。
25.根据权利要求24所述的方法，其中形成所述基层包括：
利用三维生长模式自发形成包括III-V族材料的岛特征，其中岛限定具有不均匀厚度的非连续层。
26.根据权利要求24所述的方法，其中利用三维和二维生长模式的组合包括改变至少一个生长工艺参数以在三维和二维生长模式之间改变。
27.根据权利要求26所述的方法，其中所述生长参数选自包括生长温度、生长速率、气相反应物和非反应物材料的压力、气相反应物和非反应物材料的温度、反应气氛中的反应物和非反应物材料的比例、生长压力以及它们的组合的参数。
28.根据权利要求23所述的方法，其中所述冷却温度小于大约500℃。
29.根据权利要求23所述的方法，其中冷却包括降低所述基层的弓度。
30.根据权利要求23所述的方法，其中冷却以至少大约200℃/hr的速率进行。
31.根据权利要求23所述的方法，其中所述体积层包括氮化镓。
32.根据权利要求23所述的方法，其中所述体积层包括上表面，所述上表面限定多个台面，所述多个台面具有在台面之间的多个端面和谷。
33.根据权利要求23所述的方法，其中冷却形成所述体积层中的裂缝，并且其中在形成所述体积层期间，所述裂缝基本不扩展至所述体积层中。
34.根据权利要求23所述的方法，其中所述体积层包括不大于大约1x107位错/cm2的位错密度。
35.根据权利要求23所述的方法，进一步包括从所述体积层移除所述基层。
36.一种用于形成衬底的方法，包括：
在衬底上形成包括III-V族材料的随机排列的岛特征；
将所述随机排列的岛特征聚结到基层中作为包括III-V族材料的均匀厚度的连续层；
冷却所述基层并在所述基层中形成裂缝；以及
在冷却后在所述基层上形成包括III-V族材料的体积层，其中形成所述体积层利用三维（3D）生长模式完成。
37.一种衬底，包括：
主体，所述主体包括具有X射线衍射扫描分布的III-V族材料，所述X射线衍射扫描分布具有对于在所述主体的表面处的至少一个测量的点的双峰特征，所述双峰特征包括第一峰和与所述第一峰间隔开不大于大约2度的第二峰，以及其中所述第一峰具有与所述第二峰的强度显著不同的第一强度。
38.根据权利要求37所述的衬底，其中所述双峰特征的第一峰和第二峰间隔开不大于大约1度。
39.根据权利要求37所述的衬底，其中第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2。
40.根据权利要求39所述的衬底，其中所述第一峰强度（PI1）和所述第二峰强度（PI2）相差至少10%。
41.根据权利要求37所述的衬底，其中所述主体包括氮化镓。
42.根据权利要求37所述的衬底，其中所述主体包括至少大约100微米的平均厚度。
43.根据权利要求37所述的衬底，其中所述主体包括不大于大约1x107位错/cm2的位错密度。
44.根据权利要求37所述的衬底，其中所述主体包括至少大约4cm的直径。
45.根据权利要求37所述的衬底，其中所述主体包括不大于大约200微米的弓度。
46.根据权利要求37所述的衬底，其中所述X射线衍射扫描分布进一步包括与所述双峰特征间隔开的至少一个单峰特征。
47.根据权利要求46所述的衬底，其中所述至少一个单峰特征包括不大于大约0.050度的FWHM值。
48.一种衬底，包括：
主体，所述主体包括具有X射线衍射扫描分布的氮化镓，所述X射线衍射扫描分布限定对于在所述主体上的表面处的至少一个测量的点的双峰特征，所述双峰特征包括第一峰和与所述第一峰间隔开不大于约2度的第二峰，其中第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2。
49.根据权利要求48所述的衬底，其中所述双峰特征的第一峰和第二峰间隔开不大于大约1度。
50.根据权利要求48所述的衬底，其中所述第一峰强度（PI1）和所述第二峰强度（PI2）相差至少10%。
51.根据权利要求48所述的衬底，其中所述主体基本由氮化镓组成。
52.根据权利要求48所述的衬底，其中所述主体包括至少大约100微米的平均厚度。
53.根据权利要求48所述的衬底，其中所述主体包括不大于大约1x107位错/cm2的位错密度。
54.根据权利要求37所述的衬底，其中所述主体包括不大于大约200微米的弓度。
55.一种衬底，包括：
主体，所述主体由具有X射线衍射扫描分布的氮化镓组成，所述X射线衍射扫描分布限定对于所述主体上的表面处的至少一个测量的点的双峰特征，所述双峰特征包括第一峰和与所述第一峰间隔开不大于大约2度的第二峰；
其中第一峰强度（PI1）和第二峰强度（PI2）基于方程ΔPI=[(PI1-PI2)/PI1]x100%相差至少5%，其中PI1大于PI2；以及
其中所述主体包括不大于大约200微米的弓度。
CN201280031597.5A 2011-06-27 2012-06-27 半导体衬底及制造方法 Pending CN103748661A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161501554P 2011-06-27 2011-06-27
US61/501,554 2011-06-27
PCT/US2012/044329 WO2013003420A2 (en) 2011-06-27 2012-06-27 A semiconductor substrate and method of manufacturing

Publications (1)

Publication Number Publication Date
CN103748661A true CN103748661A (zh) 2014-04-23

Family

ID=47389667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280031597.5A Pending CN103748661A (zh) 2011-06-27 2012-06-27 半导体衬底及制造方法

Country Status (6)

Country Link
US (1) US9209018B2 (zh)
EP (1) EP2748840A4 (zh)
JP (1) JP2014520748A (zh)
KR (1) KR20140056224A (zh)
CN (1) CN103748661A (zh)
WO (1) WO2013003420A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462114A (zh) * 2017-03-28 2019-11-15 古河机械金属株式会社 Iii族氮化物半导体基板的制造方法、iii族氮化物半导体基板及块状晶体
TWI755659B (zh) * 2019-12-09 2022-02-21 天虹科技股份有限公司 降低氮化鋁的表面氧化物生成的方法與設備

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI528580B (zh) * 2012-03-30 2016-04-01 聖戈班晶體探測器公司 形成獨立式半導體晶圓之方法
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
US10529561B2 (en) * 2015-12-28 2020-01-07 Texas Instruments Incorporated Method of fabricating non-etch gas cooled epitaxial stack for group IIIA-N devices
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
US10622447B2 (en) * 2017-03-29 2020-04-14 Raytheon Company Group III-nitride structure having successively reduced crystallographic dislocation density regions
JP7182262B2 (ja) 2018-12-10 2022-12-02 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板およびその製造方法、ならびにｉｉｉ族窒化物半導体
FR3091020B1 (fr) 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2006173148A (ja) * 2004-12-10 2006-06-29 Furukawa Co Ltd Ｉｉｉ族窒化物半導体自立基板およびその製造方法
US20070141813A1 (en) * 2005-12-17 2007-06-21 Samsung Corning Co., Ltd. Method of fabricating multi-freestanding GaN wafer
US20080067543A1 (en) * 2006-09-14 2008-03-20 Samsung Corning Co., Ltd. Method of manufacturing single crystalline gallium nitride thick film
CN101336314A (zh) * 2005-12-15 2008-12-31 卢米洛格股份有限公司 低位错密度GaN的生长工艺
CN101459215A (zh) * 2007-12-12 2009-06-17 斯尔瑞恩公司 采用自剥离用于生产氮化镓单晶衬底的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US62007A (en) * 1867-02-12 Thomas h
JP2001267691A (ja) * 2000-01-13 2001-09-28 Sony Corp 半導体素子およびその製造方法
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4201541B2 (ja) * 2002-07-19 2008-12-24 豊田合成株式会社 半導体結晶の製造方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
US8435879B2 (en) 2005-12-12 2013-05-07 Kyma Technologies, Inc. Method for making group III nitride articles

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119807A (ja) * 2002-09-27 2004-04-15 Nichia Chem Ind Ltd 窒化物半導体結晶の成長方法及びそれを用いた素子
JP2006173148A (ja) * 2004-12-10 2006-06-29 Furukawa Co Ltd Ｉｉｉ族窒化物半導体自立基板およびその製造方法
CN101336314A (zh) * 2005-12-15 2008-12-31 卢米洛格股份有限公司 低位错密度GaN的生长工艺
US20070141813A1 (en) * 2005-12-17 2007-06-21 Samsung Corning Co., Ltd. Method of fabricating multi-freestanding GaN wafer
US20080067543A1 (en) * 2006-09-14 2008-03-20 Samsung Corning Co., Ltd. Method of manufacturing single crystalline gallium nitride thick film
CN101459215A (zh) * 2007-12-12 2009-06-17 斯尔瑞恩公司 采用自剥离用于生产氮化镓单晶衬底的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
K P O DONNELL等: "Structural analysis of InGaN epilayers", 《JOURNAL OF CONDENSED MATTER》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462114A (zh) * 2017-03-28 2019-11-15 古河机械金属株式会社 Iii族氮化物半导体基板的制造方法、iii族氮化物半导体基板及块状晶体
TWI755507B (zh) * 2017-03-28 2022-02-21 日商古河機械金屬股份有限公司 三族氮化物半導體基板之製造方法、三族氮化物半導體基板、及塊狀結晶
TWI755659B (zh) * 2019-12-09 2022-02-21 天虹科技股份有限公司 降低氮化鋁的表面氧化物生成的方法與設備

Also Published As

Publication number Publication date
EP2748840A4 (en) 2015-07-08
WO2013003420A3 (en) 2013-05-10
EP2748840A2 (en) 2014-07-02
JP2014520748A (ja) 2014-08-25
WO2013003420A2 (en) 2013-01-03
US20130001586A1 (en) 2013-01-03
KR20140056224A (ko) 2014-05-09
US9209018B2 (en) 2015-12-08
WO2013003420A4 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
CN103748661A (zh) 半导体衬底及制造方法
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US8541292B2 (en) Group III nitride semiconductor epitaxial substrate and method for manufacturing the same
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
KR20110088483A (ko) ＧａＮ 단결정 기판의 제조 방법 및 ＧａＮ 단결정 기판
KR20080075914A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
US20130264606A1 (en) Group iii nitride semiconductor substrate and method for producing the same, and semiconductor light-emitting device and method for producing the same
CN103748662A (zh) 半导体衬底及形成方法
US6730611B2 (en) Nitride semiconductor growing process
JP5499839B2 (ja) 窒化ガリウム系半導体基板の製造方法
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
US8853064B2 (en) Method of manufacturing substrate
KR101335937B1 (ko) Ｌｌｏ 방식을 이용한 질화갈륨 웨이퍼 제조 방법
US20030070610A1 (en) Method and device for producing group III-N, group III-V-N and metal-nitrogen component structures on Si substrates
JP2006306722A (ja) ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
EP1460154A1 (en) Group iii nitride semiconductor substrate and its manufacturing method
KR20230035353A (ko) 질화된 계면 층을 갖는 반도체 기판
JP2007063121A (ja) ＧａＮ自立基板の製造方法及びＧａＮ自立基板並びに青色ＬＥＤ
JP6089821B2 (ja) 周期表第１３族金属窒化物半導体結晶
JPH10291894A (ja) 結晶成長用基板及び発光装置
JP2013089975A (ja) 基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140423

WD01 Invention patent application deemed withdrawn after publication