CN109989110A - 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体 - Google Patents

氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体 Download PDF

Info

Publication number
CN109989110A
CN109989110A CN201811585112.2A CN201811585112A CN109989110A CN 109989110 A CN109989110 A CN 109989110A CN 201811585112 A CN201811585112 A CN 201811585112A CN 109989110 A CN109989110 A CN 109989110A
Authority
CN
China
Prior art keywords
face
axis
layer
semiconductor
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811585112.2A
Other languages
English (en)
Other versions
CN109989110B (zh
Inventor
吉田丈洋
藤仓序章
柴田真佐知
堀切文正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sai Auk Faith Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sai Auk Faith Co Ltd, Sumitomo Chemical Co Ltd filed Critical Sai Auk Faith Co Ltd
Publication of CN109989110A publication Critical patent/CN109989110A/zh
Application granted granted Critical
Publication of CN109989110B publication Critical patent/CN109989110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体。提供一种能够增大(0001)面的曲率半径、使偏离角分布狭窄的技术。一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，具有最近的低指数晶面为(0001)面的主面，沿着<1‑100>轴的方向以及沿着与<1‑100>轴垂直的<11‑20>轴的方向中的任一方向的(0001)面相对于主面弯曲成凹球面状，且沿着<1‑100>轴的方向以及沿着与<1‑100>轴垂直的<11‑20>轴的方向中的任一方向的(0001)面的曲率半径与另一方向的至少一部分(0001)面的曲率半径不同。

Description

氮化物半导体基板及其制造方法、半导体层叠物及其制造方 法、以及层叠结构体
技术领域
本发明涉及氮化物半导体基板、半导体层叠物、层叠结构体、氮化物半导体基板的制造方法以及半导体层叠物的制造方法。
背景技术
在由氮化镓(GaN)等III族氮化物半导体的晶体形成的氮化物半导体基板中，起因于该基板的制造方法，作为相对于基板的主面最近的低指数晶面的(0001)面有时会相对于主面弯曲成凹球面状(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2000-22212号公报
发明内容
发明要解决的问题
在氮化物半导体基板中，(0001)面如上所述地相对于主面弯曲成凹球面状时，<0001>轴相对于主面的法线所成的角度即偏离角在主面内具有规定的分布。
基板的偏离角例如会影响在基板上生长的半导体功能层的表面形态。例如，在基板的(0001)面的曲率半径小、基板的偏离角分布宽(偏差大)的情况下，起因于该基板的一部分偏离角，半导体功能层的一部分表面形态有可能恶化。因此，在使用该基板制作例如作为肖特基势垒二极管(Schottky barrier diode，SBD)的半导体装置等时，对于从半导体功能层的表面形态恶化的部分切出的半导体装置，耐压有可能降低。
另外，例如在基板上掺杂铟(In)而形成发光层的情况下，基板的偏离角会影响发光层中的In含量。例如，在基板的(0001)面的曲率半径小、基板的偏离角分布宽的情况下，依赖于基板的偏离角分布，发光层中的In含量有可能产生偏差。因此，对于具有该发光层的发光元件，有可能产生发光波长的偏差、发光不均。
因此，为了不产生表面形态的恶化、发光不均等实用上的课题，期望能够增大(0001)面的曲率半径、使偏离角分布狭窄的技术。
本发明的目的在于，提供能够增大(0001)面的曲率半径、使偏离角分布狭窄的技术。
用于解决问题的方案
根据本发明的一个方式，提供一种氮化物半导体基板、以及与其相关联的技术，
所述氮化物半导体基板由III族氮化物半导体的晶体形成，具有最近的低指数晶面为(0001)面的主面，
沿着<1-100>轴的方向以及沿着与前述<1-100>轴垂直的<11-20>轴的方向中的任一方向的前述(0001)面相对于前述主面弯曲成凹球面状，
沿着前述<1-100>轴的方向以及沿着与前述<1-100>轴垂直的前述<11-20>轴的方向中的任一方向的前述(0001)面的曲率半径与另一方向的至少一部分前述(0001)面的曲率半径不同。
发明的效果
根据本发明，能够增大(0001)面的曲率半径、使偏离角分布狭窄。
附图说明
图1的A为示出本发明的一个实施方式的氮化物半导体基板的概略俯视图。
图1的B为本发明的一个实施方式的氮化物半导体基板的沿着m轴的概略截面图。
图1的C为本发明的一个实施方式的氮化物半导体基板的沿着a轴的概略截面图。
图2为示出表面形态良好区域的偏离角坐标图。
图3为示出区域A、区域B以及区域C的偏离角坐标图。
图4为示出本发明的一个实施方式的氮化物半导体基板的偏离角分布与区域A、区域B以及区域C的关系的偏离角坐标图。
图5为示出将本发明的一个实施方式的氮化物半导体基板的主面放大的阴极发光图像的示意图。
图6为示出本发明的一个实施方式的基底基板准备工序的流程图。
图7为示出本发明的一个实施方式的氮化物半导体基板的制造方法的流程图。
图8为示出本发明的一个实施方式的半导体装置的制造方法的流程图。
图9的A～G为示出本发明的一个实施方式的基底基板准备工序的概略截面图。
图10的A～C为示出本发明的一个实施方式的氮化物半导体基板的制造方法的一部分的概略截面图。
图11的A～B为示出本发明的一个实施方式的氮化物半导体基板的制造方法的一部分的概略截面图。
图12的A～C为示出本发明的一个实施方式的半导体装置的制造方法的一部分的概略截面图。
图13为示出实施例的层叠结构体的由a面形成的截面的基于荧光显微镜的观察图像的图。
图14为示出实施例的层叠结构体的由a面形成的截面的基于扫描型电子显微镜的阴极发光图像的图。
图15的A为示出对基底基板的沿着m轴的方向进行X射线衍射的摇摆曲线测定的结果的图。
图15的B为示出对基底基板的沿着a轴的方向进行X射线衍射的摇摆曲线测定的结果的图。
图15的C为示出对半导体层的沿着m轴的方向进行X射线衍射的摇摆曲线测定的结果的图。
图15的D为示出对半导体层的沿着a轴的方向进行X射线衍射的摇摆曲线测定的结果的图。
图16的A为示出对半导体层的沿着m轴的方向、以窄间距进行X射线衍射的摇摆曲线测定的结果的图。
图16的B为示出对半导体层的沿着a轴的方向、以窄间距进行X射线衍射的摇摆曲线测定的结果的图。
图17为示出基底基板的偏离角分布与实施例的氮化物半导体基板的偏离角分布与区域A、区域B以及区域C的关系的偏离角坐标图。
附图标记说明
10 氮化物半导体基板(基板)
10c c轴
10f c面
10s 主面
30 半导体层叠物
40 半导体装置
50 半导体功能层
具体实施方式
<本发明的一个实施方式>
以下，一边参照附图一边对本发明的一个实施方式进行说明。
(1)氮化物半导体基板(氮化物半导体自支撑基板、氮化物晶体基板)
首先，使用图1对本实施方式的氮化物半导体基板10(以下有时简称为“基板10”)进行说明。图1的A为示出本实施方式的氮化物半导体基板的概略俯视图，图1的B为本实施方式的氮化物半导体基板的沿着m轴的概略截面图，图1的C为本实施方式的氮化物半导体基板的沿着a轴的概略截面图。需要说明的是，沿着m轴的截面和沿着a轴的截面各自为通过基板的主面的中心的截面。
本实施方式的基板10例如为由III族氮化物半导体的晶体(单晶)形成的自支撑基板。本实施方式中，基板10例如为GaN自支撑基板。
需要说明的是，基板10的直径例如为1英寸以上，基板10的厚度例如为300μm以上且1mm以下。基板10的导电性没有特别限定，在使用基板10来制造作为纵向的肖特基势垒二极管(SBD)的半导体装置的情况下，基板10例如为n型，基板10中的n型杂质例如为硅(Si)或锗(Ge)，基板10中的n型杂质浓度例如为1.0×1018cm-3以上且1.0×1020cm-3以下。
以下，在具有纤锌矿结构的III族氮化物半导体的晶体中，将<0001>轴(例如[0001]轴)称为“c轴”，将(0001)面称为“c面”。需要说明的是，有时将(0001)面称为“+c面(III族元素极性面)”，将(000-1)面称为“-c面(氮(N)极性面)”。另外，将<1-100>轴(例如[1-100]轴)称为“m轴”，将(1-100)面称为“m面”。需要说明的是，m轴也可以表示为<10-10>轴。另外，将<11-20>轴(例如[11-20]轴)称为“a轴”，将(11-20)面称为“a面”。
基板10例如具有成为外延生长面的主面(表面)10s。本实施方式中，相对于主面10s最近的低指数晶面例如为c面10f(+c面)。
需要说明的是，基板10的主面10s例如被镜面化，基板10的主面10s的表面粗糙度(算术平均粗糙度Ra)例如为10nm以下、优选为5nm以下。
另外，基板10例如具有定向平面(Orientation Flat)10of(以下有时简称为“定向平面10of”)，所述定向平面10of作为构成与主面10s和背面(标记未图示)相连的侧面(标记未图示)的一部分的平坦面。本实施方式中，定向平面10of例如为a面。需要说明的是，定向平面10of只要是与c面垂直的面，则也可以为a面以外的面。
以下，在沿着基板10的主面10s的方向中，将与定向平面10of平行的方向作为“x方向”，在基板10的主面10s内的位置中，将与定向平面10of平行的方向的坐标作为“x”。另一方面，在基板10的主面10s的方向中，将与定向平面10of垂直的方向作为“y方向”，在基板10的主面10s内的位置中，将与定向平面10of垂直的方向的坐标作为“y”。需要说明的是，将基板10的主面10s的中心的坐标(x，y)设为(0，0)。本实施方式中，例如，由于定向平面10of为a面，因此x方向为沿着m轴的方向(大致m轴方向)，y方向为沿着a轴的方向(大致a轴方向)。
(c面的曲率半径、以及偏离角)
本实施方式中，例如，起因于后述基板10的制造方法，作为相对于基板10的主面10s最近的低指数晶面的c面10f具有各向异性。
沿着m轴的方向以及沿着与m轴垂直的a轴的方向中的任一方向的基板10的c面10f例如相对于主面10s弯曲成凹球面状。此处所说的“球面状”是指近似于球面的曲面状。另外，此处所说的“近似于球面”是指相对于正球面或椭球面，在规定的误差范围内进行近似。
本实施方式中，如图1的C所示，沿着a轴的方向的基板10的c面10f例如相对于主面10s弯曲成凹球面状。
另一方面，沿着m轴的方向以及沿着与m轴垂直的a轴的方向中的另一方向的c面10f例如在该另一方向上具有多个拐点，具有在该另一方向上交替配置的凸部(标记未图示)和凹部(标记未图示)。该另一方向的c面10f的凸部相对于主面10s弯曲成凸起，该另一方向的c面10f的凹部相对于主面10s弯曲成凹陷。即，该另一方向的c面10f例如以规定的周期曲折延伸。该另一方向的c面10f的周期可以为恒定，也可以为无规。
需要说明的是，该另一方向的c面10f中的凸部或凹部例如可以以近似于球面的曲面为基准而突出或凹陷。成为该另一方向的c面10f的基准的曲面可以相对于主面10s为凹球面状，也可以相对于主面10s为凸球面状。
本实施方式中，如图1的B所示，沿着m轴的方向的基板10的c面10f例如具有在该沿着m轴的方向上交替配置的凸部和凹部。
本实施方式中，由于基板10的c面10f具有如上所述的形状，因此至少一部分c轴10c相对于主面10s的法线倾斜。c轴10c相对于主面10s的法线所成的角度即“偏离角”在主面10s内具有规定的分布。
以下，有时将c轴10c相对于主面10s的法线的偏离角中沿着m轴的方向成分记为“θm”，简称为“偏离角m轴成分θm”。另外，有时将c轴10c相对于主面10s的法线的偏离角中沿着a轴的方向成分记为“θa”，简称为“偏离角a轴成分θa”。需要说明的是，c轴10c发生倾斜会导致m轴和a轴也发生倾斜，因此，上述沿着m轴的方向成分和沿着a轴的方向成分严格来说，可以换言为使m轴在主面10s上正投影而得到的方向成分、以及使a轴在主面10s上正投影而得到的方向成分。另外，以下，将该偏离角以矢量形式标记为(θm，θa)，将偏离角的大小(偏离量)记为“θ”。需要说明的是，θ2＝θm 2+θa 2。
另外，本实施方式中，沿着m轴的方向以及沿着与m轴垂直的a轴的方向中的任一方向的c面10f的曲率半径例如与该另一方向的至少一部分c面10f的曲率半径不同。需要说明的是，如上所述，另一方向的c面10f具有周期性，因此一个方向的c面10f的曲率半径只要与该另一方向的至少一部分c面10f的曲率半径不同即可，在该另一方向的c面10f的其他部分，也可以存在与c面10f的曲率半径一致的部分。另一方面，一个方向的c面10f的曲率半径也可以与该另一方向的全部c面10f的曲率半径不同。
本实施方式中，沿着m轴的方向的至少一部分c面10f的曲率半径例如大于沿着与m轴垂直的a轴的方向的c面10f的曲率半径。沿着m轴的方向的至少一部分c面10f的曲率半径例如为沿着a轴的方向的c面10f的曲率半径的1.5倍以上、优选为2倍以上。需要说明的是，只要沿着m轴的方向的至少一部分c面10f的曲率半径大于沿着a轴的方向的c面10f的曲率半径即可，沿着m轴的方向的其他部分的c面10f的曲率半径也可以小于等于沿着a轴的方向的c面10f的曲率半径。
另外，基板10的c面10f的曲率半径例如大于后述基板10的制造方法中使用的基底基板7。具体而言，基底基板7中的c面7f的曲率半径例如为1m以上且低于10m。与此相对，基板10的c面10f的曲率半径例如为10m以上。换言之，沿着m轴的方向以及沿着a轴的方向各自的c面10f的曲率半径的最小值例如为10m以上、优选为20m以上。需要说明的是，基板10的c面10f的曲率半径的上限值越大越好，因此没有特别限定。基板10的c面10f为平坦的情况下，可以认为该c面10f的曲率半径为无限大。
通过使基板10的c面10f的曲率半径大，能够使c轴10c相对于基板10的主面10s的法线的偏离角分布狭窄。具体而言，将基板10的直径设为D(mm)时，在基板10的主面10s内，可以使c轴10c相对于基板10的主面10s的法线的偏离角的(大小的)最大最小差Δθ为例如D/500°以内。
此处，使用图2，针对半导体功能层的表面形态对基板10的主面10s的偏离角的依赖性进行说明。图2为示出表面形态良好区域的偏离角坐标图。图2的偏离角坐标图中，分别以偏离角m轴成分θm和偏离角a轴成分θa为坐标轴。
为了评价半导体功能层的表面形态对基板的主面的偏离角的依赖性，制作了构成SBD的半导体层叠物(外延晶圆)。半导体层叠物采用具有基板和半导体功能层的层叠结构。基板采用直径2英寸、400μm厚的n型的GaN自支撑基板。另外，作为半导体功能层，依次形成基底n型半导体层和漂移层。将基底n型半导体层设为Si掺杂GaN层，将基底n型半导体层中的Si浓度设为2×1018cm-3，将基底n型半导体层的厚度设为2μm。另外，将漂移层设为Si掺杂GaN层，将漂移层中的Si浓度设为0.9×1016cm-3，将漂移层的厚度设为13μm。
图2的偏离角坐标图中，针对在半导体层叠物的制作中使用的4种基板分别示出偏离角分布。4种基板具有各不相同的偏离角分布。4种基板中，将主面的中心的偏离角接近(0，0)的基板记为“just-off基板”。另外，将主面的中心的偏离角从(0，0)离开并接近θm轴的基板记为“m-off基板”、“m-off改良基板”。需要说明的是，m-off改良基板的偏离角分布比m-off基板的偏离角分布更狭窄。另外，将主面的中心的偏离角从(0，0)离开并接近θa轴的基板记为“a-off基板”。需要说明的是，4种基板的定向平面为a面。
另外，图2的偏离角坐标图中，对于分别使用了4种基板的半导体层叠物，使用Nomarski显微镜，以目视对每个2.25mm见方的面积评价半导体功能层的表面形态并示出结果。按照黑色菱形、空心三角形、空心正方形、黑色圆形的顺序表示半导体功能层的表面形态良好。
作为观察结果的倾向，对于黑色菱形的部分，在2.25见方的视野整面中，沿着m轴的方向观察到条状的台阶聚并(Step Punching)。需要说明的是，如后述那样，其在just-off基板中的偏离角(θm，θa)为(0，0)附近可显著观察到。另外，对于空心三角形的部分、以及空心正方形的部分，在2.25mm见方的视野中占据的台阶聚并的比例依次缓慢减小。另外，对于黑色圆形的部分，在2.25见方的视野的几乎整面中为平坦的表面。
需要说明的是，根据原子力显微镜(AFM)的测定可知，黑色菱形的部分相当于表面粗糙度(算术平均粗糙度Ra)为70nm以上，空心三角形的部分相当于表面粗糙度为30nm以上且70nm以下，空心正方形的部分相当于表面粗糙度为10nm以上且30nm以下，黑色圆形的部分相当于表面粗糙度为10nm以下。另外，根据通过测定对半导体层表面照射激光时的散射光分布而进行的表面形态测定，也确认得到了与利用Nomarski显微镜进行的目视评价结果同样的表面形态分布结果。
如图2所示，半导体功能层的表面形态依赖于基板的主面的偏离角。在偏离角(θm，θa)为(0，0)附近时，有半导体功能层的表面形态粗糙的倾向。由在基板的主面内偏离角(θm，θa)为(0，0)的部分制作作为SBD的半导体装置时，SBD的耐压有可能降低。与此相对，在偏离角(θm，θa)从(0，0)起离开规定距离的区域(以粗线围成的区域)内，半导体功能层的表面形态变得良好。以下，在偏离角坐标图中，将半导体功能层的表面形态良好的区域称为“表面形态良好区域”。通过由在基板的主面内偏离角(θm，θa)为表面形态良好区域内的部分制作作为SBD的半导体装置，能够提高SBD的耐压。
另外，如图2所示，将半导体功能层的表面形态对基板的主面的偏离角的依赖性进行对应，能够容易地把握基板的主面的范围内中的半导体功能层的表面形态分布。例如，可知在just-off基板中，主面的范围中仅有外缘附近的一部分可得到表面形态良好区域。即，使用just-off基板制造半导体装置的情况下，可预想该半导体装置的成品率会降低。另一方面，例如，可知在m-off改良基板中，偏离角坐标图中的主面的范围、即偏离角分布狭窄，该范围几乎都包含在表面形态良好区域中。即，在使用m-off改良基板制造半导体装置的情况下，能够提高该半导体装置的成品率。
接着，使用图3对表面形态良好区域的分类进行说明。图3为示出区域A、区域B以及区域C的偏离角坐标图。如图3所示，表面形态良好区域例如分类为可通过偏离角(θm，θa)的不等式来表示的3种区域(A，B，C)。
区域A表示偏离角的大小θ为规定的范围内的同心圆区域(面包圈状区域)，其包含表面形态良好区域的至少一部分。具体而言，区域A例如用以下的数学式表示。
0.28≤θ≤0.76
即、
0.0784≤θm 2+θa 2≤0.578···(1)
区域B表示从(0，0)离开且接近θm轴的区域，其整体包含在表面形态良好区域中。即，可认为区域B是m-off侧的表面形态良好区域。具体而言，区域B例如用以下的式(2-1)和式(2-2)表示。
0.47≤θm≤0.71···(2-1)
-0.20≤θa≤0.26···(2-2)
区域C表示从(0，0)离开且接近θa轴的区域，其整体包含在表面形态良好区域中。即，可认为区域C是a-off侧的表面形态良好区域。具体而言，区域C例如用以下的式(3-1)和式(3-2)表示。
-0.05≤θm≤0.21···(3-1)
0.36≤θa≤0.65···(3-2)
接着，使用图4对本实施方式的基板10的偏离角分布与表面形态良好区域的关系进行说明。图4为示出本实施方式的氮化物半导体基板的偏离角分布与区域A、区域B以及区域C的关系的偏离角坐标图。需要说明的是，在图4中，将作为本实施方式的基板10的理想具体例的第1例记为“基板11”、将第2例记为“基板12”。
本实施方式的基板10的主面10s例如不包含偏离角的大小为0的区域。即，基板10的主面10s例如不包含偏离角(θm，θa)为(0，0)的区域。在基板10的主面10s的偏离角(θm，θa)为(0，0)附近，如上所述，有半导体功能层的表面形态粗糙的倾向。因此，通过以避开该区域的方式构成基板10的主面10s，能够抑制半导体功能层的表面形态的粗糙。
本实施方式的基板10的主面10s的至少一部分的偏离角(θm，θa)例如包含在区域A内且满足上述式(1)。由此，能够由使用了基板10的半导体层叠物的至少一部分得到半导体功能层的表面形态良好的部分。
另外，本实施方式的基板10的主面10s的至少中心O的偏离角(θm，θa)例如包含在区域A内且满足上述式(1)。由此，在基板10的主面10s内，能够使偏离角(θm，θa)包含在区域A内的部分变多。其结果，能够由使用了基板10的半导体层叠物较多地得到半导体功能层的表面形态良好的部分。
另外，相对于本实施方式的基板10的主面10s的总面积，偏离角(θm，θa)满足式(1)的区域的面积的比率例如大于50％、优选为80％以上。由此，能够由使用了基板10的半导体层叠物稳定地得到半导体功能层的表面形态良好的部分。其结果，能够提高半导体装置的成品率。
本实施方式的基板10的主面10s的至少一部分的偏离角(θm，θa)例如包含在区域B内且满足上述式(2-1)和式(2-2)。由此，能够由使用了基板10的半导体层叠物的至少一部分得到半导体功能层的表面形态良好的部分。
另外，本实施方式的基板10的主面10s的至少中心O的偏离角(θm，θa)例如包含在区域B内且满足上述式(2-1)和式(2-2)。由此，在基板10的主面10s内，能够使偏离角(θm，θa)包含在区域B内的部分变多。其结果，能够由使用了基板10的半导体层叠物较多地得到半导体功能层的表面形态良好的部分。
另外，相对于本实施方式的基板10的主面10s的总面积，偏离角(θm，θa)满足式(2-1)和式(2-2)的区域的面积的比率例如大于50％、优选为80％以上。由此，能够由使用了基板10的半导体层叠物稳定地得到半导体功能层的表面形态良好的部分。其结果，能够提高半导体装置的成品率。
对于作为理想的第1例的基板11，例如，在偏离角坐标图中，偏离角分布整体包含在区域B内。相对于基板11的主面10s的总面积，偏离角(θm，θa)满足式(2-1)和式(2-2)的区域的面积的比率例如为100％。由此，能够由使用了基板10的半导体层叠物整体可靠地得到半导体功能层的表面形态良好的部分。
或者，本实施方式的基板10的主面10s的至少一部分的偏离角(θm，θa)例如包含在区域C内且满足上述式(3-1)和式(3-2)。由此，能够由使用了基板10的半导体层叠物的至少一部分得到半导体功能层的表面形态良好的部分。
另外，本实施方式的基板10的主面10s的至少中心O的偏离角(θm，θa)例如包含在区域C内且满足上述式(3-1)和式(3-2)。由此，在基板10的主面10s内，能够使偏离角(θm，θa)包含在区域C内的部分变多。其结果，能够由使用了基板10的半导体层叠物较多地得到半导体功能层的表面形态良好的部分。
另外，相对于本实施方式的基板10的主面10s的总面积，偏离角(θm，θa)满足式(3-1)和式(3-2)的区域的面积的比率例如大于50％、优选为80％以上。由此，能够由使用了基板10的半导体层叠物稳定地得到半导体功能层的表面形态良好的部分。其结果，能够提高半导体装置的成品率。
对于作为理想的第2例的基板12，例如，在偏离角坐标图中，偏离角分布整体包含在区域C内。相对于基板12的主面10s的总面积，偏离角(θm，θa)满足式(3-1)和式(3-2)的区域的面积的比率例如为100％。由此，能够由使用了基板10的半导体层叠物整体可靠地得到半导体功能层的表面形态良好的部分。
另外，本实施方式的基板10中，如上所述，沿着m轴的方向的至少一部分c面10f的曲率半径与沿着a轴的方向的c面10f的曲率半径不同，从而在基板10的偏离角分布中，偏离角m轴成分θm的范围例如与偏离角a轴成分θa的范围不同。由此，在偏离角坐标图中，能够容易地调整基板10的偏离角分布而使其与表面形态良好区域的复杂分布相吻合。其结果，在基板10的主面10s内，能够高效地使半导体功能层的表面形态良好的部分变多。
进而，本实施方式的基板10中，如上所述，沿着m轴的方向的至少一部分c面10f的曲率半径大于沿着a轴的方向的c面10f的曲率半径，从而在基板10的偏离角分布中，偏离角m轴成分θm的范围(宽度)例如比偏离角a轴成分θa的范围(宽度)更狭窄。此处，上述偏离角坐标图的表面形态良好区域中，在θm轴方向短且在θa轴方向长的区域多。于是，本实施方式中，通过使偏离角m轴成分θm的范围比偏离角a轴成分θa的范围更窄，从而在偏离角坐标图中，能够容易地调整基板10的偏离角分布而使其与表面形态良好区域中θm轴方向短且θa轴方向长的区域相吻合。其结果，在基板10的主面10s内，能够更高效地使半导体功能层的表面形态良好的部分变多。
(位错)
使用图5对本实施方式的基板10的位错进行说明。图5为示出将本实施方式的氮化物半导体基板的主面放大的阴极发光图像的示意图。需要说明的是，图5中的方框表示用扫描型电子显微镜(SEM)观察基板时的规定视野。
如图5所示，本实施方式中，基板10例如具有在沿着c轴10c的方向(具有c轴10c成分的方向)上延伸的多个位错。
此处，在后述的制造方法中，作为基底基板7，使用通过VAS法制作的基板。在通过VAS法制作的基底基板7中，位错密度低。具体而言，基底基板7的主面内的位错密度例如为1×106cm-2以上且低于1×107cm-2。在使用该基底基板7通过后述的制造方法得到的基板10中，位错密度进一步降低。
具体而言，本实施方式的基板10的主面10s内的位错密度(的最大值)例如为低于1×106cm-2。
另外，本实施方式中，起因于后述的制造方法，基板10在主面10s内具有高位错密度区域10hd和低位错密度区域10ld。低位错密度区域10ld的位错密度低于高位错密度区域10hd的位错密度，例如为低于1×105cm-2。
俯视时高位错密度区域10hd的位置与后述制造方法中使用的掩模层8的位置对应(重叠)。高位错密度区域10hd和低位错密度区域10ld分别成为例如在沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状。高位错密度区域10hd和低位错密度区域10ld例如在沿着m轴的方向或沿着a轴的方向的中的任一另一方向上交替设置。
本实施方式中，例如，高位错密度区域10hd和低位错密度区域10ld分别为例如在沿着a轴的方向上延伸的条纹状。高位错密度区域10hd和低位错密度区域10ld在沿着与a轴垂直的m轴的方向上交替设置。
另外，高位错密度区域10hd的短边方向(与条纹垂直的方向)的间距p、或低位错密度区域10ld的短边方向的宽度与后述掩模层8的间距p对应，例如为200μm以上且1mm以下、优选为600μm以上且1mm以下。
另外，高位错密度区域10hd的短边方向的间距p为上述范围内时，低位错密度区域10ld例如包含50μm见方以上的无位错区域。
另外，本实施方式中，由于后述制造方法中使用的基底基板7的主面内的位错密度低，因此，使半导体层9在基底基板7上生长时，多个位错发生结合(混合)的情况少。由此，在由半导体层9得到的基板10内，能够抑制具有较大的柏氏矢量的位错的生成。
具体而言，将a轴方向的晶格常数设为a、将c轴方向的晶格常数设为c时，本实施方式的基板10所具有的多个位错各自的柏氏矢量的大小例如为a、a+c、或c中的任一者。需要说明的是，此处的“柏氏矢量”例如可以通过使用透射电子显微镜(TEM)的大角度会聚束电子衍射法(LACBED法)来测定。另外，柏氏矢量的大小为a的位错是刃位错，柏氏矢量的大小为a+c的位错是刃位错与螺位错混合而成的混合位错，柏氏矢量的大小为c的位错是螺位错。
(2)制造方法
接着，使用图6～图12，对本实施方式的氮化物半导体基板的制造方法、本实施方式的半导体层叠物的制造方法、本实施方式的半导体装置的制造方法进行说明。图6为示出本实施方式的基底基板准备工序的流程图。图7为示出本实施方式的氮化物半导体基板的制造方法的流程图。图8为示出本实施方式的半导体装置的制造方法的流程图。图9的A～G为示出本实施方式的基底基板准备工序的概略截面图。图10的A～C为示出本实施方式的氮化物半导体基板的制造方法的一部分的概略截面图。图11的A和图11的B为示出本实施方式的氮化物半导体基板的制造方法的一部分的概略截面图。图12的A～C为示出本实施方式的半导体装置的制造方法的一部分的概略截面图。需要说明的是，图10的B和图10的C中，细实线表示生长中途的晶面，图10的B、图10的C、图11的A以及图11的B中，点线表示位错。
如图8所示，本实施方式的半导体装置的制造方法例如具有：氮化物半导体基板制作工序S200、偏离角测定工序S320、基板筛选工序S340、半导体层叠物制作工序S400、半导体装置制作工序S500、以及半导体装置筛选工序S600。
另外，如图7所示，本实施方式的氮化物半导体基板的制造方法(氮化物半导体基板制作工序S200)例如具有：基底基板准备工序S100、掩模层形成工序S210、半导体层生长工序S220、切片工序S230、以及研磨工序S240。
(S100：基底基板准备工序)
首先，进行基底基板准备工序S100。本实施方式的基底基板准备工序S100中，例如通过VAS(Void-Assisted Separation)法制作基底基板7。
如图6所示，具体而言，本实施方式的基底基板准备工序S100例如具有：晶体生长用基板准备工序S110、第1晶体层形成工序S120、金属层形成工序S130、空孔形成工序S140、第2晶体层形成工序S150、剥离工序S160、切片工序S170、以及研磨工序S180。
(S110：晶体生长用基板准备工序)
首先，如图9的A所示，准备晶体生长用基板1(以下简称为“基板1”)。基板1例如为蓝宝石基板。需要说明的是，基板1例如也可以为Si基板、砷化镓(GaAs)基板。基板1例如具有作为生长面的主面1s。相对于主面1s最近的低指数晶面例如为c面1f。
本实施方式中，基板1的c面1f相对于主面1s倾斜。基板1的c轴1c相对于主面1s的法线以规定的偏离角θ0倾斜。基板1的主面1s内的偏离角θ0在整个主面1s中是均匀的。基板1的主面1s内的偏离角θ0影响基板10的主面10s的中心O的偏离角(θm，θa)。
(S120：第1晶体层形成工序)
接着，如图9的B所示，例如利用金属有机物气相外延(MOVPE)法，对加热至规定的生长温度的基板1供给三甲基镓(TMG)气体、氨气(NH3)以及甲硅烷(SiH4)气体，由此依次使低温生长GaN缓冲层和单晶的Si掺杂GaN层在基板1的主面1s上生长而作为第1晶体层(基底生长层)2。此时，将低温生长GaN缓冲层的厚度和Si掺杂GaN层的厚度分别设为例如20nm、0.5μm。
(S130：金属层形成工序)
接着，如图9的C所示，在第1晶体层2上蒸镀金属层3。作为金属层3，例如采用钛(Ti)层。另外，将金属层3的厚度设为例如20nm。
(S140：空孔形成工序)
接着，如图9的D所示，将上述基板1投入电炉内，并将基板1载置在具有规定的加热器的基座上。将基板1载置在基座上后，利用加热器加热基板1，在含有氢气或氢化物气体的气氛中进行热处理。具体而言，例如在含有20％NH3气体的氢(H2)气流中、以规定的温度进行20分钟热处理。需要说明的是，将热处理温度设为例如850℃以上且1100℃以下。通过进行这样的热处理，使金属层3氮化并在表面形成具有高密度的微细孔穴的金属氮化层5。另外，通过进行上述热处理，借助金属氮化层5的孔穴而将第1晶体层2的一部分蚀刻，在该第1晶体层2中形成高密度的空孔。由此，形成含空孔的第1晶体层4。
(S150：第2晶体层形成工序)
接着，例如利用氢化物气相外延(HVPE)法，对加热至规定的生长温度的基板1供给氯化镓(GaCl)气体、NH3气体以及作为n型掺杂物气体的二氯硅烷(SiH2Cl2)气体，由此使作为第2晶体层(正式生长层)6的Si掺杂GaN层在含空孔的第1晶体层4和金属氮化层5上外延生长。需要说明的是，作为n型掺杂物气体，也可以供给四氯化锗(GeCl4)气体等代替SiH2Cl2气体，由此使作为第2晶体层6的Ge掺杂GaN层外延生长。
此时，第2晶体层6从含空孔的第1晶体层4起，借助金属氮化层5的孔穴在含空孔的第1晶体层4和金属氮化层5上生长。含空孔的第1晶体层4中的空孔的一部分被第2晶体层6填埋，但含空孔的第1晶体层4中的空孔的其他部分残留。以该含空孔的第1晶体层4中残留的空孔为起因，在第2晶体层6与金属氮化层5之间形成平坦的空隙。该空隙会使后述剥离工序S160中的第2晶体层6产生剥离。
另外，此时，第2晶体层6继承基板1的取向性而生长。即，第2晶体层6的主面内中的偏离角θ1与基板1的主面1s内的偏离角θ0同样地在整个主面中是均匀的。
另外，此时，使第2晶体层6平坦化后，在第2晶体层6的主面中，不使c面以外的小面生长(不进行三维生长)，仅将c面作为生长面而使平坦的第2晶体层6生长。
另外，此时，将第2晶体层6的厚度设为例如600μm以上、优选为1mm以上。需要说明的是，第2晶体层的厚度的上限值没有特别限定，但从提高生产率的观点来看，优选将第2晶体层6的厚度设为50mm以下。
(S160：剥离工序)
第2晶体层6的生长结束后，在将用于使第2晶体层6生长的HVPE装置冷却的过程中，第2晶体层6以含空孔的第1晶体层4和金属氮化层5为边界而从基板1自然地剥离。
此时，第2晶体层6中导入了拉伸应力。因此，起因于第2晶体层6中产生的拉伸应力，在第2晶体层6中，内部应力发挥作用而使其表面侧凹陷。另外，第2晶体层6的主面(表面)侧的位错密度低，另一方面，第2晶体层6的背面侧的位错密度变高。因此，也起因于第2晶体层6的厚度方向的位错密度差，在第2晶体层6中，内部应力发挥作用而使其表面侧凹陷。
其结果，如图9的F所示，第2晶体层6在从基板1剥离后，其表面侧发生翘曲而凹陷。因此，第2晶体层6的c面6f相对于与第2晶体层6的主面6s的中心的法线方向垂直的面弯曲成凹球面状。c轴6c相对于第2晶体层6的主面6s的中心的法线所成的偏离角θ2具有规定的分布。
(S170：切片工序)
接着，如图9的F所示，例如，沿着相对于第2晶体层6的主面6s的中心的法线方向大致垂直的切断面SS，利用线锯将第2晶体层6切片。
由此，如图9的G所示，形成作为原位切片(as-sliced)基板的基底基板7。此时，将基底基板7的厚度设为例如450μm。需要说明的是，基底基板7的偏离角θ3由于切片方向依赖性，有可能由第2晶体层6的偏离角θ2发生变化。
(S180：研磨工序)
接着，利用研磨装置研磨基底基板7的两面。
通过以上的基底基板准备工序S100，得到由GaN形成的基底基板7。基底基板7的c面7f相对于基底基板7的主面7s弯曲成凹球面状。c轴7c相对于基底基板7的主面7s的中心的法线而成的偏离角θ3具有规定的分布。基底基板7中的c面7f的曲率半径如上所述，例如为1m以上且低于10m。
(S210：掩模层形成工序)
准备基底基板7后，例如利用溅射法，基底基板7上形成掩模层8。掩模层8例如采用氧化硅(SiO2)层或氮化硅(SiN)层等。此时，掩模层8的厚度设为300nm以上且2μm以下。形成掩模层8后，利用光刻法将掩模层8图案化。
由此，形成如图10A所示地具有规定的开口部8a的掩模层8。
此时，将掩模层8的开口部8a设为例如在沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状。此处所说的掩模层8的开口部8a为“在沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状”的情况是指，不仅包括俯视时条纹状的开口部8a延伸的方向为与沿着m轴的方向或沿着a轴的方向完全一致的方向的情况，也包括相对于沿着m轴的方向或沿着a轴的方向有一些倾斜的方向的情况。在构成条纹状的开口部8a的至少1个单位开口部中，可以认为使沿着m轴的方向或沿着a轴的方向中的任一方向成分的长度比另一方向成分的长度更长。需要说明的是，构成条纹状的开口部8a的至少1个单位开口部可以不一定从基底基板7的主面7s的一端延伸至另一端。具体而言，例如，可以是掩模层8为格子状，且开口部8a具有大致长方形的多个单位开口部。
本实施方式中，将掩模层8的开口部8a设为例如在沿着a轴的方向上延伸的条纹状。
此时，将条纹状的掩模层8各自的宽度(短边方向的宽度)w设为例如1μm以上且100μm以下、优选为5μm以上且30μm以下。掩模层8的宽度w低于1μm时，容易产生掩模层8的断线，图案化的成品率有可能降低。与此相对，通过将掩模层8的宽度w设为1μm以上，能够抑制掩模层8的断线，提高图案化的成品率。进而，通过将掩模层8的宽度w设为5μm以上，能够进一步提高图案化的成品率。另一方面，掩模层8的宽度w大于100μm时，在后述的三维生长工序S222中，三维生长层91以小面91ff为生长面而在掩模层8上生长时，c面91cf有可能弯曲。另外，掩模层8的宽度w大于100μm时，有可能在掩模层8上产生异常晶核。与此相对，通过将掩模层8的宽度w设为100μm以下，能够抑制上述掩模层8上的生长时的、c面91cf的弯曲。另外，通过将掩模层8的宽度w设为100μm以下，能够抑制掩模层8上的异常晶核的产生。进而，通过将掩模层8的宽度w设为30μm以下，能够稳定地抑制上述掩模层8上的生长时的、c面91cf的弯曲，能够稳定地抑制掩模层8上的异常晶核的产生。
另外，条纹状的掩模层8各自的间距p如上所述，会影响高位错密度区域10hd的短边方向的间距p(低位错密度区域10ld的短边方向的宽度)。以往，在掩模层8的间距p宽的情况下，难以进行稳定的半导体层的生长，但在本实施方式中，通过使用利用VAS法制作的基板作为基底基板7，从而即使掩模层8的间距p宽，也能够使半导体层9稳定地生长。
具体而言，本实施方式中，将掩模层8各自的间距p设为例如200μm以上且1mm以下、优选为600μm以上且1mm以下。掩模层8的间距p低于200μm时，从基板10切出半导体装置时，半导体装置内包含高位错密度区域10hd的可能性高。与此相对，通过将掩模层8的间距p设为200μm以上，能够抑制半导体装置内包含高位错密度区域10hd，并主要从低位错密度区域10ld切出半导体装置。进而，通过将掩模层8的间距p设为600μm以上，由于高输出发光二极管(LED)等半导体装置的芯片尺寸为600μm以上且1mm以下，因此即使在半导体装置为高输出发光二极管等的情况下，也能够稳定地从低位错密度区域10ld切出半导体装置。另一方面，掩模层8的间距p大于1mm时，在后述的c面扩大工序S224中，直至半导体层9的表面平坦化为止所需的厚度有可能过度变厚。与此相对，通过将掩模层8的间距p设为1mm以下，能够抑制直至半导体层9的表面平坦化为止所需的厚度过度变厚。
(S220：半导体层生长工序)
形成掩模层8后，进行半导体层生长工序S220。本实施方式的半导体层生长工序S220中，例如，利用所谓的Epitaxial Lateral Overgrowth(ELO)法，使由III族氮化物半导体形成的半导体层9借助掩模层8的开口部8a在基底基板7上外延生长。
如图7所示，具体而言，本实施方式的半导体层生长工序S220例如具有：三维生长工序S222、c面扩大工序S224、以及c面生长工序S226。
(S222：三维生长工序)
如图10B所示，例如，利用HVPE法，对加热至规定的生长温度的基底基板7供给GaCl气体和NH3气体，由此，使作为半导体层9的GaN层在掩模层8的开口部8a内露出的基底基板7的主面7s上选择性地外延生长。
此时，在掩模层8的开口部8a内露出的基底基板7上，使半导体层9的三维生长层91进行三维生长，使c面91cf以外的小面91ff露出。在掩模层8的开口部8a的正上方，在基底基板7的主面7s的法线方向(沿着c轴的方向)上，三维生长层91以c面91cf为生长面进行生长。另一方面，在掩模层8上，三维生长层91的生长被抑制。由此，在三维生长层91中，能够使c面91cf以外的小面91ff露出。
另外，此时，本实施方式中，通过将掩模层8的开口部8a设为在沿着a轴的方向上延伸的条纹状，作为三维生长层91的小面91ff，例如能够露出与a轴平行且由m面倾斜的面。在III族氮化物半导体中，与a轴平行且由m面倾斜的面与其他面相比，有以平滑的状态露出的倾向。由此，能够使结晶性良好的三维生长层91稳定地生长。
进一步使半导体层9的三维生长层91生长时，三维生长层91的一部分以c面91cf以外的小面91ff为生长面，在掩模层8上生长。
此时，在半导体层9的三维生长层91中，以该小面91ff为生长面而生长的部分与以c面为生长面而生长的其他部分相比，容易混入氧。于是，本实施方式中，在以该小面91ff为生长面而生长的部分借助小面91ff而混入氧，在半导体层9内形成氧浓度高于其他部分的高氧浓度层98(图中点状阴影部)。
需要说明的是，此时，高氧浓度层98中混入的氧为例如在HVPE装置内非有意地混入的氧、或从构成HVPE装置的构件(石英构件等)释放的氧等。需要说明的是，至少在三维生长工序S222和后述c面扩大工序S224中，也可以向HVPE装置内积极地供给含氧气体。
这样，通过在高氧浓度层98中混入氧，能够使高氧浓度层98的晶格常数大于半导体层9的其他部分的晶格常数(参考：Chris G.Van de Walle，Physical Review B vol.68，165209(2003))。在基底基板7、三维生长层91中以c面91cf为生长面而生长的部分，由于基底基板7的c面7f的弯曲而施加朝向c面的曲率中心集中的应力。与此相对，通过使高氧浓度层98晶格常数相对较大，能够在高氧浓度层98中产生使c面在沿面方向的外侧扩展的应力。由此，能够在比高氧浓度层98更靠下侧使朝向c面的曲率中心集中的应力与使高氧浓度层98的c面在沿面方向的外侧扩展的应力相抵消(以下也称为高氧浓度层带来的“应力抵消效果”)。
此时，将高氧浓度层98中的氧浓度设为例如3×1018cm-3以上且5×1019cm-3以下。需要说明的是，半导体层9中其他部分中的氧浓度例如为基于二次离子质谱法(SIMS)的检测下限以下，具体而言，为2×1016cm-3以下。通过将高氧浓度层98中的氧浓度设为3×1018cm-3以上，能够在高氧浓度层98与其他部分之间产生期望的晶格常数差。由此，在高氧浓度层98中，能够产生使c面在沿面方向的外侧扩展的期望的应力。另一方面，通过将高氧浓度层98中的氧浓度设为5×1019cm-3以下，即使在包含氧的状态下，也能够维持高氧浓度层98的良好结晶性。
若三维生长层91进一步生长，则夹着掩模层8而邻接的三维生长层91彼此将会合。若邻接的三维生长层91彼此会合，则随着向基底基板7的主面7s的上方推移，c面91cf以外的小面91ff相对于该基底基板7的主面7s而成的倾斜角缓慢减小。
另外，若三维生长层91进一步生长，则随着向基底基板7的主面7s的上方推移，c面91cf缓慢缩小，最终c面91cf在掩模层8的开口部8a的上方消失。通过使c面91cf从三维生长层91完全消失，能够形成大致三棱柱状的三维生长层91。
如上所述的三维生长层91的生长过程中，在基底基板7内，在沿着c轴的方向上延伸的多个位错中的一部分被掩模层8截断，向三维生长层91的传播被抑制。由此，能够减小半导体层9的主面中的位错密度。另一方面，在基底基板7内，在沿着c轴的方向上延伸的多个位错中的其他部分从基底基板7借助掩模层8的开口部8a朝向沿着三维生长层91的c轴的方向传播。该向沿着三维生长层91的c轴的方向传播的位错在三维生长层91的c面91cf以外的小面91ff露出的位置、朝向相对于该小面91ff大致垂直的方向弯曲传播。即，位错在相对于c轴倾斜的方向上弯曲传播。由此，在后述的c面扩大工序S224中，位错在掩模层8的开口部8a的上方局部地汇集。
以上的三维生长工序S222中，将生长条件设为例如沿着c轴的方向的生长速率高于沿着c轴的方向以外的方向的生长速率的条件(即，在沿着c轴的方向上，生长得以促进的条件)。具体生长条件例如如以下所述。
生长温度：940℃以上且1030℃以下
生长压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
NH3气体的分压/GaCl气体的分压：1～20
N2气的流量/H2气的流量：0～1
另外，将三维生长工序S222中的三维生长层91的厚度方向的高度(厚度的最大值)设为例如掩模层8的各自的间距p的1/2倍以上且4倍以下。
(S224：c面扩大工序)
使c面91cf从三维生长层91完全消失后，如图10C所示，在三维生长层91上形成c面扩大层92。具体而言，从大致三棱柱状的三维生长层91的小面91ff起，以小面92ff为生长面，使c面扩大层92进行横向生长。由此，暂时消失的c面92cf开始再次露出。使c面92cf露出后，随着向基底基板7的主面7s的上方推移，一边使c面92cf缓慢扩大，一边使c面扩大层92生长。通过使c面92cf缓慢扩大，从而小面92ff缓慢缩小，在掩模层8的上方形成的V字状的凹部(标记未图示)缓慢变小。然后，进一步使c面扩大层92生长时，小面92ff完全消失，c面扩大层92的主面成为仅由c面92cf构成的平坦面。
此时，与三维生长工序S222同样地，在c面扩大层92中，以小面92ff为生长面而生长的部分借助小面92ff而混入氧，形成高氧浓度层98。需要说明的是，在c面扩大层92中以c面92cf为生长面而生长的部分，氧的混入被抑制。
另外，此时，在半导体层9内于沿着主面的方向上连续形成高氧浓度层98。具体而言，首先，在三维生长工序S222后的规定期间，在掩模层8的开口部8a的上方，在使c面消失了的状态下，以小面92ff为生长面使c面扩大层92进行三维生长。由此，在三维生长层91的顶部上也形成高氧浓度层98。然后，通过使c面92cf露出并使该c面92cf扩大，小面92ff缓慢缩小。由此，高氧浓度层98以填埋邻接的三维生长层91之间的V字状的凹部的方式形成。高氧浓度层98中，填埋邻接的三维生长层91之间的凹部的部分借助于三维生长层91的顶部上形成的部分而连续地连接。这样，能够在半导体层9内、在沿着主面的方向上连续形成高氧浓度层98。其结果，能够在主面整体中可靠地得到高氧浓度层98带来的应力抵消效果。
另外，此时，通过将上述掩模层8的开口部8a设为在沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状，能够使高氧浓度层98的厚度分布仿照掩模层8的开口部8a的形状而呈条纹状的分布。具体而言，如上所述，通过以填埋邻接的三维生长层91之间的凹部的方式形成高氧浓度层98，与掩模层8相对的高氧浓度层98的下侧截面形状成为大致V字状。另外，通过一边使c面扩大层92横向生长一边使c面92cf扩大，在高氧浓度层98中的掩模层8的上方形成弯曲的凸部。由此，高氧浓度层98的厚度在与掩模层8的延伸方向垂直的方向上从开口部8a的中央朝向掩模层8的中央缓慢变厚。即，能够以所谓的蛇腹状形成高氧浓度层98，所述蛇腹状是指在与掩模层8的延伸方向垂直的方向上交替具有厚度厚的部分和厚度薄的部分。其结果，能够使高氧浓度层98带来的应力抵消效果产生方向依赖性。
本实施方式中，通过将上述掩模层8的开口部8a设为例如在沿着a轴的方向上延伸的条纹状，能够以在沿着m轴的方向上交替具有厚度厚的部分和厚度薄的部分的蛇腹状形成高氧浓度层98。由此，高氧浓度层98带来的应力抵消效果中，沿着a轴的方向的效果在该轴方向上是均匀的，与此相对，能够使沿着m轴的方向的效果在该方向上呈周期性，使其比沿着a轴的方向的效果更加提高。
另外，此时，通过在三维生长层91和c面扩大层92的生长过程中使位错(图中点线)局部汇集，从而能够降低半导体层9的主面中的位错密度，并且在半导体层9的主面中形成高位错密度区域和低位错密度区域。具体而言，如上所述，三维生长层91的沿着c轴的方向传播的位错在小面91ff露出的位置朝向相对于c轴倾斜的方向弯曲传播。在三维生长层91中沿着相对于c轴倾斜的方向传播的位错在c面扩大层92中也沿同样的方向继续传播。在c面扩大层92中沿着相对于c轴倾斜的方向传播的位错在掩模层8中汇集在与延伸方向垂直的方向的中央。对于汇集在掩模层8的中央的多个位错中的一部分，使其传播方向由相对于c轴倾斜的方向再次变化为沿着c轴的方向，传播至半导体层9的主面(上表面)。通过这样地使位错局部汇集，从而在半导体层9中，在位错汇集于掩模层8的中央的部分的上方形成高位错密度区域。另一方面，在半导体层9中，于位错在相对于c轴倾斜的方向上传播的部分(从开口部8a的中央到掩模层8的中央的部分)的上方，在沿着c轴的方向上传播的位错减少，从而能够形成低位错密度区域。
另外，此时，将c面扩大工序S224中的生长温度维持在与三维生长工序S222中的生长温度相等的生长温度。需要说明的是，例如，c面扩大工序S224中的其他生长条件也维持为与三维生长工序S222中的其他生长条件相等的条件。通过这样地维持生长条件，即使在高氧浓度层98包含氧的状态下，也能够维持高氧浓度层98的良好的结晶性。
另外，将c面扩大工序S224中的c面扩大层92的厚度方向的高度(厚度的最大值)设为例如掩模层8各自的间距p的1/2倍以上且4倍以下。
(S226：c面生长工序)
如图10C所示地使c面扩大层92的小面92ff完全消失后，如图11的A所示，以c面93cf为生长面，使半导体层9的c面生长层93在c面扩大层92上沿着主面的法线方向(厚度方向)生长。
此时，不使c面93cf以外的小面露出，仅以c面93cf为生长面而使c面生长层93生长，由此能够抑制氧向c面生长层93的混入。即，能够使c面生长层93中的氧浓度低于高氧浓度层98中的氧浓度。
另外，此时，由于高氧浓度层98的应力抵消效果，能够在减少了应力的状态下使c面生长层93生长。由此，在c面生长层93中，能够使c面93cf的弯曲状况得到缓和。即，可以使c面生长层93中的c面93cf的曲率半径大于基底基板7中的c面7f的曲率半径。
另外，此时，通过高氧浓度层98的厚度分布而使高氧浓度层98带来的应力抵消效果产生方向依赖性，由此，在c面生长层93中，能够使c面93cf的弯曲状况产生方向依赖性。即，在c面生长层93中，能够使沿着m轴的方向的至少一部分c面93cf的曲率半径与沿着a轴的方向的c面93cf的曲率半径不同。
本实施方式中，例如，沿着a轴的方向的c面生长层93的c面93cf相对于主面93s弯曲成凹球面状地形成，另一方面，在沿着m轴的方向的c面生长层93的c面93cf中，在该沿着m轴的方向上交替地形成凸部和凹部。例如，沿着m轴的方向的c面93cf的凸部和凹部在俯视时可以与掩模层8和开口部8a各自重叠，也可以不重叠。另外，例如，沿着m轴的方向的c面93cf的周期可以与掩模层8的间距一致，也可以不一致。
另外，本实施方式中，例如，在高氧浓度层98带来的应力抵消效果中，通过使沿着m轴的方向的效果比沿着a轴的方向的效果更加提高，能够在c面生长层93中使沿着m轴的方向的至少一部分c面93cf的曲率半径大于沿着a轴的方向的c面93cf的曲率半径。
需要说明的是，此时，由于高氧浓度层98带来的应力抵消效果的方向依赖性，c面生长层93的偏离角θ4有可能由基底基板7的偏离角θ3发生变化。
以上的高氧浓度层98带来的应力抵消效果例如可以如以下地进行调整。
例如，在c面扩大工序S224中，随着高氧浓度层98的厚度增厚，能够在高氧浓度层98中增强使c面在沿面方向的外侧扩展的应力。即，能够增强高氧浓度层98带来的应力抵消效果。由此，在c面生长层93中，能够提高对c面93cf的弯曲状况的缓和。其结果，能够使c面生长层93中的c面93cf的曲率半径相对于基底基板7中的c面7f的曲率半径的比率增大。
另外，例如，通过使条纹状的掩模层8各自的间距p变长，能够使三维生长工序S222中形成的大致三棱柱状的三维生长层91的高度变高。由此，对于在三维生长工序S222和c面扩大工序S224中形成的高氧浓度层98的周期性的厚度，能够使由最大值-最小值求出的变动幅度(变化范围)增大。通过使高氧浓度层98的厚度的变动幅度增大，能够增强高氧浓度层98带来的应力抵消效果的方向依赖性。其结果，能够使c面生长层93中沿着m轴的方向的至少一部分c面93cf的曲率半径相对于沿着a轴的方向的c面93cf的曲率半径的比率增大。
此外，在c面生长工序S226中，将生长温度维持在与三维生长工序S222中的生长温度和c面扩大工序S224中的生长温度相等的生长温度。需要说明的是，例如，将c面生长工序S226中的其他生长条件(后述掺杂条件除外)也维持为与三维生长工序S222中的气体供给条件和c面扩大工序S224中的其他生长条件相等的条件。通过如此维持生长条件，能够使结晶性良好的c面生长层93生长。
需要说明的是，在c面生长工序S226中，通过对加热至规定的生长温度的基底基板7供给GaCl气体、NH3气体以及作为n型掺杂物气体的SiH2Cl2气体，从而使作为c面生长层93的Si掺杂GaN层进行生长。需要说明的是，作为n型掺杂物气体，也可以供给GeCl4气体等来代替SiH2Cl2气体。
另外，在c面生长工序S226中，将c面生长层93的厚度设为例如300μm以上且10mm以下。通过将c面生长层93的厚度设为300μm以上，在后述的切片工序S230中，能够从c面生长层93切下至少1张基板10。另一方面，通过将c面生长层93的厚度设为10mm以下，在将最终厚度设为650μm并从c面生长层93切下700μm厚的基板10时，即使考虑到切削损失200μm左右，也能够得到至少10张基板10。
(S230：切片工序)
接着，如图11的B所示，例如通过在与半导体层9的主面93s大致平行的切断面上引导线锯，从而对半导体层9中的c面生长层93进行切片。由此，形成作为原生切片基板的基板10。此时，将基板10的厚度设为例如300μm以上且700μm以下。
(S240：研磨工序)
接着，利用研磨装置研磨基板10的两面。需要说明的是，此时，将最终的基板10的厚度设为例如250μm以上且650μm以下。
通过以上的氮化物半导体基板制作工序S200，可制作本实施方式的基板10。
在本实施方式的基板10中，沿着a轴的方向的基板10的c面10f例如相对于主面10s弯曲成凹球面状。另一方面，沿着m轴的方向的基板10的c面10f例如具有在该沿着m轴的方向上交替配置的凸部和凹部。
另外，在本实施方式的基板10中，沿着m轴的方向以及沿着a轴的方向中的任一方向的c面10f的曲率半径例如与该另一方向的至少一部分c面10f的曲率半径不同。本实施方式中，沿着m轴的方向的至少一部分c面10f的曲率半径例如大于沿着a轴的方向的c面10f的曲率半径。
另外，在本实施方式的基板10中，c面10f的曲率半径大于基底基板7的c面7f的曲率半径。具体而言，基板10的c面10f的曲率半径例如为10m以上。
(S320：偏离角测定工序)
制作基板10后，利用X射线衍射的摇摆曲线测定，在基板10的主面10s中的多个点处测定偏离角(θm，θa)。此时，从进行准确测定的观点出发，优选在基板10的主面10s中的5点以上处测定偏离角(θm，θa)。此时，5点以上的测定点优选包括例如中心O、沿着m轴的方向的两端附近的2点、以及沿着a轴的方向的两端附近的2点。另外，为了把握与掩模层8的延伸方向垂直的方向、即沿着m轴的方向的c面10f的周期性，优选将该沿着m轴的方向的测定点数设为大于等于沿着a轴的方向的测定点数。
(S340：基板筛选工序)
取得基板10的偏离角后，制作该基板10的制造者例如会基于基板10的主面10s中偏离角(θm，θa)满足规定的条件的区域面积相对于主面10s的总面积的比率，对基板10进行评级并筛选。
具体而言，在相对于基板10的主面10s的总面积、偏离角(θm，θa)满足上述式(1)的区域的面积的比率为规定值以上时，将基板10评级为良品。
或者，在相对于基板10的主面10s的总面积、偏离角(θm，θa)满足上述式(2-1)和式(2-2)的区域的面积的比率为规定值以上时，将基板10评级为良品。
或者，在相对于基板10的主面10s的总面积、偏离角(θm，θa)满足上述式(3-1)和式(3-2)的区域的面积的比率为规定值以上时，将基板10评级为良品。
此时，这些面积比率越高则评为越高的等级。例如，面积比率为大于50％以上且低于80％时，评为良品等级，面积比率为80％以上且100％以下时，评为最良品等级。另外，面积比率为例如10％以下时，将该基板10评级为不良品并禁止出货。需要说明的是，上述面积比率与等级的关系可以适当设定。
另外，对基板10进行评级后，在基板10为不良品以外的情况下，使其与按照预先确定的各等级的基板10的价格对应，将该基板10作为出货对象。此时，基板10的等级越高则设定越高的价格，该价格可以适当设定。
(S400：半导体层叠物制作工序)
接着，使由III族氮化物半导体形成的半导体功能层50在基板10上外延生长，制作半导体层叠物30。本实施方式中，作为半导体层叠物30，例如，制作构成SBD的层叠物。
具体而言，如图12的A所示，首先，例如利用MOVPE法，对加热至规定的生长温度的基板10供给TMG气体、NH3以及n型掺杂物气体，由此在基板10上形成作为基底n型半导体层51的n型GaN层。此时，将基底n型半导体层51中的n型杂质设为例如Si或Ge。另外，使基底n型半导体层51中的n型杂质浓度与例如基板10中的n型杂质浓度同等，设为1.0×1018cm-3以上且1.0×1019cm-3以下。另外，将基底n型半导体层51的厚度设为0.1μm以上且3μm以下。
形成基底n型半导体层51后，在基底n型半导体层51上形成作为漂移层52的n-型GaN层。此时，将漂移层52中的n型杂质设为例如Si或Ge。另外，使漂移层52中的n型杂质浓度低于例如基板10中的n型杂质浓度和基底n型半导体层51中的n型杂质浓度，设为1.0×1015cm-3以上且5.0×1016cm-3以下。另外，使漂移层52的厚度比基底n型半导体层51的厚度更厚，设为3μm以上且40μm以下。由此，能够降低后述半导体装置40的导通电阻，并且确保半导体装置40的耐压。
根据以上，可制作本实施方式的半导体层叠物30。
本实施方式的半导体层叠物30中，例如，在偏离角(θm，θa)满足式(2-1)和式(2-2)的区域的面积相对于基板10的主面整体的比率大于50％、优选为80％以上的情况下，半导体功能层50的主面的算术平均粗糙度Ra为30nm以下、优选为10nm以下的区域的面积相对于半导体功能层50的主面的总面积的比率大于50％、优选为80％以上。
或者，本实施方式的半导体层叠物30中，例如，在偏离角(θm，θa)满足式(3-1)和式(3-2)的区域的面积相对于基板10的主面整体的比率大于50％、优选为80％以上的情况下，半导体功能层50的主面的算术平均粗糙度Ra为30nm以下、优选为10nm以下的区域的面积相对于半导体功能层50的主面的总面积的比率大于50％、优选为80％以上。
(S500：半导体装置制作工序)
接着，例如，在被提供了半导体层叠物30的用户方，使用半导体层叠物30制作半导体装置40。
具体而言，如图12的B所示，在漂移层52上的规定的位置形成p型电极61。此时，将p型电极61设为例如钯(Pd)/镍(Ni)膜。
另外，在基板10的背面侧形成n型电极66。此时，将n型电极66设为例如Ti/铝(Al)膜。
形成p型电极61和n型电极66后，在非活性气体的气氛下，对半导体层叠物30照射红外线，将半导体层叠物30退火。由此，提高p型电极61和n型电极66各自的密合性、并且降低p型电极61和n型电极66各自的接触电阻。
将半导体层叠物30退火后，切割半导体层叠物30，切出规定大小的芯片。
根据以上，如图12的C所示，可制作本实施方式的半导体装置40。
(S600：半导体装置筛选工序)
制作半导体装置40后，进行基于基板10的主面10s内的位置(x，y)处的偏离角(θm，θa)来筛选半导体装置40的半导体装置筛选工序S600。例如，在基板10的主面10s内的规定位置(x，y)处，偏离角(θm，θa)满足规定的条件时，筛选该规定位置处的半导体装置40并拾取。
具体而言，对于从实际的基板10的主面10s中偏离角(θm，θa)满足式(1)的区域内切出的半导体装置40，判定半导体功能层50的表面形态有可能良好，将该半导体装置40作为良品筛选并拾取。
另外，对于从实际的基板10的主面10s中偏离角(θm，θa)满足式(2-1)和式(2-2)的区域内切出的半导体装置40，判定半导体功能层50的表面形态确实良好，将该半导体装置40作为最良品筛选并拾取。
另外，对于从实际的基板10的主面10s中偏离角(θm，θa)满足式(3-1)和式(3-2)的区域内切出的半导体装置40，判定半导体功能层50的表面形态确实良好，将该半导体装置40作为最良品筛选并拾取。
另一方面，对于从实际的基板10的主面10s中偏离角(θm，θa)不满足上述条件的区域内切出的半导体装置40，判定半导体功能层50的表面形态粗糙，将该半导体装置40作为不良品而排除在外。
根据以上，可制造本实施方式的作为SBD的半导体装置40。
(3)根据本实施方式得到的效果
根据本实施方式，可得到以下所示的1个或多个效果。
(a)在本实施方式的半导体层生长工序S220中，在半导体层9中的以小面91ff、92ff为生长面的横向生长的部分，借助小面91ff、92ff而混入氧，在半导体层9内形成氧浓度高于其他部分的高氧浓度层98。通过在高氧浓度层98中混入氧，能够使高氧浓度层98的晶格常数大于半导体层9的其他部分的晶格常数。通过使高氧浓度层98的晶格常数相对较大，能够在高氧浓度层98中产生使c面在沿面方向的外侧扩展的应力。由此，能够在比高氧浓度层98更靠下侧使朝向c面的曲率中心集中的应力与使高氧浓度层98的c面在沿面方向的外侧扩展的应力相抵消。然后，在以c面93cf为生长面而使半导体层9的c面生长层93在高氧浓度层98上沿着主面的法线方向生长时，由于高氧浓度层98的应力抵消效果，从而能够在降低了应力的状态下使c面生长层93生长。由此，在c面生长层93中，能够使c面93cf的弯曲状况缓和。其结果，能够使由半导体层9的c面生长层93得到的基板10的c面10f的曲率半径大于基底基板7中的c面7f的曲率半径。
(b)通过使由半导体层9的c面生长层93得到的基板10的c面10f的曲率半径增大，能够使基板10的主面10s内的偏离角分布(偏离角的偏差)窄至规定的范围。由此，使半导体功能层50在基板10上生长而制作半导体层叠物30时，能够容易地控制依赖于基板10的主面10s内的偏离角的、半导体功能层50的表面形态。例如，如果使主面10s的中心O的偏离角(θm，θa)处于表面形态良好区域内，则能够在基板10的主面10s内的宽范围中容易地得到半导体功能层的表面形态良好的部分。
(c)利用上述方法，通过在降低了应力的状态下使半导体层9的c面生长层93生长，能够在短时间内增大c面生长层93的c面93cf的曲率半径。
此处，在具有弯曲成凹球面状的c面的基底基板上使半导体层较厚地生长(而不形成掩模层)时，随着半导体层变厚，有半导体层的c面的曲率半径缓慢增大的倾向。然而，相对于半导体层的厚度，c面的曲率半径增大的速度慢。因此，为了使半导体层的c面的曲率半径增大至期望的半径，需要长的生长时间。
与此相对，本实施方式中，通过利用上述高氧浓度层98带来的应力抵消效果，能够使c面生长层93的c面93cf的曲率半径增大而不依赖于c面的曲率半径对半导体层9的厚度的依赖性。由此，能够使c面生长层93的c面93cf的曲率半径在短时间内增大。其结果，能够提高增大了c面10f的曲率半径的基板10的制造的生产量(Through put)。
(d)通过将掩模层8的开口部8a设为在沿着m轴的方向或沿着a轴的方向中的任一方向上延伸的条纹状，能够使高氧浓度层98的厚度分布仿照掩模层8的开口部8a的形状而呈条纹状的分布。即，能够以所谓的蛇腹状形成高氧浓度层98，所述蛇腹状是指在与掩模层8的延伸方向垂直的方向上交替具有厚度厚的部分和厚度薄的部分。由此，能够使高氧浓度层98带来的应力抵消效果产生方向依赖性。通过高氧浓度层98带来的应力抵消效果的方向依赖性，在c面生长层93中，能够使c面93cf的弯曲状况产生方向依赖性。其结果，在由c面生长层93得到的基板10中，能够使沿着m轴的方向以及沿着a轴的方向中的任一方向的c面10f的曲率半径与该另一方向的至少一部分c面10f的曲率半径不同。
(e)通过将掩模层8的开口部8a设为在沿着a轴的方向上延伸的条纹状，能够以在沿着m轴的方向上交替具有厚度厚的部分和厚度薄的部分的蛇腹状形成高氧浓度层98。由此，高氧浓度层98带来的应力抵消效果中，沿着a轴的方向的效果在该轴方向上是均匀的，与此相对，能够使沿着m轴的方向的效果在该方向上呈周期性，使其比沿着a轴的方向的效果更加提高。其结果，在由c面生长层93得到的基板10中，能够使沿着m轴的方向的至少一部分c面10f的曲率半径大于沿着a轴的方向的c面10f的曲率半径。
(f)在由c面生长层93得到的基板10中，通过使沿着m轴的方向的至少一部分c面10f的曲率半径与沿着a轴的方向的c面10f的曲率半径不同，从而在基板10的偏离角分布中，能够使偏离角m轴成分θm的范围与偏离角a轴成分θa的范围不同。由此，在偏离角坐标图中，能够容易地调整基板10的偏离角分布而使其与表面形态良好区域的复杂分布相吻合。
此处，如图2所示，本发明人发现，在半导体功能层的表面形态对基板的主面的偏离角的依赖性中，表面形态良好区域并不一定相对于偏离角(0，0)成中心对称，而是显示出复杂的分布。认为这是因为，半导体功能层的表面形态除了基板的偏离角以外，还受到半导体功能层生长时的生长炉状态、基板的放置方式、基板的旋转方向、气体对基板的供给方向等的影响。由于显示这样的表面形态的依赖性，因此若基板的偏离角分布为各向同性(即，基板的主面的范围在偏离角坐标图上为正圆)，则难以在基板的主面内使表面形态良好区域变多。
于是，本实施方式中，通过使沿着m轴的方向的至少一部分c面10f的曲率半径与沿着a轴的方向的c面10f的曲率半径不同，能够使基板10的偏离角分布中的偏离角m轴成分θm的范围与偏离角a轴成分θa的范围不同，即，能够使基板10的偏离角分布为非各向同性。由此，能够容易地调整基板10的主面10s内的偏离角分布而使其与偏离角坐标图上的表面形态良好区域的复杂分布相吻合。其结果，在基板10的主面10s内，能够高效地使半导体功能层的表面形态良好的部分变多。
(g)另外，在由c面生长层93得到的基板10中，通过使沿着m轴的方向的至少一部分c面10f的曲率半径大于沿着a轴的方向的c面10f的曲率半径，从而能够使基板10的偏离角分布中的偏离角m轴成分θm的范围小于偏离角a轴成分θa的范围。此处，在上述偏离角坐标图的表面形态良好区域中，在θm轴方向短且在θa轴方向长的区域多。于是，本实施方式中，通过使基板10的偏离角分布中的偏离角m轴成分θm的范围小于偏离角a轴成分θa的范围，从而在偏离角坐标图中，能够容易地调整基板10的偏离角分布而使其与表面形态良好区域中的θm轴方向短且θa轴方向长的区域相吻合。其结果，在基板10的主面10s内，能够更高效地使半导体层的表面形态良好的部分变多。
(h)进而，在由c面生长层93得到的基板10中，通过使沿着m轴的方向的至少一部分c面10f的曲率半径为沿着a轴的方向的c面10f的曲率半径的1.5倍以上、优选为2倍以上，从而在基板10的偏离角分布中，能够使偏离角m轴成分θm的范围为偏离角a轴成分θa的范围的2/3倍以下、优选为1/2倍以下。由此，能够将基板10的偏离角分布稳定地维持在表面形态良好区域内。其结果，在基板10的主面10s内，能够更高效且容易地使半导体层的表面形态良好的部分变多。
(i)本实施方式的基板10的主面10s的至少一部分的偏离角(θm，θa)包含在区域A、区域B以及区域C的至少任一者中。由此，能够由使用了基板10的半导体层叠物30的至少一部分得到半导体功能层50的表面形态良好的部分。通过由半导体功能层50的表面形态良好的部分制作半导体装置40，能够抑制半导体功能层50的表面中的局部电场集中。其结果，能够提高半导体装置40的耐压。
(j)在本实施方式的氮化物半导体基板制作工序S200中，作为基底基板7，使用通过VAS法制作的基板。在通过VAS法制作的基底基板7中，位错密度低。通过使用该基底基板7并在基底基板7的主面7s上形成有条纹状的掩模层8的状态下使半导体层9生长，从而在基底基板7内在沿着c轴的方向上延伸的多个位错中的一部分被掩模层8截断，向半导体层9的传播被抑制。另外，在半导体层9的生长过程中，通过使位错在局部汇集，能够使所汇集的多个位错中的、柏氏矢量互为相反的位错彼此消失。由此，能够降低半导体层9的主面中的位错密度。其结果，能够得到使位错密度比基底基板7更加降低的基板10。
(k)在本实施方式的半导体层生长工序S220中，能够使在沿着三维生长层91的c轴的方向上传播的位错在c面91cf以外的小面91ff露出的位置、朝向相对于该小面91ff大致垂直的方向、即相对于c轴倾斜的方向弯曲而传播。由此，能够于在位错相对于c轴倾斜的方向上传播的部分的上方形成低位错密度区域。通过由如此制造的基板10的低位错密度区域切出半导体装置，能够得到抑制了起因于位错的器件特性降低的半导体装置。
(l)本实施方式中，由于上述制造方法中使用的基底基板7的主面内的位错密度低，因此使半导体层9在基底基板7上生长时，多个位错发生结合(混合)的情况少。由此，在由半导体层9得到基板10内，能够抑制具有较大的柏氏矢量的位错的生成。具体而言，能够使基板10所具有的多个位错各自的柏氏矢量的大小为例如a、a+c、或c中的任一者。其结果，在由基板10切出的半导体装置中，能够抑制起因于具有较大的柏氏矢量的位错的器件特性降低。
<其他实施方式>
以上对本发明的实施方式具体进行了说明。然而，本发明不受上述实施方式的限定，在不脱离其主旨的范围内可以进行各种变更。
上述实施方式中，针对基板10为GaN自支撑基板的情况进行了说明，但基板10不限于GaN自支撑基板，例如可以为由氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等III族氮化物半导体、即用AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式表示的III族氮化物半导体形成的自支撑基板。
上述实施方式中，针对基板10为n型的情况进行了说明，但基板10也可以为p型、或具有半绝缘性。例如，使用基板10制造作为高电子迁移率晶体管(HEMT)的半导体装置时，基板10优选具有半绝缘性。
上述实施方式中，针对半导体功能层50由GaN形成的情况进行了说明，但半导体功能层50不限于GaN，例如可以由AlN、AlGaN、InN、InGaN、AlInGaN等III族氮化物半导体、即用AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式表示的III族氮化物半导体形成。
上述实施方式中，针对半导体功能层50由与基板10相同的III族氮化物半导体形成的情况进行了说明，但半导体功能层50中的至少1层也可以由与基板10不同的III族氮化物半导体形成。
上述实施方式中，针对由半导体层叠物30制作的半导体装置40为SBD的情况进行了说明，但该半导体装置40也可以为SBD以外的装置。具体而言，半导体装置40例如可以为pn接合二极管(包括LED)、结势垒肖特基二极管、HEMT等。
需要说明的是，半导体装置40为作为LED的pn接合二极管且在发光层中包含In的情况下，通过使基板10的c面10f的曲率半径增大并使基板10的主面10s内的偏离角分布(偏离角的偏差)窄至规定的范围内，能够抑制发光层中的In含量的偏差。
上述实施方式中，针对在掩模层形成工序S210中将掩模层8的开口部8a设为在沿着a轴的方向上延伸的条纹状的情况进行了说明，但也可以应用以下的变形例1。
(变形例1)
变形例1中，在掩模层形成工序S210中，将掩模层8的开口部8a设为在沿着m轴的方向上延伸的条纹状。该变形例1中能够得到如下所述的基板10。
变形例1的基板10中，沿着m轴的方向的c面10f例如相对于主面10s弯曲成凹球面状。另一方面，沿着a轴的方向的基板10的c面10f例如具有在沿着该a轴的方向上交替配置的凸部和凹部。
另外，变形例1的基板10中，沿着a轴的方向的至少一部分c面10f的曲率半径例如大于沿着m轴的方向的c面10f的曲率半径。沿着a轴的方向的至少一部分c面10f的曲率半径例如为沿着m轴的方向的c面10f的曲率半径的1.5倍以上、优选为2倍以上。
另外，变形例1的基板10中，c面10f的曲率半径大于基底基板7的c面7f的曲率半径。具体而言，基板10的c面10f的曲率半径例如为10m以上。
根据变形例1，在偏离角坐标图中，能够与表面形态良好区域相应地调整基板10的偏离角分布。具体而言，在偏离角坐标图中，能够容易地调整基板10的偏离角分布而使其例如与表面形态良好区域中的θa轴方向短且θm轴方向长的区域相吻合。
上述实施方式中，针对基底基板准备工序S100中通过VAS法制作基底基板7的情况进行了说明，但只要是使用由与III族氮化物半导体不同的材料形成的异种基板，并通过从该异种基板将晶体层剥离来制作基底基板7的方法，则也可以使用VAS法以外的方法。
上述实施方式中，针对切片工序S170等中使用线锯对第2晶体层6进行切片的情况进行了说明，但也可以使用例如外周刃切片机、内周刃切片机、放电加工机等。
上述实施方式中，针对在半导体层生长工序S220中的c面扩大工序S224和c面生长工序S226各自中将生长条件维持为与三维生长工序S222中的生长条件相等的条件的情况进行了说明，但也可以将c面扩大工序S224和c面生长工序S226中的至少一种工序中的生长条件设为与三维生长工序S222中的生长条件不同的生长条件。例如，也可以将c面扩大工序S224和c面生长工序S226中的至少一种工序中的生长条件设为沿着c轴的方向的生长速率小于等于沿着c轴的方向以外的方向的生长速率的条件。
上述实施方式中，提到了在c面生长工序S226中将c面生长层93的厚度设为可从c面生长层93得到多张基板10的厚度的情况，但有可能产生如下所述的课题。具体而言，随着c面生长层93的厚度增厚，低氧浓度且晶格常数小的c面生长层93自身的影响变强，在c面生长层93中，朝向c面93cf的曲率中心而集中的应力有可能逐渐变强。因此，若c面生长层93的厚度过度变厚，则在c面生长层93的上层部，c面93cf的弯曲状况的缓和减弱，有可能c面93cf的翘曲变大(曲率半径变小)。于是，为了解决这样的课题，可以应用如下所述的变形例2和3。
(变形例2)
变形例2中，在c面生长工序S226中，使c面生长层93的厚度比上述实施方式中的基板10的厚度更薄，例如设为100μm以上且200μm以下。然后，不进行切片工序S230和研磨工序S240。即，并非从c面生长层93得到基板10，而是制作具有基底基板7、掩模层8以及半导体层9的层叠结构体(图11的A的状态)。
制作层叠结构体后，在半导体层叠物制作工序S400中，使半导体功能层50在层叠结构体上外延生长，从而制作半导体层叠物30。制作半导体层叠物30后，研磨层叠结构体的背面侧并去除层叠结构体中的基底基板7、掩模层8以及高氧浓度层98。由此，与上述实施方式同样地得到具有c面生长层93和半导体功能层50的半导体层叠物30。以后的工序与上述实施方式相同。
根据变形例2，在c面生长工序S226中，以高氧浓度层98带来的应力抵消效果高的状态停止c面生长层93的生长。由此，能够可靠地缓和c面生长层93的c面93cf的弯曲状况，并避免起因于上述c面生长层93的厚膜化的、c面93cf的曲率半径的缩小现象。
另外，根据变形例2，由于在制作半导体层叠物30后去除层叠结构体中的基底基板7、掩模层8以及高氧浓度层98，因此在由半导体层叠物30得到的半导体装置40的背面侧不会残留基底基板7、掩模层8以及高氧浓度层98。由此，能够在半导体装置40的背面侧容易地形成电极。
(变形例3)
变形例3中，在c面生长工序S226中，将c面生长层93的厚度设为仅可得到1张基板10的厚度，例如设为300μm以上且700μm以下。然后，通过进行切片工序S230和研磨工序S240，可得到1张基板10。需要说明的是，最终的基板10的厚度设为例如250μm以上且650μm以下。
得到1张基板10后，在正式生长工序中，例如，利用HVPE法，将该基板10用作晶种基板，在基板10上使以c面为生长面的正式生长层(本体生长层)外延生长。此时，将正式生长层的厚度设为可得到多张基板10的厚度，例如设为300μm以上且10mm以下。然后，通过进行切片工序和研磨工序而得到多张基板10。需要说明的是，最终的基板10的厚度与上述实施方式相同，例如设为250μm以上且650μm以下。
根据变形例3，在c面生长工序S226中，将c面生长层93的厚度设为仅可得到1张基板10的厚度。另外，以高氧浓度层98带来的应力抵消效果高的状态停止c面生长层93的生长。由此，与变形例2同样地，能够避免起因于上述c面生长层93的厚膜化的、c面93cf的曲率半径的缩小现象。
另外，根据变形例3，在正式生长工序中，以缓和了c面生长层93的c面93cf的弯曲状况的基板10作为晶种基板，使正式生长层进行生长。在该作为晶种基板使用的基板10的背面侧，没有用于调整应力之类的特别结构。由此，能够抑制正式生长工序中的基板10的热变形中产生特殊的各向异性。即，能够使该基板10的热变形仅依赖于构成基板10的III族氮化物半导体自身的线膨涨系数。由此，在正式生长工序中，能够较长地维持降低了正式生长层中的应力的状态。其结果，能够从正式生长层较多地得到缓和了c面的弯曲状况的基板10。
实施例
以下，对用于支持本发明的效果的各种实验结果进行说明。
(1)实验1
(1-1)氮化物半导体基板制作用的层叠结构体的制作
使用上述实施方式的方法，按照以下条件和构成，使半导体层在基底基板上生长，从而制作氮化物半导体基板制作用的层叠结构体。
(基底基板)
材质：GaN
制作方法：VAS法
直径：1英寸
厚度：400μm
相对于主面最近的低指数晶面：(0001)面
(掩模层)
掩模层的俯视形状：条纹状
掩模层的延伸方向：a轴方向
掩模层的厚度：1μm
掩模层的宽度：10μm
掩模层的间距：200μm
(半导体层)
材质：GaN
成膜方法：HVPE法
半导体层的厚度：约400μm
GaCl气体流量：NH3气体流量＝1：1
生长温度：1015℃
生长时间：120分钟
(1-2)评价
(荧光显微镜观察)
使上述层叠结构体在由a面形成的截面裂开，利用荧光显微镜观察该截面。
(阴极发光图像的观察)
使用扫描型电子显微镜(SEM)，观察上述由a面形成的截面的阴极发光(CL)图像。
(c面的分布和曲率半径的测定)
在半导体层的主面中，进行X射线衍射的摇摆曲线测定。由此，在把握半导体层的c面的分布的同时，求出c面的曲率半径。需要说明的是，使用与实验1中使用的基底基板同等的基底基板，在该基底基板的主面中进行同样的测定，求出基底基板的c面的曲率半径。
(位错密度的测定)
对上述层叠结构体实施利用熔融KOH的蚀刻处理。然后，利用显微镜观察测定半导体层的主面中与位错对应而产生的蚀刻坑的密度，由此测定半导体层的主面中的位错密度(平均位错密度)。
(位错的柏氏矢量的测定)
通过使用了TEM的LACBED法来测定半导体层中的位错的柏氏矢量的大小。
(1-3)结果
(基于荧光显微镜的观察图像)
图13为示出实施例的层叠结构体的由a面形成的截面的基于荧光显微镜的观察图像的图。
如图13所示，根据光致发光(PL)强度的不同，在半导体层内确认了各层的存在。
在基底基板上，以夹着掩模层而邻接的方式形成了多个大致三棱柱状的三维生长层。由此，确认到在三维生长工序中，能够在掩模层的开口部内露出的基底基板上使三维生长层进行三维生长，使c面以外的小面露出。另外，由于三维生长层的顶部尖锐，因此确认到能够使c面从三维生长层完全消失。另外，由于三维生长层具有大致三棱柱的倾斜面，因此确认到，作为三维生长层的小面，露出了平行于a轴且从m面倾斜的面。
在三维生长层上形成了PL强度低的层。认为在该层中氧浓度高，从而PL强度变低。即，确认到能够在以小面为生长面横向生长的部分中混入氧，在半导体层内形成氧浓度比其他部分高的高氧浓度层。另外，高氧浓度层以填埋邻接的三维生长层之间的V字状的凹部的方式形成。另外，在三维生长层的顶部上也形成有高氧浓度层。由此，高氧浓度层中的填埋邻接的三维生长层之间的凹部的部分借助在三维生长层的顶部上形成的部分连续地连接。即，确认到能够使高氧浓度层在半导体层内、在沿着主面的方向上连续地形成。
高氧浓度层随着向基底基板的主面的上方推移而缓慢消失，再次形成了PL强度比高氧浓度层更高的层。由此，确认到在三维生长层上，随着向基底基板的主面的上方推移，c面缓慢扩大，形成了c面扩大层。
在c面扩大层上，连续形成了PL强度比高氧浓度层更高的层。该层的主面为与基底基板的主面平行的平坦面。由此，确认到能够以c面为生长面而使氧浓度低的c面生长层在高氧浓度层上沿着主面的法线方向生长。
(CL图像)
图14为示出实施例的层叠结构体的由a面形成的截面的基于扫描型电子显微镜的阴极发光图像的图。
如图14所示，在CL图像中也与上述基于荧光显微镜的观察图像同样地，根据CL强度的不同，在半导体层内确认了三维生长层、高氧浓度层、c面扩大层以及c面生长层的存在。
(c面的分布和曲率半径)
图15的A为示出对基底基板的沿着m轴的方向进行X射线衍射的摇摆曲线测定的结果的图，图15的B为示出对基底基板的沿着a轴的方向进行X射线衍射的摇摆曲线测定的结果的图，图15的C为示出对半导体层的沿着m轴的方向进行X射线衍射的摇摆曲线测定的结果的图，图15的D为示出对半导体层的沿着a轴的方向进行X射线衍射的摇摆曲线测定的结果的图。图16的A为示出对半导体层的沿着m轴的方向、以窄间距进行X射线衍射的摇摆曲线测定的结果的图，图16的B为示出对半导体层的沿着a轴的方向、以窄间距进行X射线衍射的摇摆曲线测定的结果的图。需要说明的是，在图16的A和B的测定中，由于将狭缝宽度设为0.03mm，因此X射线的印迹(footprint)为约0.1mm。
根据图15的A和B各自的基底基板的测定结果，在基底基板中，相对于沿着m轴的方向以及沿着a轴的方向各自的位置，衍射角ω呈线性增加。由此，确认到在基底基板中，沿着m轴的方向以及沿着a轴的方向的各自的c面相对于主面弯曲成凹球面状。另外，基于该图的衍射角相对于位置的斜率求出c面的曲率半径，结果在基底基板中，沿着m轴的方向以及沿着a轴的方向的各自的c面的曲率半径为约4.7m。
根据图15的C和D的半导体层的测定结果，半导体层的FWHM小于基底基板的FWHM。由此，确认到能够使具有良好的结晶性的半导体层在基底基板上生长。
另外，根据图15的C的半导体层的沿着m轴的方向的宏观测定结果，在半导体层中，相对于沿着m轴的方向的位置，衍射角ω一边随机变化一边减少。由此，确认到半导体层的沿着m轴的方向的c面相对于主面弯曲成凸起。另外，基于该图的衍射角相对于沿着m轴的方向的位置的近似直线的斜率求出c面的曲率半径，结果在半导体层中，沿着m轴的方向的c面的宏观曲率半径约为81.9m。
另外，根据图16的A的半导体层的沿着m轴的方向的微观测定结果，衍射角ω相对于半导体层的沿着m轴的方向的位置一边以随机周期变化一边增加。由此，确认到在半导体层中，沿着m轴的方向的c面具有在该沿着m轴的方向上交替配置的凸部和凹部。另外，确认到在半导体层的沿着m轴的方向的7mm的范围内，半导体层的沿着m轴的方向的c面相对于主面弯曲成凹陷。另外，由于相对于半导体层的沿着m轴的方向的位置的衍射角ω能够近似为直线，因此基于该近似直线的斜率求出c面的曲率半径，结果在半导体层的沿着m轴的方向的7mm的范围中，沿着m轴的方向的c面的微观曲率半径约为81.9m。
另外，根据图15的D的半导体层的沿着a轴的方向的宏观测定结果，在半导体层中，相对于沿着a轴的方向的位置，衍射角ω呈线性增加。由此，确认到半导体层的沿着a轴的方向的c面相对于主面弯曲成凹球面状。另外，基于该图的衍射角相对于沿着a轴的方向的位置的近似直线的斜率求出c面的曲率半径，结果在半导体层中，沿着a轴的方向的c面的曲率半径约为35.8m。
另外，根据图16的B的半导体层的沿着a轴的方向的微观测定结果，衍射角ω相对于半导体层的沿着a轴的方向的位置也呈线性增加。由此，确认到在半导体层中，沿着a轴的方向的c面没有周期性。需要说明的是，该图中在1500μm的位置，衍射角ω呈阶梯状发生变化，但认为这是因为在测定中跨越了基底基板上的掩模层。
根据这些结果，确认到通过上述高氧浓度层带来的应力抵消效果，能够使半导体层的c面生长层中的c面的曲率半径大于基底基板中的c面的曲率半径。另外，确认到通过将掩模层的开口部设为在沿着a轴的方向上延伸的条纹状，能够使高氧浓度层带来的应力抵消效果产生方向依赖性，能够在半导体层的c面生长层中使沿着m轴的方向的至少一部分c面的曲率半径大于沿着a轴的方向的c面的曲率半径。
(位错密度)
半导体层的主面中的位错密度(的最大值)为5.2×105cm-2。需要说明的是，基底基板的主面中的位错密度约为3×106cm-2。由此，确认到通过上述制造方法，能够使半导体层的主面中的位错密度低于基底基板的主面中的位错密度。
另外，在半导体层的主面中形成了高位错密度区域和低位错密度区域。低位错密度区域的位错密度低于高位错密度区域的位错密度，为低于1×105cm-2。
另外，俯视时高位错密度区域的位置与掩模层的位置重合。高位错密度区域和低位错密度区域分别为在沿着a轴的方向上延伸的条纹状。高位错密度区域和低位错密度区域在沿着m轴的方向上交替形成。
另外，低位错密度区域内形成了最小500μm见方的无位错区域。
根据这些结果，确认到通过在高氧浓度层的生长过程中使位错在掩模层上方局部地汇集，能够在半导体层的主面中仿照掩模层的条纹形状形成高位错密度区域和低位错密度区域。
(位错的柏氏矢量的测定)
通过使用了TEM的LACBED法对半导体层中的位错的柏氏矢量的大小进行测定，结果位错的柏氏矢量的大小为a、a+c、或c中的任一者。根据该结果，确认到能够在半导体层中抑制具有较大的柏氏矢量的位错的生成。
(2)实验2
(2-1)氮化物半导体基板和半导体层叠物的制作
使用上述实施方式的方法，除了基底基板的构成为以下构成这一点以外，与上述(1-1)同样地使半导体层在基底基板上生长。然后，通过对该半导体层进行切片而制作氮化物半导体基板。
(基底基板)
材质：GaN
制作方法：VAS法
直径：2英寸
厚度：400μm
基板的导电型：n型
基板中的n型杂质：Si
基板中的n型杂质浓度：1×1018cm-3
相对于主面最近的低指数晶面：c面
进而，使用上述氮化物半导体基板，制作具有以下构成的半导体层叠物。
(半导体层叠物的构成)
半导体功能层：(从基板侧起)基底n型半导体层、漂移层
基底n型半导体层的构成：Si掺杂GaN层
基底n型半导体层中的Si浓度：2×1018cm-3
基底n型半导体层的厚度：2μm
漂移层的构成：Si掺杂GaN层
漂移层中的Si浓度：0.9×1016cm-3
漂移层的厚度：13μm
(2-2)评价
(偏离角分布)
在氮化物半导体基板的主面中，通过进行X射线衍射的摇摆曲线测定来测定氮化物半导体基板中的偏离角分布。
(表面粗糙度)
利用原子力显微镜(AFM)测定半导体层叠物中的半导体功能层的主面的表面粗糙度。
(2-3)结果
(偏离角分布)
图17为示出基底基板的偏离角分布与实施例的氮化物半导体基板的偏离角分布与区域A、区域B以及区域C的关系的偏离角坐标图。
如图17示出的偏离角坐标图所示，确认到氮化物半导体基板的偏离角分布小于基底基板的偏离角分布。另外，确认到该基板的主面整体包含在区域B内，满足上述式(2-1)和式(2-2)。即，确认到偏离角(θm，θa)满足式(2-1)和式(2-2)的区域(着色区域)的面积相对于该基板的主面的总面积的比率为约100％以上。
(表面粗糙度)
确认到在半导体层叠物中的半导体功能层的主面的任意位置处，表面粗糙度为约7nm。即，确认到在基板的整面中，半导体功能层的表面形态良好。
<本发明的优选方式>
以下对本发明的优选方式进行附记。
(附记1)
一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，具有最近的低指数晶面为(0001)面的主面，
沿着<1-100>轴的方向以及沿着与前述<1-100>轴垂直的<11-20>轴的方向中的任一方向的前述(0001)面相对于前述主面弯曲成凹球面状，
前述沿着<1-100>轴的方向以及沿着与前述<1-100>轴垂直的前述<11-20>轴的方向中的任一方向的前述(0001)面的曲率半径与另一方向的至少一部分前述(0001)面的曲率半径不同。
(附记2)
根据附记1所述的氮化物半导体基板，其中，
沿着前述<1-100>轴的方向以及沿着前述<11-20>轴的方向中的任一另一方向的前述(0001)面具有在该另一方向上交替配置的凸部和凹部。
(附记3)
根据附记1或2所述的氮化物半导体基板，其中，
沿着前述<11-20>轴的方向的前述(0001)面相对于前述主面弯曲成凹球面状，
沿着前述<1-100>轴的方向的至少一部分前述(0001)面的曲率半径大于沿着<11-20>轴的方向的前述(0001)面的曲率半径。
(附记4)
根据附记3所述的氮化物半导体基板，其中，
沿着前述<1-100>轴的方向的至少一部分前述(0001)面的曲率半径为沿着前述<11-20>轴的方向的前述(0001)面的曲率半径的1.5倍以上。
(附记5)
根据附记1或2所述的氮化物半导体基板，其中，
沿着前述<1-100>轴的方向的前述(0001)面相对于前述主面弯曲成凹球面状，
沿着前述<11-20>轴的方向的至少一部分前述(0001)面的曲率半径大于沿着前述<1-100>轴的方向的前述(0001)面的曲率半径。
(附记6)
根据附记5所述的氮化物半导体基板，其中，
沿着前述<11-20>轴的方向的至少一部分前述(0001)面的曲率半径为沿着前述<1-100>轴的方向的前述(0001)面的曲率半径的1.5倍以上。
(附记7)
根据附记1～6中任一项所述的氮化物半导体基板，其中，
前述主面不包含前述晶体的<0001>轴相对于前述主面的法线的偏离角的大小为0的区域。
(附记8)
根据附记1～7中任一项所述的氮化物半导体基板，其中，
相对于前述主面的法线，将前述晶体的<0001>轴的偏离角中沿着前述<1-100>轴的方向成分设为θm、将前述偏离角中沿着与前述<1-100>轴垂直的前述<11-20>轴的方向成分设为θa时，
前述主面的至少一部分中的前述偏离角(θm，θa)满足以下的式(1)。
0.0784≤θm 2+θa 2≤0.578···(1)
(附记9)
根据附记8所述的氮化物半导体基板，其中，
前述主面的至少中心的前述偏离角(θm，θa)满足前述式(1)。
(附记10)
根据附记8或9所述的氮化物半导体基板，其中，
相对于前述主面的总面积，前述偏离角(θm，θa)满足前述式(1)的区域的面积的比率大于50％。
(附记11)
根据附记1～7中任一项所述的氮化物半导体基板，其中，
相对于前述主面的法线，将前述晶体的<0001>轴的偏离角中沿着前述<1-100>轴的方向成分设为θm、将前述偏离角中沿着与前述<1-100>轴垂直的前述<11-20>轴的方向成分设为θa时，
前述主面的至少一部分中的前述偏离角(θm，θa)满足以下的式(2-1)和式(2-2)。
0.47≤θm≤0.71···(2-1)
-0.20≤θa≤0.26···(2-2)
(附记12)
根据附记11所述的氮化物半导体基板，其中，
前述主面的至少中心的前述偏离角(θm，θa)满足前述式(2-1)和前述式(2-2)。
(附记13)
根据附记11或12所述的氮化物半导体基板，其中，
相对于前述主面的总面积，前述偏离角(θm，θa)满足前述式(2-1)和前述式(2-2)的区域的面积的比率大于50％。
(附记14)
根据附记1～7中任一项所述的氮化物半导体基板，其中，
相对于前述主面的法线，将前述晶体的<0001>轴的偏离角中沿着前述<1-100>轴的方向成分设为θm、将前述偏离角中沿着与前述<1-100>轴垂直的前述<11-20>轴的方向成分设为θa时，
前述主面的至少一部分中的前述偏离角(θm，θa)满足以下的式(3-1)和式(3-2)。
-0.05≤θm≤0.21···(3-1)
0.36≤θa≤0.65···(3-2)
(附记15)
根据附记14所述的氮化物半导体基板，其中，
前述主面的至少中心的前述偏离角(θm，θa)满足前述式(3-1)和前述式(3-2)。
(附记16)
根据附记14或15所述的氮化物半导体基板，其中，
相对于前述主面的总面积，前述偏离角(θm，θa)满足前述式(3-1)和前述式(3-2)的区域的面积的比率大于50％。
(附记17)
根据附记1～16中任一项所述的氮化物半导体基板，其中，
前述(0001)面的曲率半径为10m以上。
(附记18)
根据附记1～17中任一项所述的氮化物半导体基板，其中，
将前述氮化物半导体基板的直径设为D(mm)时，
在前述主面内，前述晶体的<0001>轴相对于前述主面的法线的偏离角的最大最小差为D/500°以内。
(附记19)
根据附记1～18中任一项所述的氮化物半导体基板，其具有在沿着前述<0001>轴的方向上延伸的多个位错，
将前述<11-20>轴方向的晶格常数设为a、将前述<0001>轴的晶格常数设为c时，
前述多个位错各自的柏氏矢量的大小为a、a+c、或c中的任一者。
(附记20)
根据附记1～19中任一项所述的氮化物半导体基板，其中，
前述主面内的位错密度低于1×106cm-2。
(附记21)
根据附记1～20中任一项所述的氮化物半导体基板，其在前述主面内具有高位错密度区域和低位错密度区域，
前述低位错密度区域内的位错密度低于1×105cm-2，
(附记22)
根据附记1～21中任一项所述的氮化物半导体基板，其中，
前述低位错密度区域包含50μm见方以上的无位错区域。
(附记23)
一种半导体层叠物，其具有：
氮化物半导体基板，其由III族氮化物半导体的晶体形成，具有最近的低指数晶面为(0001)面的主面；
半导体功能层，其设置在前述氮化物半导体基板上，由III族氮化物半导体形成，
在前述氮化物半导体基板中，
沿着<1-100>轴的方向以及沿着与前述<1-100>轴垂直的<11-20>轴的方向中的任一方向的前述(0001)面相对于前述主面弯曲成凹球面状，
沿着前述<1-100>轴的方向以及沿着与前述<1-100>轴垂直的前述<11-20>轴的方向中的任一方向的前述(0001)面的曲率半径与另一方向的至少一部分前述(0001)面的曲率半径不同。
(附记24)
根据附记23所述的半导体层叠物，其中，
相对于前述氮化物半导体基板的前述主面的法线，将前述晶体的<0001>轴的偏离角中沿着<1-100>轴的方向成分设为θm、将前述偏离角中沿着与前述<1-100>轴垂直的<11-20>轴的方向成分设为θa时，
相对于前述氮化物半导体基板的前述主面的总面积，前述偏离角(θm，θa)满足前述式(2-1)和前述式(2-2)的区域的面积的比率大于50％，
相对于前述半导体功能层的主面的总面积，前述半导体功能层的主面的算术平均粗糙度Ra为30nm以下的区域的面积的比率大于50％。
0.47≤θm≤0.71···(2-1)
-0.20≤θa≤0.26···(2-2)
(附记25)
根据附记23所述的半导体层叠物，其中，
相对于前述氮化物半导体基板的前述主面的法线，将前述晶体的<0001>轴的偏离角中沿着<1-100>轴的方向成分设为θm、将前述偏离角中沿着与前述<1-100>轴垂直的<11-20>轴的方向成分设为θa时，
相对于前述氮化物半导体基板的前述主面的总面积，前述偏离角(θm，θa)满足前述式(3-1)和前述式(3-2)的区域的面积的比率大于50％，
相对于前述半导体功能层的主面的总面积，前述半导体功能层的主面的算术平均粗糙度Ra为30nm以下的区域的面积的比率大于50％。
-0.05≤θm≤0.21···(3-1)
0.36≤θa≤0.65···(3-2)
(附记26)
一种层叠结构体，其具有：
基底基板，其由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于前述主面弯曲成凹球面状的(0001)面；
掩模层，其设置在前述基底基板上，具有规定的开口部；
半导体层，其由III族氮化物半导体形成，借助前述掩模层的前述开口部设置在前述基底基板上，
前述半导体层中的前述(0001)面的曲率半径大于前述基底基板中的前述(0001)面的曲率半径。
(附记27)
一种氮化物半导体基板的制造方法，其具备如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于前述主面弯曲成凹球面状的(0001)面；
在前述基底基板上形成具有规定的开口部的掩模层的工序；
使由III族氮化物半导体形成的半导体层借助前述掩模层的前述开口部在前述基底基板上生长的工序；
将前述半导体层切片并制作氮化物半导体基板的工序，
在使前述半导体层生长的工序中，
使前述半导体层中的前述(0001)面的曲率半径大于前述基底基板中的前述(0001)面的曲率半径。
(附记28)
根据附记27所述的氮化物半导体基板的制造方法，其中，在形成前述掩模层的工序中，
使前述掩模层的前述开口部为在沿着<1-100>轴的方向或沿着与前述<1-100>轴垂直的<11-20>轴的方向中的任一方向上延伸的条纹状，
在使前述半导体层生长的工序中，
在前述半导体层中，使沿着前述<1-100>轴的方向以及沿着与前述<1-100>轴垂直的前述<11-20>轴的方向中的任一方向的前述(0001)面的曲率半径与另一方向的至少一部分前述(0001)面的曲率半径不同。
(附记29)
根据附记28所述的氮化物半导体基板的制造方法，其中，
在使前述半导体层生长的工序中，
在前述半导体层中，在沿着前述<1-100>轴的方向以及沿着前述<11-20>轴的方向中的任一另一方向的前述(0001)面中，形成在该另一方向上交替配置的凸部和凹部。
(附记30)
根据附记28或29所述的氮化物半导体基板的制造方法，其中，
在形成前述掩模层的工序中，
使前述掩模层的前述开口部为在沿着前述<11-20>轴的方向延伸的条纹状，
在使前述半导体层生长的工序中，
在前述半导体层中，使沿着前述<1-100>轴的方向的至少一部分前述(0001)面的曲率半径大于沿着前述<11-20>轴的方向的前述(0001)面的曲率半径。
(附记31)
根据附记28或29所述的氮化物半导体基板的制造方法，其中，
在形成前述掩模层的工序中，
使前述掩模层的前述开口部为在沿着前述<1-100>轴的方向延伸的条纹状，
在使前述半导体层生长的工序中，
在前述半导体层中，使沿着前述<11-20>轴的方向的至少一部分前述(0001)面的曲率半径大于沿着前述<1-100>轴的方向的前述(0001)面的曲率半径。
(附记32)
根据附记27～31中任一项所述的氮化物半导体基板的制造方法，其中，
使前述半导体层生长的工序具有如下工序：
三维生长工序，在前述掩模层的前述开口部内露出的前述基底基板上使前述半导体层三维生长，露出前述(0001)面以外的小面；
c面扩大工序，一边使前述(0001)面扩大一边使前述半导体层生长，使前述(0001)面以外的前述小面消失；
c面生长工序，以前述(0001)面为生长面，使前述半导体层在前述基底基板的前述主面的法线方向上生长，
在前述三维生长工序和前述c面扩大工序中，
在以前述(0001)面以外的前述小面为生长面而生长的部分中混入氧，在前述半导体层内形成氧浓度高于其他部分的高氧浓度层。
(附记33)
根据附记32所述的氮化物半导体基板的制造方法，其中，
在前述三维生长工序中，
随着向前述基底基板的前述主面的上方推移，使前述(0001)面缓慢缩小，最终使前述(0001)面消失，
在前述c面扩大工序中，
在前述半导体层内，在沿着前述基底基板的前述主面的方向上连续形成前述高氧浓度层。
(附记34)
根据附记32或33所述的氮化物半导体基板的制造方法，其中，
至少在前述三维生长工序中，
随着向前述基底基板的前述主面的上方推移，使前述(0001)面以外的前述小面相对于该基底基板的前述主面而成的倾斜角缓慢减小。
(附记35)
根据附记32～34中任一项所述的氮化物半导体基板的制造方法，其中，
在前述三维生长工序、前述c面扩大工序以及前述c面生长工序中，
维持规定的生长温度，
(附记36)
一种半导体层叠物的制造方法，其具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于前述主面弯曲成凹球面状的(0001)面；
在前述基底基板上形成具有规定的开口部的掩模层的工序；
使由III族氮化物半导体形成的半导体层借助前述掩模层的前述开口部在前述基底基板上生长的工序；
将前述半导体层切片并制作氮化物半导体基板的工序，
在前述氮化物半导体基板上使由III族氮化物半导体形成的半导体功能层外延生长，从而制作半导体层叠物的工序，
在使前述半导体层生长的工序中，
使前述半导体层中的前述(0001)面的曲率半径大于前述基底基板中的前述(0001)面的曲率半径。
(附记37)
一种半导体层叠物的制造方法，其具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于前述主面弯曲成凹球面状的(0001)面；
在前述基底基板上形成具有规定的开口部的掩模层的工序；
使由III族氮化物半导体形成的半导体层借助前述掩模层的前述开口部在前述基底基板上生长，从而制作层叠结构体的工序；
在前述层叠结构体上使由III族氮化物半导体形成的半导体功能层外延生长，从而制作半导体层叠物的工序，
在使前述半导体层生长的工序中，
使前述半导体层中的前述(0001)面的曲率半径大于前述基底基板中的前述(0001)面的曲率半径。

Claims (24)

1.一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，具有最近的低指数晶面为(0001)面的主面，
沿着<1-100>轴的方向以及沿着与所述<1-100>轴垂直的<11-20>轴的方向中的任一方向的所述(0001)面相对于所述主面弯曲成凹球面状，
沿着所述<1-100>轴的方向以及沿着与所述<1-100>轴垂直的所述<11-20>轴的方向中的任一方向的所述(0001)面的曲率半径与另一方向的至少一部分所述(0001)面的曲率半径不同。
2.根据权利要求1所述的氮化物半导体基板，其中，
沿着所述<1-100>轴的方向以及沿着所述<11-20>轴的方向中的任一另一方向的所述(0001)面具有在该另一方向上交替配置的凸部和凹部。
3.根据权利要求1或2所述的氮化物半导体基板，其中，
沿着所述<11-20>轴的方向的所述(0001)面相对于所述主面弯曲成凹球面状，
沿着所述<1-100>轴的方向的所述(0001)面的至少一部分的曲率半径大于沿着所述<11-20>轴的方向的所述(0001)面的曲率半径。
4.根据权利要求3所述的氮化物半导体基板，其中，沿着所述<1-100>轴的方向的至少一部分所述(0001)面的曲率半径为沿着所述<11-20>轴的方向的所述(0001)面的曲率半径的1.5倍以上。
5.根据权利要求1或2所述的氮化物半导体基板，其中，沿着所述<1-100>轴的方向的所述(0001)面相对于所述主面弯曲成凹球面状，
沿着所述<11-20>轴的方向的至少一部分所述(0001)面的曲率半径大于沿着所述<1-100>轴的方向的所述(0001)面的曲率半径。
6.根据权利要求5所述的氮化物半导体基板，其中，沿着所述<11-20>轴的方向的至少一部分所述(0001)面的曲率半径为沿着所述<1-100>轴的方向的所述(0001)面的曲率半径的1.5倍以上。
7.根据权利要求1～6中任一项所述的氮化物半导体基板，其中，所述(0001)面的曲率半径为10m以上。
8.根据权利要求1～7中任一项所述的氮化物半导体基板，其中，将所述氮化物半导体基板的直径设为D(mm)时，
在所述主面内，所述晶体的<0001>轴相对于所述主面的法线的偏离角的最大最小差为D/500°以内。
9.根据权利要求1～8中任一项所述的氮化物半导体基板，其具有在沿着所述<0001>轴的方向上延伸的多个位错，
将所述<11-20>轴方向的晶格常数设为a、将所述<0001>轴的晶格常数设为c时，
所述多个位错各自的柏氏矢量的大小为a、a+c、或c中的任一者。
10.一种半导体层叠物，其具有：
氮化物半导体基板，其由III族氮化物半导体的晶体形成，具有最近的低指数晶面为(0001)面的主面；
半导体功能层，其设置在所述氮化物半导体基板上，由III族氮化物半导体形成，
在所述氮化物半导体基板中，
沿着<1-100>轴的方向以及沿着与所述<1-100>轴垂直的<11-20>轴的方向中的任一方向的所述(0001)面相对于所述主面弯曲成凹球面状，
沿着所述<1-100>轴的方向以及沿着与所述<1-100>轴垂直的所述<11-20>轴的方向中的任一方向的所述(0001)面的曲率半径与另一方向的至少一部分所述(0001)面的曲率半径不同。
11.根据权利要求10所述的半导体层叠物，其中，
相对于所述氮化物半导体基板的所述主面的法线，将所述晶体的<0001>轴的偏离角中沿着<1-100>轴的方向成分设为θm、将所述偏离角中沿着与所述<1-100>轴垂直的<11-20>轴的方向成分设为θa时，
相对于所述氮化物半导体基板的所述主面的总面积，所述偏离角(θm，θa)满足下述式(2-1)和下述式(2-2)的区域的面积的比率大于50％，
相对于所述半导体功能层的主面的总面积，所述半导体功能层的主面的算术平均粗糙度Ra为30nm以下的区域的面积的比率大于50％，
0.47≤θm≤0.71···(2-1)
-0.20≤θa≤0.26···(2-2)。
12.根据权利要求10所述的半导体层叠物，其中，
相对于所述氮化物半导体基板的所述主面的法线，将所述晶体的<0001>轴的偏离角中沿着<1-100>轴的方向成分设为θm、将所述偏离角中沿着与所述<1-100>轴垂直的<11-20>轴的方向成分设为θa时，
相对于所述氮化物半导体基板的所述主面的总面积，所述偏离角(θm，θa)满足下述式(3-1)和下述式(3-2)的区域的面积的比率大于50％，
相对于所述半导体功能层的主面的总面积，所述半导体功能层的主面的算术平均粗糙度Ra为30nm以下的区域的面积的比率大于50％，
-0.05≤θm≤0.21···(3-1)
0.36≤θa≤0.65···(3-2)。
13.一种层叠结构体，其具有：
基底基板，其由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于所述主面弯曲成凹球面状的(0001)面；
掩模层，其设置在所述基底基板上，具有规定的开口部；
半导体层，其由III族氮化物半导体形成，借助所述掩模层的所述开口部设置在所述基底基板上，
所述半导体层中的所述(0001)面的曲率半径大于所述基底基板中的所述(0001)面的曲率半径。
14.一种氮化物半导体基板的制造方法，其具备如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于所述主面弯曲成凹球面状的(0001)面；
在所述基底基板上形成具有规定的开口部的掩模层的工序；
使由III族氮化物半导体形成的半导体层借助所述掩模层的所述开口部在所述基底基板上生长的工序；
将所述半导体层切片并制作氮化物半导体基板的工序，
在使所述半导体层生长的工序中，
使所述半导体层中的所述(0001)面的曲率半径大于所述基底基板中的所述(0001)面的曲率半径。
15.根据权利要求14所述的氮化物半导体基板的制造方法，其中，在形成所述掩模层的工序中，
使所述掩模层的所述开口部为在沿着<1-100>轴的方向或沿着与所述<1-100>轴垂直的<11-20>轴的方向中的任一方向上延伸的条纹状，
在使所述半导体层生长的工序中，
在所述半导体层中，使沿着所述<1-100>轴的方向以及沿着与所述<1-100>轴垂直的所述<11-20>轴的方向中的任一方向的所述(0001)面的曲率半径与另一方向的至少一部分所述(0001)面的曲率半径不同。
16.根据权利要求15所述的氮化物半导体基板的制造方法，其中，在使所述半导体层生长的工序中，
在所述半导体层中，在沿着所述<1-100>轴的方向以及沿着所述<11-20>轴的方向中的任一另一方向的所述(0001)面中，形成在该另一方向上交替配置的凸部和凹部。
17.根据权利要求15或16所述的氮化物半导体基板的制造方法，其中，在形成所述掩模层的工序中，
使所述掩模层的所述开口部为在沿着所述<11-20>轴的方向上延伸的条纹状，
在使所述半导体层生长的工序中，
在所述半导体层中，使沿着所述<1-100>轴的方向的至少一部分所述(0001)面的曲率半径大于沿着所述<11-20>轴的方向的所述(0001)面的曲率半径。
18.根据权利要求15或16所述的氮化物半导体基板的制造方法，其中，在形成所述掩模层的工序中，
使所述掩模层的所述开口部为在沿着所述<1-100>轴的方向上延伸的条纹状，
在使所述半导体层生长的工序中，
在所述半导体层中，使沿着所述<11-20>轴的方向的至少一部分所述(0001)面的曲率半径大于沿着所述<1-100>轴的方向的所述(0001)面的曲率半径。
19.根据权利要求15～18中任一项所述的氮化物半导体基板的制造方法，其中，使所述半导体层生长的工序具有如下工序：
三维生长工序，在所述掩模层的所述开口部内露出的所述基底基板上使所述半导体层三维生长，露出所述(0001)面以外的小面；
c面扩大工序，一边使所述(0001)面扩大一边使所述半导体层生长，使所述(0001)面以外的所述小面消失；
c面生长工序，以所述(0001)面为生长面，使所述半导体层在所述基底基板的所述主面的法线方向上生长，
在所述三维生长工序和所述c面扩大工序中，
在以所述(0001)面以外的所述小面为生长面而生长的部分中混入氧，在所述半导体层内形成氧浓度高于其他部分的高氧浓度层。
20.根据权利要求19所述的氮化物半导体基板的制造方法，其中，在所述三维生长工序中，
随着向所述基底基板的所述主面的上方推移，使所述(0001)面缓慢缩小，最终使所述(0001)面消失，
在所述c面扩大工序中，
在所述半导体层内，在沿着所述基底基板的所述主面的方向上连续形成所述高氧浓度层。
21.根据权利要求19或20所述的氮化物半导体基板的制造方法，其中，至少在所述三维生长工序中，
随着向所述基底基板的所述主面的上方推移，使所述(0001)面以外的所述小面相对于该基底基板的所述主面的倾斜角缓慢减小。
22.根据权利要求19～21中任一项所述的氮化物半导体基板的制造方法，其中，在所述三维生长工序、所述c面扩大工序以及所述c面生长工序中，
维持规定的生长温度。
23.一种半导体层叠物的制造方法，其具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于所述主面弯曲成凹球面状的(0001)面；
在所述基底基板上形成具有规定的开口部的掩模层的工序；
使由III族氮化物半导体形成的半导体层借助所述掩模层的所述开口部在所述基底基板上生长的工序；
将所述半导体层切片并制作氮化物半导体基板的工序，
在所述氮化物半导体基板上使由III族氮化物半导体形成的半导体功能层外延生长，从而制作半导体层叠物的工序，
在使所述半导体层生长的工序中，
使所述半导体层中的所述(0001)面的曲率半径大于所述基底基板中的所述(0001)面的曲率半径。
24.一种半导体层叠物的制造方法，其具有如下工序：
准备基底基板的工序，所述基底基板由III族氮化物半导体形成，相对于主面最近的低指数晶面为相对于所述主面弯曲成凹球面状的(0001)面；
在所述基底基板上形成具有规定的开口部的掩模层的工序；
使由III族氮化物半导体形成的半导体层借助所述掩模层的所述开口部在所述基底基板上生长，从而制作层叠结构体的工序；
在所述层叠结构体上使由III族氮化物半导体形成的半导体功能层外延生长，从而制作半导体层叠物的工序，
在使所述半导体层生长的工序中，
使所述半导体层中的所述(0001)面的曲率半径大于所述基底基板中的所述(0001)面的曲率半径。
CN201811585112.2A 2017-12-25 2018-12-24 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体 Active CN109989110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-247639 2017-12-25
JP2017247639A JP6913626B2 (ja) 2017-12-25 2017-12-25 半導体積層物

Publications (2)

Publication Number Publication Date
CN109989110A true CN109989110A (zh) 2019-07-09
CN109989110B CN109989110B (zh) 2022-04-19

Family

ID=66951396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811585112.2A Active CN109989110B (zh) 2017-12-25 2018-12-24 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体

Country Status (3)

Country Link
US (1) US10978296B2 (zh)
JP (2) JP6913626B2 (zh)
CN (1) CN109989110B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114423891A (zh) * 2019-10-18 2022-04-29 株式会社赛奧科思 氮化物半导体衬底、层叠结构体和氮化物半导体衬底的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6913626B2 (ja) * 2017-12-25 2021-08-04 株式会社サイオクス 半導体積層物
JP6595676B1 (ja) * 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP6646769B1 (ja) * 2019-02-01 2020-02-14 株式会社サイオクス 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP7378239B2 (ja) * 2019-07-30 2023-11-13 京セラ株式会社 積層体、窒化物半導体層の製造方法
JP7379931B2 (ja) * 2019-08-23 2023-11-15 三菱ケミカル株式会社 ｃ面ＧａＮ基板
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JPWO2021132491A1 (zh) 2019-12-24 2021-07-01
JP7467182B2 (ja) 2020-03-18 2024-04-15 住友化学株式会社 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体
WO2023027045A1 (ja) * 2021-08-25 2023-03-02 京セラ株式会社 半導体素子の製造方法、半導体素子及び半導体装置
WO2023102456A2 (en) * 2021-12-01 2023-06-08 Slt Technologies, Inc. Group iii nitride substrate with oxygen gradient, method of making, and method of use
WO2023210696A1 (ja) * 2022-04-27 2023-11-02 三菱ケミカル株式会社 ｎ型ＧａＮ基板及びｎ型ＧａＮ結晶
WO2024095449A1 (ja) * 2022-11-04 2024-05-10 住友電気工業株式会社 窒化ガリウム単結晶基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1515036A (zh) * 2001-06-13 2004-07-21 ���µ�����ҵ��ʽ���� 氮化物半导体、其制造方法以及氮化物半导体元件
CN101009350A (zh) * 2006-01-27 2007-08-01 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底、其制造方法及ⅲ－ⅴ族氮化物系发光元件
CN101996862A (zh) * 2009-08-11 2011-03-30 日立电线株式会社 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3201475B2 (ja) * 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7755103B2 (en) * 2006-08-03 2010-07-13 Sumitomo Electric Industries, Ltd. Nitride gallium semiconductor substrate and nitride semiconductor epitaxial substrate
JP2007189221A (ja) * 2006-12-21 2007-07-26 Sharp Corp 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
WO2014097931A1 (ja) * 2012-12-17 2014-06-26 三菱化学株式会社 窒化ガリウム基板、および、窒化物半導体結晶の製造方法
JP6020357B2 (ja) * 2013-05-31 2016-11-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
WO2017076119A1 (zh) * 2015-11-03 2017-05-11 厦门市三安光电科技有限公司 图形化蓝宝石衬底、发光二极管及其制作方法
JP6913626B2 (ja) * 2017-12-25 2021-08-04 株式会社サイオクス 半導体積層物

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1515036A (zh) * 2001-06-13 2004-07-21 ���µ�����ҵ��ʽ���� 氮化物半导体、其制造方法以及氮化物半导体元件
CN101009350A (zh) * 2006-01-27 2007-08-01 日立电线株式会社 Ⅲ－ⅴ族氮化物系半导体衬底、其制造方法及ⅲ－ⅴ族氮化物系发光元件
CN101996862A (zh) * 2009-08-11 2011-03-30 日立电线株式会社 氮化物半导体自支撑衬底、氮化物半导体自支撑衬底的制造方法以及氮化物半导体装置
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114423891A (zh) * 2019-10-18 2022-04-29 株式会社赛奧科思 氮化物半导体衬底、层叠结构体和氮化物半导体衬底的制造方法

Also Published As

Publication number Publication date
US10978296B2 (en) 2021-04-13
JP2019112266A (ja) 2019-07-11
US20190198312A1 (en) 2019-06-27
JP2021183559A (ja) 2021-12-02
JP6913626B2 (ja) 2021-08-04
CN109989110B (zh) 2022-04-19
JP7181351B2 (ja) 2022-11-30

Similar Documents

Publication Publication Date Title
CN109989110A (zh) 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP2009132613A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP2009536606A (ja) 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
JP2005101475A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP6595731B1 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
WO2020158571A1 (ja) 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP6595689B1 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
US11908688B2 (en) Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure
JP2020075850A (ja) 窒化物半導体基板の製造方法
JP6595678B1 (ja) 窒化物半導体基板、窒化物半導体基板の製造方法および積層構造体
JP6595677B1 (ja) 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP7403608B2 (ja) 窒化物半導体基板
WO2021075369A1 (ja) 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
JP2020033254A (ja) 窒化物半導体基板
JP2020189762A (ja) 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
JP5313976B2 (ja) 窒化物半導体薄膜およびその成長方法
JP2012171816A (ja) 窒化物半導体薄膜およびその成長方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221122

Address after: Tokyo, Japan

Patentee after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Patentee before: RICOH Co.,Ltd.

Patentee before: SUMITOMO CHEMICAL Co.,Ltd.