CN101009350A - Ⅲ－ⅴ族氮化物系半导体衬底、其制造方法及ⅲ－ⅴ族氮化物系发光元件 - Google Patents

Ⅲ－ⅴ族氮化物系半导体衬底、其制造方法及ⅲ－ⅴ族氮化物系发光元件 Download PDF

Info

Publication number
CN101009350A
CN101009350A CNA2006101516677A CN200610151667A CN101009350A CN 101009350 A CN101009350 A CN 101009350A CN A2006101516677 A CNA2006101516677 A CN A2006101516677A CN 200610151667 A CN200610151667 A CN 200610151667A CN 101009350 A CN101009350 A CN 101009350A
Authority
CN
China
Prior art keywords
substrate
iii
group
nitride based
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101516677A
Other languages
English (en)
Other versions
CN101009350B (zh
Inventor
柴田真佐知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN101009350A publication Critical patent/CN101009350A/zh
Application granted granted Critical
Publication of CN101009350B publication Critical patent/CN101009350B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供了即使衬底面内存在因晶体翘曲而产生晶体取向偏差的情况下，发光波长偏差仍然很小的III－V族氮化物系半导体衬底及其制造方法，以及发光波长的衬底面内均一性优良的III－V族氮化物系发光元件。本发明的III－V族氮化物系半导体衬底是由III－V族氮化物系半导体晶体构成的半导体衬底，衬底的正面保持生成态，衬底的背面研磨成平坦面，并且晶体的C轴相对于衬底的正面大致垂直或者仅以特定角度倾斜。在该III－V族氮化物系半导体衬底上形成由III－V族氮化物系半导体晶体构成的外延层，从而形成III－V族氮化物系发光元件。

Description

Ⅲ－Ⅴ族氮化物系半导体衬底、其制造方法及Ⅲ－Ⅴ族氮化物系发光元件
技术领域
本发明涉及III-V族氮化物系半导体衬底及其制造方法以及III-V族氮化物系发光元件，特别是涉及在制造发光元件时使发光波长的偏差减小的III-V族氮化物系半导体衬底及其制造方法，以及发光波长在衬底面内的均一性优良的III-V族氮化物系发光元件。
背景技术
氮化物系半导体材料，由于其禁带宽度足够大并且带间迁移是直接迁移型的，因而被用于制造短波长发光元件，特别是制造蓝色发光二极管(LED)。最近，更短波长的紫外LED以及这种LED与荧光体组合而得到的白色LED已开始实用化。
在制造半导体器件时，其衬底一般使用与外延生长的晶体的晶格常数、线膨胀系数相同的衬底，进行所谓的同质外延生长。例如，用来进行GaAs、AlGaAs的外延生长的衬底，一般使用GaAs单晶衬底。
但是，对于III-V族氮化物系半导体晶体，目前还无法制造具有满足实用要求的尺寸和性能的III-V族氮化物系半导体衬底。因此，目前实际使用的氮化物系发光二极管，基本上都是在晶格常数接近的蓝宝石衬底上，采用有机金属气相外延生长(MOVPE)法异质外延生长III-V族氮化物系半导体晶体而制成。由于是异质生长，因而产生了许多问题。
例如，由于蓝宝石衬底和GaN的线膨胀系数不同，会发生外延生长后的衬底明显翘曲的问题。这使得在外延生长后的光刻工序和芯片加工工序中发生衬底破裂等，导致成品率降低。
另外，蓝宝石衬底和GaN的晶格常数不同，为了单晶生长氮化物晶体，需要在比原来的晶体生长温度低的温度下沉积缓冲层，这成为晶体生长的工艺过程时间延长的重要原因。而且，在蓝宝石衬底上的生长时，由于蓝宝石和GaN的晶格常数的差异，在GaN外延层中产生108～109个/cm-2的大量的位错。这些位错是妨碍发光元件输出功率和可靠性的重要原因。以往的蓝色系LED，尽管到目前为止由于位错而引起的问题还不多，但今后随着更高输出功率的要求以及向实现紫外LED方向发展而促进短波化，预计位错对器件特性的影响会增大，因而需要采取一定的对策。
为了解决这些问题，近年来，已开发了GaN的自支撑单晶衬底。作为GaN自支撑衬底的制造方法，例如有人提出了一种方案，在衬底上形成具有开口部的掩模，通过从开口部横向生长得到位错少的GaN层，即所谓的ELO(Epitaxial Lateral Overgrowth)技术，采用这种技术在蓝宝石衬底上形成GaN层后，通过蚀刻等除去蓝宝石衬底，得到GaN自支撑衬底(例如参见专利文献1)。
此外，作为ELO进一步发展，开发了FIELO(Facet-Initiated EpitaxialLateral Overgrowth)法(例如参照非专利文献1)。FIELO法在使用氧化硅掩模进行选择性生长这一点上与ELO相同，但在选择性成长时在掩模开口部上形成小晶面这一点上是不同的。通过形成小晶面，改变位错的移动方向，减少了到达外延生长层的顶面的贯通位错。使用FIELO法，例如可以在蓝宝石等衬底上生长厚膜的GaN，然后，只要除去衬底，就可以获得晶体缺陷比较少的优质GaN自支撑衬底。
除了上述以外，作为获得低位错的GaN自支撑衬底的方法，还开发了DEEP(Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits)法(例如参照非专利文献2、专利文献2)。DEEP法是通过使用形成图案的氮化硅等的掩模在GaAs衬底上生长GaN，在晶体表面上有意地形成许多由小晶面包围的蚀坑，使得位错聚集在上述蚀坑的底部，从而使得其他区域的位错减少。
此外，作为位错密度低的III族氮化物系半导体衬底的制造方法，还公开了一种方法，即，在蓝宝石C面(0001面)衬底上形成GaN层，再在其上形成钛膜后，在含有氢气或含氢化合物气体的气氛中对衬底进行热处理，使得GaN层中形成空隙，进而在GaN层上形成GaN半导体层(例如参照专利文献3)。
采用这些ELO法、DEEP法等，在异种衬底上用HVPE法生长GaN膜，之后从衬底上剥离GaN层，这样得到的GaN衬底主要用于研制开发要求特别低位错的晶体的激光二极管(LD)，不过，最近也用来作为LED用衬底。采用这些方法得到的GaN衬底，通常是生成态(as grown)，其正面上出现凹坑和凸点等形貌，另外，背面呈梨皮状，十分粗糙。因此，以这种状态难以生长出用于制造器件的外延层，通常需要对衬底的正面和背面进行研磨加工，精加工成镜面，然后用于制作器件。
专利文献1：特开平11-251253号公报
专利文献2：特开2003-165799号公报
专利文献3：特开2003-178984号公报
非专利文献1：Akira Usui等，“Thick GaN Epitaxial Growth with LowDislocation Density by Hydride Vapor Phase Expitaxy”，Jpn.J.Appl.Phys.vol.36(1997)，pp.L899-L902
非专利文献2：Kensaku Motoki等，“Preparation of Large FreestandingGaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a StartingSubstrate”，Jpn.J.Appl.Phys.Vol.40(2001)，pp.L140-L143
发明内容
一般而言，Si或GaAs等以往所使用的半导体衬底，是从晶体坯料上切取衬底而制成的，因此，不会发生在衬底表面上晶体取向的分布差异大的问题。但是，对于GaN自支撑衬底来说，由于是在异种衬底上外延生长厚的晶体，在生长成晶体后将其剥离而形成衬底，因此，在晶体生长中外延层中蓄积的应变在与基底衬底剥离的同时被释放，往往在衬底上产生翘曲。因此，衬底表面上的晶体取向分布反映了衬底的翘曲的影响，在衬底面内存在着分布。这种情况可以用图8来说明。
图8(a)是表示理想的GaN衬底的晶体取向分布的衬底截面示意图。图中，箭头表示晶体的C轴方向。但是，实际的衬底会产生翘曲，使其背面形成凸面。这种情况下，衬底的晶体取向随着衬底的翘曲而弯曲，因此，产生了翘曲的衬底的晶体取向在衬底中形成具有如图8(b)所示的分布。所以，目前使用的大多是两面经过研磨的GaN衬底，这样的衬底，如图8(c)所示，虽然表观上是平坦的，但仅仅是将翘曲的衬底的正面和背面加工成平坦状而已，在衬底的内部，晶体取向依然具有因翘曲而引起的分布。
在上述的说明中，全都是以恰好(just)C面的衬底为例进行说明的，但发光元件用的衬底大多使用晶体取向故意倾斜的所谓倾斜(off)衬底。这种情况下，只要将上述示意图中的箭头方向认为是稍稍向一定方向倾斜即可，但无论是对于恰好的衬底还是倾斜衬底，均可以按同样的方式考虑。
此外，如前所述，由于GaN衬底采用一片一片地生长厚膜的外延生长晶体、然后剥离的制造方法，其衬底的断面形状即是反映了晶体生长时的膜厚分布的形状。即，当膜厚在面内为均一时，如图8(b)所示，生成态的衬底的正面为凹面。但是，实际上衬底面内的晶体的生长速度很难完全相同，因而会产生膜厚的分布。晶体生长时的膜厚分布如果是中央薄、外周部厚的膜厚分布，则衬底正面的凹面程度更大。反之，晶体生长时的膜厚分布是中央厚且向外周部逐渐变薄的分布时，如图8(d)所示，衬底的正面成为凸面。通常，考虑到加工过程容易以及其他半导体衬底方面的实例，根据衬底表面最好是平整的技术常识，在制造以生成态的表面使用的GaN衬底时，为了使其表面形状尽可能平整，要控制晶体生长时的膜厚分布，使中央部位稍厚(参照图8(e))。
但是，根据本发明人的研究结果发现，上面所述的对具有翘曲的晶体表面进行平坦化加工而制成的GaN衬底，或者通过控制膜厚分布而具有表面形状接近平坦面的生成态表面的GaN衬底，在其上面形成发光元件时，衬底面内的元件的发光波长的偏差较大，可以得到具有设计波长的元件的成品率低。
因此，本发明的目的是解决上述问题，具体地说，本发明的目的是提供即使在衬底面内存在因晶体翘曲引起的晶体取向偏差的情况下，发光波长的偏差仍然减小的III-V族氮化物系半导体衬底及其制造方法，以及发光波长在衬底面内的均一性优良的III-V族氮化物系发光元件。
发光元件，例如含有InGaN层的MQW(Multi Quantum Well)结构的发光元件，其发光波长很大程度上由InGaN层的组成和膜厚决定，而决定InGaN层的组成和膜厚的生长速度，与作为基底的GaN衬底的倾斜(off)角度间存在依存性。因此，在衬底面内具有晶体取向分布的GaN衬底上制作发光元件时，以往人们认为，依赖于晶体取向的分布的发光波长当然也会表现出在衬底面内的分布。
但是，本发明人发现，InGaN层的组成和生长速度与作为基底的GaN衬底的倾斜角度存在依存性是因为，晶体生长界面上存在的原子的台阶密度(step density)与GaN衬底的倾斜角度存在依存关系，与应当使生长界面平坦化(在宏观视野内)的以往的技术常识不同，即使在作为基底的GaN衬底上存在倾斜角度的分布，只要将生长界面的原子的台阶密度大致上保持一定，就可以减小发光波长的偏差。
本发明是基于上述发现而完成的，即，本发明的III-V族氮化物系半导体衬底，是由III-V族氮化物系半导体晶体构成的半导体衬底，其特征是，衬底的背面为平坦面，同时，衬底的正面为生成态，并且所述晶体的C轴相对于衬底的正面大体上是垂直的。
优选的是，所述衬底的正面是凹面，在所述衬底正面的凹面近似于球面的场合，希望所述衬底正面的任意点的晶体C轴的方向与所述任意点的球面的切面的法线之间的角度差在1°以内。
此外，本发明的III-V族氮化物系半导体衬底，是由III-V族氮化物系半导体晶体构成的半导体衬底，其特征是，衬底的背面为平坦面，同时，衬底的正面为生成态，并且所述晶体的C轴相对于衬底正面仅倾斜特定的角度。
优选的是，所述衬底的正面为凹面。另外，所述衬底可以是自支撑衬底。而且，所述衬底还可以是发光二极管用衬底。
所述III-V族氮化物系半导体晶体的组成，可以由InxGayAl1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)来表示。
优选的是，所述衬底是直径大于等于50mm的圆形，所述衬底的中央部位的厚度大于等于200μm，并且，所述衬底的中央部位与周边部位的厚度差小于等于100μm。
优选的是，所述衬底的载流子浓度大于等于5×1017cm-3，所述衬底正面的位错密度小于等于1×108cm-2。
此外，本发明提供的III-V族氮化物系半导体衬底的制造方法，其特征在于，具有以下所述工序：在表面为C面的异种衬底上生长III-V族氮化物系半导体膜，然后进一步沉积金属膜的工序；将沉积了该金属膜的衬底在含有氢气或氢化物气体的气氛中进行热处理，在所述III-V族氮化物系半导体膜中形成空隙的工序；在其上面沉积III-V族氮化物系半导体晶体的工序；从该III-V族氮化物系半导体晶体上剥离所述的衬底，得到所述的晶体的C轴相对于正面大体上垂直的III-V族氮化物系半导体晶体的工序；研磨该III-V族氮化物系半导体单晶的背面，使之形成平坦面的工序。
进而，本发明提供的III-V族氮化物系半导体衬底的制造方法，其特征在于，具有下面所述的工序：在具有倾斜角的异种衬底上生长III-V族氮化物系半导体膜，然后进一步沉积金属膜的工序；将沉积了该金属膜的衬底在含有氢气或氢化物气体的气氛中进行热处理，在所述III-V族氮化物系半导体膜中形成空隙的工序；在其上面沉积具有倾斜角的III-V族氮化物系半导体晶体的工序；从该III-V族氮化物系半导体晶体上剥离所述衬底，得到所述晶体的C轴相对于正面仅以特定的角度倾斜的III-V族氮化物系半导体晶体的工序；研磨该III-V族氮化物系半导体单晶的背面，使之形成平坦面的工序。
优选的是，所述的沉积III-V族氮化物系半导体晶体的工序是采用HVPE法进行。
优选的是，所述的III-V族氮化物系半导体晶体是氮化镓晶体，所述的异种衬底是蓝宝石。
在所述的III-V族氮化物系半导体衬底上，形成由III-V族氮化物系半导体晶体构成的外延层，从而可以形成III-V族氮化物系发光元件。
采用本发明的III-V族氮化物系半导体衬底，在制造含有InGaN层的MQW结构的LED时，可以大幅度降低衬底面内的元件的发光波长偏差。
此外，采用本发明的III-V族氮化物系半导体衬底的制造方法，由于省略了研磨正面的工序，不仅制造工艺较以往简便，制造的成本大幅度降低，而且还可以减少由于研磨工序所引起的缺陷的发生概率。
而且，采用本发明的III-V族氮化物系发光元件，可以使得在衬底面内的发光波长的均一性变得优良。
附图说明
图1是表示实施例1所涉及的GaN自支撑衬底的制造方法的示意图。
图2是表示实施例1所涉及的GaN自支撑衬底中的C轴的倾斜方向和大小的平面图。
图3是表示实施例1所涉及的GaN自支撑衬底的C轴的倾斜和衬底关系的示意图。
图4是表示实施例2所涉及的LED外延结构的截面图。
图5是表示实施例3所涉及的GaN自支撑衬底的制造方法的示意图。
图6是表示实施例3所涉及的GaN自支撑衬底中的C轴的倾斜方向和大小的平面图。
图7是表示实施例3所涉及的GaN自支撑衬底的C轴的倾斜和衬底关系的示意图。
图8是表示GaN衬底和C轴方向的关系的示意图，其中，(a)是理想的GaN衬底的晶体取向的分布，(b)是实际上GaN衬底的晶体取向的分布，(c)是将(b)研磨后的GaN衬底的晶体取向的分布，(d)是实际上GaN衬底的晶体取向的分布(膜厚的分布为中央厚、外周部薄的情况)，(e)是实际上GaN衬底的晶体取向的分布(控制膜厚分布使之中央稍厚的情况)。
符号说明：
1，11 蓝宝石衬底
3     掺杂Si的GaN层
5，15 Ti薄膜
6，16 空隙层
7，17 TiN层
8，18 GaN层
9，19 GaN自支撑衬底
10，20GaN自支撑衬底
10a   衬底正面
10b   衬底背面
13    未掺杂的GaN层
21    n型GaN缓冲层
22    n型Al0.15GaN包覆层
23    InGaN-MQW层
24    p型Al0.15GaN包覆层
25    p型Al0.10GaN包覆层
26    p型GaN接触层
31、33、35、37、39    GaN衬底
具体实施方式
本发明所涉及的GaN系自支撑衬底，是在异种衬底上生长GaN系半导体单晶体后将其剥离而得到的自支撑的半导体单晶衬底，其特征在于，衬底的正面是生成态的凹面，衬底的背面被研磨成平坦面，并且，晶体的C轴相对于衬底的正面大体上垂直或者仅以特定的角度倾斜。下面，以这些点为中心详细进行说明。
<自支撑衬底>
首先，所谓自支撑衬底，是指不仅能保持自身的形状，而且还具有在加工时不产生不良状态的程度的强度的衬底。为了具有这样的强度，优选自支撑衬底的厚度大于等于200μm。
<生成态的衬底正面>
衬底正面是生成态的表面。这里所说的生成态的表面，是指晶体生长后的状态，没有进行磨削或研磨等的加工工序的表面。这里所说的加工工序不包括用来除去表面的污渍的腐蚀或洗净。
通过使用生成态的衬底正面，可以防止在研磨加工工序中衬底的制造合格率降底。GaN的C面衬底的正面和背面的特性有很大差别，形成正面的Ga面比背面的N面硬，其研磨速度慢。另外，由于化学上非常稳定，因而难以腐蚀，但容易形成擦痕之类的损伤。因此，如果能够省略Ga面的研磨工序，可以实现提高衬底的制造合格率，大幅度降低成本。而且，由于Ga面难以研磨，容易残留因研磨引起的加工应变。如果有残留的加工应变，在衬底上生长外延层时，外延层表面的形态就会变得杂乱，或者外延层中产生新的晶体缺陷。如果使用生成态的衬底，不会残存加工应变，也不会发生上述的因残存的加工应变而引起的问题。
另外，对于LD用衬底来说，在制作器件的过程中必须进行细微的加工，因而非常重视衬底正面的平坦性，而LED用衬底不大需要细微的加工，因而更重视成本的竞争力。因此，作为LED衬底，优选的是不进行以往的表面研磨加工工序，使用具有生成态正面表面的衬底。
<凹面的衬底正面>
此外，衬底的正面为凹面。衬底正面为凹面是因为，在异种衬底上生长GaN氮化物系半导体单晶后、将其剥离而得到的GaN衬底，具有翘曲的倾向，使得背面一侧形成凸面。翘曲的衬底的晶体取向受衬底背面的形状所控制，不依赖于衬底正面的凹凸方向。即，在衬底翘曲成背面一侧呈现凸形的的情况下，晶体的C轴不依赖于通过晶体膜厚分布而改变的正面形状，通常如图8(b)、图8(d)所示，相对于弯曲的背面呈垂直的分布。
<晶体的C轴相对于衬底的正面大体上垂直或仅以特定角度倾斜>
如上所述，在用于制造发光器件的外延生长过程中，为了降低发光波长在衬底面内的偏差，希望在外延生长时晶体生长界面的原子的台阶密度在衬底面内是均一的。为此，衬底的任意点上的晶体的C轴，通常相对于该点的衬底正面大体上垂直(如果是倾斜衬底，具有一定的倾斜角度)。所以，在具有翘曲倾向使得背面呈现凸形的衬底中，其正面为凹面，并且晶体的C轴相对于衬底的正面大体上垂直。这时，衬底的生成态表面上有不少称为小丘或台阶的形貌，并不一定是平滑的面。因此，所谓衬底的正面为凹面，是指表面近似于曲面时，只要该近似曲面是凹面即可，所谓的大体上垂直，是指可以是包含相对于该近似曲面有±1°偏差的垂直。对于倾斜衬底，则上述的“垂直”可以替换读作“特定的角度”。
即，优选的是，衬底的正面的任意点上的晶体的C轴方向与衬底正面近似于球面时该点的近似面的法线方向间的角度差在1°以内。这是因为，如果该角度差超过1°，在用显微镜观察该点时，表面上出现微小的倾斜面，生长界面的原子的台阶密度难以在衬底面内基本保持一定。如果衬底不是倾斜衬底，且衬底的形状为轴对称形状，当衬底正面近似于球面时，与衬底中央的近似面相对的法线方向变成与C轴方向相同，衬底正面的任意点上的晶体的C轴方向与衬底表面近似于球面时该点的近似面的法线方向间的角度差，在衬底的最外周部为最大。衬底为倾斜衬底时，在衬底的最外周部，且沿着通过中心的倾斜方向的线上的某一点，角度差为最大。所以，换而言之，可以说，晶体的C轴方向与衬底正面近似球面时的近似面的法线方向之间的角度差，最好是在衬底面内为±1°以内的偏差范围。
<衬底背面>
衬底背面研磨加工成平坦面。将背面研磨加工成平坦面为的是，在衬底上进行外延生长时改善衬底与基座的附着力。如果衬底的整个背面不能与基座均匀接触，则来自基座的热传导会变得不均一，外延生长中的衬底温度在面内变得不均一。衬底温度在面内的偏差，会导致晶体生长速度、组成和杂质浓度的偏差，因而不能进行面内的特性均一性高的外延生长。外延生长装置中，也存在面朝下的方式而使得衬底的背面与基座不能贴紧，这种情况下，一般在衬底的背面上设置称为均热板的平板，如果衬底的背面和均热板间的距离有偏差的话，则产生所述的温度偏差，导致特性均一性出现问题。
此外，GaN衬底的背面(N面)比正面(Ga面)容易研磨，背面的平坦化研磨不会产生象正面那样的工时数增加和成品率降低。背面只要是达到外延生长时与基座的附着性没有问题的程度的平坦即可，没有必要一定要达到镜面程度。即，磨光面、研磨面或者经过消除应变处理(例如蚀刻等)的面也是可以的。
<衬底尺寸>
至于衬底的尺寸，优选的是，直径大于等于50mm的圆形，衬底的中央部的厚度大于等于200μm，衬底的中央部与周边部的厚度差小于等于100μm。发光元件，特别是LED，是日用品中大量使用的通用元件，能够大批量生产是其实用化、普及化所必不可少的条件。如果衬底的直径大于等于50mm，已经开发出在先的GaAs衬底等大批量生产用的装置，容易适用于大批量生产的生产线。此外，将衬底的中央部(正面为凹面的衬底时，最薄的部分)的厚度规定为大于等于200μm是因为，如果比200μm薄，在使用镊子等操作时衬底破裂的危险急剧增加。另外，将衬底的中央部与周边部的厚度差规定为小于等于100μm是因为，这样容易进行发光元件的处理加工，特别是光刻。如果衬底的中央部与周边部的厚度差大于100μm，在光刻过程中，无法均匀地涂布抗蚀剂，或者，在使用接触式掩模对准器将掩模贴合在衬底上时，导致衬底边缘产生碎屑。另外，在衬底面内会产生掩模图案的焦点无法均匀合焦的问题。
<衬底的导电型、载流子浓度>
衬底的导电型应根据目标器件适当控制，不能一概而论，例如可以是掺杂Si、S、O等的N型或掺杂Mg、Zn等的p型。此外，衬底的载流子浓度的绝对值也应根据目标器件而可适当控制，不能一概而论。但是，由于是LED用衬底，优选的是背面电极的接点容易制取的程度的导电性衬底，为此，希望衬底的载流子浓度大于等于5×1017cm-3。特别是，作为LED用衬底的载流子浓度，如果过高会降低衬底的结晶性，另外还会导致损害透明性，所以希望控制在5×1017cm-3～1×1019cm-3。
<衬底的位错密度>
衬底的正面上的位错密度，优选小于等于1×108cm-2。现已发现，衬底中的位错延伸发展到衬底上生长的外延生长层中。外延层中的位错，是妨碍器件特性、降低可靠性的重要原因。在主要用于短波长、大功率输出的LED、LD用途时，从不使这些器件的特性劣化、保证可靠性的角度出发，希望外延层中的位错密度即衬底正面的位错密度小于等于1×108cm-2。
<衬底的材料>
本实施方式的衬底的材料，不仅限于GaN，还可以使用由一般式InxGayAl1-x-yN(其中，0≤x≤1，0≤y≤1以及0≤x+y≤1)表示的III-V族氮化物系半导体。在III-V族氮化物系半导体晶体中，以GaN为首，有AlGaN、InN以及它们的混晶可供用于实用。从衬底的角度看，可以容易地获得一定程度的大口径且厚度较厚的晶体并且同质外延生长也比较容易的是GaN，除此之外，AlN、AlGaN衬底在使用便利性上是十分有利的。另外，优选这些衬底表面为(0001)的III族面。这是因为，GaN系的晶体的极性很强，III族面较V族面(氮面)的化学及热稳定性强，易于制作器件。
<衬底的制造方法>
本实施方式的衬底，是在异种衬底上生长GaN系半导体单晶后，将其剥离而得到的。
GaN系半导体单晶，最好是采用HVPE法(氢化物气相生长法)进行生长。这是因为，HVPE法的晶体生长快，适合于制造需要生长成厚膜的衬底。另外，在生长GaN系半导体单晶后将其剥离的方法，可以使用形成空隙剥离法(VAS法)。VAS法可以重复性良好地进行的大口径衬底的剥离，并且，可以获得低位错的、特性均一的GaN系自支撑衬底。采用在异种衬底上生长GaN系半导体单晶后将其剥离的方法是因为，目前，直径大于等于Φ2英寸且具有耐操作的充分厚度的GaN系自支撑衬底的生长方法局限于VAS法、在FIELO法中组合激光发射(lift off)法的方法。采用该方法，生长的晶体具有在生成态下足以直接成长LED用外延层的表面形态。
<GaN系发光元件>
本实施方式的GaN系自支撑衬底，适合用于采用MOVPE法在其上面外延生长III-V族氮化物系半导体晶体，制造发光二极管。具有生成态的正面的衬底，如上所述，形成了具有小丘状等凹凸的形貌，比起需要细微的光刻处理的LD的制造来说，更适于LED的制造。在LED的制造中，对于衬底正面的平坦性要求并不象LD那样高，重要的是降低衬底的单价，因而可以满足这一要求的生成态的表面衬底就很适合。LED的外延生长最好是采用MOVPE法，这是因为，已经确立了达到大发光输出功率的外延生长技术。使用本实施方式的GaN系自支撑衬底制造含有InGaN层的MQW结构的LED，可以大幅降低在衬底面内的元件的发光波长偏差。
实施例1：正面是生成态、背面经过研磨的GaN自支撑衬底的制造
采用图1所示的制造工艺，制造GaN自支撑衬底。
首先，在直径2英寸的C面恰好蓝宝石衬底1上，间隔着20nm的低温生长的GaN缓冲层，采用MOVPE法生长0.5μm的Si掺杂的GaN层3(图1(a))。生长条件是，压力为常压，生长缓冲层时的衬底温度为600℃，生长外延层时的衬底温度为1100℃。使用的原料是，III族原料为TMG，V族原料为NH3，使用甲硅烷作为掺杂剂。载气是氢和氮的混合气体。晶体的生长速度为4μm/h。外延层的载流子浓度是2×1018cm-3。
然后，在掺杂了Si的GaN层3上沉积20nm的金属Ti薄膜5(图1(b))。将如此得到的衬底放入电炉内，在含有20％NH3的H2气流中于1050℃下热处理20分钟。结果，GaN层3的一部分被腐蚀，形成高密度的空隙层(孔洞层)6，另外，Ti层被氮化，转变为表面形成高密度亚微型的细微孔的TiN层7(图1(c))。
将该衬底放入HVPE炉内，使用在载气中含有由8×10-3atm的GaCl和4.8×10-2atm的NH3构成的原料气体的供给气体，生长GaN层8达到600μm的厚度(图1(d))。其中，载气使用含有5％H2的N2气体。GaN层的生长条件是常压及1080℃的衬底温度。另外，在GaN晶体的生长工序中，通过向衬底区域供给SiH2Cl2作为掺杂剂原料气体，进行Si的掺杂。生长结束后，在冷却HVPE装置的过程中，GaN层8以空隙层6为分界从基底衬底上自然剥离，得到GaN的自支撑衬底。
所得的GaN自支撑衬底9产生翘曲，使得背面一侧凸起，而正面则是与背面的翘曲形状适应的凹面形状(图1(e))。即，此时的GaN自支撑衬底9的膜厚在面内的分布基本是均一的。然后，在金属固定盘上用金刚石研磨膏研磨、抛光所得到的GaN自支撑衬底9的背面，使之平坦化。结果，得到具有中央部分薄、周边部分厚的膜厚分布的GaN自支撑衬底10(图1(f))。用千分表测量衬底的厚度，衬底中央部分为305μm，衬底外周的最厚部分为365μm。
以该衬底的背面(平坦面)为基准面，利用X射线衍射测定衬底正面上的C轴的倾斜度分布。在衬底面内5个点测定的C轴的倾斜度，反映了衬底的翘曲，都具有向着衬底中央部的分布，面内具有±0.3°的偏差。
图2表示对该GaN自支撑衬底10测定而得到的C轴的倾斜度分布的情况。图中的箭头是表示在该点的晶体C轴倾斜度的矢量，箭头的方向为倾斜的方向，箭头的长度表示倾斜的大小。
相对于背面的平坦面，晶体的C轴产生如图2所示的倾斜分布，但由于衬底的正面翘曲形成凹面，所以在测定点上的C轴的方向，无论是衬底的哪一个位置，相对于衬底正面通常都是垂直的。下面参照图3来说明这种关系。
图3表示的是对于GaN自支撑衬底10测定的C轴的倾斜与衬底的关系。如图所示，在衬底正面10a上测定的GaN晶体的C轴的方向，相对于衬底背面10b是倾斜的，每个测定点的倾斜度的大小和方向都不同。但是，相对于测定点上的衬底正面10a的切面，无论在哪一个测定点，C轴的方向通常都保持垂直的关系。
该GaN自支撑衬底10的位错密度，根据采用阴极发光得到的黑点的密度进行评价，在衬底的中央部为3.5×106cm-2，在面内的9个点的平均值为4.2×106cm-2。另外，根据采用涡电流测定得到的衬底的薄膜电阻以及迁移率和衬底的厚度，通过计算求出GaN自支撑衬底10的载流子浓度，结果是3.0×1018cm-3。
实施例2：蓝色LED用外延层的形成
在实施例1中得到的GaN自支撑衬底10上，采用减压MOVPE法形成蓝色LED用外延层。
图4表示形成的外延层的结构。生长出的层，从GaN自支撑衬底10一侧开始依次为：Si掺杂的n型GaN缓冲层21、Si掺杂的n型Al0.15GaN包覆层22、3周期的InGaN-MQW层23、Mg掺杂的p型Al0.15GaN包覆层24、Mg掺杂的p型Al0.10GaN包覆层25以及Mg掺杂的p型GaN包覆层26。
然后，进行该LED外延层的PL(photoluminescence)测定。PL的发光波长在面内具有最大±2nm的偏差，与以下说明的比较例相比，偏差的程度已经是非常小了。
比较例：双面研磨的GaN自支撑衬底的制造
使用金刚石研磨膏，对按照与实施例1同样的方法获得的GaN自支撑衬底10的表面进行抛光、镜面研磨、镜面精磨。这样，GaN自支撑衬底的正面和背面均变成平坦的形状，与实施例1同样存在晶体的C轴的倾斜。即，在比较例中，由于表面经过研磨加工变得平坦，衬底正面与C轴所成的角度在衬底面内具有±0.3°的偏差。
在将两面均研磨加工成平坦面的衬底的正面上，生长与实施2同样的LED结构外延层，对PL发光波长在衬底面内的分布进行测定，面内具有最大±8.5nm的偏差。
实施例3：正面为生成态、背面经过研磨的具有倾斜角的GaN自支撑衬底的制造
按照图5所示的制造工艺，制造GaN自支撑衬底。
首先，采用MOVPE法，以TNG和NH3为原料，在m轴方向上具有0.35°倾斜角的市售的直径2.5英寸的单晶C面蓝宝石衬底11上生长300nm未经掺杂的GaN层13(图5(a))。
然后，在该未掺杂的GaN层13上蒸镀25nm厚的金属Ti薄膜15(图5(b))。将如此得到的衬底放入电炉内，在含有20％NH3的H2气流中、于1000℃下热处理25分钟。结果，GaN层13的一部分被腐蚀，形成高密度的空隙层(孔洞层)16，另外，Ti层被氮化，转变为表面形成高密度亚微型的细微孔的TiN层17(图5(c))。
将该衬底放入HVPE炉中，在其上面生长500μm厚度的GaN层18(图5(d))。用于生长的原料为NH3和GaCl，载气为H2和N2的混合气体。GaN的生长条件是常压及1040℃的衬底温度。HVPE的晶体生长速度约为120μm/h。在生长结束后的降温过程中，GaN层18以空隙层16为分界从蓝宝石衬底1上剥离，得到GaN的自支撑衬底。
所得的GaN自支撑衬底19产生翘曲，在背面一侧形成凸向，表面形成与背面的翘曲形状适应的凹面形状(图5(e))。
然后，使用金刚石砂轮的磨削机将所得到的GaN自支撑衬底19的背面加工成平坦化，为了除去加工应变，将其浸入加热的氢氧化钾溶液中使背面轻微腐蚀。此外，使用成形加工机将衬底的外径整形至Φ50.8mm。结果，得到具有中央部分薄、周边部分厚的膜厚分布的直径2英寸的GaN自支撑衬底20。用千分表测量GaN自支撑衬底20的厚度，衬底中央部分为318μm，衬底外周的最厚部分为345μm。
以该衬底的背面(平坦面)为基准面，利用X射线衍射测定求出衬底正面上的C轴的倾斜分布。在衬底面内5个点测定的C轴的倾斜度，反映了基底蓝宝石的倾斜角和衬底的翘曲，都具有向着衬底外周侧的某一点的分布，面内具有+0.35°～+0.65°的偏差。
图6表示对该GaN自支撑衬底20测定所得到的C轴的倾斜分布的情况。图中的箭头是表示在该点的晶体C轴倾斜的矢量，箭头的方向为倾斜的方向，箭头的长度表示倾斜的大小。
相对于背面的平坦面，晶体的C轴产生如图6所示的倾斜分布，由于衬底的正面翘曲成为凹面，所以在测定点的C轴的方向，无论是在衬底的哪一个位置，相对于衬底正面通常保持大约0.5°的一定的倾斜。下面参照图7来说明这种关系。
图7表示的是对于GaN自支撑衬底20测定的C轴的倾斜与衬底的关系。如图所示，在衬底正面20a上测定的GaN晶体的C轴的方向，相对于衬底背面20b是倾斜的，每一测定点的倾斜的大小和方向都不相同。但是，相对于测定点上的衬底正面20a的切面，无论测定点如何，C轴的方向常常保持大致一定的关系。
该衬底的位错密度，根据采用阴极发光得到的黑点的密度进行评价，在衬底的中央部为2.5×106cm-2，在面内的9个点的平均值为2.1×106cm-2。另外，根据采用涡电流测定得到的衬底的薄膜电阻以及迁移率和衬底的厚度，通过计算求出衬底的载流子浓度，结果得到的值为9.1×1017cm-3。在实施例3中，用HVPE法生长晶体时，虽然没有特别通入掺杂剂气体，但由于受到来自炉子的构成材料的石英中的Si的掺杂，因而显示出这样的高载流子浓度。
其它实施方式
以上基于实施例对本发明进行了详细说明，但这些仅是示例，对这些工艺进行组合等各种变形例也是可以的，而且本领域的技术人员也能理解，这样的变形例也属于本发明的范围内。例如，实施例中的GaN晶体生长是采用HVPE法进行的，但也可以组合使用MOVPE法来生长部分GaN晶体。
另外，在晶体生长的初期或中途阶段，为了在晶体生长界面上形成许多凹凸的同时进行生长，可以组合使用应用SiO2等掩模的公知ELO技术。
另外，在实施例中，基底衬底使用的是蓝宝石衬底，但是，GaAS、Si、ZrB2、ZnO等在以往报告例中作为GaN系外延层用的衬底也都可以适用。
而且，虽然实施例中例示了Si掺杂的GaN的自支撑衬底的制造方法，但也可以使用未掺杂的GaN自支撑衬底，或者掺杂其它掺杂剂例如Mg、Fe、S、O、Zn、Ni、Cr或Se等的GaN自支撑衬底。
此外，虽然实施例中例示了GaN的自支撑衬底的制造方法，但当然也可以适用于AlGaN的自支撑衬底。
还有，虽然实施例中说明的是衬底向正面侧翘曲成凹面的例子，但即使衬底向正面侧翘曲成凸面的情况也可以适用本发明。这种情况下，只要将实施例中所记载的衬底中央和周边的膜厚的关系反过来考虑即可。
此外，虽然本发明适用于III-V族氮化物系半导体(GaN等)的自支撑衬底，但本发明的技术构思也可以应用于直接附加在基底衬底上的GaN系外延衬底(模板)中。

Claims (17)

1.III-V族氮化物系半导体衬底，该半导体衬底由III-V族氮化物系半导体晶体构成，其特征在于，衬底的背面为平坦面，同时，衬底的正面为生成态，并且所述晶体的C轴相对于衬底的正面大体上是垂直的。
2.根据权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述的衬底正面为凹面。
3.根据权利要求2所述的III-V族氮化物系半导体衬底，其特征在于，当所述的衬底正面的凹面近似于球面时，所述衬底正面的任意点的晶体C轴方向与所述任意点的球面的切面的法线之间的角度差是1°以内。
4.III-V族氮化物系半导体衬底，该半导体衬底由III-V族氮化物系半导体晶体构成，其特征在于，衬底的背面为平坦面，同时，衬底的正面为生成态，并且所述晶体的C轴相对于衬底的正面仅倾斜特定的角度。
5.根据权利要求4所述的III-V族氮化物系半导体衬底，其特征在于，所述的衬底正面为凹面。
6.根据权利要求1或4所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底是自支撑衬底。
7.根据权利要求1或4所述的III-V族氮化物系半导体衬底，其特征在于，所述的衬底是发光二极管用衬底。
8.根据权利要求1或4所述的III-V族氮化物系半导体衬底，其特征在于，所述III-V族氮化物系半导体晶体的组成由InxGayAl1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)表示。
9.根据权利要求1或4所述的III-V族氮化物系半导体衬底，其特征在于，所述的衬底是直径大于等于50mm的圆形，所述衬底的中央部的厚度大于等于200μm，并且，所述衬底的中央部与周边部的厚度差小于等于100μm。
10.根据权利要求1或4所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底的载流子浓度大于等于5×1017cm-3。
11.根据权利要求1或4所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底正面的位错密度小于等于1×108cm-2。
12.III-V族氮化物系半导体衬底的制造方法，其特征在于，该方法具有下面所述的工序：
在表面为C面的异种衬底上生长III-V族氮化物系半导体膜后，进一步沉积金属膜的工序；
将沉积了该金属膜的衬底在含有氢气或氢化物气体的气氛中进行热处理，在所述III-V族氮化物系半导体膜中形成空隙的工序；
在其上面沉积III-V族氮化物系半导体晶体的工序；
从该III-V族氮化物系半导体晶体上剥离所述衬底，得到所述晶体的C轴相对于正面大体上垂直的III-V族氮化物系半导体晶体的工序；
研磨该III-V族氮化物系半导体单晶的背面，使之形成平坦面的工序。
13.III-V族氮化物系半导体衬底的制造方法，其特征在于，该方法具有下面所述的工序：
在具有倾斜角的异种衬底上生长III-V族氮化物系半导体膜后，进一步沉积金属膜的工序；
将沉积了该金属膜的衬底在含有氢气或氢化合物气体的气氛中进行热处理，在所述III-V族氮化物系半导体膜中形成空隙的工序；
在其上面沉积具有倾斜角的III-V族氮化物系半导体晶体的工序；
从该III-V族氮化物系半导体晶体上剥离所述衬底，得到所述晶体的C轴相对于正面仅以特定的角度倾斜的III-V族氮化物系半导体晶体的工序；
研磨该III-V族氮化物系半导体单晶的背面，使之形成平坦面的工序。
14.根据权利要求12或13所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，所述沉积III-V族氮化物系半导体晶体的工序是采用HVPE法来进行。
15.根据权利要求12或13所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，所述III-V族氮化物系半导体晶体是氮化镓晶体。
16.根据权利要求12或13所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，所述的异种衬底是蓝宝石。
17.III-V族氮化物系发光元件，其特征在于，是在根据权利要求1～11中任一项所述的III-V族氮化物系半导体衬底上形成由III-V族氮化物系半导体晶体构成的外延层而制成的。
CN2006101516677A 2006-01-27 2006-09-11 Iii-v族氮化物系半导体衬底、其制造方法及iii-v族氮化物系发光元件 Expired - Fee Related CN101009350B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006019506 2006-01-27
JP2006-019506 2006-01-27
JP2006019506A JP4696935B2 (ja) 2006-01-27 2006-01-27 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子

Publications (2)

Publication Number Publication Date
CN101009350A true CN101009350A (zh) 2007-08-01
CN101009350B CN101009350B (zh) 2011-02-02

Family

ID=38321187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101516677A Expired - Fee Related CN101009350B (zh) 2006-01-27 2006-09-11 Iii-v族氮化物系半导体衬底、其制造方法及iii-v族氮化物系发光元件

Country Status (3)

Country Link
US (1) US20070176199A1 (zh)
JP (1) JP4696935B2 (zh)
CN (1) CN101009350B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124578A (zh) * 2009-07-15 2011-07-13 住友电气工业株式会社 Ⅲ族氮化物半导体光元件
CN102751412A (zh) * 2011-04-22 2012-10-24 夏普株式会社 氮化物半导体元件形成用晶片及其制造方法、氮化物半导体元件及其制造方法
CN105355216A (zh) * 2010-03-31 2016-02-24 Hoya株式会社 磁盘用玻璃基板和玻璃雏形的制造方法以及磁盘用玻璃基板和玻璃雏形
CN105765725A (zh) * 2013-11-04 2016-07-13 阿沃吉有限公司 使用斜切衬底的高功率氮化镓电子器件
CN108987413A (zh) * 2017-06-02 2018-12-11 信越化学工业株式会社 半导体用基板及其制造方法
CN109817778A (zh) * 2017-11-22 2019-05-28 松下知识产权经营株式会社 GaN基板及其制造方法
CN109989110A (zh) * 2017-12-25 2019-07-09 赛奥科思有限公司 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
CN111628054A (zh) * 2019-02-28 2020-09-04 日亚化学工业株式会社 半导体元件的制造方法
CN113166970A (zh) * 2018-11-08 2021-07-23 赛奥科思有限公司 氮化物半导体基板的制造方法和层叠结构体

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809243B1 (ko) * 2006-04-27 2008-02-29 삼성전기주식회사 질화물막 제조방법 및 질화물 구조
US7491575B2 (en) * 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP2009126727A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd ＧａＮ基板の製造方法、ＧａＮ基板及び半導体デバイス
JP4952616B2 (ja) * 2008-03-04 2012-06-13 日立電線株式会社 窒化物半導体基板の製造方法
JP2009283588A (ja) * 2008-05-21 2009-12-03 Sanyo Electric Co Ltd 窒化物半導体発光素子の製造方法
WO2010024285A1 (ja) 2008-09-01 2010-03-04 住友電気工業株式会社 窒化物基板の製造方法および窒化物基板
JP4692602B2 (ja) * 2008-09-26 2011-06-01 住友電気工業株式会社 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP5045955B2 (ja) * 2009-04-13 2012-10-10 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板
JP2010269970A (ja) * 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
JP5212283B2 (ja) * 2009-07-08 2013-06-19 日立電線株式会社 Ｉｉｉ族窒化物半導体自立基板の製造方法、ｉｉｉ族窒化物半導体自立基板、ｉｉｉ族窒化物半導体デバイスの製造方法及びｉｉｉ族窒化物半導体デバイス
EP2524979B1 (en) * 2010-01-15 2016-11-02 Mitsubishi Chemical Corporation Single-crystal substrate and process for produicng group iii element nitride crystal
JP2011109136A (ja) * 2011-02-22 2011-06-02 Sumitomo Electric Ind Ltd 窒化ガリウム系エピタキシャルウエハ、およびエピタキシャルウエハを作製する方法
JP5488562B2 (ja) * 2011-10-21 2014-05-14 日立金属株式会社 窒化物半導体基板の製造方法
US20160265140A1 (en) * 2012-10-31 2016-09-15 Namiki Seimitsu Houseki Kabushiki Kaisha Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
TWI529964B (zh) * 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
JP7046496B2 (ja) * 2017-03-28 2022-04-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法、ｉｉｉ族窒化物半導体基板、及び、バルク結晶
JP7141984B2 (ja) * 2019-07-04 2022-09-26 株式会社サイオクス 結晶基板
DE112021003487T5 (de) 2020-06-29 2023-04-27 Ngk Insulators, Ltd. Freistehendes Substrat für epitaktisches Kristallwachstum und funktionelles Bauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3662806B2 (ja) * 2000-03-29 2005-06-22 日本電気株式会社 窒化物系半導体層の製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
CN100453712C (zh) * 2003-08-28 2009-01-21 日立电线株式会社 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7276779B2 (en) * 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP4333466B2 (ja) * 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102124578B (zh) * 2009-07-15 2013-07-31 住友电气工业株式会社 Ⅲ族氮化物半导体光元件
US8927962B2 (en) 2009-07-15 2015-01-06 Sumitomo Electric Industries, Ltd. Group III nitride semiconductor optical device
CN102124578A (zh) * 2009-07-15 2011-07-13 住友电气工业株式会社 Ⅲ族氮化物半导体光元件
CN105355216B (zh) * 2010-03-31 2017-10-03 Hoya株式会社 磁盘用玻璃基板和玻璃雏形的制造方法以及磁盘用玻璃基板和玻璃雏形
CN105355216A (zh) * 2010-03-31 2016-02-24 Hoya株式会社 磁盘用玻璃基板和玻璃雏形的制造方法以及磁盘用玻璃基板和玻璃雏形
CN102751412A (zh) * 2011-04-22 2012-10-24 夏普株式会社 氮化物半导体元件形成用晶片及其制造方法、氮化物半导体元件及其制造方法
CN105765725B (zh) * 2013-11-04 2020-04-17 新时代电力系统有限公司 使用斜切衬底的高功率氮化镓电子器件
US10347736B2 (en) 2013-11-04 2019-07-09 Nexgen Power Systems, Inc. High power gallium nitride electronics using miscut substrates
US10566439B2 (en) 2013-11-04 2020-02-18 Nexgen Power Systems, Inc. High power gallium nitride electronics using miscut substrates
CN105765725A (zh) * 2013-11-04 2016-07-13 阿沃吉有限公司 使用斜切衬底的高功率氮化镓电子器件
US10854727B2 (en) 2013-11-04 2020-12-01 Nexgen Power Systems, Inc. High power gallium nitride electronics using miscut substrates
CN108987413A (zh) * 2017-06-02 2018-12-11 信越化学工业株式会社 半导体用基板及其制造方法
CN108987413B (zh) * 2017-06-02 2023-12-29 信越化学工业株式会社 半导体用基板及其制造方法
CN109817778A (zh) * 2017-11-22 2019-05-28 松下知识产权经营株式会社 GaN基板及其制造方法
CN109817778B (zh) * 2017-11-22 2024-06-25 松下知识产权经营株式会社 GaN基板及其制造方法
CN109989110A (zh) * 2017-12-25 2019-07-09 赛奥科思有限公司 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
CN109989110B (zh) * 2017-12-25 2022-04-19 赛奥科思有限公司 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
CN113166970A (zh) * 2018-11-08 2021-07-23 赛奥科思有限公司 氮化物半导体基板的制造方法和层叠结构体
CN111628054A (zh) * 2019-02-28 2020-09-04 日亚化学工业株式会社 半导体元件的制造方法

Also Published As

Publication number Publication date
JP4696935B2 (ja) 2011-06-08
JP2007197276A (ja) 2007-08-09
US20070176199A1 (en) 2007-08-02
CN101009350B (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
CN101009350B (zh) Iii-v族氮化物系半导体衬底、其制造方法及iii-v族氮化物系发光元件
JP4741506B2 (ja) 大面積で均一な低転位密度ＧａＮ基板およびその製造プロセス
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP4849296B2 (ja) ＧａＮ基板
CN1979887B (zh) 自支撑氮化镓单晶衬底及其制造方法
JP4712450B2 (ja) ＡｌＮ結晶の表面平坦性改善方法
US8012882B2 (en) Method of manufacturing nitride substrate for semiconductors
JP3875821B2 (ja) ＧａＮ膜の製造方法
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2010030896A (ja) 高品質化合物半導体材料を製造するためのナノ構造適応層及びｈｖｐｅを使用する成長法
JP2001322899A (ja) 窒化ガリウム系化合物半導体基板及びその製造方法
JP2007246331A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
US20190249333A1 (en) Low-dislocation bulk gan crystal and method of fabricating same
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP4693361B2 (ja) 窒化ガリウム系単結晶基板の製造方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP2018078260A (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2010222187A (ja) Ｉｉｉ族窒化物半導体層の製造方法
CN114293252A (zh) 氮化铝模板及其制备方法
US20210355598A1 (en) Low-dislocation bulk gan crystal and method of fabricating same
JP2004273964A (ja) 半導体単結晶の製造方法
WO2022079939A1 (ja) Ｉｉｉ族元素窒化物半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110202

Termination date: 20140911

EXPY Termination of patent right or utility model