KR100809243B1 - 질화물막 제조방법 및 질화물 구조 - Google Patents

질화물막 제조방법 및 질화물 구조 Download PDF

Info

Publication number
KR100809243B1
KR100809243B1 KR1020060038260A KR20060038260A KR100809243B1 KR 100809243 B1 KR100809243 B1 KR 100809243B1 KR 1020060038260 A KR1020060038260 A KR 1020060038260A KR 20060038260 A KR20060038260 A KR 20060038260A KR 100809243 B1 KR100809243 B1 KR 100809243B1
Authority
KR
South Korea
Prior art keywords
group iii
nitride film
nitride
source
metal
Prior art date
Application number
KR1020060038260A
Other languages
English (en)
Other versions
KR20070105719A (ko
Inventor
유재은
안형수
양민
마사요시 코이케
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060038260A priority Critical patent/KR100809243B1/ko
Priority to US11/790,125 priority patent/US7943492B2/en
Priority to JP2007119379A priority patent/JP4699420B2/ja
Publication of KR20070105719A publication Critical patent/KR20070105719A/ko
Application granted granted Critical
Publication of KR100809243B1 publication Critical patent/KR100809243B1/ko
Priority to US13/087,131 priority patent/US20110189457A1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물막 제조방법 및 질화물 구조에 관한 것으로서, 하이드라이드 기상 에피택시법(HVPE)을 이용한 질화물막 제조방법에서, 가스공급방향으로부터 순차적으로 위치한 외측 반응실과 내측 반응실에 불순물이 함유된 적어도 하나의 Ⅲ족 금속소스와 기판을 순차적으로 배치하고, 상기 각 반응실을 성장온도로 가열하는 단계와, 상기 외측 반응실로 염화수소가스와 캐리어 가스를 공급함으로써, 금속 염화물이 형성되도록 상기 Ⅲ족 금속소스와 반응시키고, 상기 금속 염화물을 상기 기판으로 반송시키는 단계와, 상기 반송된 금속 염화물을 상기 내측 반응실로 공급되는 질소소스가스와 반응시킴으로써 상기 기판 상에 상기 불순물이 도프된 질화물막을 형성하는 단계를 포함하는 질화물막 제조방법을 제공한다.
하이드라이드 기상 에피택시법(Hydride Vapor Phase Epitaxy), 질화물(nitride), 텔루륨(tellurium: Te)

Description

질화물막 제조방법 및 질화물 구조{METHOD OF PRODUCING A NITRIDE FILM AND NITRIDE STRUCTURE PRODUCED BY THE SAME}
도1은 종래의 이온주입법으로 제조된 n형 질화물막에서 열처리온도에 따른 Te 농도를 나타내는 그래프이다.
도2는 본 발명에 따른 질화물막 제조방법을 설명하기 위한 순서도이다.
도3은 본 발명의 일 실시형태에 따른 질화물막 제조공정에 채용가능한 HVPE 장치를 나타내는 단면도이다.
도4a 내지 도4c는 각각 본 발명에 따라 제조된 질화물막의 Te 불순물 농도, 전도도 및 캐리어 이동도를 나타내는 그래프이다.
<도면의 주요부분에 대한 부호설명>
31: 반응실 31a: 외측 반응실
31b: 내측 반응실 32: 가열장치
33: 불순물 함유 Ⅲ족 금속소스 34: 기판
35a: 제1 공급관 35b: 제2 공급관
본 발명은 질화물막 제조방법에 관한 것으로서, 보다 상세하게는 특정 도전형, 특히 n형 불순물을 갖는 질화물막의 제조방법과 이를 이용하여 제조된 질화물막 구조에 관한 것이다.
일반적으로, Ⅲ족 질화물 반도체는 가시광 전체영역뿐만 아니라, 자외선 영역에 이르는 넓은 범위의 빛을 발할 수 있다는 특성을 가지며, 청록색을 구현하기 위한 발광소자물질로 크게 각광받고 있다.
Ⅲ족 질화물 반도체는 발광소자를 제조하거나 전도성을 갖는 기판을 제공하기 위해서, 특정 도전형(예, p형 또는 n형)을 갖도록 형성될 것이 요구되며, 다양한 방법이 사용되고 있다. 예를 들어, n형 GaN의 경우에는, n형 불순물로서 모노실란(SiH4)과 같은 가스를 TMG 및 NH3가스와 동시에 공급하는 유기금속화학기상성장(Metal Organic Chemical Vapor Deposition: MOCVD)법이 주로 사용된다.
하지만, 질소의 평형 증기압이 매우 높으므로, n형 불순물인 Si 원자와 같은 Ⅳ족 원소는 Ga 원자를 치환하는 과정에서 질소 원자가 결정에서 이탈되기 쉽다. 따라서, 이러한 질소 원자의 이탈로 인해 결함이 많아지고, 디바이스 특성이 저하되는 문제가 있다.
이러한 문제를 해결하기 위해서, Te과 같은 Ⅵ족 원소를 n형 불순물로서 활용하는 방안이 모색되고 있다. 상기한 MOCVD 또는 MBE법에서는, Te 불순물 소스로 DETe(diethylen-Te)가 사용될 수 있으나, 도핑자체가 어려울 뿐만 아니라, 반응실 내에 잔류물질이 남아 후공정의 실행에 지장을 초래하는 문제가 있다.
논문 Redistrubution and activation of implanted S, Se, Te, Be, Mg and C in GaN(J. Vac.Sci.Technol. A. 17(4), Jul/Aug 1999)에서는, 높은 에너지로 이온주입하는 방안을 제안하고 있다. 하지만, 도1의 그래프에 도시된 바와 같이 주입된 이온은 적어도 1200℃에서 열처리되어야 활성화될 수 있다. 나아가, 높은 에너지의 이온주입과정에서 GaN 결정이 손상되므로, 1400℃이상의 고온 열처리공정이 요구되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 일 목적은 불순물원자의 특성에 제한되지 않으면서도 충분한 캐리어 밀도 및 전기적 전도도를 얻을 수 있는 새로운 도핑공정과 결합된 하이드라이드 기상 에피택시법(HVPE)을 이용한 질화물막 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 상기한 방법으로 제조될 수 있는 충분한 두께를 가지면서도 높은 전기적 전도도를 갖는 질화물 구조물을 제공하는데 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일 관점은,
하이드라이드 기상 에피택시법(HVPE)을 이용한 질화물막 제조방법에서, 가스공급방향으로부터 순차적으로 위치한 외측 반응실과 내측 반응실에 불순물이 함유된 적어도 하나의 Ⅲ족 금속소스와 기판을 순차적으로 배치하고, 상기 각 반응실을 성장온도로 가열하는 단계와, 상기 외측 반응실로 염화수소가스와 캐리어 가스를 공급함으로써, 금속 염화물이 형성되도록 상기 Ⅲ족 금속소스와 반응시키고, 상기 금속 염화물을 상기 기판으로 반송시키는 단계와, 상기 반송된 금속 염화물을 상기 내측 반응실로 공급되는 질소소스가스와 반응시킴으로써 상기 기판 상에 상기 불순물이 도프된 질화물막을 형성하는 단계를 포함하는 질화물막 제조방법을 제공한다.
본 발명은 불순물 도프된 질화물, 특히 Te와 같은 Ⅵ족 원소 불순물이 도프된 질화물을 고온의 열처리공정 없이도 제조할 수 있으며, 나아가 잔류물을 발생시키지 않는 장점을 제공한다.
본 발명은 불순물이 함유될 금속소스의 형태에 따라 다른 실시형태로 구분될 수 있다.
일 실시형태에서는, 상기 적어도 하나의 Ⅲ족 금속소스는 상기 불순물이 함유된 Ⅲ족 단일 금속소스일 수 있다.
예를 들어, 상기 적어도 하나의 Ⅲ족 금속소스는 Te이 함유된 Ga 소스일 수 있으며, 이 경우에 상기 질화물막은 Te이 도프된 n형 GaN일 수 있다. 필요에 따라, 상기 적어도 하나의 Ⅲ족 금속소스는, 상기 단일 금속소스 외에 다른 적어도 1종의 Ⅲ족 금속으로 이루어진 다른 금속소스를 더 포함할 수 있다. 이러한 다른 금속소스는 Al 및 In 중 적어도 하나의 금속 또는 합금 소스일 수 있다.
이와 달리, 본 발명의 다른 실시형태에서, 상기 Ⅲ족 금속소스는 상기 불순물 금속이 함유되며 복수 종의 Ⅲ족 금속으로 이루어진 합금소스일 수 있다.
예를 들어, 상기 적어도 하나의 Ⅲ족 금속소스는 Te이 함유된 Al-Ga 합금소스일 수 있다. 이 경우에, 상기 질화물막은 Te이 도프된 n형 AlGaN이다. 본 실시형태에서도, 상기 적어도 하나의 Ⅲ족 금속소스는, 상기 합금소스를 구성하는 원소와 다른 In과 같은 적어도 1종의 Ⅲ족 금속으로 이루어진 다른 금속소스를 더 포함할 수 있다.
본 발명은 n형 질화물막 제조를 위한 불순물로서 Ⅵ족 원소 금속을 사용하는 경우에 매우 유용하게 적용될 수 있다. 예를 들어, 이러한 Ⅵ족 원소 금속 불순물로는 Se 및 Te 중 적어도 하나를 사용할 수 있다.
본 발명은 Ⅵ족 원소 금속 외에도 n형 불순물로서 Ⅳ족 원소 금속을 사용할 수 있다. 예를 들어, 이러한 Ⅳ족 원소 금속 불순물은 Si, Ge, Sn 및 Pb로 구성된 그룹으로부터 선택된 적어도 1종의 금속일 수 있다.
본 발명의 다른 관점에서는, 특정 도전형을 갖는 불순물 농도가 두께방향으로 균일하면서 1016∼1020/㎤이며, 5㎛ 이상의 두께를 갖는 Ⅲ족 질화물로 이루어진 질화물 구조물을 제공한다.
나아가, 상기 Ⅲ족 질화물 구조물은 HVPE 공정을 통해 비교적 빠른 성장속도가 보장되므로, 기판에 필요한 충분한 두께인 50㎛ 이상의 두께를 갖는 질화물막일 수 있다.
본 발명의 바람직한 실시형태에서는, 두께 방향에 따라 균일한 농도분포를 갖도록 Te 불순물로 도프된 n형 질화물 박막을 제공한다.
또한, 본 발명에 따른 질화물 구조물은 적어도 4×102(Ω㎝)-1의 전기적 전도도를 갖는 것이 바람직하다. 상기 불순물은 Te인 경우에, 이러한 전도도조건은 상기 Te 불순물을 2×1018∼1020/㎤의 농도를 갖도록 도프함으로써 얻어질 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도2는 본 발명에 따른, 하이드라이드 기상 에피택시법(HVPE)을 이용한 질화물막 제조방법을 설명하기 위한 순서도이다.
도2를 참조하면, 본 발명의 제조방법은 HVPE 반응실에 불순물이 함유된 적어도 하나의 Ⅲ족 금속소스와 기판을 각각 배치하는 단계(S21)로 시작된다. 일반적으로, 적어도 하나의 Ⅲ족 금속소스와 기판은 가스공급방향에 따라 순차적으로 배치된다.
본 발명에서는 Ⅲ족 금속소스는 원하는 불순물을 미량을 첨가된 합금으로서 제공된다. n형 질화물막을 제조하기 위한 금속소스는 불순물인 Ⅳ족 또는 Ⅵ족 원소를 Ⅲ족 금속과 함께 합금형태로 제공될 수 있다. 예를 들어, Te이 도프된 n형 GaN을 제조하기 위해서, 금속소스로는 Te을 소량 첨가한 Ga 소스를 사용한다. 여기서, 첨가되는 Ⅳ족 또는 Ⅵ족 원소의 양은 원하는 도핑농도에 따라 조절될 수 있다.
상기 기판은 대표적으로 사파이어가 사용되지만, 이 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2 및 LiGaO2로 구성된 그룹으로부터 선택된 물질로 이루어진 기판이 사용될 수 있다.
이어, 단계(22)에서는, 상기 불순물이 함유된 적어도 하나의 Ⅲ족 금속소스와 기판이 배치된 반응실을 반응에 필요한 온도로 가열한다. 일반적으로, Ⅲ족 금속소스는 염화물이 생성하는 반응을 위해서 약 700∼900 ℃로 가열되며, 기판은 질화물 성장을 위한 반응을 위해서 약 900∼1090 ℃로 가열한다.
다음으로, 단계(23)에서는, 상기 Ⅲ족 금속소스로 염화수소(예, HCl)가스와 캐리어 가스를 공급한다. 본 공정에서, 염화수소가스는 Ⅲ족 금속소스와 반응하여 Ⅲ족 금속 염화물을 생성한다(HCl + Ga → GaCl + 1/2H2). 이 과정에서 금속소스에 첨가된 불순물은 그 종류에 따라 적절한 반응을 통해 특정 염화물을 형성한다.
Si와 같은 Ⅳ족 불순물인 경우, Si가 Ga의 일부가 치환된 형태, 즉 (Ga,Si)Cl로서 금속염화물이 형성되는 것으로 이해할 수 있다. 하지만, Ⅵ족 불순물인 경우에는 그 반응과정이 명확히 규명되지 않았다. 다만, 본 발명자는 이 반응과정을 2가지 정도로 예상해 볼 수 있다. 예를 들어, Te이 첨가한 Ga 소스(Ga:Te)인 경우에는 Si와 유사하게 (Ga,Te)Cl형태로 제공되거나, GaCl과 별도로 TeCln인 염화물을 형성하는 것으로 추측해 볼 수 있다.
또한, 본 공정에서는, 상기 염화수소가스와 함께 생성된 염화물을 기판까지 반송할 캐리어 가스를 공급한다. 상기 캐리어 가스로는 질소(N2)가스 또는 아르곤(Ar)가스와 같은 불활성 가스가 사용될 수 있다.
최종적으로, 단계(24)에서는, 상기 반송된 금속 염화물을 질소소스가스와 반응시킴으로써 상기 기판 상에 상기 불순물이 도프된 질화물막을 형성한다. 질소소스가스로는 대표적으로 암모니아(NH3)가스를 사용할 수 있다. 고온에서 암모니아 가스는 반송된 금속 염화물과 반응함으로써 기판 상에 원하는 질화물막이 성장된다. 상기 질화물막 성장과정에서 불순물을 함유한 염화물이 암모니아 가스와 함께 반응 함으로써 질화물막 내에 균일하게 첨가될 수 있다.
본 발명은 HVPE 공정에서 사용되는 금속소스에 원하는 불순물을 첨가한 합금형태로 사용될 수 있다. 사용가능한 불순물은 그 도전형에 한정되지 않는다. 특히, 본 발명은 Te와 같은 Ⅵ족 원소 불순물이 도프된 질화물을 성장할 때에 매우 유익하게 작용할 수 있다. 즉, 본 발명에 따르면, 종래의 이온주입공정과 달리 결정손상과 활성화를 위한 고온의 열처리공정 없이도 제조할 수 있으며, 전체 두께에서 균질한 도핑농도분포를 나타낼 수 있다. 나아가, 종래의 MOCVD공정 등을 이용한 질화물막 공정에서 야기되는 DETe소스에 의한 잔류물 문제를 해결할 수 있다는 장점이 있다.
물론, 본 발명은 n형 질화물막 제조를 위한 불순물로서 Ⅵ족 원소 금속을 사용하는 경우에 매우 유용하게 적용될 수 있다. 예를 들어, 이러한 Ⅵ족 원소 금속 불순물로는 Se 및 Te 중 적어도 하나를 사용할 수 있다. 하지만, 이에 한정되지 않고, 다른 n형 불순물인 Ⅳ족 원소 금속을 사용할 수 있다. 예를 들어, 이러한 Ⅳ족 원소 금속 불순물은 Si, Ge, Sn 및 Pb로 구성된 그룹으로부터 선택된 적어도 1종의 금속일 수 있다.
도3은 본 발명의 일 실시형태에 따른 질화물막 제조공정에 채용가능한 HVPE 장치를 나타내는 단면도이다.
도3을 참조하면, HVPE 장치(30)는 가스공급방향으로부터 순차적으로 위치한 외측 반응실(31a)과 내측 반응실(31b)로 구분된 반응실(31)과, 상기 반응실(31)을 둘러싼 가열장치(32)를 포함한다. 상기 외측 반응실(31a)에는 불순물이 함유된 적어도 하나의 Ⅲ족 금속소스(33)가 배치되며, 상기 내측 반응실(31b)에는 기판(34)이 배치된다.
앞서 설명한 바와 같이, 제1 공급관(35a)을 통해 외측 반응실(31a)의 Ⅲ족 금속소스(33)로 염화수소(예, HCl)가스와 N2 또는 Ar과 같은 불활성 캐리어 가스를 공급함으로써, 질화물막(37) 성장에 필요한 금속 염화물을 생성하고, 상기 금속 염화물을 기판으로 반송시킬 수 있다. 여기서, 상기 금속 염화물은 Ⅲ족 금속 염화물외에도 다양한 형태로 불순물의 염화물을 포함한다. 한편, 제2 공급관(35b)을 통해 내측 반응실(31b)의 기판(35)으로 상기 반송된 금속 염화물을 NH3와 같은 질소소스가스와 반응시킴으로써, 상기 기판(35) 상에 불순물이 도프된 질화물막(37)을 형성한다.
여기서 예시된 HVPE 장치는 반응실 및 가스의 경로가 수평방향으로 진행되는 형태를 예시하였으나, 당업자에게 자명한 바와 같이, 수직방향으로 배열된 구조의 반응장치도 사용될 수 있다.
본 발명에서 채용된 불순물이 함유될 금속소스(33)는 다양한 형태로 구현될 수 있다.
일 실시형태에서는, 불순물이 함유된 Ⅲ족 단일 금속소스를 사용할 수 있다. 예를 들어, 상기 Ⅲ족 금속소스는 Te이 함유된 Ga 소스일 수 있다. 이 경우에도 기판 상에는 Te이 도프된 n형 GaN이 성장될 수 있다. AlGaN 또는 AlGaInP와 같은 3종 또는 4종 화합물 반도체를 제조하는 경우에는, 불순물이 도포된 단일 금속소스 외에 Al 또는 In과 같은 다른 Ⅲ족 금속소스를 더 배치할 수 있다.
이와 달리, 상기 Ⅲ족 금속소스는 상기 불순물 금속이 함유되며 복수 종의 Ⅲ족 금속으로 이루어진 합금소스일 수 있다. 예를 들어, 상기 Ⅲ족 금속소스는 Te이 함유된 Al-Ga 합금소스일 수 있다. 이 경우에, 기판 상에는 Te이 도프된 n형 AlGaN이 성장될 수 있다. 본 실시형태에서는, 독립적으로 2개 이상의 금속소스에 대한 유량 조절 없이, 합금소스에서 Al과 Ga의 원자분율을 조정함으로써 원하는 조성비를 만족하는 질화물을 얻을 수 있다는 장점을 제공한다.
본 발명에 따른 질화물막 성장방법은 결정을 손상시키지 않거나 추가적인 열처리 없이 도핑이 어려운 불순물도 질화물막에 쉽게 도핑시킬 수 있다. 특히, 금속소스에 함유된 불순물의 양을 조절하는 방식을 통해 질화물막의 도핑농도를 비교적 정확히 제어할 수 있다는 장점을 제공한다.
이하, 본 발명의 구체적인 실시예를 통해 본 발명의 작용과 효과를 보다 상세히 설명한다.
( 실시예 )
본 실시예의 합금소스는 Ga 금속에 Al과 Te을 용융킨 후에 900℃의 온도에서 포화시킴으로써 원하는 Te이 소량으로 함유된 Al과 Ga의 합금소스를 마련하였다. 본 살시예에서 사용된 합금소스는, Al과 Ga의 비율이 Al조성비가 16%를 갖도록 유지하는 조건에서 Te의 원자분율(g/mol)을 0.003, 0.008, 0.012, 0.016, 0.018, 0.035, 0.043로 달리하여 7개 제조되었다.
언도프 GaN가 형성된 사파이어 기판을 초음파 세척기를 이용하여 아세톤과 메탄올 용액으로 유기세척한 후에 산화막을 제거하기 위해서 불산용액에 1분간 에칭하였다. 상기 사파이어 기판을 반응실에 상기 마련된 합금소스와 함께 각각 배치하였다.
상기 반응실을 결정성장온도인 1090℃로 가열시킨 후에, HCl을 20 sccm으로, 암모니아를 500 sccm으로 공급하여 약 40분간 성장시킨 후에 Te이 도프된 Al0.16Ga0.84N를 제조하였다.
이와 동일한 공정조건에서, 다른 Te 원자분율을 갖는 나머지 6개의 합금소스를 사용하여 6개의 추가적인 Te이 도프된 Al0 .16Ga0 .84N을 제조하였다.
본 실시예에서 제조된 Te이 도프된 Al0 .16Ga0 .84N의 캐리어농도, 전기적 전도도 및 캐리어 이동도를 측정하여 도4a 내지 도4c의 그래프로 나타내었다.
우선, 도4a를 참조하면, 합금소스의 Te 원자분율(0.003∼0.045)이 증가됨에 따라 캐리어 농도가 9×1016∼7×1019/㎤가 증가된 것을 확인할 수 있다. 또한, 도4b에 도시된 바와 같이, 전기적 전도성 측면에서도 Te의 원자분율이 0.01인 지점부터 증가되어 Te의 원자분율이 0.045일 때에는 3.25×103(Ω㎝)-1의 높은 전도도를 갖는 것으로 나타났으며, 도4c와 같이 캐리어 이동도도 Te 원자분율이 0.01이상인 경우에 높은 수준을 유지하고 있다는 것으로 나타났다.
이와 같이, 본 발명에 따른 불순물이 도프된 금속소스를 이용함으로써 우수한 도전형을 갖는 질화물막을 성장시킬 수 있다는 것을 확인할 수 있었다. 또한, Te의 경우에, 0.01의 Te 원자분율에서부터 우수한 n형 특성을 갖는 질화물막을 얻을 수 있다는 것을 알 수 있다.
이와 별도로 실시한 Si에 대한 유사한 실험에서는, Si의 원자분율을 0.102∼0.218 g/mol로 변환시킨 경우에, 도핑농도는 2×1016∼3×1017/㎤을 갖는 것을 확인할 수 있다.
본 발명에 따른 제조방법은 HVPE공정을 이용하므로, MOCVD 또는 MBE공정에서 기대하기 어려운 두께로 불순물이 도프된 질화물막을 제조할 수 있다. 특히, 이러한 장점은 프리스탠딩용 기판을 위한 n형 질화물 기판을 제조하는데 매우 유용하게 적용될 수 있다. 또한, HVPE공정을 이용하여 후막 질화물막을 제조하더라도 종래와 같이 이온주입/열처리공정을 통한 불순물을 도프하는 방법과 달리, 특정 도전형을 갖는 불순물이 두께방향에 따라 균일한 농도분포를 갖도록 질화물막을 제조할 수 있다.
따라서, 본 발명의 다른 관점에서는, 특정 도전형을 갖는 불순물 농도가 두께방향으로 균일하면서 1016∼1020/㎤이며, 5㎛ 이상의 두께를 갖는 Ⅲ족 질화물로 이루어진 질화물 구조물을 제공한다. 상기 Ⅲ족 질화물 구조물은 기판으로 사용가능하도록 50㎛ 이상의 두께를 갖는 질화물막일 수 있다.
앞서 설명한 바와 같이, 본 발명에 따르면, 도핑공정이 곤란한 Te 불순물로 도프된 n형 질화물 기판을 제공할 수 있으며, 높은 전도도를 보장할 수 있다. 본 발명에 따른 질화물 구조물은 적어도 4×102(Ω㎝)-1의 전기적 전도도를 갖는 것이 바람직하다. 상기 불순물은 Te인 경우에, 이러한 전도도조건은 상기 Te 불순물을 2×1018∼1020/㎤의 농도를 갖도록 도프함으로써 얻어질 수 있다.
이와 같이, 본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명에 따르면, 하이드라이드 기상 에피택시법(HVPE)에 사용되는 Ⅲ족 금속소스(또는 합금소스)에 도전형 부여에 필요한 불순물 원소를 소량 첨가함으로써, 불순물 원자의 특성에 제한되지 않으면서도 충분한 캐리어 밀도 및 전기적 전도도를 얻을 수 있는 질화물막 제조방법을 제공할 수 있다.
본 발명에 따른 방법은 추가적인 열처리공정이 필요하지 않을 뿐만 아니라, 잔류물을 발생시키지 않으며, 성장공정과 함께 실시되므로 공정 효율을 크게 향상시킬 수 있다. 특히, 본 발명은 후막공정에 유리한 HVPE 공정을 사용하므로, 두께방향에 따라 균일한 도핑농도를 가지면서 우수한 전도성을 갖는 n형 도전형 질화물 기판과 같은 후막 제조기술로 각광을 받을 것으로 기대된다.

Claims (19)

  1. 하이드라이드 기상 에피택시법(HVPE)을 이용한 질화물막 제조방법에 있어서,
    가스공급방향으로부터 순차적으로 위치한 외측 반응실과 내측 반응실에 불순물이 함유된 적어도 하나의 Ⅲ족 금속소스와 기판을 순차적으로 배치하고, 상기 각 반응실을 성장온도로 가열하는 단계;
    상기 외측 반응실로 염화수소가스와 캐리어 가스를 공급함으로써, 금속 염화물이 형성되도록 상기 Ⅲ족 금속소스와 반응시키고, 상기 금속 염화물을 상기 기판으로 반송시키는 단계; 및
    상기 반송된 금속 염화물을 상기 내측 반응실로 공급되는 질소소스가스와 반응시킴으로써 상기 기판 상에 상기 불순물이 도프된 질화물막을 형성하는 단계를 포함하는 질화물막 제조방법.
  2. 제1항에 있어서,
    상기 적어도 하나의 Ⅲ족 금속소스는 상기 불순물이 함유된 Ⅲ족 단일 금속소스인 것을 특징으로 하는 질화물막 제조방법.
  3. 제2항에 있어서,
    상기 적어도 하나의 Ⅲ족 금속소스는 Te이 함유된 Ga 소스이며, 상기 질화물막은 Te이 도프된 n형 GaN인 것을 특징으로 하는 질화물막 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 적어도 하나의 Ⅲ족 금속소스는, 상기 Ⅲ족 단일 금속소스와 다른 적어도 1종의 Ⅲ족 금속으로 이루어진 다른 금속소스를 더 포함하는 것을 특징으로 하는 질화물막 제조방법.
  5. 제4항에 있어서,
    상기 다른 금속소스는 Al 및 In 중 적어도 하나의 금속 또는 합금 소스인 것을 특징으로 하는 질화물막 제조방법.
  6. 제1항에 있어서,
    상기 Ⅲ족 금속소스는 상기 불순물이 함유되며 복수 종의 Ⅲ족 금속으로 이루어진 합금소스인 것을 특징으로 하는 질화물막 제조방법.
  7. 제6항에 있어서,
    상기 적어도 하나의 Ⅲ족 금속소스는 Te이 함유된 Al-Ga 합금소스이며, 상기 질화물막은 Te이 도프된 n형 AlGaN인 것을 특징으로 하는 질화물막 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 적어도 하나의 Ⅲ족 금속소스는, 상기 합금소스를 구성하는 원소와 다 른 적어도 1종의 Ⅲ족 금속으로 이루어진 다른 금속소스를 더 포함하는 것을 특징으로 하는 질화물막 제조방법.
  9. 제8항에 있어서,
    상기 다른 금속소스는 In 금속소스인 것을 특징으로 하는 질화물막 제조방법.
  10. 제1항, 제2항 및 제6항 중 어느 한 항에 있어서,
    상기 불순물은 n형 불순물을 위한 Ⅵ족 원소이며, 상기 질화물막은 n형 질화물막인 것을 특징으로 하는 질화물막 제조방법.
  11. 제10항에 있어서,
    상기 불순물은 Se 및 Te 중 적어도 하나의 금속인 것을 특징으로 하는 질화물막 제조방법.
  12. 제1항, 제2항 및 제6항 중 어느 한 항에 있어서,
    상기 불순물은 n형 불순물을 위한 Ⅳ족 원소이며, 상기 질화물막은 n형 질화물막인 것을 특징으로 하는 질화물막 제조방법.
  13. 제12항에 있어서,
    상기 불순물은 Si, Ge, Sn 및 Pb로 구성된 그룹으로부터 선택된 적어도 1종의 금속인 것을 특징으로 하는 질화물막 제조방법.
  14. 특정 도전형을 갖는 불순물 농도가 두께방향으로 균일하면서 1016∼1020/㎤이며, 5㎛ 이상의 두께를 갖는 Ⅲ족 질화물로 이루어진 질화물 구조물.
  15. 제14항에 있어서,
    상기 Ⅲ족 질화물은 50㎛ 이상의 두께를 갖는 질화물막인 질화물 구조물.
  16. 제15항에 있어서,
    상기 불순물은 Te이며, 상기 Ⅲ족 질화물은 n형 질화물인 것을 특징으로 하는 질화물 구조물.
  17. 제16항에 있어서,
    상기 Ⅲ족 질화물은 4×102(Ω㎝)-1이상의 전기적 전도도를 갖는 것을 특징으로 하는 질화물 구조물.
  18. 제17항에 있어서,
    상기 불순물은 Te이며, 상기 Te 불순물 농도는 2×1018∼1020/㎤인 것을 특징 으로 하는 질화물 구조물.
  19. 삭제
KR1020060038260A 2006-04-27 2006-04-27 질화물막 제조방법 및 질화물 구조 KR100809243B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060038260A KR100809243B1 (ko) 2006-04-27 2006-04-27 질화물막 제조방법 및 질화물 구조
US11/790,125 US7943492B2 (en) 2006-04-27 2007-04-24 Method of forming nitride film and nitride structure
JP2007119379A JP4699420B2 (ja) 2006-04-27 2007-04-27 窒化物膜の製造方法
US13/087,131 US20110189457A1 (en) 2006-04-27 2011-04-14 Method of forming nitride film and nitride structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060038260A KR100809243B1 (ko) 2006-04-27 2006-04-27 질화물막 제조방법 및 질화물 구조

Publications (2)

Publication Number Publication Date
KR20070105719A KR20070105719A (ko) 2007-10-31
KR100809243B1 true KR100809243B1 (ko) 2008-02-29

Family

ID=38648830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060038260A KR100809243B1 (ko) 2006-04-27 2006-04-27 질화물막 제조방법 및 질화물 구조

Country Status (3)

Country Link
US (2) US7943492B2 (ko)
JP (1) JP4699420B2 (ko)
KR (1) KR100809243B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102127808B (zh) * 2010-12-31 2012-07-18 东莞市中镓半导体科技有限公司 独立的金属源系统向半导体生长设备提供金属源气体的方法
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices
JP2016115794A (ja) * 2014-12-15 2016-06-23 日亜化学工業株式会社 窒化物半導体テンプレートの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990007342A (ko) * 1997-06-25 1999-01-25 이데이 노부유끼 질화물계 iii-v족 화합물 반도체 성장 방법 및 장치
KR20020065892A (ko) * 2000-08-18 2002-08-14 쇼와 덴코 가부시키가이샤 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
KR20040057031A (ko) * 2002-12-24 2004-07-01 한국전자통신연구원 발광 가능한 실리콘 나노점 박막 제조 장치 및 방법

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3933538A (en) * 1972-01-18 1976-01-20 Sumitomo Electric Industries, Ltd. Method and apparatus for production of liquid phase epitaxial layers of semiconductors
JPH01117020A (ja) * 1987-10-29 1989-05-09 Nec Corp ３―５族化合物半導体のエピタキシャル成長方法
JP3146874B2 (ja) * 1994-09-13 2001-03-19 三菱化学株式会社 発光ダイオード
JPH08335555A (ja) 1995-06-06 1996-12-17 Mitsubishi Chem Corp エピタキシャルウエハの製造方法
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
US6218269B1 (en) * 1997-11-18 2001-04-17 Technology And Devices International, Inc. Process for producing III-V nitride pn junctions and p-i-n junctions
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
CN1409778A (zh) 1999-05-07 2003-04-09 Cbl技术公司 掺杂镁的iii－v氮化物及其制法
JP3733008B2 (ja) * 1999-09-08 2006-01-11 シャープ株式会社 Ｉｉｉ−ｎ系化合物半導体装置
JP2001144325A (ja) * 1999-11-12 2001-05-25 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法および半導体素子の製造方法
WO2002069376A1 (en) * 2001-02-27 2002-09-06 Cbl Technologies Hybrid deposition system & methods
EP2400046A1 (en) * 2001-03-30 2011-12-28 Technologies and Devices International Inc. Method and apparatus for growing submicron group III nitride structures utilizing HVPE techniques
WO2002082517A1 (fr) * 2001-03-30 2002-10-17 Toyoda Gosei Co., Ltd. Procede de fabrication pour substrat semi-conducteur et element semi-conducteur
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7479448B2 (en) * 2002-12-03 2009-01-20 Nec Corporation Method of manufacturing a light emitting device with a doped active layer
JP4178936B2 (ja) 2002-12-11 2008-11-12 日本電気株式会社 Ｉｉｉ族窒化物自立基板およびそれを用いた半導体素子ならびにそれらの製造方法
JP2004296717A (ja) * 2003-03-26 2004-10-21 Toshimasa Suzuki 窒化物系半導体を含む積層体およびそれを用いた電子素子
US7170095B2 (en) 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
KR100564265B1 (ko) * 2003-07-16 2006-03-29 삼성전기주식회사 알루미늄 갈륨 나이트라이드 결정 성장용 수소화물 기상박막 성장 장치 및 방법
JP2005112641A (ja) * 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
KR100571818B1 (ko) * 2003-10-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2005194146A (ja) * 2004-01-08 2005-07-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
EP2573206B1 (en) * 2004-09-27 2014-06-11 Gallium Enterprises Pty Ltd Method for growing a group (iii) metal nitride film
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
US7473941B2 (en) * 2005-08-15 2009-01-06 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Structures for reducing operating voltage in a semiconductor device
JP4631681B2 (ja) * 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
JP4696935B2 (ja) * 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
US8778078B2 (en) * 2006-08-09 2014-07-15 Freiberger Compound Materials Gmbh Process for the manufacture of a doped III-N bulk crystal and a free-standing III-N substrate, and doped III-N bulk crystal and free-standing III-N substrate as such
JP4462251B2 (ja) * 2006-08-17 2010-05-12 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990007342A (ko) * 1997-06-25 1999-01-25 이데이 노부유끼 질화물계 iii-v족 화합물 반도체 성장 방법 및 장치
KR20020065892A (ko) * 2000-08-18 2002-08-14 쇼와 덴코 가부시키가이샤 3족 질화물 반도체 결정 제조 방법, 갈륨나이트라이드-기재 화합물 반도체 제조 방법, 갈륨나이트라이드-기재 화합물 반도체, 갈륨나이트라이드-기재 화합물 반도체 발광 소자, 및 반도체발광 소자를 이용한 광원
KR20040057031A (ko) * 2002-12-24 2004-07-01 한국전자통신연구원 발광 가능한 실리콘 나노점 박막 제조 장치 및 방법

Also Published As

Publication number Publication date
JP4699420B2 (ja) 2011-06-08
US7943492B2 (en) 2011-05-17
US20070254445A1 (en) 2007-11-01
US20110189457A1 (en) 2011-08-04
KR20070105719A (ko) 2007-10-31
JP2007300120A (ja) 2007-11-15

Similar Documents

Publication Publication Date Title
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
US7662488B2 (en) Nitride-based semiconductor substrate and method of making the same
US6176925B1 (en) Detached and inverted epitaxial regrowth &amp; methods
JP2022040180A (ja) 埋込み活性化ｐ－（ＡＬ，ＩＮ）ＧＡＮ層
US20100279020A1 (en) METHOD OF FORMING IN-SITU PRE-GaN DEPOSITION LAYER IN HVPE
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
JP3879173B2 (ja) 化合物半導体気相成長方法
CN102414845A (zh) 用于制造led的mocvd单一腔室分割工艺
KR20130046333A (ko) 핵생성 층을 포함하는 질화물 화합물 구조물의 형성
KR20130097808A (ko) 낮은 전위 밀도를 가지는 ＧａＮ의 성장 공정
WO2011044046A2 (en) Improved multichamber split processes for led manufacturing
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP3279528B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法
US20120235115A1 (en) Growth of iii-v led stacks using nano masks
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
KR100809243B1 (ko) 질화물막 제조방법 및 질화물 구조
KR100571225B1 (ko) 질화물계 화합물 반도체의 성장방법
KR20110098443A (ko) 발광 다이오드 제조용 금속 질화막 형성 장치
JP2001274093A (ja) 半導体基材及びその製造方法
JP4867981B2 (ja) ＧａＮ結晶の成長方法
KR19980043941A (ko) 질화갈륨 반도체 단결정 기판의 제조방법
KR20130078984A (ko) 질화갈륨 기판 제조방법
JPWO2014136416A1 (ja) 半導体装置の製造方法及びｉｉｉ−ｖ族半導体の結晶成長方法
KR100764427B1 (ko) 질화물 단결정 후막 제조방법
KR101155061B1 (ko) 질화물 반도체 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee