JP2007331973A - 窒化物半導体自立基板及び窒化物半導体発光素子 - Google Patents

窒化物半導体自立基板及び窒化物半導体発光素子 Download PDF

Info

Publication number
JP2007331973A
JP2007331973A JP2006164573A JP2006164573A JP2007331973A JP 2007331973 A JP2007331973 A JP 2007331973A JP 2006164573 A JP2006164573 A JP 2006164573A JP 2006164573 A JP2006164573 A JP 2006164573A JP 2007331973 A JP2007331973 A JP 2007331973A
Authority
JP
Japan
Prior art keywords
substrate
gan
nitride semiconductor
growth
variation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006164573A
Other languages
English (en)
Other versions
JP4816277B2 (ja
Inventor
Takehiro Yoshida
丈洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006164573A priority Critical patent/JP4816277B2/ja
Priority to US11/541,790 priority patent/US7649194B2/en
Priority to CNB2007100963199A priority patent/CN100447951C/zh
Priority to DE102007021944A priority patent/DE102007021944B4/de
Priority to TW096117321A priority patent/TWI358468B/zh
Publication of JP2007331973A publication Critical patent/JP2007331973A/ja
Application granted granted Critical
Publication of JP4816277B2 publication Critical patent/JP4816277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】発光デバイス構造を形成した場合に、発光波長、発光出力、素子寿命等のばらつきが小さく、発光デバイスの歩留まりを向上させることが可能な窒化物半導体自立基板及び当該基板を用いた窒化物半導体発光素子を提供する。
【解決手段】窒化物系化合物半導体結晶の格子定数のばらつきを±１２ｐｐｍ以下として窒化物半導体自立基板を形成する。窒化物系化合物半導体は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＋ｙ≦１）で表される。これを用いて窒化物半導体発光素子を形成する。
【選択図】なし

Description

本発明は、窒化物系化合物半導体結晶からなる窒化物半導体自立基板及び当該基板を用いた窒化物半導体発光素子に関し、特に、発光デバイス構造を形成した場合に、発光波長、発光出力、素子寿命等のばらつきが小さく、発光デバイスの歩留まりを向上させることが可能な窒化物半導体自立基板及び窒化物半導体発光素子に関するものである。
窒化物半導体材料は禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子への適用が盛んに検討されている。また電子の飽和ドリフト速度が大きいこと、ヘテロ接合による２次元電子ガスの利用が可能なこと等から、電子素子への応用も期待されている。
これらの素子を構成する窒化物半導体層は、有機金属気相成長法（ＭＯＶＰＥ）、分子線気相成長法（ＭＢＥ）、ハイドライド気相成長法（ＨＶＰＥ）等の気相成長法を用いて下地基板上にエピタキシャル成長を行うことにより得られる。ところが、窒化物半導体層と格子定数が整合する下地基板が存在しなかったため、良質の成長層を得ることが困難であり、得られる窒化物半導体層中には多くの結晶欠陥が含まれていた。結晶欠陥は素子特性の向上を阻害する要因であるので、これまで窒化物半導体層中の結晶欠陥を低減する検討が盛んに行われてきた。
結晶欠陥が比較的少ないIII族元素窒化物系化合物半導体結晶を得る方法として、サファイア等の異種基板上に低温堆積緩衝層（バッファ層）を形成し、その上にエピタキシャル成長層を形成する方法が知られている。低温堆積緩衝層を用いた結晶成長法では、まずサファイア等の基板上にＡｌＮ又はＧａＮを５００℃付近で堆積し、アモルファス状の膜ないし一部多結晶を含む連続膜を形成する。これを１０００℃付近に昇温することにより一部を蒸発させ、又は結晶化させて、密度の高い結晶核を形成する。これを成長の核として比較的結晶性のよいＧａＮ膜が得られる。しかしながら、低温堆積緩衝層を形成する方法を用いても、得られる基板には貫通転位や空孔等の結晶欠陥が相当程度存在し、現在望まれている高性能の素子を得るには不充分であった。
この問題を解決するため、近年、結晶成長用のＧａＮ基板を自立させたＧａＮ単結晶基板（以下、ＧａＮ自立基板と記す）が開発されてきた。ＧａＮ自立基板の製造方法としては、例えば、下地基板に開口部を有するマスクを形成し、開口部からラテラル成長させることにより転位の少ないＧａＮ層を得る技術、いわゆるＥＬＯ（Epitaxial Lateral Overgrowth）技術を用いてサファイア基板上にＧａＮ層を形成した後、サファイア基板をエッチング等により除去し、ＧａＮ自立基板を得ることが提案されている（例えば、特許文献１参照）。
また、ＥＬＯ法をさらに発展させた方法として、ＦＩＥＬＯ（Facet-Initiated Epitaxial Lateral Overgrowth）法が開発されている（例えば、非特許文献１参照）。ＦＩＥＬＯ法は、酸化シリコンマスクを用いて選択成長を行う点でＥＬＯ法と共通するが、選択成長の際にマスク開口部にファセットを形成する点で相違している。ファセットを形成することにより、転位の伝搬方向を変え、エピタキシャル成長層の上面に至る貫通転位を低減する。ＦＩＥＬＯ法を用いて、例えばサファイア等の下地基板上に厚膜のＧａＮ層を成長させ、その後下地基板を除去すれば、結晶欠陥の比較的少ない良質のＧａＮ自立基板を得ることができる。
上記以外にも、低転位のＧａＮ自立基板を得る方法として、ＤＥＥＰ（Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits）法が開発されている（例えば、非特許文献２参照）。ＤＥＥＰ法は、ＧａＡｓ基板上にパターニングした窒化珪素等のマスクを用いてＧａＮを成長させることにより、結晶表面に意図的にファセット面で囲まれたピットを複数形成し、前記ピットの底部に転位を集積させることにより、その他の領域を低転位化するものである。
ＥＬＯ法やＤＥＥＰ法で得られたＧａＮ基板は、通常アズグロウンの状態では、その表面にピットやヒロック等のモフォロジが現れており、そのままではデバイス作製のためのエピタキシャル層を成長させることが難しい。このため、基板表面を研磨加工して鏡面に仕上げてから、デバイス作製に使用するのが一般的である。
更に、転位密度の低いＧａＮ基板の製造方法として、サファイアｃ面（（０００１）面）基板上にＧａＮ層を形成し、その上にチタン膜を形成後、水素ガスまたは水素含有化合物ガスを含む雰囲気中で基板を熱処理してＧａＮ層中に空隙を形成し、更に、ＧａＮ層上にＧａＮ半導体層を形成する方法が開示されている（例えば、特許文献２参照）。
特開平１１−２５１２５３号公報 特開２００３−１７８９８４号公報 Akira Usui et. al.,「Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy」, Jpn. J. Appl. Phys. vol. 36(1997) pp. L899-L902 Kensaku Motoki et. al.,「Preparation of Large Freestanding GaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a Starting Substrate」, Jpn. J. Appl. Phys. Vol. 40(2001)pp. L140-L143
上記のような方法で作製したＧａＮ自立基板においては、確かにその転位密度が低減される。しかしながら、本発明者の更なる研究によれば、実際に１枚のＧａＮ自立基板上に発光デバイス構造を成長し、実装して複数の素子を形成した場合には、これらの素子間で発光波長に大きなばらつきが生じてしまい、更に、発光出力や素子寿命が極端に悪い素子が含まれることが分かった。発光波長、発光出力、素子寿命が設計値に対して大きくばらつくと、歩留まりの低下につながり、非常に大きな問題となってしまう。
従って、本発明の目的は、上記の問題を解決し、発光デバイス構造を形成した場合に、発光波長、発光出力、素子寿命等のばらつきが小さく、発光デバイスの歩留まりを向上させることが可能な窒化物半導体自立基板及び当該基板を用いた窒化物半導体発光素子を提供することにある。
本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、（１）発光波長、発光出力、素子寿命が基板面内で大きくばらつくのは、基板上に成長した発光デバイス構造中において新たに発生した転位のためであり、この転位は、基板面内の格子定数の不均一性に起因していること、（２）更に、基板面内の格子定数のばらつきを特定の範囲内とすることにより、発光波長、発光出力、素子寿命のばらつきを極めて小さくできること、を見出し、本発明を完成させた。
即ち、本発明の窒化物半導体自立基板は、格子定数のばらつきが±１２ｐｐｍ以下である自立した窒化物系化合物半導体結晶からなることを特徴とする。
前記窒化物系化合物半導体は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＋ｙ≦１）で表すことができる。
前記格子定数のばらつきを、ａ軸長の測定結果のばらつきとし、基板の最外周から半径方向に２ｍｍ内側までの領域を除いた面内での測定結果のばらつきとすることが好ましい。
前記窒化物半導体自立基板上に、少なくとも窒化物系化合物半導体からなる発光層を形成して窒化物半導体発光素子とすることができる。
本発明の窒化物半導体自立基板によれば、発光素子の製造に際し、発光波長、発光出力、素子寿命等のばらつきを小さくして、設計値どおりの所望の特性を有する発光素子を数多く得ることができる。
従って、この窒化物半導体自立基板を用いて窒化物半導体発光素子を形成すれば、歩留まりを劇的に向上させることが可能となる。
本発明では、窒化物半導体自立基板において、該基板面内での格子定数のばらつきを所定の範囲内とすることを特徴としている。基板面内の格子定数のばらつきはその結晶成長過程で形成される不純物濃度分布に関連しているため、以下、ＧａＮ自立基板を例にして、その結晶成長過程に触れつつ説明する。
（ＧａＮ自立基板の結晶成長過程）
以下、図１を参照して、格子定数が異なる領域が形成される原因について説明する。
ＧａＮの成長は、ほとんどの場合、図１に示すように、成長初期に多数の３次元核が発生し、それらが互いに結合して連続膜を形成する、いわゆるＶｏｌｍｅｒ−Ｗａｂｅｒ型の成長様式をとる。
即ち、まず、成長用基材２上に、複数のＧａＮ結晶核１が発生する（ａ）。これらのＧａＮ結晶核１は、それぞれ、ｃ面（（０００１）面）の結晶成長を行うｃ面成長領域３と、ファセット面（（１１−２２）、（１−１０２）、（１１−２３）、（１１−２５）面等）の結晶成長を行うファセット成長領域（前期）４ａとで結晶成長を行う（ｂ）。この際、ｃ面の結晶成長速度よりもファセット面の結晶成長速度が遅いので、ファセット成長領域（前期）４ａは不純物を比較的取り込みやすい。成長用基材２上でファセット成長領域（前期）４ａ同士が繋がり出すと、その上部に、ファセット成長領域（中期）４ｂが形成され（ｃ）、更にその上部にファセット成長領域（後期）４ｃが形成され、最終的にｃ面成長領域３と繋がる（ｄ）。
図１（ｂ）〜（ｄ）に示した通り、不純物濃度の高い領域は、ファセット成長領域（前期４ａ、中期４ｂ、後期４ｃ）の履歴として結晶成長方向に延びた形で現れる。このように、不純物濃度の異なる領域が基板表面もしくは、基板表面近傍まで到達するので、必然的に研磨加工後のＧａＮ基板表面面内に不純物濃度の異なる領域が現れ、同時に格子定数のばらつきが生じてしまう。
以上説明したように、ＧａＮ自立基板では、厚くエピタキシャル成長したＧａＮ結晶を基板として用いるので、基板中に局所的に不純物濃度の不均一な領域が存在し得る。
そこで本発明者は、結晶成長のごく初期段階ではファセットを出しながら成長するが、膜厚を３５０μｍ、好ましくは２５０μｍ、最も好ましくは１００μｍ成長するまでに平坦にしてしまい（即ち、図１（ａ）〜（ｄ）までの工程を完了してしまい）、その上の領域は常に成長界面がｃ面のみであるように成長する方法でＧａＮ厚膜を形成することにより、基板面内において実際に使用される領域（Ｇａ極性面において最外周から半径方向に２ｍｍ内側までの領域を除いた面）における格子定数のばらつきを小さくできることを見出した。
（格子定数の範囲）
本発明者が詳細に実験を行った結果、少なくとも基板面内において実際に使用される領域（Ｇａ極性面において最外周から半径方向に２ｍｍ内側までの領域を除いた面）における格子定数（特にａ軸長）のばらつきが、±１２ｐｐｍ以下の窒化物半導体基板を用いることにより上述した問題が解決できることが明らかとなった。なお、ここでいうばらつきとは、格子定数測定結果の標準偏差を平均値で除したものである。
格子定数のばらつきとしては、具体的には、ａ軸長のばらつきが±１２ｐｐｍ以下、好ましくは±１０ｐｐｍ以下、最も好ましくは±８ｐｐｍ以下とすることが好ましい。ａ軸長のばらつきが±１２ｐｐｍを超えると、後述する実施例の結果からも明らかな通り、ＬＥＤの発光波長のばらつきの幅が激増すると共に、６ｍＷの出力が得られるチップの割合及び５０００時間以上の寿命が得られるチップの割合が激減するからである。
（格子定数の測定方法）
ＧａＮ自立基板の格子定数は、Ｘ線回折測定によりＧａＮ（０００６）の面間隔ｄ０００６とＧａＮ（２０−２４）の面間隔ｄ２０−２４を求め、次の（１）（２）式を用いて算出することができる。（１）式は、ｃ軸長を算出する式であり、（２）式は、ａ軸長を算出する式である。
Figure 2007331973
Figure 2007331973
格子定数の測定にＧａＮ（０００６）やＧａＮ（２０−２４）を用いた理由は、より誤差の少ない測定が行えるためである。ここで、（２）式のｄ２０００は、ＧａＮ（２０００）の面間隔である。
（測定条件）
以下にＸ線回折測定における好ましい測定条件を述べる。Ｘ線回折測定にはスペクトリス株式会社製のＸ’Ｐｅｒｔ−ＭＲＤを用いることができる。Ｘ線管球の陽極材はＣｕとし、加速電圧を４５ｋＶ、フィラメントに流す電流を４０ｍＡとすることが好ましい。管球の先の光学系は、１／２°のダイバージェンススリット、Ｘ線ミラー、Ｇｅ（２２０）２結晶モノクロメータ、横幅０．２ｍｍ、縦幅０．２ｍｍのクロススリットコリメータの順の構成とすることができる。また、直径２インチのＧａＮ自立基板１１面内の格子定数分布を調査するため、格子定数を基板の直径方向に１ｍｍ間隔で測定することが好ましい。ここで最外周から２ｍｍ内側の領域は評価対象外とすることが望ましい。
なお、格子定数は、窒化物半導体の結晶構造では、一般に、ａ軸長とｃ軸長があるが、本発明における格子定数のばらつきは、特に、ａ軸長の値のばらつきを考える。
ボイド形成剥離法（Void-assisted Separation Method：ＶＡＳ法）を用いてサファイア基板上にＧａＮエピタキシャル層を成長させ、その後、サファイア基板を除去することによりＧａＮ自立基板を作製し、評価した。ＶＡＳ法の詳細は特許文献１に記載されているが、簡単に言うと、サファイア基板とＧａＮ成長層との間に、網目構造を有する窒化チタンの薄膜を挟み込んで結晶成長を行う方法である。
以下、図２を参照して本実施例のＧａＮ自立基板の作製方法を説明する。
まず、直径２インチの単結晶ｃ面サファイア基板２１を用意し（図２（ａ））、この上に、ＭＯＶＰＥ法により、トリメチルガリウム（ＴＭＧ）とＮＨ３を原料として、アンドープＧａＮ層２２を３００ｎｍの厚さに成長させた（図２(ｂ)）。次にこのＧａＮエピタキシャル基板上に、金属Ｔｉ膜２３を２０ｎｍの厚さに蒸着し（図２(ｃ)）、これを電気炉に入れて、２０％のＮＨ３と８０％のＨ２の混合ガスの気流中にて、１０５０℃で２０分の熱処理を施した。その結果、アンドープＧａＮ層２２の一部がエッチングされて高密度の空隙を有するＧａＮ層２５に変化するとともに、金属Ｔｉ膜２３が窒化されて、表面にサブミクロンの微細な穴が高密度に形成された網目構造ＴｉＮ層２４に変化した。その結果、図２（ｄ）に示す構造の基板（以後ボイド形成基板と呼ぶ）が得られた。
このボイド形成基板をＨＶＰＥ炉に入れ、ＧａＮ結晶を全体で４００μｍの厚さに堆積させた。まずＧａＮ結晶の成長に用いた原料はＮＨ３とＧａＣｌで、キャリアガスとして５％のＨ２と９５％のＮ２の混合ガスを用いた。成長条件は、常圧、基板温度１０４０℃であった。供給ガス中のＧａＣｌ及びＮＨ３の分圧は、成長の開始時には、それぞれ８×１０−３ａｔｍ及び５．６×１０−２ａｔｍであり、Ｖ／ＩＩＩ比を７とした。またＧａＮ結晶の成長過程で、ドーピング原料ガスとしてＳｉＨ２Ｃｌ２を基板領域に供給することによりＳｉのドーピングを行った。
この際、ＧａＮの結晶核１１がまずボイド形成基板上に３次元の島状に生成し（図２(ｅ)）、次いで結晶同士が横方向に成長して互いに結合し、表面の平坦化が進行していった（図２（ｆ））。また、透過型電子顕微鏡で観察した結果、ほとんどの転位は膜厚１μｍ程度までに他の転位とループを形成し消滅していることが分かった。従って、全厚数μｍに到達した時点で平坦化を促進する条件（基板温度を１０８０℃、Ｖ／ＩＩＩ比を２）に変更し、全厚１００μｍ程度までに完全に平坦化した(図２(ｇ))。この様子は、成長時間を変えて炉外に取り出した基板表面及び断面を顕微鏡観察することにより確認した。平坦化後、Ｖ／ＩＩＩ比を７に戻し全厚４００μｍになるまでＧａＮ厚膜２７を成長した(図２(ｈ))。
ＧａＮ結晶成長の終了後ＨＶＰＥ装置を冷却する過程で、ＧａＮ厚膜２７はボイド層を境にボイド形成基板から自然に剥離し、ＧａＮ自立基板２８が得られた（図２(ｉ)）。このＧａＮ自立基板２８の表裏両面を鏡面研磨加工することにより表面を２０μｍ及び裏面を５０μｍ除去し、平坦性を向上させた。鏡面研磨により、ＧａＮ自立基板２８の最終厚さは３３０μｍとなった（図２(ｊ)）。
得られたＧａＮ自立基板２８の格子定数は、Ｘ線回折測定によりＧａＮ（０００６）の面間隔ｄ０００６とＧａＮ（２０−２４）の面間隔ｄ２０−２４を求め、上記（１）（２）式を用いて算出した。
また、Ｘ線回折測定にはスペクトリス株式会社製のＸ’Ｐｅｒｔ−ＭＲＤを用いた。Ｘ線管球の陽極材はＣｕとし、加速電圧を４５ｋＶ、フィラメントに流す電流を４０ｍＡとした。管球の先の光学系は、１／２°のダイバージェンススリット、Ｘ線ミラー、Ｇｅ（２２０）２結晶モノクロメータ、横幅０．２ｍｍ、縦幅０．２ｍｍのクロススリットコリメータの順の構成とした。直径２インチのＧａＮ自立基板１１面内の格子定数分布を調査するため、格子定数を基板の直径方向に１ｍｍ間隔で測定した。ここで最外周から２ｍｍ内側の領域は評価対象外とした。その結果、格子定数のばらつきは±７．３９ｐｐｍであった。
ボイド形成基板をＨＶＰＥ炉に入れ、原料ガスとしてＮＨ３とＧａＣｌを、キャリアガスとして５％のＨ２と９５％のＮ２の混合ガスを用いてＧａＮ基板を成長した。成長条件は、常圧、基板温度１０４０℃であった。供給ガス中のＧａＣｌ及びＮＨ３の分圧は、成長の開始時には、それぞれ８×１０−３ａｔｍ及び５．６×１０−２ａｔｍであり、Ｖ／ＩＩＩ比を７とした。またＧａＮ結晶の成長過程で、ドーピング原料ガスとしてＳｉＨ２Ｃｌ２を基板領域に供給することによりＳｉのドーピングを行った。
全厚１００μｍに到達した時点で平坦化を促進する条件（基板温度を１０８０℃、Ｖ／ＩＩＩ比を２）に変更し、全厚２５０μｍ程度までに完全に平坦化した。平坦化後、Ｖ／ＩＩＩ比を７に戻し、全厚４００μｍになるまでＧａＮ厚膜を成長した。ＧａＮ結晶成長の終了後ＨＶＰＥ装置を冷却する過程で、ＧａＮ厚膜はボイド層を境にボイド形成基板から自然に剥離し、ＧａＮ自立基板が得られた。このＧａＮ自立基板の表裏両面を鏡面研磨加工することにより表面を２０μｍ及び裏面を５０μｍ除去し、平坦性を向上させた。鏡面研磨により、ＧａＮ自立基板の最終厚さは３３０μｍとなった。こうして得られたＧａＮ自立基板に対し、実施例１と同様に格子定数の測定を行ったところ、ａ軸長のばらつきが±８．９２ｐｐｍであった。
ボイド形成基板をＨＶＰＥ炉に入れ、原料ガスとしてＮＨ３とＧａＣｌを、キャリアガスとして５％のＨ２と９５％のＮ２の混合ガスを用いてＧａＮ基板を成長した。成長条件は、常圧、基板温度１０４０℃であった。供給ガス中のＧａＣｌ及びＮＨ３の分圧は、成長の開始時には、それぞれ８×１０−３ａｔｍ及び５．６×１０−２ａｔｍであり、Ｖ／ＩＩＩ比を７とした。またＧａＮ結晶の成長過程で、ドーピング原料ガスとしてＳｉＨ２Ｃｌ２を基板領域に供給することによりＳｉのドーピングを行った。
全厚２００μｍに到達した時点で平坦化を促進する条件（基板温度を１０８０℃、Ｖ／ＩＩＩ比を２）に変更し、全厚３５０μｍ程度までに完全に平坦化した。平坦化後、Ｖ／ＩＩＩ比を７に戻し全厚４００μｍになるまでＧａＮ厚膜を成長した。ＧａＮ結晶成長の終了後ＨＶＰＥ装置を冷却する過程で、ＧａＮ厚膜はボイド層を境にボイド形成基板から自然に剥離し、ＧａＮ自立基板が得られた。このＧａＮ自立基板の表裏両面を鏡面研磨加工することにより表面を２０μｍ及び裏面を５０μｍ除去し、平坦性を向上させた。鏡面研磨により、ＧａＮ自立基板の最終厚さは３３０μｍとなった。こうして得られたＧａＮ自立基板に対し、実施例１と同様に格子定数の測定を行ったところ、ａ軸長のばらつきが±１１．９４ｐｐｍであった。
［比較例］
次に、図３に示す工程により、格子定数のばらつきの大きいＧａＮ基板を作成した。
まず、図３（ａ）〜（ｄ）までの製造方法により、図２と同様にしてボイド形成基板を得た。
次に、ボイド形成基板をＨＶＰＥ炉に入れ、ＧａＮ結晶を全体で４００μｍの厚さに堆積させた。ＧａＮ結晶の成長に用いた原料はＮＨ３とＧａＣｌで、キャリアガスとして５％のＨ２と９５％のＮ２の混合ガスを用いた。成長条件は、常圧、基板温度１０４０℃であった。供給ガス中のＧａＣｌ及びＮＨ３の分圧は、成長の開始時には、それぞれ８×１０−３ａｔｍ及び５．６×１０−２ａｔｍであり、Ｖ／ＩＩＩ比を７とした。またＧａＮ結晶の成長過程で、ドーピング原料ガスとしてＳｉＨ２Ｃｌ２を基板領域に供給することによりＳｉのドーピングを行った。
この際、ＧａＮ結晶核１１がまずボイド形成基板上に３次元の島状に生成し（図３（ｅ））、次いで結晶同士が横方向に成長して互いに結合し、表面の平坦化が進行していった（図３（ｆ）、（ｇ））。このまま全厚４００μｍになるまでＧａＮ厚膜３７を成長した(図３（ｈ）)。
ＧａＮ結晶成長の終了後ＨＶＰＥ装置を冷却する過程で、ＧａＮ厚膜３７はボイド層を境にボイド形成基板から自然に剥離し、ＧａＮ自立基板３８が得られた（図３(ｉ)）。このＧａＮ自立基板３８の表裏両面を鏡面研磨加工することにより表面を２０μｍ及び裏面を５０μｍ除去し、平坦性を向上させた。鏡面研磨により、ＧａＮ自立基板３８の最終厚さは３３０μｍとなった（図３（ｊ））。こうして得られたＧａＮ自立基板３８に対し、実施例１と同様に格子定数の測定を行ったところ、ａ軸長のばらつきが±１７．１ｐｐｍであった。
［実験例］
このようにして得られた実施例１〜３及び比較例のＧａＮ自立基板上にそれぞれ図４に示す青色発光ダイオード(ＬＥＤ)構造を作製した。
まず、２インチ径のｃ面ＧａＮ自立基板４１をＭＯＶＰＥ装置に導入した後に、基板温度を１０７５℃として、電子濃度が４×１０１８ｃｍ−３のＳｉドープｎ型ＧａＮ層４２を、アンモニア／ＴＭＧモル比＝２０００の条件で４μｍ成長させた。その後、基板温度を７５０℃に下げ、６周期のＩｎＧａＮ／ＧａＮ多重量子井戸層４３を形成した。 次に、再び基板温度を１０７５℃、アンモニア／ＴＭＧモル比＝８０００として、Ｍｇドープのｐ型Ａｌ０．１５Ｇａ０．８５Ｎ層４４（正孔濃度＝５×１０１７ｃｍ−３）を３５ｎｍ成長後、アンモニア／ＴＭＧモル比のみを２００〜１０００の間で変化させ、上記と同様な成長プロセスでＭｇドープのｐ型ＧａＮコンタクト層４５（正孔濃度＝１×１０１８ｃｍ−３）を２００ｎｍ成長させた。ｐ型ＧａＮコンタクト層４５を成長後、ウエハを酸素中で６００℃に加熱し、２０分間熱処理を加えｐ型ＧａＮコンタクト層４５を低抵抗化した。
このようにして得られた青色ＬＥＤ用エピタキシャルウエハの裏面にｎ型電極４７、ＳｉＯ２膜（図示せず）、表面にｐ型電極を兼ねた透明電極４６（Ｎｉ２ｎｍ／Ａｕ６ｎｍ）を形成して、図４に示すＬＥＤ構造を製造した。その後チップサイズを３００μｍ×３００μｍ角としてそれぞれのウエハから１０，０００個のＬＥＤチップを切り出した。
これらのＬＥＤチップの発光波長、発光出力を調査した。通電条件は２０ｍＡとした。さらに通電条件を５０ｍＡとして、出力が初期出力の半分になるまでの時間を寿命として評価した（寿命の加速試験）。評価結果を表１に示す。
Figure 2007331973
表１の結果より、実施例１〜３のＧａＮ自立基板では、格子定数のばらつきが±１２ｐｐｍ以下となり、この実施例１〜３のＧａＮ自立基板を用いて発光素子を作成することにより、比較例のＧａＮ自立基板を用いて発光素子を作成した場合より、ＬＥＤの発光波長のばらつきの範囲が激減すると共に、６ｍＷの出力が得られたチップの割合、５０００時間以上の寿命が得られたチップの割合が著しく向上し、所望の設計値に対する歩留まりが大幅に改善することが確認できた。
以上、本発明を実施例に基づいて詳細に説明したが、これらは例示であり、それらの各プロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、実施例においてはＨＶＰＥ法でＧａＮを結晶成長したが、別工程のＭＯＶＰＥ法によって成長しても良い。
また、実施例では成長用基材としてサファイア基板を用いたが、ＧａＡｓやＳｉ、ＺｒＢ２、ＺｎＯ等のように、従来ＧａＮ系エピタキシャル層用基板として報告例のある基板は、すべて適用が可能である。
更に、実施例ではＳｉドープの基板の製造方法を例示したが、アンドープや他のドーパント、例えばＭｇやＦｅ、Ｓ、Ｏ、Ｚｎ、Ｎｉ、Ｃｒ、Ｓｅ等をドープした複合自立基板に適用することもできる。
また、上記実施例では、ＧａＮ自立基板の例を示したが、ＧａＮのみならず、他の窒化物半導体基板（例えば、ＡｌＮ基板やＩｎＧａＮ、ＡｌＧａＮ等の混晶基板）にも同様に適用することができる。
ＧａＮの結晶成長過程を示す概略図である。 実施例に係るＧａＮ自立基板の製造方法を示す概略図である。 比較例に係るＧａＮ自立基板の製造方法を示す概略図である。 ＧａＮ自立基板を用いたＬＥＤ構造を示す断面図である。
符号の説明
１ ＧａＮ結晶核
２ 成長用基材
３ ｃ面成長領域
４ ファセット成長領域（４ａ：前期、４ｂ：中期、４ｃ：後期）
１１ ＧａＮ結晶核
１３ ｃ面成長領域
１４ ファセット成長領域
２１，３１ サファイア基板
２２，３２ アンドープＧａＮ層
２３，３３ 金属Ｔｉ膜
２４，３４ 網目構造ＴｉＮ層
２５，３５ 空隙を有するＧａＮ層
２６ ファセットに囲まれたピット
２７，３７ ＧａＮ厚膜
２８，３８，４１ ＧａＮ自立基板
４２ Ｓｉドープｎ型ＧａＮ層
４３ ＩｎＧａＮ／ＧａＮ多重量子井戸層
４４ Ｍｇドープｐ型Ａｌ０．１５Ｇａ０．８５Ｎ層
４５ Ｍｇドープｐ型ＧａＮコンタクト層
４６ 透明電極（ｐ型電極）
４７ ｎ型裏面電極

Claims (5)

  1. 格子定数のばらつきが±１２ｐｐｍ以下である自立した窒化物系化合物半導体結晶からなることを特徴とする窒化物半導体自立基板。
  2. 前記窒化物系化合物半導体は、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＋ｙ≦１）で表されることを特徴とする請求項１記載の窒化物半導体自立基板。
  3. 前記格子定数のばらつきは、ａ軸長の測定結果のばらつきであることを特徴とする請求項１記載の窒化物半導体自立基板。
  4. 前記格子定数のばらつきは、基板の最外周から半径方向に２ｍｍ内側までの領域を除いた面内での測定結果のばらつきであることを特徴とする請求項１記載の窒化物半導体自立基板。
  5. 請求項１乃至４のいずれか１項記載の窒化物半導体自立基板上に、少なくとも窒化物系化合物半導体からなる発光層を形成したことを特徴とする窒化物半導体発光素子。
JP2006164573A 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子 Active JP4816277B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006164573A JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子
US11/541,790 US7649194B2 (en) 2006-06-14 2006-10-03 Nitride semiconductor free-standing substrate
CNB2007100963199A CN100447951C (zh) 2006-06-14 2007-04-10 氮化物半导体自支撑衬底和氮化物半导体发光元件
DE102007021944A DE102007021944B4 (de) 2006-06-14 2007-05-10 Freistehendes Nitrid-Halbleitersubstrat und lichtemittierende Vorrichtung
TW096117321A TWI358468B (en) 2006-06-14 2007-05-16 Nitride semiconductor free-standing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006164573A JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子

Publications (2)

Publication Number Publication Date
JP2007331973A true JP2007331973A (ja) 2007-12-27
JP4816277B2 JP4816277B2 (ja) 2011-11-16

Family

ID=38690410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006164573A Active JP4816277B2 (ja) 2006-06-14 2006-06-14 窒化物半導体自立基板及び窒化物半導体発光素子

Country Status (5)

Country Link
US (1) US7649194B2 (ja)
JP (1) JP4816277B2 (ja)
CN (1) CN100447951C (ja)
DE (1) DE102007021944B4 (ja)
TW (1) TWI358468B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012231103A (ja) * 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
JP2013256441A (ja) * 2012-06-04 2013-12-26 Soraa Inc 半極性窒化ガリウムブールの大規模アモノサーマル製造のためのプロセス
WO2015020161A1 (ja) * 2013-08-08 2015-02-12 三菱化学株式会社 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ単結晶の製造方法および半導体デバイスの製造方法
JP2015531739A (ja) * 2012-08-23 2015-11-05 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
JP2016117646A (ja) * 2011-04-15 2016-06-30 三菱化学株式会社 Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US10066319B2 (en) 2014-01-17 2018-09-04 Mitsubishi Chemical Corporation GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
US10325793B2 (en) 2016-05-27 2019-06-18 Sciocs Company Limited Method for producing crystal substrate
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP5262545B2 (ja) * 2007-10-29 2013-08-14 日立電線株式会社 窒化物半導体自立基板及びそれを用いたデバイス
JP2009231595A (ja) * 2008-03-24 2009-10-08 Oki Data Corp 半導体素子製造方法
US8154038B2 (en) * 2008-07-01 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd Group-III nitride for reducing stress caused by metal nitride reflector
TWI389347B (zh) * 2008-11-13 2013-03-11 Epistar Corp 光電元件及其製作方法
JP5170030B2 (ja) * 2009-08-11 2013-03-27 日立電線株式会社 窒化物半導体自立基板、窒化物半導体自立基板の製造方法、及び窒化物半導体デバイス
JP2011077386A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法
CN102299226B (zh) * 2010-06-24 2014-04-30 上海蓝光科技有限公司 一种垂直结构发光二极管及其制造方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
KR101148694B1 (ko) * 2010-12-09 2012-05-25 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR20120079392A (ko) * 2011-01-04 2012-07-12 (주)세미머티리얼즈 반도체 발광소자의 제조방법
CN110164959A (zh) * 2019-05-15 2019-08-23 中国电子科技集团公司第十三研究所 一种衬底及外延片
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
CN115036402B (zh) * 2022-08-12 2022-10-25 江苏第三代半导体研究院有限公司 诱导增强型Micro-LED同质外延结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187376A (ja) * 1984-10-05 1986-05-02 Hitachi Ltd ＧａＡｓ単結晶および半導体装置
JP2000012900A (ja) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
CN1117982C (zh) * 1999-01-08 2003-08-13 中国科学院半导体研究所 非破坏性定量检测砷化镓单晶化学配比的方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6673149B1 (en) * 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
WO2003098757A1 (fr) * 2002-05-17 2003-11-27 Ammono Sp.Zo.O. Structure d'element electroluminescent comprenant une couche de monocristaux de nitrure en vrac

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6187376A (ja) * 1984-10-05 1986-05-02 Hitachi Ltd ＧａＡｓ単結晶および半導体装置
JP2000012900A (ja) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2000022212A (ja) * 1998-06-30 2000-01-21 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板及びその製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
JP2012231103A (ja) * 2011-04-15 2012-11-22 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
US9502241B2 (en) 2011-04-15 2016-11-22 Mitsusbishi Chemical Corporation Group III nitride crystal production method and group III nitride crystal
JP2016117646A (ja) * 2011-04-15 2016-06-30 三菱化学株式会社 Ｉｉｉ族窒化物結晶の製造方法およびｉｉｉ族窒化物結晶
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US10604865B2 (en) 2012-06-04 2020-03-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP2013256441A (ja) * 2012-06-04 2013-12-26 Soraa Inc 半極性窒化ガリウムブールの大規模アモノサーマル製造のためのプロセス
JP2015531739A (ja) * 2012-08-23 2015-11-05 国立大学法人東京農工大学 高透明性窒化アルミニウム単結晶層、及びこれからなる素子
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US11038024B2 (en) 2013-08-08 2021-06-15 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
TWI638071B (zh) * 2013-08-08 2018-10-11 三菱化學股份有限公司 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ單結晶之製造方法及半導體裝置之製造方法
US10475887B2 (en) 2013-08-08 2019-11-12 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
WO2015020161A1 (ja) * 2013-08-08 2015-02-12 三菱化学株式会社 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ単結晶の製造方法および半導体デバイスの製造方法
US11031475B2 (en) 2013-08-08 2021-06-08 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
JP2016013959A (ja) * 2013-08-08 2016-01-28 三菱化学株式会社 自立ＧａＮ基板、ＧａＮ結晶、ＧａＮ単結晶の製造方法および半導体デバイスの製造方法
US11664428B2 (en) 2013-08-08 2023-05-30 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US12107129B2 (en) 2013-08-08 2024-10-01 Mitsubishi Chemical Corporation Self-standing GaN substrate, GaN crystal, method for producing GaN single crystal, and method for producing semiconductor device
US10066319B2 (en) 2014-01-17 2018-09-04 Mitsubishi Chemical Corporation GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
US10655244B2 (en) 2014-01-17 2020-05-19 Mitsubishi Chemical Corporation GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
US10325793B2 (en) 2016-05-27 2019-06-18 Sciocs Company Limited Method for producing crystal substrate
JP7339096B2 (ja) 2019-09-25 2023-09-05 住友化学株式会社 窒化物半導体基板の製造方法および窒化物半導体基板

Also Published As

Publication number Publication date
US7649194B2 (en) 2010-01-19
CN100447951C (zh) 2008-12-31
JP4816277B2 (ja) 2011-11-16
TW200815630A (en) 2008-04-01
DE102007021944B4 (de) 2012-04-12
CN101090096A (zh) 2007-12-19
DE102007021944A1 (de) 2007-12-20
US20070290228A1 (en) 2007-12-20
TWI358468B (en) 2012-02-21

Similar Documents

Publication Publication Date Title
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
US7674699B2 (en) III group nitride semiconductor substrate, substrate for group III nitride semiconductor device, and fabrication methods thereof
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
JP4735949B2 (ja) Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法
JP5531983B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP3821232B2 (ja) エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2005101475A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP2007067114A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法並びににｉｉｉ族窒化物半導体発光素子
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
JP2005213063A (ja) 窒化物半導体自立基板及びその製造方法、並びにそれを用いた窒化物半導体発光素子
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP5080820B2 (ja) 窒化物半導体構造とその製造方法および発光素子
JP2012020934A (ja) 窒化物半導体基板の製造方法
JP2006324694A (ja) 窒化物半導体構造とその製造方法および発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350