KR101390034B1 - 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질 - Google Patents

단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질 Download PDF

Info

Publication number
KR101390034B1
KR101390034B1 KR1020087025217A KR20087025217A KR101390034B1 KR 101390034 B1 KR101390034 B1 KR 101390034B1 KR 1020087025217 A KR1020087025217 A KR 1020087025217A KR 20087025217 A KR20087025217 A KR 20087025217A KR 101390034 B1 KR101390034 B1 KR 101390034B1
Authority
KR
South Korea
Prior art keywords
substrate
compound semiconductor
grown
semiconductor material
gan
Prior art date
Application number
KR1020087025217A
Other languages
English (en)
Other versions
KR20080114805A (ko
Inventor
왕낭 왕
Original Assignee
나노간 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노간 리미티드 filed Critical 나노간 리미티드
Publication of KR20080114805A publication Critical patent/KR20080114805A/ko
Application granted granted Critical
Publication of KR101390034B1 publication Critical patent/KR101390034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/005—Growth of whiskers or needles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/007—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 방법은, 나노구조 컴플라이언트 층을 사용한 이종 기판 (10)에서 고성능의 평평하고 두꺼운 화합물 반도체 (15)를 성장시키기 위해 HVPE를 이용한다. 반도체 물질의 나노구조물 (12)은, 분자빔 에피택시 (molecular beam epitaxy: MBE), 화학 기상 증착법 (chemical vapour deposition: CVD), 금속유기 화학 기상 증착법 (metalorganic chemical vapour deposition: MOCVD) 및 수소화물 기상 에피택시 (hydride vapour phase epitaxy: HVPE)에 의해, 이종 기판 (10)에서 성장될 수 있다. 지속적인 화합물 반도체 후막 (15) 또는 웨이퍼의 성장은, HVPE를 사용하여 에피택셜 수평 과성장 (epitaxial lateral overgrowth)에 의해 달성된다.
화합물 반도체, 나노구조물, 이종 기판

Description

단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질{METHOD OF PRODUCING SINGLE-CRYSTAL COMPOUND SEMICONDUCTOR MATERIAL AND SINGLE-CRYSTAL COMPOUND SEMICONDUCTOR MATERIAL}
본 발명은, 두꺼운 단결정 (single-crystal) 화합물 반도체 물질의 성장방법, 및 그로 인해 제조된 물질, 예를 들어 분자빔 에피택시 (molecular beam epitaxy: MBE), 화학 기상 증착법 (chemical vapour deposition: CVD), 금속유기 화학 기상 증착법 (metalorganic chemical vapour deposition: MOCVD)[또한, 금속유기 기상 에피택시 (metalorganic vapour phase epitaxy: MOVPE) 및 HVPE로 알려짐]에 의해 생산된 나노구조 (nanostructure) 컴플라이언트 층 (compliant layer)을 사용한 수소화물 기상 에피택시 (hydride vapour phase epitaxy: HVPE) 증착법에 의해 제조된 물질에 관한 것이다.
와이드 밴드갭 (wide band-gap) GaN 및 관련 물질들은, 다양한 장치에서 사용하기 위해 가장 크게 주목받는 화합물 반도체에 속하는 것으로 인식된다. 그들은 가시광선 (visible)에서 자외선 (ultraviolet)까지의 넓은 스펙트럼 영역 (wide spectral ranges) 및 고온 (high temperature)/고전력 (high power) 애플리케이션에서 작동하는 광전자 (optoelectronic) 및 마이크로전자 (microelectronic) 장치에 사용된다. 다른 와이드 밴드갭 반도체에 비해, 질화물 반도체 (nitride semiconductor)의 가장 큰 장점은, 광학 (optical) 및 마이크로전자 장치에 사용될 때, 고온 및 고전력에서 저하 (degrade)되는 그들의 약한 성향 (low propensity)이다. 한편, 저차원 양자 구속 효과 (low-dimensional quantum confinement effects)[즉, 양자 선 (quantum wire) 또는 양자 점 (quantum dot)]는, 광학 장치의 성능을 향상시키기 위한 선두 기술 중 하나가 될 것으로 기대된다. Ⅲ-V 질화물의 다양한 저차원 구조는, 에칭 (etching), 재성장 (re-growth), 선택된 부위에서의 과성장 (overgrowth), 경사진 기판 (tilted substrate)에서의 성장, 자가조직 공정 (self-organization process) 등과 같은 방법을 사용하여 제조되었다.
지난 몇 년간의 기술적 진보에도 불구하고, GaN 장치의 계속된 발전을 저해하는 주요 장애물 중 하나는, 고성능 (high quality) 및 시판 가능한 저가 (low-cost)의 자립형 (free-standing) GaN 기판의 부족이다. 사파이어 (sapphire) 및 SiC와 같은 대체 기판들은 일반적으로 질화물계 (nitride-based) 장치에 사용된다. 증착 필름 (deposited film)과 기판 (헤테로에피택시 (heteroepitaxy)) 사이의 열팽창 계수 (thermal expansion coefficient)의 큰 차이 및 격자 부정합 (lattice mismatch)의 결과로서, 바람직하지 못한 잔류 변형 (residual strain)에 의해 유도된 매우 높은 (109 내지 1010 cm-2) 밀도의 스레딩 전위 (threading dislocation) 및 심각한 웨이퍼 (wafer) 벤딩 (bending)/크랙킹 (cracking)이, 성장한 질화물 층 (layer)에서 발생한다. 이러한 요인들이 질화물계 광전자 및 마이크로전자 장치의 성능 및 수명에 큰 영향을 끼칠 수 있다.
에피택셜 수평 과성장 (Epitaxial lateral overgrowth) 기법 [소위 ELOG 및 그것의 변형물, 패시트 개시된 에피택셜 수평 과성장 (facet initiated epitaxial lateral overgrowth: FIELO) 및 펜데오 (Pendeo)(라틴어에서 유래, '매달다' 또는 '걸다'라는 뜻)]은, 물질의 상당 부분의 스레딩 전위 및 벤딩을 억제하기 위해 가장 널리 사용된 접근법이다. 초기-성장한 (initially-grown) GaN 필름에 증착된 수평으로 과성장하는 산화물 (oxide)(또는 금속) 스트라이프 (stripe)는, 전위 밀도가 약 2자리수 (two orders of magnitude) 감소, 107 cm-2 레벨까지 감소하는 것을 보여준다. 하지만, 낮은 결함-밀도 (defect-density) 물질만이, 융착 전방 (coalescence front)에 위치한 날개 부위 (wing region)에서 발생하고, 전체 웨이퍼 표면적 (surface area)의 약 1/5 만을 나타낸다. 큰 융착 전방 틸팅 (tilting) 및 인장 응력 (tensile stress) 모두 상기 과성장 부위에 존재한다.
현재, 낮은 결함-밀도 자립형 GaN은 광전자 및 마이크로전자 장치를 위한 바람직한 명세를 달성하기 위해 선택된 물질 중 하나이다. 벌크 (bulk)[용융 (melt) 또는 승화 (sublimation)] 및 수소화물 기상 에피택시 (HVPE)는, 자립형 낮은 결함-밀도 GaN를 성장시키기 위한 두 가지 주요 기법이다. 매우 높은 압력 ~ 15kbar로 작동하는 벌크 GaN 성장 기법은 낮은 전위 밀도 (<107 cm-2) 물질을 성장시키는 데 성공적이었다. 하지만 불행하게도, 이 기술은 성장률이 낮고, 작은 직경 기판으로 한정되어, 기판이 매우 비싸지고 상업 제조하기에 비경제적이 되게 한다. 최근에니키아 케미컬사 (Nichia Chemical Inc.)는 HVPE를 통해 성장한 기판을 사용하여, 30mW 출력 레벨 (output level)에서 CW-작동 하에 15,000시간의 기록적인 질화물 레이저 (laser) 수명을 증명하였다. HVPE는, 낮은 결함 밀도 GaN 및 큰 직경의 시판 가능한 자립형 GaN 기판을 제공하는 데 이용가능한 가장 각광받는 기술 중 하나인 것이 분명하다.
HVPE는 다음의 몇 가지 장점들을 지닌 가역성 평형-기반 핫-월 공정 (reversible equilibrium-based hot-wall process)이다: (1) 높은 성장률 (최대 100㎛/hr- MOCVD 및 MBE 방법보다 100배 이상 빠름; (2) 낮은 유지비용 (running costs); (3) 두꺼운 GaN의 결함 밀도를 낮추는 혼합 (mixed) 전위의 상호 소멸 (mutual annihilation). 하지만, HVPE 기법은 여전히 이종 기판 (foreign substrate)에서 그것의 성장으로 인해 동일한 내재된 문제들을 갖는다. 따라서, 일반적으로 HVPE를 사용한 두꺼운 GaN의 성장은 2가지 중요한 문제점을 극복해야만 한다: 첫 번째로, 이종 기판에서 초기 GaN 후막 (thick film)(30-100㎛)의 벤딩 및 크랙킹을 감소시키고, 두 번째로, GaN의 결함 밀도를 최소화해야 한다.
이종 기판의 사용으로 인한 두꺼운 GaN 필름의 크랙킹은, 성장 및 냉각 조건에 따라 다르다. GaN에서 크랙 양상 (crack appearance)의 임계 두께 (critical thickness)는, 사파이어 기판 위에 직접적으로 HVPE에 의해 전통적으로 성장한 GaN에 대한 대표값 (typical value) 10-15㎛에서, 반응성 스퍼터링된 (reactively sputtered) AIN 버퍼층 (buffer layer)의 사용, 또는 ZnO 버퍼층을 사용하여 크랙이 없는 (crack-free) 층의 두께 40-80㎛까지 향상될 수 있다. 하지만, 이 두께는 안전하게 기판을 분리하는 데는 충분치 않다. 초기 성장에서 더 두꺼운 GaN 필름의 크랙킹을 줄이기 위해, ELOG, 패터닝된 (patterned) 기판에서 성장, 주조된 (molten) Ga 계면층 (interfacial layer)과의 재성장 (re-growth), GaN에 더 적합한 기판 사용, 및 얇고 기계적으로 약한 사파이어 기판의 사용과 같은 다른 성장 기법들 또한 이용되었다.
결함 밀도 (주로 스레딩 전위) 및 변형을 줄이기 위해, 그리고 HVPE에 의해 성장한 두꺼운 GaN 필름의 표면 형상 (surface morphology)을 향상시키기 위해, 예를 들어 ELOG, 낮은 반응기 압력 하에 성장, 및 TiN 중간층 (intermediate layer), 또는 약한 Si, GaAS 및 다른 Ⅲ-V 단결정 웨이퍼의 깊은 역 피라미드 에칭 피트 (deep inverse pyramid etch pit)과의 성장과 같은 다양한 기법들이 사용되었다. 하지만, 이러한 기법들을 사용한 성장 공정들은 장황하고, 시간이 많이 걸리며 가격이 비싸다. 따라서, 그에 따라 생산된 GaN은 벤딩 및 바람직하지 못한 잔류 변형과 같은 큰 단점들을 여전히 가지고 있다.
GaN 물질 성장에 적합한 다양한 기상 증착 방법들은, 미국특허 제US6,413,627호, 제US5,980,632호, 제US6,673,149호, 제US6,616,757호, 제US4,574,093호 및 제US6,657,232호에 기재되었다. 상기 방법들에 관한 다른 간행물들은 다음을 포함한다:
1.Handbook of Crystal Growth, Vol 3, edited by D.T.J.Hurle, Elsevier Science 1994.
2. R.F. avis et al, 'Review of Pendeo-Epitaxial Growth and Characterization of Thin Films of GaN and AlGaN Alloys on 6H-SiC(0001) and Si(111) Substrates.' MRS Internet J. Nitride Semicon. Res. 6, 14, 1 (2001).
3. M. Yoshiawa, A.Kikuchi, M. Mori, N. Fujita, and K. Kishino, 'Growth of self-organised GaN nanostructures on Al203 (0001) by RF-radical source molecular beam epitaxy.' Jpn.J. Appl. Phys., 36, L359 (1997).
4. K. Kusakabe,A. Kokuchi, and K. Kishino, 'Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy.' J. Crystl. Growth., 237-239, 988 (2002).
5. J. Su et al, 'Catalytic growth of group Ⅲ-nitride nanowires and nanostructures by metalorganic chemical vapor deposition.' Appl. Phys. Lett., 86, 13105 (2005).
6. G. Kipshidze et al, 'Controlled growth of GaN nanowires by pulsed metalorganic chemical vapor deposition.' Appl. Phys. Lett., 86, 33104 (2005).
7. H.M. Kim et al, 'Growth and characterization of single-crystal GaN nanorods by hydride vapor phases epitaxy.' Appl. Phys. Lett., 81, 2193 (2002).
8. C.C. Mitchell et al., Mass transport in the epitaxial lateral overgrowth of gallium nitride.' J. Cryst. Growth., 222, 144 (2001).
9. K. Hiramatsu., Epitaxial lateral overgrowth techniques used in group Ⅲ nitride epitaxy.' J.Phys: Condens, Matter., 13, 6961 (2001).
10. R.P. Strittmatter, 'Development of micro-electromechanical systems in GaN', PhD Thesis, California Institute of Technology, P.92 (2003).
본 발명의 일 목적은, 상기 논의된 문제점들을 적어도 부분적으로 극복하는 고성능의 평평하고 두꺼운 화합물 반도체 성장 방법을 제공하는 것이다. 이런 맥락에서, "두꺼운" 반도체는, 실질적으로 자가-지지형 (self-supporting), 일반적으로 약 50㎛ 이상의 두께를 지닌 반도체이다.
본 발명에 따라, 다음 단계들을 포함하는 단결정 화합물 반도체 물질의 제조 방법이 제공된다:
(a) 기판에서 성장한 화합물 반도체 나노구조물을 갖는 기판을 제공하여 에피택셜-개시 (epitaxial-initiating) 성장 표면을 제공하는 단계;
(b) 에피택셜 수평 과성장을 사용한 나노구조물에서 화합물 반도체 물질을 성장시키는 단계;
(c) 상기 성장한 화합물 반도체 물질을 상기 기판으로부터 분리하는 단계.
상기 화합물 반도체 물질은 Ⅲ-V 및 Ⅱ-VI 화합물로 이루어진 그룹으로부터 선택되는 것이 바람직하다.
상기 기판은 사파이어, 규소 (silicon), 탄화규소 (silicon carbide), 다이아몬드, 금속, 금속 산화물 (metal oxide), 화합물 반도체, 유리, 석영 (quartz) 및 복합 (composite) 물질로 이루어진 그룹으로부터 선택되는 것이 바람직하다. 예를 들어 c-면 (plane) 사파이어, γ-면 사파이어, m-면 4H- 및 6H- SiC와 같은 다른 결정 배향 (crystal orientation)의 기판도 사용될 수 있다. 다른 결정 배향의 기판에서 생산된 나노구조물을 사용하여, 고성능, 낮은 변형 및 낮은 결함 밀도의 무극성 (non-polar) 및 극성 (polar)의 화합물 반도체 층이 과성장될 수 있다. c-면 GaN과 같은 정상적인 극성 물질의 성장에 대해, 상기 기판의 결정 배향은 c-면 사파이어일 수 있다. a-면 또는 m-면 GaN과 같은 무극성 물질의 성장에 대해, 상기 기판의 결정 배향은 γ-면 사파이어 또는 m-면 4H- 또는 6H- SiC 각각일 수 있다.
만일 γ-면 사파이어가 상기 기판으로서 사용된다면, 무극성 a-면 GaN이 나노구조 컴플라이언트 층을 사용하여 성장될 수 있다. 따라서, 성장한 상기 a-면 GaN은 매우 낮은 변형 및 낮은 결함 밀도를 가질 것이다. M-면 GaN은 나노구조 컴플라이언트 층을 사용하여, (100)LiAlO2, m-면 4H- 또는 6H- SiC에서 성장될 수 있다.
또한, 상기 기판은 도전성 (conductive) 기판, 절연성 (insulating) 기판 및 반도전성 (semi-conducting) 기판으로 이루어진 그룹으로부터 선택될 수 있다. 상기 기판은 상기 첫 번째 양태에 따른 방법으로 사전에 제조된 화합물 반도체 물질을 포함할 수 있다. 상기 언급된 발명에 의해 제조된 화합물 반도체의 성능은, 추가 성장을 위한 시드 (seed) 기판으로 사용될 수 있을 정도이다. 기판으로서 사용하기 위해, 상기 반도체 물질은 필요하다면 원하는 두께로 잘라낼 (sliced) 수 있고, 일반적으로 사용 전에 다듬어지고 연마될 것이다.
단계 (a)는 상기 기판 위에서 상기 화합물 반도체 나노구조물을 성장시키는 단계를 포함할 수 있다. 즉, 상기 기판 및 나노구조 형성물은 특히 상기 화합물 반도체를 성장시킬 준비가 된다. 대안적으로, 상기 기판 및 나노구조 형성물은 사전에 준비될 수 있다. 예를 들어, 상기 형성물은 사전에 성장한 반도체를 제거한 후에 재사용될 수 있다. 상기 나노구조물을 성장시킬 때, 적어도 하나의 나노-아일랜드 (nano-island)가, 상기 나노구조물을 성장시키기에 앞서 상기 기판에서 만들어질 수 있다. 이 단계는 상기 나노구조물의 성장을 촉진한다. 상기 나노-아일랜드는, 질화물 형성 (nitridation), 스퍼터링 (sputtering), 금속 증착 및 어닐링 (annealing), CVD 및 MOCVD 중 적어도 하나로 상기 기판을 처리하여 만들어질 수 있다.
상기 나노구조물은 HVPE 방법, 또는 대안적으로 CVD 방법, MOCVD 방법 또는 MBE 방법을 사용하여 성장될 수 있다.
상기 나노구조물은 n- 또는 p-형 도판트 (dopant)로 도핑 (doped)되거나 또는 도핑되지 않을 수 있다.
상기 나노구조물은 단일 도핑된 또는 미도핑 (un-doped)된 물질, 또는 미도핑 및 도핑 단계의 결합, 또는 n-도핑 및 p-도핑 단계로 성장될 수 있다.
특히, 상기 나노구조물은 성장 표면에 가까운 p-형 영역을 포함할 수 있다. 상기 영역을 포함하게 되면, 예를 들어 양극 전기화학 선택적 에칭 방법 (anodic electrochemical selective etch process)을 사용할 때, 과성장한 반도체를 제거하는 것을 도울 수 있다.
상기 나노구조물은 GaN, AIN, InN, ZnO, SiC, Si 및 이들의 합금 (alloy)으로 이루어진 그룹으로부터 선택된 물질을 포함하는 것이 바람직하다.
상기 화합물 반도체 물질은 상기 나노구조물과 다른 물질을 임의로 포함할 수 있다.
상기 화합물 반도체 물질의 에피택셜 수평 과성장은 HVPE 방법에 의해 수행될 수 있다.
상기 화합물 반도체 물질의 에피택셜 수평 과성장은 도핑되지 않거나, 또는 n- 또는 p-형 도핑될 수 있다.
상기 화합물 반도체 물질의 에피택셜 수평 과성장은 시변조 (time-modulated)될 수 있다.
상기 단계 (b)는 상기 기판을 회전시키고/시키거나 아래로 내리는 동안 수행되는 것이 바람직하다.
상기 성장한 화합물 반도체 물질은 상기 물질을 급속 냉각하여 상기 기판으로부터 분리될 수 있다. 대안적으로, 상기 물질은 기계적으로 분리되거나, 또는 습식 에칭 (wet etching) 또는 전기화학 에칭, 또는 레이저 식각 (laser ablation)에 의해 상기 기판으로부터 분리될 수 있다. 레이저 식각의 경우, 상기 레이저는 상기 구조물의 측면 (side)에서 상기 기판-반도체 물질 경계면 (interface)으로, 또는 대안적으로 상기 기판 전체로 향할 수 있다.
상기 성장한 화합물 반도체는 사전 선택된 두께의 반도체 층을 생산하도록 잘라낼 수 있다.
본 발명의 두 번째 양태에 따라, 상기 첫 번째 양태에 따른 방법을 사용하여 성장한 두꺼운 단결정 화합물 반도체 물질을 제공한다.
본 발명의 세 번째 양태에 따라, 기판 위에서 성장한 화합물 반도체 나노구조물을 갖는 기판을 제공하여 에피택셜-개시 성장 표면을 제공한다. 이로 인해, 화합물 반도체 물질이, 본 발명의 첫 번째 양태에 따른 에피택셜 수평 과성장을 사용하여 상기 표면 위에서 성장할 수 있다. 상기 나노구조물은 상기 성장 표면에 가까운 p-형 영역을 포함할 수 있다.
본 발명에 따른 일 방법 예는, HVPE를 이용하여, 나노구조 컴플라이언트 층을 사용한 이종 기판 위에서 고성능의 평평하고 두꺼운 화합물 반도체를 성장시킨다. 적당한 나노구조물 예는, 나노기둥 (nanocolumn) 대부분의 길이에 따라 실질적으로 일정한 직경을 갖는 나노기둥 [또한, "나노-막대 (nano-rod)"라고 알려짐], 또는 예를 들어 피라미드, 원뿔 (cone) 또는 회전타원체 (spheroid)와 같이 장축 치수 (major dimension)에 따라 변하는 직경을 가진 다른 구조물을 포함할 수 있다. 간략하게, 하기 상세한 설명은 나노기둥의 사용을 논의할 것이지만, 상기 언급된 것과 같은 다른 적당한 나노구조물들이 사용될 수 있고, 실제로 그것들이 특정 애플리케이션에 이로울 수 있다는 것이 이해되어야만 한다. 반도체 물질의 나노기둥은 MBE, CVD, MOCVD (MOVPE) 또는 HVPE 방법에 의해 어떤 이종 기판에서도 성장될 수 있다. 그러한 나노기둥은 일반적으로 약 10 내지 12nm의 직경을 갖는다. 이종 기판에서 성장한 나노기둥의 기계적 구속 (mechnical confinement)은, 상기 나노기둥과 기판 사이의 경계면에 집중될 응력 및 전위에 대한 메커니즘 (mechanism)을 제공한다. 따라서, 응력 및 전위로부터 거의 자유로운 나노기둥의 상단부 (top part)까지 성장이 이뤄질 것이다. 계속되는 화합물 반도체 후막 또는 웨이퍼의 추가 성장은, HVPE를 사용해 에피택셜 수평 과성장에 의해 달성될 수 있다. 상기 화합물 반도체 물질과 기판 사이의 열팽창 계수 차이로 인한 화합물 반도체 후막 및 웨이퍼의 벤딩은, 나노기둥과 공극 (air gap)[이축 (biaxial) 변형을 완화시키는 기능을 함]의 균형잡힌 균형 치수에 의해 최소화될 수 있다. 따라서, 두껍고 평평한 화합물 반도체 필름은 이 기법을 사용하여 성장될 수 있다. 또한, 상기 나노기둥과 기판 사이에 집중된 응력은, 상기 두꺼운 반도체, 예를 들어 GaN이 급속 냉각 동안 상기 기판으로부터 손쉽게 분리되도록 한다. 또한, p-GaN에 대한 양극 전기화학 선택적 에칭 방법은, 얇은 p-GaN이 상기 에피택셜 수평 과성장 전에 상기 나노기둥 꼭대기 (tip)에서 성장될 때, 상기 기판으로부터 상기 GaN 필름을 분리하는 데 사용될 수 있다. 그런 다음, 상기 두꺼운 GaN은 슬라이싱 (slicing), 분쇄 (grinding), 래핑 (lapping) 및 연마 (polishing) 공정을 통해 극성 및 무극성 화합물 반도체 웨이퍼를 생산할 수 있다.
상기 발명에 의해 제공된 성장 방법은, 일반적으로 화학식 InxGayAl1-x-yN (여기서, 0≤x≤1, 0≤y≤1, 및 0≤x+y≤1이다)의 Ⅲ-V 질화물 화합물, 또는 다른 적당한 반도전성 질화물류에 적용될 수 있다. 또한, 그룹 Π-VI 화합물은 본 발명의 방법론 (methodology)을 통해 제조하는 데 적합할 수 있다. 상기 반도체는, 예를 들어 GaN, AIN, InN, ZnO, SiC와 같은 물질들을 포함할 수 있다. 하기 상세한 설명 전체에 걸쳐, 비록 어떤 적합한 반도전성 물질도 사용될 수 있지만, 본 발명은 편의상 반도체 물질로서 에피택셜 Ⅲ-V 질화물 층의 예로서 GaN을 사용하여 설명된다.
또한, GaN의 염화물 운반 화학 기상 증착법 (chloride transport chemical vapour deposition)이라 불리는 수소화물 기상 에피택시 (HVPE)는, 성장 반응기의 증착 구역 (zone)으로 그룹 Ⅲ 및 그룹 V 구성요소들 (elements)을 기체 운반하는 것에 바탕을 둔 비교적 잘 확립된 방법이다. 이 기법에서, Cl은 MOCVD 기법에서 유기금속원 (organometallic source) 대신에 그룹-Ⅲ 종 (species)을 운반하는 데 사용된다. 이것은, 상기 MOCVD 또는 MBE 방법 (≤2㎛/hr)보다 이 기법에 의해 큰 성장률 (최대 120㎛/hr)이 달성될 수 있다는 점에서 뚜렷한 장점을 갖는다. 비-평형 콜드-월 반응기-기반 기법 (non-equilibrium cold-wall reactor-based technique)인, MOCVD와 달리, HVPE는 핫-월 반응기가 사용된 가역성 평형-기반 방법이다. 상기 일반적인 성장 절차는 다음과 같다. 사파이어, 탄화규소, 산화아연 (zinc oxide) 또는 다른 융화성 (compatible) 기판을 성장 챔버 (chamber)의 증착 구역에 삽입하고 가열한다. 최종 성장 온도에 도달될 때, NH3 흐름이 시작된다. NH3 농도가 정상상태 값 (steady-state value)에 도달할 만큼의 시간이 흐른 후, HCl 흐름으로 갈륨 클로라이드 (gallium chlloride)(GaCl)의 운반이 시작되고, 상기 칼륨 클로라이드는 반응: 2HCl(g) + 2Ga(l) → 2GaCl(g) + H2(g)을 통해 800-900℃에서 Ga 구역에서 액체 Ga 금속과 HCl 기체를 반응시켜 합성된다. 대안적인 합성 방법은, 약 125℃에서 Ga 금속과 염소 기체 (Chlorine gas)를 반응시키는 것이다. 그런 다음, 기체 GaCl를 상기 Ga 구역에서 증착 구역으로 운반하여 900-1200℃에서 NH3과 반응시켜, 반응 GaCl(g) + NH3(g) → GaN(s) + HCl(g) + H2(g)을 통해 GaN을 형성한다. 이 기법을 사용하여 증착된 GaN 층의 두께는 일반적으로 최대 800㎛이다. 상기 HVPE 성장 방법의 또 다른 주요 장점은, 혼합 전위의 상호 소멸로 두꺼운 GaN의 결함 밀도를 낮추는 것이다. 이러한 특성들로 인해, 상기 HVPE 방법은, 저가의 자립형 GaN 및 다른 관련된 Ⅲ-V 질화물 기판을 제조하는 데 이상적인 기술이 된다.
상기 HVPE 방법에서 성장 온도는 다소 높고 (~1000℃), 따라서, 두꺼운 GaN 필름을 성장시키는 데 있어 중대한 문제는, 예를 들어 사파이어와 같은 이종 기판들을 사용하는 것으로 인한 크랙 및 격자 결함의 발생 가능성이다. 그 결과, 상기 GaN 층과 기판 사이의 열팽창 계수 및 격자 상수 (lattice constant)의 부정합이 있을 수 있다.
본 발명은 HVPE 성장 방법으로 나노구조 컴플라이언트 층을 사용하는 어떤 이종 기판에서 평평하고 낮은 결함 밀도의 변형 없는 두꺼운 반도체를 성장시키는 신규한 방법을 제공한다. 예를 들어, 두꺼운 GaN을 성장시키기 위한 컴플라이언트 층으로서 GaN 나노기둥을 사용하는 데는 몇 가지 장점들이 있다. 상기 기계적 구속은, 상기 기둥의 높은 종횡비 (aspect ratio)(높이 대 직경) 및 작은 직경으로 인해 상기 나노기둥과 기판의 경계면 사이에서 일어난다. 상기 응력 및 전위는 대부분 상기 GaN 나노기둥과 기판 사이의 경계면에 집중된다. 따라서, 응력 및 전위가 거의 없는 상기 GaN 나노기둥의 상단부까지 성장이 이뤄진다. 또한, 결국 심하게 오배향 (misoriented)된 나노기둥이 일반 정렬 (general alignment)을 향상시키며 성장하기 때문에, 초기 아일랜드 오배향 (initial island misorientation)의 확산 (spread)으로부터 일어나는, 종래 GaN 필름의 모자이크 (mosaic) 구조에 의해 생긴 결함이 최소화될 수 있다. 좁은 공극을 지닌 나노기둥의 토포그래피 (topography)로 인해, 매우 얇게 과성장한 GaN 층과의 융착이 가능해진다. 일반적으로, 연속적인 과성장 GaN 층에는 단지 ~0.2㎛의 두께만이 필요하다. 따라서, 상기 설명된 모든 장점들로 인해, 고성능의 두꺼운 GaN이 이 나노기둥 컴플라이언트 층에서 성장될 수 있고, 다른 ELOG 또는 펜데오 (Pendeo) 방법에 비해, 상기 나노기둥의 상단 또는 공극 상단의 융착 전방 (coalesced front)에 틸팅 (tilting)이 거의 없다.
또한, 상기 GaN과 기판 사이의 열팽창 계수 차이로 인한 GaN 웨이퍼 벤딩은, 나노기둥과 공극 (이축 변형을 완화시키는 기능을 함)의 균형 치수에 의해 최소화될 수 있다. 따라서, 두껍고 평평한 GaN 필름은, 다수의 웨이퍼로 자르는 데 충분히 두꺼운, 소위 GaN "보울 (boule)을 포함하며, 이 기법을 사용하여 성장될 수 있다. 상기 나노기둥과 기판 사이에 집중된 응력으로 인해, 급속 냉각 동안 상기 기판으로부터 두꺼운 GaN을 손쉽게 분리할 수 있게 하며, 특히 만일 인장-응력된 얇은 층이 상기 나노기둥과 기판 사이에서 성장한다면, 더욱 그러하다. 또한, p-GaN에 대해 양극 전기화학 선택적 에칭 방법이 사용되어, 상기 기판으로부터 GaN 필름을 분리할 수 있다. 그런 다음 상기 두꺼운 GaN, 즉 보울은, 양산 (commercial qantities)되로록 설계된 공정에서 표준 두께 (~250㎛)의 GaN 웨이퍼를 생산하는 데 적당하게 슬라이싱, 분쇄, 래핑 및 연마 공정이 수행된다. 이런 방법으로 생산된 웨이퍼는 본 발명에 따른 또 다른 공정을 위한 기판으로서 사용될 수 있다.
GaN 나노기둥은 RF-플라즈마 질소원을 사용한 MBE에 의해 성장될 수 있다. 만일 사파이어 기판이 사용된다면, 질화물 형성 공정을 먼저 수행하는 것이 바람직하다. AIN 핵생성 (nucleation) 층은, 정상적인 GaN 성장 공정보다 높은 온도 (~850℃)에서 증착될 필요가 있다. 이런 높은 핵생성 온도의 목적은, 기저부 (base) 대 상단 표면적 (top surface area)의 바람직한 비율을 얻고, 그런 후 상기 나노기둥의 성장을 개시하는 것이다. 성장 동안, 질소 유속 (flow rate)과 RF 입력 전력이 최적화되어, 고밀도의 아일랜드 구조물 (island structure)을 생산할 수 있다. 일반적으로, 목표 아일랜드 특징들 (island features)은 높이 5-10nm와 밀도 ~1010cm-2이다. 일반적으로, Ga-풍부한 조건 하에 RF-MBE 성장이 나노기둥 성장을 이끌지 못하기 때문에, GaN 나노기둥은 N-풍부한 (rich) 대기 하에 성장될 것이다. 상기 MBE 성장 파라미터 (parameter)는, 나노기둥의 바람직한 치수, 종횡비, 및 밀도를 얻기 위해 최적화될 수 있다. 원위치 (in-situ) 반사 고에너지 전자 회절법 (Reflection High Energy Electron Diffraction (RHEED))은, 3D 아일랜드 핵생성 및 GaN 나노기둥 성장을 모니터하는 데 사용될 수 있다. 매끄러운 측벽 (side wall)을 지닌 나노기둥을 더 성장시키기 위해, Si 도핑이 (0001) 배향을 따라 성장률을 상당히 증가시킬 수 있기 때문에, n-형 규소 도핑이 사용되는 것이 바람직하다. 또한, 나노기둥의 상단 패시트 (facet)의 형상은 다른 질화물 합금 및 성장 온도를 사용하여, 도핑에 의해 조작될 수 있다.
또한, 나노기둥은 CVD, MOCVD, 및 HVPE 방법을 사용하여 성장될 수 있다. MOCVD 성장 방법에서, 금속유기물 및 NH3의 펄스 주입 (pulsed injection)과 결합된 성장을 개시하기 위한 촉매제로서 In 또는 Ni를 사용한 촉매 증기-액체-고체 성장 메커니즘 (catalytic vapour-liquid-solid growth mechanism)을 사용하여, GaN 나노기둥의 제어 성장 (controlled growth)을 얻는다. 상기 상단 패시트 형상을 더 세밀하게 제어하기 위해, 나노기둥의 치수, 종횡비 및 밀도, 다양한 도핑과 같은 MOCVD에서 공정 파라미터, 반응기 압력, 반응기 온도, Ⅲ/V비 (ratio) 및 주입 펄스 패턴에 변화를 준다.
HVPE 방법을 통한 GaN 나노기둥 성장은 매우 낮은 성장 온도 (<500℃)에서 이상적으로 수행되어, 표면 확산 (surface diffusion) 및 수평 성장을 최소화한다.
GaN 나노기둥 템플레이트 (template) 및 MBE 또는 MOCVD를 사용한 ELOG에 의해 성장한 초기 얇은 연속적 GaN를 지닌 GaN 나노기둥 템플레이트 모두, 적재 (load)되어 HVPE를 사용여 두꺼운 GaN ELOG를 성장시킬 수 있다. 관찰된 상기 ELOG GaN 형상의 전개는, 성장 파라미터, 특히 온도 및 압력에 민감하다. 이는, 상기 ELOG 형상이 상기 웨이퍼에 걸친 온도 분포에 의해 크게 영향받을 수 있다는 것을 암시하며, 이로 인해 ELOG GaN의 높이 및 형상에 차이가 생긴다. 따라서, 온도 균일성 (uniformity)이 HVPE 성장에 매우 중요한 필요조건이다. HVPE 시스템에서, 온도 균일성은, 낮은 온도의 핫-월 로 (furnace) 가열 시스템과 결합된 멀티-존 (multi-zone) 기판 가열기을 사용하여 제어될 수 있다. 또한, 기판 홀더 (holder)에 로워링 메커니즘 (lowering mechanism)을 장착하여, 상기 기체 방출구와 기판 표면 사이에 동일한 거리를 유지할 수 있다. 두껍고 평평한 필름을 성장시키기 위해 반응기 온도, 압력, 총 기체 유속, 및 V/Ⅲ 비와 같은 공정 파라미터들을 체계적으로 변경시킬 수 있다.
성장한 GaN는 다음 방법들을 통해 분리될 수 있다. 사파이어 및 Ⅲ-V 질화물과 같은 취성 (brittle) 물질에서, 인장 응력이 임계값 (critical value)을 초과할 때, 크랙킹이 쉽게 일어날 수 있다. 압축 응력 (compressive stress) 하에 에피택셜 층의 크랙킹은, 훨씬 더 높은 응력을 필요로 하고, 정상적인 상황에서 일어나기 쉽지 않다. GaN 나노기둥 고유의 가요성 (flexibility)을 지닌 GaN 나노기둥은, 그것의 종횡비 및 나노-치수로 인해, 최소한의 내부 응력을 일으킬 것이다. 기판으로부터 두꺼운 GaN을 쉽고 재생가능하도록 분리하기 위해, 인장 응력 하에 임계 치수를 지닌 AIN 핵생성 층이 사용될 수 있다. 급속한 냉각 또는 기계적 비틀림 (twisting)으로 인해, 국부 (local) 응력이 상기 임계값을 초과하여 상기 후막이 분리될 것이다. 상기 기판으로부터 GaN을 분리시키는 또 다른 방법은, 양극 전기화학적 에칭을 사용하는 것이다. 이 경우, 얇은 p-GaN 층이, 두꺼운 GaN에 대한 에피택셜 수평 과성장에 앞서 상기 나노기둥의 상단에서 성장될 수 있다. 적당한 전해질 (electrolyte) 및 바이어스 전압 (bias voltage)의 사용으로 인해, p-GaN은 선택적으로 에칭되고, n-GaN은 본래 그대로 남는다.
반사율 분광법 (Spectroscopic reflectance: SR)으로, 층에 변형 및 두께 정보를 제공할 수 있는 수평 간섭 및 수직 간섭의 중첩 (superposition)을 측정할 수 있다. 고온측정 (pyrometry)과 동일한 파장 (wavelength)에서의 반사율 측정으로, 상기 웨이퍼의 실제 방사율 (emissivity)을 결정할 수 있게하며, 그것은 상기 웨이퍼의 실제 온도를 측정할 수 있게한다. 또한, SR은 나노기둥 및 ELOG 성장 공정에서 3D 핵생성 아일랜드의 형성 및 융착 단계를 측정하고 정의내리는 것을 도울 수 있다. 이것은, 나노기둥의 제어 및 후막 성장에 필수적인 것이다.
이제, 본 발명의 구체적인 실시예들을 첨부된 도면을 참조하여 설명할 것이다.
도 1은 수직 HVPE 반응기의 개략적 단면도이고;
도 2는 경사진 패시트 (inclined facet)를 갖는 나노기둥의 개략도이고;
도 3은 평평한 상단 패시트를 갖는 나노기둥의 개략도이고;
도 4는 나노기둥 상단에 화합물 반도체 물질의 에피택셜 수평 과성장을 도시한 개략도이고; 및
도 5는 p-도핑된 꼭대기 층을 갖는 나노기둥 상단에 화합물 반도체 물질의 에피택셜 수평 과성장을 도시한 개략도이다.
본 발명을 예를 들어 설명하기 위해, 본 발명에 따른 기법들을 사용한 다양한 실시예들이 하기 설명된다.
도 1은 본 발명에 사용하기에 적합한 HVPE 반응기를 도시한다. 기판 (1)은 오븐 (oven)(3)의 기저부 (base) 근처 가열기 플랫폼 (platform)(2)에 놓인다. 상기 플랫폼은 수단들 (means)(4)에 의해 수직으로 움직이고/이거나 회전할 수 있다. 상기 오븐 (3)의 상단 절반부 (top half)는, 다양한 공정 기체가 상기 기판에 도입되는 유입구 (inlet)(5)를 포함한다. 이 유입구들은, 공정 기체가 혼합 프릿 (frit)(6)을 통해 상기 기판에 들어가도록 한다. Ga 도가니 (crucible)(7)는 상기 유입구들 중 하나 내에 위치한다. 또한, 기체를 정화하기 위한 유입구 (8)들이 있다. 기체 방출구 (outlet)(9)가 상기 기판 가까이에 있다.
실시예 1
직경 약 2인치 (5.08cm)의 c-면-배향 사파이어 기판을, 도 1에 도시되고 상기 설명된 HVPE 수직 반응기의 기판 홀더 위에 적재한다. 적재하기 전에, 상기 사파이어 기판을 몇 초 동안 KOH로 탈지 (degrease)시키고, 탈이온수 (deionized water)로 헹구고, 몇 분간 80℃에서 H2SO4/H3PO4 = 3:1 용액으로 에칭한 후, 탈이온수로 헹군다. 상기 기체 가열기를, 온도 약 500℃까지 가열한다. 약 30분간 모든 기체 주입기 (injector)를 통해 N2를 삽입하여 상기 반응기를 정화한다. 상기 성장 챔버 (chamber)의 압력을 300mbar로 유지한다. 상기 기판을 온도 약 350℃까지 가열한다. 약 1000sccm의 속도로 NH3 을 상기 챔버 안에 삽입한다. N2의 10% HCl을 800℃까지 가열된 Ga 버블러 (bubbler)를 통과시켜, GaCl 기체 전구물질 (precursor)을 획득한다. GaCl에 대한 전환율 (conversion rate)은 거의 100%이다. 그런 후, 상기 기판을 온도 약 850℃까지 가열한다. 초기 질화물 형성 공정을 위해, 상기 성장 챔버로의 기체 전달을 다음과 같이 설정한다: 약 1040sccm의 NH3 흐름, GaCl 흐름은 없음, 및 나머지 기체 N2 및 H2. 약 2400sccm의 N2 흐름과 약 60sccm의 H2흐름을 상기 기체 유입구들 사이에 분배한다. 약 3500sccm의 일정한 (steady) 총 기체 흐름을 전체 10분간의 질화물 형성 공정 동안 유지한다. 그런 후, 상기 기판 온도를 480℃까지 낮춘다. 나노기둥 성장 공정을 위해, 상기 성장 챔버로의 기체 전달을 다음과 같이 설정한다: 약 1000sccm의 NH3 흐름, 60sccm의 GaCl의 흐름, 및 나머지 기체 N2 및 H2. 약 2380sccm의 N2 흐름과 약 60sccm의 H2흐름을 상기 기체 유입구들 사이에 분배한다. 약 3500sccm의 일정한 총 기체 흐름을 전체 성장 공정 동안 유지한다. GaN 나노기둥 HVPE 성장 공정을 약 3시간 동안 수행한다. 이 방법을 통해, 직경 약 60-120nm 및 높이 약 380nm의 GaN 나노기둥을 성장시킨다. 도 2는 질화물 형성 층 (11), 및 직경 약 80-120nm 및 높이 약 350-380nm의 HVPE에 의해 성장한 나노기둥 (12)을 도시한다. 상기 나노기둥 꼭대기의 경사진 패시트 (13)가 관찰된다.
에피택셜 수평 과성장을 위해, 상기 성장 챔버의 압력을 700mbar까지 올린다. NH3의 기체 전달을 2000sccm까지 올린 후, 상기 기판의 온도를 20분 내에 1050℃까지 상승시킨다. 충분한 두께의 GaN 에피택셜 층이 생산될 때까지 상기 GaN 성장 단계를 계속한다. 상기 성장 동안, 상기 기판을 상기 기판 홀더의 회전 로워링 메커니즘을 통해 아래로 내려, 상기 기체 프릿과 기판 사이의 일정 거리를 유지한다. 도 1의 수직 HVPE 반응기에서 10 내지 40으로 설정된 V/Ⅲ 비의 성장을 위해, 약 20㎛/시간 내지 약 160㎛/시간의 성장률을 얻을 수 있다. 보조 (aided) 회전 없이 상기 성장의 균일성은, 2인치 (5.08cm) 웨이퍼의 에지에서 에지까지 2% 이상이다. 도 4는 나노기둥 (12) 위에 ELOG에 의해 성장한 두꺼운 GaN (15)을 도시한다.
질화물 성장 종료에서, GaCl 기체의 흐름을 중단시키고, NH3의 흐름을 동일한 수준에서 유지하고, N2 흐름을 증가시켜 일정한 총 기체 흐름을 구성한다. 1050℃와 500℃ 사이에 50℃/min 이상의 공정 단계에서 기판 냉각 (cool-down)을 제어한다. 그런 후 NH3의 흐름을 온도 500℃ 아래로 중단시킨다. 500℃와 실온 사이에 100℃/min 이하의 속도로 상기 냉각을 계속한다. 이 시간 동안, 상기 기체 가열기의 온도를 약 350℃로 유지하고, 상기 기판을 상기 챔버 아래로 내려, 상기 냉각률을 100℃/min 이하로 유지한다.
일단 상기 기판이 냉각되고 상기 반응기로부터 제거되면, 상기 사파이어 기판이 상기 두꺼운 GaN 에피택셜 층으로부터 부분적으로 또는 완전히 분리되는 걸 볼 수 있다. 또 다른 기계적 비틀림이, 부분적으로 분리된 GaN 층을 분리시키는 데 충분하다.
실시예 2
이 실시예에서, 상기 실시예 1에 기재된 나노기둥 HVPE 성장 공정을 다음의 펄스 MOCVD 성장 공정으로 대체한다. 전자빔 증발 (electron beam evaporation)로, 상기 c-면 배향 (0001) 사파이어 기판 위에 Ni의 약 5nm의 얇은 층을 증착시킨다. 그런 후, Ni 코딩된 사파이어를 MOCVD 반응기에 적재시킨다. N2 흐름 하에 약 800-850℃까지 상기 기판을 가열하여, 그 표면에 분산된 Ni 아일랜드를 형성한다. H2를 운반체 기체로 사용하고, 상기 반응기 압력을 100mbar로 유지한다. NH2 흐름은 1000sccm이고, 트리메틸갈륨 (Trimethylgallium: TMG) 흐름은 36sccm이다. 그런 다음, 상기 기판 온도를 약 700-800℃까지 낮춘다. 2-6초 TMG의 펄스 주입, 2-6초 지연 (delay), 및 2-6초 NH3 주입을 차례대로 수행하여, 증기-액체-고체 (VLS)를 성장시킨다. 상기 TMG 주입 동안, NH3의 주입을 중단한다. 상기 NH3 주입 동안, TMG의 주입을 중단한다. 이로써, 이 공정을 통해 형성되는 프리믹싱 (pre-mixing) 미립자 (particulate)를 감소시킨다. 실시예 1에 비해, 낮은 온도는 수평 확산을 크게 감소시킨다. 그런 다음, 상기 나노기둥 템플레이트를 HCl 용액에 담궈, 상기 템플레이트에서 분산된 Ni 금속을 제거한다. 이런 방식으로 1시간 동안 성장한 GaN 나노기둥의 직경은 약 90-100nm이고, 그 높이는 약 680nm이다. 도 3은, 미도핑 조건에서 MOCVD에 의해 성장한 상단에 평평한 패시트 (13)를 가진 나노기둥을 도시한다.
실시예 3
여기서, 상기 실시예 1에 기재된 나노기둥 HVPE 성장 공정을 다음의 펄스 MOCVD 성장 공정으로 대체한다. 반응기 압력 약 100mbar, 기판 온도 약 800℃, 및 NH3 흐름 약 1200sccm에서 약 5분간 표면 질화물 형성 단계를 수행한다. 그런 후, 상기 기판 온도를 약 850-900℃까지 올린다. NH3 흐름을 약 1000sccm으로 조정하고, TMAI를 약 15sccm으로 조정한다. 2-6초 TMAI의 펄스 주입, 2-6초 지연, 및 2-6초 NH3 주입을 차례대로 수행하여, 고밀도의 AIN 아일랜드를 성장시킨다. 상기 AIN 성장은 일반적으로 약 10-30분 걸린다. 이 방법을 통해, 약 1010cm-2의 AIN 아일랜드 밀도를 얻을 수 있다. 그런 후, 상기 기판 온도를 약 700-750℃로 낮춘다. NH3 흐름을 약 1000sccm으로 설정하고, 트리메틸갈륨 (TMG) 흐름을 약 36sccm으로 설정한다. 2-6초 TMG의 펄스 주입, 2-6초 지연, 및 2-6초 NH3 주입을 차례대로 수행하여 H2 하에 GaN 나노기둥을 성장시킨다. 이런 방식으로 약 2시간 동안 성장한 GaN 나노기둥 (12)의 직경은 일반적으로 약 60-120nm이고, 그 높이는 약 800-1000nm이다.
실시예 4
여기서, 상기 실시예 1에 기재된 나노기둥 HVPE 성장 공정을 다음의 MBE 성장 공정으로 대체한다. 공급 기체로서 고순도 (high purity) N2를 사용한 고주파 (radio frequency: RF) 플라즈마 소스 (plasma source)를 통해 활성 질소 종 (active nitrogen species)을 공급한다. 고순도 금속을 사용해, 삼출 (effusion) 세포로부터 Al 및 Ga를 공급한다. N2 흐름을 약 2sccm으로 설정하고, RF 전력 (power)을 약 450W로 설정한다. 그런 다음, 표면 질화물 형성 단계를 약 5분간 약 700℃에서 수행한다. 상기 기판 온도를 약 850-900℃까지 올린다. 약 5-10분간 고밀도 AIN 아일랜드 성장을 수행한다. 그런 다음, 약 2시간 동안 동일한 온도에서 GaN 나노기둥을 성장시킨다. 이런 방식으로 생산된 GaN 나노기둥의 직경은 일반적으로 ~90nm이고 그 높이는 ~800nm이다.
실시예 5
여기서, 상기 실시예 1에 기재된 HVPE 에피택셜 수평 과성장 공정을 다음의 시변조 (time-modulated) HVPE 성장 방법으로 대체한다. 이 방법에서, 시약 (reagent) 기체의 흐름 순서는, 각각의 성장 모드 및 에칭 모드에 대해 온 (on)(NH3 및 GaCl 온) 및 오프 (off)(GaCl 및 NH3 오프, HCl 온)를 차례대로 반복하는 것이다. 상기 온 및 오프 기간 동안의 시간을 각각 약 3분 및 1분이 되도록 한다. 상기 에칭 동안 HCl 흐름을 80sccm으로 설정한다. 충분한 두께의 GaN 에피택셜 층이 생산될 때까지 상기 GaN 성장 단계를 계속한다. 도 1의 수직 반응기에서 10 내지 40로 설정된 V/Ⅲ비의 성장에 대해, 약 30-120㎛/시간의 성장률을 얻을 수 있다. 이 방법을 통해, 정상적인 HVPE 성장의 결함 밀도에 비해 감소된 결함 밀도를 제공할 수 있다.
실시예 6
여기서, 상기 실시예 5에 기재된 HVPE 에피택셜 수평 과성장 공정을 다음의 변형된 시변조 HVPE 성장 방법으로 대체한다. 상기 성장을 에칭, 어닐링, 증가된 수평 성장 및 정상적인 성장 단계로 나눈다. 이 실시예의 에칭 단계에서 시약 기체의 흐름은, GaCl 및 NH3 오프, 80sccm의 기체 흐름의 HCl 온 이다. 상기 어닐링 단계에서 상기 흐름은, GaCl 및 HCl 오프, NH3 온이다. 증가된 수평 성장 단계에서, 상기 흐름은, GaCl 및 NH3 온, 5sccm 기체흐름의 HCl 온, H2 흐름이 60에서 200sccm으로 증가이다. 마지막으로, 정상적인 성장 단계에서, 상기 흐름은, GaCl 및 NH3 온, 5sccm의 기체 흐름과 함께 HCl 온, 총 60sccm의 H2 흐름이다. 상기 에칭, 어닐링, 증가된 수평 성장 및 정상적인 성장 기간 동안의 시간을 각각 1, 1, 3 및 2분으로 설정한다.
실시예 7
여기서, 실시예 1에 기재된 나노기둥 HVPE 성장 공정은, n-GaN 나노기둥에 대해 2 내지 20sccm의 기체 흐름에서 실란 (silane)(H2에서 2%)으로 상기 GaN을 도핑하는 것으로 변경된다.
실시예 8
여기서, 나노기둥 성장 마지막 단계에 여분의 p-형 GaN 층을 추가하여, 실시예 1에 기재된 나노기둥 HVPE 성장 공정을 변경한다. 약 7 내지 50sccm의 흐름 (Cp2Mg 버블러 압력 1000mbar, 버블러 온도 25℃, 운반체 기체 H2)으로 기체 유입구 (8)를 통해 주입된 Cp2Mg 또는 마그네슘 증기 (vapour)를 사용하여 Mg로 상기 p-GaN을 도핑한다. 도 5는 p-GaN 상단 층 (14)을 갖는 나노기둥 위에 ELOG에 의해 성장한 두꺼운 GaN을 도시한다.
실시예 9
이 실시예에서, 실시예 1에서 성장한 두꺼운 GaN은, 실시예 8에서 생산된 것과 같은 나노기둥의 변형된 p-GaN 상단 층을 갖는 도핑된 n-형 GaN으로, 전기화학 방법을 사용하여 상기 기판으로부터 분리한다. 두꺼운 n-GaN은 양극으로 작용하고, Pt 메쉬 (mesh)는 음극으로 사용되고, KOH 또는 H3PO4 둘 중 하나는 전해질로 사용된다. 약 3.5 내지 4V의 바이어스 전압 (Pt 기준 전극까지)을 가해, 상기 p-GaN을 선택적으로 에칭한다. 일반적으로 30분 동안 에칭한 후, 상기 두꺼운 n-GaN은 상기 기판으로부터 분리된다.
상기 명확하게 기술된 것뿐만 아니라, 다양한 범위의 방법 및 공정 파라미터들이 본 발명의 범위 내에서 적용될 수 있다는 것은 당업자에게 분명할 것이다. 예를 들어, 나노구조물 성장은 당업자에게 명백할 다양한 방법으로 개시될 수 있다. 상기 나노구조물은, 현재의 애플리케이션 (application)에 적절한 것으로 선택된 다양한 형태의 꼭대기를 갖도록 성장할 수 있다. 상기 나노구조물의 물질은 일정할 필요가 없는데, 예를 들어 합금 함량 (content)은 그것의 특성들이 특정 애플리케이션에 가장 적합하도록 그것의 높이에 따라 변할 수 있다. 예를 들어, 상기 합금 함량은, 레이저 식각 분리 공정 동안 흡수 (absorption)를 최적화하도록 선택될 수 있다. 대안적으로, 상기 합금 함량의 변화는, 상기 과성장한 반도체에 대한 격자 상수를 최적화할 수 있다. 또한, 상기 나노구조물의 물질은, 상기 과성장한 화합물 반도체의 물질과 동일할 필요는 없다.
기재된 특정 실시예에서, 나노구조물은 상기 화합물 반도체 물질의 과성장에 앞서 상기 기판 위에서 성장한다. 하지만, 나노구조 층의 사용으로 인해, 기초가 되는 나노구조물에 부적절한 손상을 입히지 않고, 상기 반도체가 상대적으로 손쉽게 제거될 수 있다. 이 경우, 상기 기판과 나노구조 형성물은 본 발명에 따라 차후 공정에 재사용될 수 있다. 즉, 나노구조물과 함께 기판은, 화합물 반도체 물질의 과성장을 위한 기반으로서 한 번 이상 또는 반복해서 사용될 수 있다. 이로써, 두 번째 및 각각의 차후 과성장 비용이 상당히 줄어들 것이다.

Claims (33)

  1. (a) 기판에서 성장한 화합물 반도체 나노기둥을 갖는 기판을 제공하여 에피택셜-개시 성장 표면을 제공하는 단계;
    (b) 에피택셜 수평 과성장을 사용하여 상기 나노기둥에 화합물 반도체 물질을 성장시키는 단계;
    (c) 상기 기판으로부터 상기 성장한 화합물 반도체 물질을 분리하는 단계를 포함하고,
    상기 성장한 화합물 반도체 물질이 무-극성인, 단결정 화합물 반도체 물질 제조 방법.
  2. 제 1항에 있어서, 상기 화합물 반도체 물질이 Ⅲ-V 및 II-VI 화합물로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 기판이 사파이어, 규소, 탄화규소, 다이아몬드, 금속, 금속 산화물, 화합물 반도체, 유리, 석영 및 복합 물질로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 기판이 도전성 기판, 절연성 기판 및 반도전성 기판으로 이루어진 그룹으로부터 선택된 것을 특징으로 하는 방법.
  5. 제 3항에 있어서,
    상기 기판이
    (a) 기판에서 성장한 화합물 반도체 나노기둥을 갖는 기판을 제공하여 에피택셜-개시 성장 표면을 제공하는 단계;
    (b) 에피택셜 수평 과성장을 사용하여 상기 나노기둥에 화합물 반도체 물질을 성장시키는 단계;
    (c) 상기 기판으로부터 상기 성장한 화합물 반도체 물질을 분리하는 단계를 포함하는 방법으로 사전에 제조된 화합물 반도체 물질을 포함하는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서, 단계 (a)가 상기 기판 위에 상기 화합물 반도체 나노기둥을 성장시키는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서, 상기 나노기둥을 성장시키에 앞서, 상기 기판에 적어도 하나의 나노-아일랜드를 만드는 단계를 포함하는 방법.
  8. 제 7항에 있어서, 상기 나노-아일랜드가 질화물 형성, 스퍼터링, 금속 증착 및 어닐링, CVD 및 MOCVD 중 적어도 하나로 상기 기판을 처리하여 제조된 것을 특징으로 하는 방법.
  9. 제 6항에 있어서, 상기 나노기둥이 HVPE 방법을 사용하여 성장한 것을 특징으로 하는 방법.
  10. 제 6항에 있어서, 상기 나노기둥이 CVD 방법을 사용하여 성장한 것을 특징으로 하는 방법.
  11. 제 6항에 있어서, 상기 나노기둥이 MOCVD 방법을 사용하여 성장한 것을 특징으로 하는 방법.
  12. 제 6항에 있어서, 상기 나노기둥이 MBE 방법을 사용하여 성장한 것을 특징으로 하는 방법.
  13. 제 1항에 있어서, 상기 나노기둥이 n- 또는 p-형 도판트로 도핑되거나 또는 도핑되지 않는 것을 특징으로 하는 방법.
  14. 제 1항에 있어서, 상기 나노기둥이 단일 도핑된 또는 미도핑된 물질, 또는 미도핑 및 도핑 단계의 결합, 또는 n-도핑 및 p-도핑 단계로 성장한 것을 특징으로 하는 방법.
  15. 제 13항에 있어서, 상기 나노기둥이 성장 표면에 옆에 p-형 영역을 포함하는 것을 특징으로 하는 방법.
  16. 제 1항에 있어서, 상기 나노기둥이 GaN, AIN, InN, ZnO, SiC, Si 및 이들의 합금으로 이루어진 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  17. 제 1항에 있어서, 상기 화합물 반도체 물질이 상기 나노기둥과 다른 물질을 포함하는 것을 특징으로 하는 방법.
  18. 제 1항에 있어서, 상기 화합물 반도체 물질의 에피택셜 수평 과성장이 HVPE 방법에 의해 수행되는 것을 특징으로 하는 방법.
  19. 제 1항에 있어서, 상기 화합물 반도체 물질의 에피택셜 수평 과성장이 도핑되지 않거나, 또는 n- 또는 p-형 도핑되는 것을 특징으로 하는 방법.
  20. 제 1항에 있어서, 상기 화합물 반도체 물질의 에피택셜 수평 과성장이 시변조되는 것을 특징으로 하는 방법.
  21. 제 1항에 있어서, 단계 (b)가 상기 기판을 회전시키거나, 아래로 내리거나 또는 회전시키면서 아래로 내리는 동안 수행되는 것을 특징으로 하는 방법.
  22. 제 1항에 있어서, 상기 성장한 화합물 반도체 물질이 상기 물질을 급속 냉각하여 상기 기판으로부터 분리되는 것을 특징으로 하는 방법.
  23. 제 1항에 있어서, 상기 성장한 화합물 반도체 물질이 상기 기판으로부터 기계적으로 분리되는 것을 특징으로 하는 방법.
  24. 제 1항에 있어서, 상기 성장한 화합물 반도체 물질이 습식 에칭에 의해 상기 기판으로부터 분리되는 것을 특징으로 하는 방법.
  25. 제 1항에 있어서, 상기 성장한 화합물 반도체 물질이 전기화학 에칭에 의해 상기 기판으로부터 분리되는 것을 특징으로 하는 방법.
  26. 제 1항에 있어서, 상기 성장한 화합물 반도체 물질이 레이저 식각에 의해 상기 기판으로부터 분리되는 것을 특징으로 하는 방법.
  27. 제 1항에 있어서, 상기 성장한 화합물 반도체 물질이 잘려, 사전 선택된 두께의 반도체 층을 생산하는 것을 특징으로 하는 방법.
  28. 삭제
  29. 제 25항에 있어서, 상기 성장한 화합물 반도체 물질이 a-면 또는 m-면 GaN을 포함하는 것을 특징으로 하는 방법.
  30. 제29항에 있어서, 상기 기판이 γ-면 사파이어 또는 m-면 4H- 또는 6H- SiC를 포함하는 것을 특징으로 하는 방법.
  31. 제 1항 내지 제 27항, 제29항 내지 제30항 중 어느 한 항에 따른 방법을 사용해 성장한 단결정 화합물 반도체 물질.
  32. 삭제
  33. 삭제
KR1020087025217A 2006-03-23 2007-03-19 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질 KR101390034B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0605838A GB2436398B (en) 2006-03-23 2006-03-23 Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0605838.2 2006-03-23
PCT/GB2007/001011 WO2007107757A2 (en) 2006-03-23 2007-03-19 Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials

Publications (2)

Publication Number Publication Date
KR20080114805A KR20080114805A (ko) 2008-12-31
KR101390034B1 true KR101390034B1 (ko) 2014-04-29

Family

ID=36384037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025217A KR101390034B1 (ko) 2006-03-23 2007-03-19 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질

Country Status (9)

Country Link
US (1) US20090243043A1 (ko)
EP (1) EP1997125B1 (ko)
JP (2) JP4537484B2 (ko)
KR (1) KR101390034B1 (ko)
CN (1) CN101410950B (ko)
ES (1) ES2657666T3 (ko)
GB (1) GB2436398B (ko)
TW (1) TWI500827B (ko)
WO (1) WO2007107757A2 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006124067A1 (en) * 2005-05-11 2006-11-23 North Carolina State University Controlled polarity group iii-nitride films and methods of preparing such films
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP5043363B2 (ja) * 2006-04-27 2012-10-10 住友電気工業株式会社 窒化ガリウム結晶体を形成する方法、基板、および窒化ガリウム基板を形成する方法
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
US8188573B2 (en) 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US7692198B2 (en) 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
US20090136652A1 (en) * 2007-06-24 2009-05-28 Applied Materials, Inc. Showerhead design with precursor source
US8118934B2 (en) 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
TWI351717B (en) * 2007-10-15 2011-11-01 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor
GB2460898B (en) * 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures
CN100547735C (zh) * 2008-09-03 2009-10-07 中国科学院上海微系统与信息技术研究所 利用均匀纳米粒子点阵掩模提高厚膜GaN质量的方法
KR101042333B1 (ko) 2008-12-01 2011-06-17 포항공과대학교 산학협력단 광원용 구조물의 제조방법과 이를 이용한 광원의 제조방법
JP5161759B2 (ja) * 2008-12-26 2013-03-13 富士通株式会社 化合物半導体装置の製造方法
JP2010180114A (ja) * 2009-02-06 2010-08-19 Meijo Univ ＧａＮ系化合物半導体の成長方法及び成長層付き基板
JP5225133B2 (ja) * 2009-02-06 2013-07-03 学校法人 名城大学 ＧａＮ系化合物半導体の成長方法及び成長層付き基板
CN101510504B (zh) * 2009-03-13 2010-09-08 苏州纳晶光电有限公司 半导体薄膜的纳区横向外延生长方法
US8183132B2 (en) * 2009-04-10 2012-05-22 Applied Materials, Inc. Methods for fabricating group III nitride structures with a cluster tool
JP5206596B2 (ja) * 2009-06-15 2013-06-12 住友電気工業株式会社 窒化ガリウム系半導体デバイスのための基板
TWI392774B (zh) * 2009-09-17 2013-04-11 Univ Nat Taiwan 維持材料表面平整度的製作方法
JP6284290B2 (ja) * 2010-02-19 2018-02-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
KR20110095796A (ko) * 2010-02-19 2011-08-25 삼성전자주식회사 질화물 반도체층 성장 방법 및 이에 의해 형성되는 질화물 반도체 기판
US8716049B2 (en) * 2010-02-23 2014-05-06 Applied Materials, Inc. Growth of group III-V material layers by spatially confined epitaxy
CN102465337B (zh) * 2010-11-18 2014-07-16 南京大学 一种多片多源卧式氢化物气相外延生长系统
CN102959739B (zh) * 2010-12-08 2016-05-18 崇高种子公司 Iii族氮化物半导体器件及其制造方法
TWI412069B (zh) * 2010-12-27 2013-10-11 Ind Tech Res Inst 氮化物半導體基板及其製造方法
CN103066166A (zh) * 2011-10-18 2013-04-24 联胜光电股份有限公司 发光二极管激光剥离方法
KR20130081956A (ko) 2012-01-10 2013-07-18 삼성전자주식회사 질화물 반도체층 성장 방법
US9000464B2 (en) 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
DE102012204553B4 (de) 2012-03-21 2021-12-30 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
DE102012204551A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von III-N-Einkristallen, und III-N-Einkristall
WO2013139888A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-templaten und deren weiterverarbeitung, und iii-n-template
CN102618922A (zh) * 2012-04-06 2012-08-01 中国科学院合肥物质科学研究院 一种在Si基片上外延生长GaAs薄膜的方法
KR102061093B1 (ko) * 2012-05-25 2019-12-31 솔 발테익스 에이비 동심 유동 반응기
FR2997551B1 (fr) * 2012-10-26 2015-12-25 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure
TWI491068B (zh) * 2012-11-08 2015-07-01 Ind Tech Res Inst 氮化物半導體結構
KR20150115740A (ko) 2013-02-08 2015-10-14 나미키 세이미츠 호오세키 가부시키가이샤 GaN 기판 및 GaN 기판의 제조 방법
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
JP5984069B2 (ja) * 2013-09-30 2016-09-06 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶膜の成長方法、及び結晶積層構造体
US9818826B2 (en) 2013-10-21 2017-11-14 Sensor Electronic Technology, Inc. Heterostructure including a composite semiconductor layer
WO2015119067A1 (ja) 2014-02-05 2015-08-13 並木精密宝石株式会社 ダイヤモンド基板及びダイヤモンド基板の製造方法
FR3019188B1 (fr) 2014-03-27 2017-11-24 Commissariat Energie Atomique Procede de croissance d'un element allonge a partir d'un germe forme dans un creux d'une couche ou d'un plot de nucleation
JP6253150B2 (ja) * 2014-05-09 2017-12-27 株式会社タムラ製作所 エピタキシャルウエハ及びその製造方法
US9951420B2 (en) * 2014-11-10 2018-04-24 Sol Voltaics Ab Nanowire growth system having nanoparticles aerosol generator
JP2017178769A (ja) * 2016-03-22 2017-10-05 インディアン インスティテゥート オブ サイエンスＩｎｄｉａｎ Ｉｎｓｔｉｔｕｔｅ Ｏｆ Ｓｃｉｅｎｃｅ 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
CN106374023B (zh) * 2016-10-31 2018-10-30 华南理工大学 生长在镓酸锂衬底上的非极性纳米柱led及其制备方法
US11287563B2 (en) 2016-12-01 2022-03-29 Ostendo Technologies, Inc. Polarized light emission from micro-pixel displays and methods of fabrication thereof
DE102017102472A1 (de) 2017-02-08 2018-08-09 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Substrats auf der Basis von Nitrid-Verbindungshalbleitermaterial
CN108447897A (zh) * 2018-02-09 2018-08-24 沈阳工程学院 一种自支撑金刚石衬底异质结构及制备方法
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法
CN111056527A (zh) * 2019-12-12 2020-04-24 深圳瀚光科技有限公司 一种大面积金属氧化物纳米阵列的剥离转移方法
CN113451108B (zh) * 2020-03-24 2024-06-25 中国科学院苏州纳米技术与纳米仿生研究所 一种超柔性透明半导体薄膜及其制备方法
CN113808911A (zh) * 2020-06-17 2021-12-17 中国科学院苏州纳米技术与纳米仿生研究所 大面积柔性透明半导体薄膜及其制法和应用
US11094846B1 (en) 2020-08-31 2021-08-17 4233999 Canada Inc. Monolithic nanocolumn structures
CN114808141B (zh) * 2022-06-23 2022-09-20 福建晶安光电有限公司 一种衬底改性处理方法及半导体发光器件的制造方法
US11799054B1 (en) 2023-02-08 2023-10-24 4233999 Canada Inc. Monochromatic emitters on coalesced selective area growth nanocolumns

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US20050199886A1 (en) 2004-03-10 2005-09-15 Siltron Inc. Nitride semiconductor device and method of manufacturing the same

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2099808C1 (ru) * 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
GB9710062D0 (en) * 1997-05-16 1997-07-09 British Tech Group Optical devices and methods of fabrication thereof
AU9674498A (en) * 1997-10-10 1999-05-03 Cornell Research Foundation Inc. Methods for growing defect-free heteroepitaxial layers
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
KR100677683B1 (ko) * 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
WO2001080311A1 (en) * 2000-04-17 2001-10-25 Virginia Commonwealth University Defect reduction in gan and related materials
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
ATE528421T1 (de) * 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
DE60233386D1 (de) * 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
GB0111207D0 (en) * 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
EP1276140A3 (en) * 2001-07-04 2007-10-24 FUJIFILM Corporation Substrate including wide low-defect region for use in semiconductor element
EP1422748A1 (en) * 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
JP4396816B2 (ja) * 2003-10-17 2010-01-13 日立電線株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
US7795146B2 (en) * 2005-04-13 2010-09-14 The Regents Of The University Of California Etching technique for the fabrication of thin (Al, In, Ga)N layers
GB2415707A (en) * 2004-06-30 2006-01-04 Arima Optoelectronic Vertical hydride vapour phase epitaxy deposition using a homogenising diaphragm
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
KR100668351B1 (ko) * 2006-01-05 2007-01-12 삼성코닝 주식회사 질화물계 발광소자 및 그 제조방법
NZ570678A (en) * 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
US7361522B2 (en) * 2006-03-28 2008-04-22 Intel Corporation Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
TWI300632B (en) * 2006-05-25 2008-09-01 Ind Tech Res Inst Group-iii nitride vertical-rods substrate
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
US7850941B2 (en) * 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
WO2009002365A1 (en) * 2006-12-15 2008-12-31 University Of South Carolina Pulsed selective area lateral epitaxy for growth of iii-nitride materials over non-polar and semi-polar substrates
CN102255018B (zh) * 2006-12-22 2013-06-19 昆南诺股份有限公司 带有直立式纳米线结构的led及其制作方法
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) * 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
TWI340481B (en) * 2007-06-11 2011-04-11 Univ Nat Chiao Tung The method for promoting light emission efficiency of led using nano-rod structure
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US7670933B1 (en) * 2007-10-03 2010-03-02 Sandia Corporation Nanowire-templated lateral epitaxial growth of non-polar group III nitrides
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US20050199886A1 (en) 2004-03-10 2005-09-15 Siltron Inc. Nitride semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN101410950A (zh) 2009-04-15
TWI500827B (zh) 2015-09-21
WO2007107757A3 (en) 2007-11-15
US20090243043A1 (en) 2009-10-01
ES2657666T3 (es) 2018-03-06
GB2436398B (en) 2011-08-24
WO2007107757B1 (en) 2008-02-07
GB2436398A (en) 2007-09-26
TW200801257A (en) 2008-01-01
JP4537484B2 (ja) 2010-09-01
CN101410950B (zh) 2012-06-06
EP1997125B1 (en) 2017-11-15
KR20080114805A (ko) 2008-12-31
JP2009522822A (ja) 2009-06-11
GB0605838D0 (en) 2006-05-03
JP2010030896A (ja) 2010-02-12
WO2007107757A2 (en) 2007-09-27
EP1997125A2 (en) 2008-12-03

Similar Documents

Publication Publication Date Title
KR101390034B1 (ko) 단결정 화합물 반도체 물질 제조 방법 및 이를 이용해 제조된 단결정 화합물 반도체 물질
US8828849B2 (en) Production of single-crystal semiconductor material using a nanostructure template
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
JP3788104B2 (ja) 窒化ガリウム単結晶基板及びその製造方法
JP4720125B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP4581490B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
CA2747574C (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
JP5531983B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP2010132556A (ja) ｎ型窒化ガリウム単結晶基板
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
JP2006193422A (ja) 窒化ガリウム単結晶基板及びその製造方法
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190405

Year of fee payment: 6