KR20070122509A - 질화물계 반도체 소자 및 그 제조방법 - Google Patents
질화물계 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070122509A KR20070122509A KR1020077024601A KR20077024601A KR20070122509A KR 20070122509 A KR20070122509 A KR 20070122509A KR 1020077024601 A KR1020077024601 A KR 1020077024601A KR 20077024601 A KR20077024601 A KR 20077024601A KR 20070122509 A KR20070122509 A KR 20070122509A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- substrate
- nitride semiconductor
- type
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 883
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 764
- 238000000034 method Methods 0.000 title claims description 81
- 239000000758 substrate Substances 0.000 claims abstract description 608
- 239000000969 carrier Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims description 232
- 239000013078 crystal Substances 0.000 claims description 146
- 238000009792 diffusion process Methods 0.000 claims description 66
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- 230000000694 effects Effects 0.000 claims description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 19
- 229910052796 boron Inorganic materials 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 13
- 229910052795 boron group element Inorganic materials 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- AOPJVJYWEDDOBI-UHFFFAOYSA-N azanylidynephosphane Chemical compound P#N AOPJVJYWEDDOBI-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 897
- 239000010408 film Substances 0.000 description 82
- 230000015572 biosynthetic process Effects 0.000 description 38
- 239000000463 material Substances 0.000 description 37
- 239000007789 gas Substances 0.000 description 36
- 238000009826 distribution Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 27
- 238000005253 cladding Methods 0.000 description 21
- 239000012298 atmosphere Substances 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 15
- 229910010271 silicon carbide Inorganic materials 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 10
- 230000002441 reversible effect Effects 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 230000004075 alteration Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 7
- 239000010980 sapphire Substances 0.000 description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 7
- 229910052738 indium Inorganic materials 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000013049 sediment Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- LALRXNPLTWZJIJ-UHFFFAOYSA-N triethylborane Chemical compound CCB(CC)CC LALRXNPLTWZJIJ-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 150000004678 hydrides Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000002524 organometallic group Chemical group 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- -1 are preferable Substances 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WXRGABKACDFXMG-UHFFFAOYSA-N trimethylborane Chemical compound CB(C)C WXRGABKACDFXMG-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001639 boron compounds Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910001849 group 12 element Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)이 종래보다 낮은 질화물계 반도체 소자를 제공한다.
Si기판(1002) 위에 질화물 반도체층(3)을 가지는 질화물계 반도체 소자(1001)에 있어서, Si기판(1002)의 적어도 일부와 질화물 반도체층(1003)을 능동영역에 포함하고, Si기판(1002)에 있어서의 능동영역의 도전형이 p형인 질화물계 반도체 소자(1001)이다. 또한, Si기판(1002) 위에 질화물 반도체층(1003)을 가지는 질화물계 반도체 소자(1001)에 있어서, Si기판(1002)의 적어도 일부와 질화물 반도체층(1003)을 능동영역에 포함하고, Si기판(1002)에서의 능동영역의 다수 캐리어가 홀인 질화물계 반도체 소자(1001)이다.
질화물 반도체 소자
Description
본 발명은 반도체 소자에 관한 것으로, 특히 질화물계 반도체 소자에 관한 것이다.
질화물계 반도체 소자에서는 기판으로 사파이어를 사용하는 경우가 많은데, 사파이어는 고가이기 때문에 이것을 기판에 사용하면, 질화물계 반도체 소자의 비용을 줄이기 어려워진다. 또한, 사파이어는 절연체이기 때문에 이것을 기판으로서 사용하였을 경우, 기판의 이면에 전극을 설치하는 대신, 기판 위에 있는 질화물계 반도체층의 일부를 노출시키고 여기에 전극을 형성해야 한다(이와 같이 하면, 질화물계 반도체 소자의 면적이 커져 비용절감이 어려워진다). 그래서, 종래 n형 Si기판 위에 n형 질화물 반도체층, p형 질화물 반도체층(또는, 활성층 및 p형 질화물 반도체층)을 차례로 적층한 질화물계 반도체 소자가 제안되고 있다(일본특허공개 2003-179258호 공보, 일본특허공개 2003-142729호 공보, 일본특허공개 2003-8061호 공보 참조). 또한, 일본특허공개 2003-8061호 공보에는, p형 실리콘 기판을 이용하는 경우, 질화물 결정은 p형 및 n형의 순으로 제작하고, 반도체 발광소자를 형성할 필요가 있다고 기재되어 있다. 또한, 사파이어보다 고가인 SiC기판에 대하여 Si기 판은 저가이기 때문에, 일본특허공개 2003-179258호 공보, 일본특허공개 2003-142729호 공보, 일본특허공개 2003-8061호 공보에서와 같이, 여러가지 Si기판 위에 질화물 반도체층을 적층한 질화물 반도체 소자가 제안되고 있다. 또한, 일본특허공개 2003-8061호 공보에서는, n형 실리콘 기판 위에 질화물 반도체를 n형과 p형의 순서로 제작하여 반도체 발광소자를 형성하는 것이 기재되어 있다.
한편, Si기판 위에 GaN계 발광소자를 형성하고, 이 Si기판측에 PD(일본특허공개 2000-004047호 공보, 이와 유사한 것으로서 일본특허공개 2000-269542호 공보) 등을 설치하는 집적소자가 제안되고 있다.
또한, 발광소자구조안에 터널접합을 설치하는 구조에 대하여, 일본특허공개 2002-050790호 공보, 이와 유사한 것으로서 일본특허공개 2003-60236호 공보에 제시되어 있다.
더구나, p-SiC 기판 위에 p-SiC층을 성장시키고, 또한 그 위에 InGaN 활성층, AlGaN 클래드층을 적층한 발광소자구조가, 일본특허공개 평11-224958호 공보, 이와 유사한 것으로서 일본특허공개 평11-243228호 공보, 일본특허공개 평11-251635호 공보에 제안되고 있다.
또한, Si기판 위에 BP, Al, ZnO 등을 개재시켜, n-GaN/활성층/p-GaN의 소구조를 적층하는 구조가, 일본특허공개 2000-031535호 공보, 이와 유사한 것으로서 일본특허공개 평10-107317호 공보, 일본특허공개 2000-036617호 공보, 일본특허공개 2000-082842호 공보, 일본특허공개 2001-007395호 공보, 일본특허공개 2001-007396호 공보, 일본특허공개 2001-053338호 공보, 일본특허공개 2001-308381호 공 보 등에 제안되고 있다.
또한, 일본특허공개 평8-236453호 공보에서는, Si기판을 이용한 화합물 반도체의 결정성장방법으로서, Si기판 위에 p형 불순물 도핑층을 형성하고, p형 불순물 도핑층 위에 갈륨 비소 등의 p형 에피택시얼층을 성장시키고 있다.
또한, 종래에는 크랙 발생을 방지하기 위하여 다음과 같은 버퍼가 제안되었다(일본특허공개 2002-170776호 공보 참조). 즉, 6H-SiC(0001)로 이루어지는 기판 위에 제1 초기층으로서 AlN 박막을 성장시키고, 이 제1 초기층인 AlN 박막 위에 제2 초기층으로서 Al0.15Ga0.75N을 200nm 두께로 성장시킨 버퍼이다(일본특허공개 2002-170776호 공보의 단락 0035나 도 1 등 참조). 이 일본특허공개 2002-170776호 공보에는, 기판으로서 Si를 이용할 수 있다는 취지가 기재되어 있다. 또한, 일본특허공개 2002-170776호 공보에는, Si(실리콘)이나 SiC(탄화 실리콘), Al2O3(사파이어) 등의 기판 위에 제1 층과 제2 층을 번갈아 소정 횟수 적층하여 초격자 구조를 형성하는 발명이 제안되어 있다.
Si기판 위에 GaN계 발광소자를 형성하고, 이 Si기판측에는 MOS(일본특허공개 평7-321051호 공보, 이와 유사한 것으로서 일본특허공개 평6-334168호 공보, 일본특허공개 2000-183325호 공보)나 PD(일본특허공개 2000-004047호 공보, 이와 유사한 것으로서 일본특허공개 2000-269542호 공보) 등을 설치하는 집적소자가 제안되어 있다.
또한, 동일재료계 발광소자구조 안에 터널접합을 설치하는 구조에 대하여, 일본특허공개 2002-050790호 공보, 이와 유사한 것으로서 일본특허공개 2003-60236호 공보에 제시되어 있다.
더구나, p-SiC 기판 위에 p-SiC층을 성장시키고, 또한 그 위에 InGaN 활성층, AlGaN 클래드층을 적층한 발광소자구조가 일본특허공개 평11-224958호 공보, 이와 유사한 것으로서 일본특허공개 평11-243228호 공보, 일본특허공개 평11-251635호 공보에 제안되고 있다.
하지만, 일본특허공개 2003-179258호 공보, 일본특허공개 2003-142729호 공보, 일본특허공개 2003-8061호 공보에서는, 도 24에 나타내는 바와 같이, Si기판과 질화물 반도체층에서 접합하면 이들 사이(계면)에 높은 전기장벽이 존재하기 때문에, 상기 종래의 질화물계 반도체 소자에서는 순방향전압(Vf)이 매우 높다는 문제가 있었다.
또한, 일본특허공개 2000-004047호 공보, 이와 유사한 것으로서 일본특허공개 2000-269542호 공보 등과 같이, Si기판을 확산층 등으로 pn접합을 형성하여 수광소자 등을 형성하고, 그 기판 위에 적층된 LED 소자를 설치하는 방법이 있는데, Si기판과 LED 소자의 화합물 반도체와의 이종접합계면에서는 소자 동작에 있어서의 바람직한 접합을 실현할 수 없어, 각 소자(Si기판, LED 소자)를 충분히 구동시키기 어렵다. 구체적으로는, 이종접합계면에 있어서 그 계면에서의 밴드오프셋, 또한 바이어스시의 밴드 등의 충분한 적합(適合)을 도모하기가 어렵다. 또한, 이종재료면 위로의 GaN계 반도체의 성장에 있어서, 격자부정합, 열팽창계수차 등 결정성 악화의 문제가 발생하여, 그에 의해서도 상기 이종재료의 접합부 문제가 조장되어 악화된다. 더구나, GaN층과의 접합부의 Si기판 표면이 불순물 확산영역 등이면, 이 영역의 결정성이 악화되고, 그 위에 GaN층을 성장시키게 되어, 상기와 같은 이종접합계면의 문제를 더욱 심각하게 한다.
일본특허공개 2002-050790호 공보, 이와 유사한 것으로서 일본특허공개 2003-60236호 공보에는, LED 소자의 pn접합에 있어서, p측·n측의 한쪽 영역에 역도전형 층을 개재시키고, 그 접합으로 터널링시켜, p측·n측의 전하를 각각 공급, 발광층으로 주입시키는 방법이 제안되고 있다. 하지만, 이는 동일한 도전형층에 애노드·캐소드 전극을 동일한 재료·공정 등으로 형성하는 것을 목적으로 하고 있다.
일본특허공개 평11-224958호 공보, 이와 유사한 것으로서 일본특허공개 평11-243228호 공보, 일본특허공개 평11-251635호 공보는, SiC 기판과 그 위의 SiC층과, 그 위에 GaN계층으로 LED 소자구조를 형성하는 것인데, 이종재료계면에서 pn접합을 LED 구조 안에 설치하기 때문에, 상술한 이종재료계면에서의 밴드 사이의 장해가 발생하여, 바람직한 LED 소자를 얻기 어렵다. 또한, 발광소자에서 pn접합부는 그 성능을 결정하는데 가장 중요한 부분으로, 그 부분에 이종접합계면을 설치한 것에서는 발광소자의 성능저하가 심각해진다.
일본특허공개 2000-031535호 공보, 이와 유사한 것으로서 일본특허공개 평10-107317호 공보, 일본특허공개 2000-036617호 공보, 일본특허공개 2000-082842호 공보, 일본특허공개 2001-007395호 공보, 일본특허공개 2001-007396호 공보, 일본특허공개 2001-053338호 공보, 일본특허공개 2001-308381호 공보에는, Si기판 위에 GaN계 반도체의 발광소자구조를 형성하기 위하여 이 이종재료(BP, ZnO, SiO2)들을 개재시키는 것이 제안되고 있는데, Si기판, GaN층 각각과 이종접합계면을 가지기 때문에, 상술한 바와 마찬가지의 문제가 발생한다.
또한, 일본특허공개 2002-170776호 공보의 버퍼에서는, Si기판 위에 형성되는 질화물 반도체층의 결정성이 충분히 양호하지 못하다. 또한, 특히 Si기판 위에 질화물 반도체층을 형성하는 경우에는, 결정성이 좋은 질화물 반도체층을 얻기 어려운 경향이 있다. 이 때문에, 이러한 일본특허공개 2002-170776호 공보의 초격자 구조에서는, 특히 Si기판을 기판으로서 질화물 반도체층을 형성하는 경우, 현재로서는 여전히 결정성이 좋은 질화물 반도체층을 얻을 수 없는 상황이다.
상기 집적소자에 있어서 예를 들어, 일본특허공개 평7-321051호 공보, 이와 유사한 것으로서 일본특허공개 평6-334168호 공보, 일본특허공개 2000-183325호 공보에서는, 기판면 안에 LED 부분과 MOS 부분을 배치하기 때문에, 하나의 소자당 면적이 커져 제조비용이 올라간다. 한편, 면내에서 집적된 소자는 각 소자부를 배선할 필요가 있기 때문에, 공정수가 많아지고, 제조비용도 증대된다. 또한, 발광소자 부분의 면내에서 차지하는 면적비가 낮기 때문에, 발광장치 등에 실장하였을 때, 소자의 실장면적이 크기에 비하여 발광부분이 작아, 바람직한 광출력을 얻기 어렵다. 또한, 면내에서 발광소자 부분과 MOS 부분이 배치되기 때문에, 소자면 내에서의 LED 즉, 광원의 위치에 제약이 생겨, 발광장치 등의 실장에 있어서, 점광원의 위치조정이 어렵고, 게다가 발광장치에서의 반사판 등의 광학설계가 어려워져, 바람직한 광출력을 가지는 발광장치를 얻기 어렵다.
한편, 상기 집적소자의 다른 예로서, 일본특허공개 2000-004047호 공보, 이와 유사한 것으로서 일본특허공개 2000-269542호 공보와 같이, Si기판에 확산층 등으로 pn접합을 형성하여 수광소자 등을 형성하고, 그 기판 위에 적층된 LED 소자를 설치하는 방법이 있는데, Si기판과 LED 소자의 화합물 반도체와의 이종접합계면에 있어서, 소자동작에 있어서의 바람직한 접합을 실현할 수 없어, 각 소자(Si기판, LED 소자)를 충분히 구동시키기 어려웠다. 구체적으로는, 이종접합계면에 있어서 그 계면에서의 밴드오프셋, 또한 바이어스시의 밴드 등 충분한 적합을 도모하기 어려워진다. 본 발명자들의 고찰에서는, Si기판과 질화물 반도체층의 접합에서는, 도 25에 나타내는 바와 같이 접합하면 이들 사이(계면)에 높은 전기장벽이 존재하기 때문에, 상기 종래의 Si기판을 사용한 질화물계 반도체 소자에서는, 순방향전압(Vf)이 매우 높다는 문제가 있는 것을 발견하였다. 그래서, 본 발명의 일태양에서는, 기판에 Si를 사용하는 반도체 소자에 있어서, 이 Si/GaN 이종접합으로 순방향전압(Vf)이 종래보다 낮은 반도체 소자를 제공하는 것을 목적으로 한다.
또한, 일본특허공개 평9-213918호 공보, 이와 유사한 것으로서 일본특허공개 평9-148625호 공보, 일본특허공개 평10-200159호 공보에는, 기판 위에 같은 재료계(GaN계 화합물 반도체)의 반도체층(p형, n형)을 적층하고, 면내에서 홈 등에 의해 분리하고, 노출층(전극형성층)의 조합에 의해 한쪽을 LED, 다른쪽을 보호·보상 다이오드로서 사용하는 것이 개시되어 있는데, 기판 위의 동일 재료를 이용하여 보호소자, 발광소자를 적층, 집적하는 것으로, 동일한 재료계로 형성하기 때문에, 각 소자, 특히 보호소자에 있어서 충분한 특성을 얻기 어려운 경향이 있다. 또한, 면내 집적이기 때문에, 상기와 마찬가지로 광출력, 발광장치에서의 실장 및 제조비용의 문제가 있다.
일본특허공개 2002-050790호 공보, 이와 유사한 것으로서 일본특허공개 2003-60236호 공보 등에는, LED 소자의 pn접합에 있어서, p측·n측의 한쪽 영역에 역도전형 층을 개재시키고, 그 접합에서 터널링시켜 p측·n측의 전하를 각각 공급, 발광층으로 주입시키는 방법이 제안되고 있다. 하지만, 이는 동일한 재료계의 반도체 발광소자구조에 있어서, 동일한 도전형층에 애노드·캐소드 전극을 동일한 재료·공정 등으로 형성하는 것을 목적으로 하고 있다.
일본특허공개 평11-224958호 공보, 이와 유사한 것으로서 일본특허공개 평11-243228호 공보, 일본특허공개 평11-251635호 공보에는, SiC 기판과 그 위의 SiC층과, 그 위에 GaN계층으로 LED 소자구조를 형성하는 것인데, 이종재료계면을 LED 구조 안에 설치하기 때문에, 상술한 이종재료계면에서의 밴드 사이에 장해가 발생하여, 바람직한 LED 소자를 얻기 어렵다.
그래서, 본 발명은, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)이 종래보다 낮은 질화물계 반도체 소자를 제공하는 것을 목적으로 한다.
본 발명자들이 고찰한 바에 따르면, 도 24에 나타내는 바와 같이, Si기판과 질화물 반도체층이 접합하면, 이들 사이(계면)에 높은 전기장해가 존재하여 상기 종래의 Si기판을 사용한 질화물계 반도체 소자에서는 순방향전압(Vf)이 매우 높다는 문제가 있었다. 그래서, 본 발명의 일태양에서는, 기판에 Si를 사용하는 반도체 소자에 있어서, 이 Si/GaN 이종접합에서 순방향전압(Vf)이 종래보다 낮은 반도체 소자를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 상기 과제는 다음의 수단에 의해 해결된다.
제1 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 것을 특징으로 하는 질화물계 반도체 소자이다. 제1 발명은 Si기판 중 능동영역이 되는 부분의 도전형을 p형으로 하는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 종래보다 작은 전압으로 큰 전류를 흘릴 수 있게 되어, 순방향전압(Vf)을 종래보다 낮출 수 있게 된다.
제2 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 것을 특징으로 하는 질화물계 반도체 소자이다.
제2 발명은, Si기판중 능동영역이 되는 부분의 다수 캐리어를 홀로 하는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 종래보다 작은 전압으로 큰 전류를 흘릴 수 있게 되어, 순방향전압(Vf)을 종래보다 낮출 수 있게 된다.
제3 발명은, 상기 Si기판에서의 능동영역의 홀 농도가 약 1×1018cm-3 이상 약 1×1021cm-3 이하인 것을 특징으로 하는 제1 발명 또는 제2 발명에 따른 질화물계 반도체 소자이다.
제3 발명은, Si기판에서 능동영역이 되는 부분의 홀 농도를 약 1×1018cm-3 이상 약 1×1021cm-3 이하로 하는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 보다 낮출 수 있게 된다.
제4 발명은, 상기 Si기판에서의 능동영역의 불순물 농도가 약 1×1018cm-3 이상 약 1×1022cm-3 이하인 것을 특징으로 하는 제1 발명 내지 제3 발명에 따른 질화물계 반도체 소자이다.
제4 발명은, Si기판에서 능동영역이 되는 부분의 불순물 농도를 약 1×1018cm-3 이상 약 1×1022cm-3 이하로 하는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 보다 낮출 수 있게 된다.
제5 발명은, 상기 Si기판에서의 능동영역의 저항율이 약 0.05Ωcm 이하인 것을 특징으로 하는 제1 발명 내지 제4 발명에 따른 질화물계 반도체 소자이다.
제5 발명에 따르면, Si기판에서 능동영역이 되는 부분의 전부 또는 일부의 저항율이 약 0.05Ωcm 이하이기 때문에, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 보다 낮출 수 있게 된다.
제6 발명은, 상기 질화물 반도체층이 상기 Si기판측으로부터 n형 질화물 반도체층과 p형 질화물 반도체층을 차례로 가지고, 상기 n형 질화물 반도체층이 상기 Si기판의 능동영역과 접하여 있는 것을 특징으로 하는 제1 발명 내지 제5 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제6 발명에 따르면, Si기판 위에 n형 질화물 반도체층 및 p형 질화물 반도체층을, 또는 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 차례로 가지는 질화물계 반도체 소자로 함으로써, 종래의 질화물계 반도체 소자보다 순방향전압(Vf)을 낮출 수 있게 된다.
제7 발명은, 상기 n형 질화물 반도체층은 적어도 상기 Si기판에 가장 가까운 측이 n형 GaN층인 것을 특징으로 하는 제6 발명에 따른 질화물계 반도체 소자이다.
제7 발명에 따르면, Si기판에 접하는 n형 질화물 반도체층이 n형 GaN층을 포함함으로써, 순방향전압(Vf)이 종래보다 낮은 질화물계 반도체 소자를 얻을 수 있다.
제8 발명은, 상기 Si기판의 능동영역과 접하는 n형 질화물 반도체층의 전자농도가 약 1×1017cm-3 이상 약 1×1021cm-3이하인 것을 특징으로 하는 제6 발명 또는 제7 발명에 따른 질화물계 반도체 소자이다.
제8 발명은, Si기판의 능동영역에 접하는 n형 질화물 반도체층의 전자농도를 약 1×1017cm-3 이상 약 1×1021cm-3이하로 하는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 보다 낮출 수 있게 된다.
제9 발명은, 상기 Si기판의 능동영역에 접하는 n형 질화물 반도체층의 n형 불순물 농도가 약 1×1017cm-3 이상 약 1×1022cm-3이하인 것을 특징으로 하는 제6 발명 내지 제8 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제9 발명은, Si기판의 능동영역에 접하는 n형 질화물 반도체층의 불순물 농도를 약 1×1017cm-3 이상 약 1×1022cm-3이하로 하는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 보다 낮출 수 있게 된다.
제10 발명은, 상기 Si기판과 상기 질화물 반도체층의 계면은, 캐리어가 터널 효과에 의해 통과하도록 접하여 있는 것을 특징으로 하는 제1 발명 내지 제9 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제11 발명은, 상기 Si기판과 상기 질화물 반도체층은 축퇴(縮退)하여 이루어지는 것을 특징으로 하는 제1 발명 내지 제10 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
본 발명을 적용하면 순방향전압(Vf)이 종래보다 낮아지는 것이 실험적으로 확인되었는데, 그 이론적인 이유는 명확하지 않다. 하지만, 아래에서는 본 발명의 이론적인 설명의 시도로서 가설을 기술한다. 가설이기 때문에, 아래의 설명이 본 발명을 한정하는 것은 당연히 아니다.
본 발명은 Si기판에서의 능동영역의 도전형을 p형으로 하고, 또한 캐리어의 관점으로부터 Si기판에서의 능동영역의 다수 캐리어를 홀로 한다. 이와 같이 하면, Si기판의 능동영역에서의 페르미 준위(Fermi 準位)가 가전자대(價電子帶, valence band)에 가까워진다. 이것을 Si기판과 질화물 반도체층의 접합계면의 에너지 밴드도로 나타내면, 도 2와 같이 될 것이다. 또한, 고농도 도핑을 함으로써, 도 3에 나타내는 바와 같이, 전부 또는 일부가 축퇴하여 페르미 준위가 가전자대 안에 존재하게 된다. 또한, 질화물 반도체층에서의 능동영역에 많은 전자가 존재하면, 질화물 반도체층의 능동영역에서의 페르미 준위가 전도대에 가까워진다. 이도 마찬가지로 도 2에 나타내는 바와 같은 에너지 밴드도가 될 것이며, 또한 고농도 도핑을 함으로써, 도 4에 나타내는 바와 같이, 축퇴하여 페르미 준위가 전도대 안에 존재하게 된다. 그리고, Si기판측에서 페르미 준위가 가전자대 안에 존재하고, 질화물 반도체층 측에서 페르미 준위가 전도대안에 존재하면, 도 5와 같이 된다. 본 발명에 있어서, 질화물계 반도체 소자에 순방향전압(Vf)을 걸면, Si/질화물 반도체층 접합면에는 역바이어스가 걸리기 때문에, Si기판의 능동영역에서의 가전자대가 질화물 반도체층의 능동영역에서의 전도대보다 높아지고, 또한 접합부에 형성되어 있던 공핍층이 좁아진다. 이를 도면으로 나타내면 도 6와 같이 되며, 이에 의해 Si기판의 가전자대에서의 다수의 전자가 좁은 공핍층을 터널하여 질화물 반도체층의 전도대에 주입될 것이다. 이 때문에, 본 발명에 따르면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 종래보다 작은 전압으로 큰 전류를 흘릴 수 있게 되기 때문에, 순방향전압(Vf)을 종래보다 낮출 수 있게 되었다고 생각된다. 여기서, 에너지 밴드도로서 사용한 도 2 내지 도 6은, n형 질화물 반도체층으로서 n형 GaN층을 예로 사용하였는데, 이는 최선의 형태를 나타낸 것이며, Si기판에 가장 가까운 측의 n형 질화물 반도체층은 이것으로 한정되지 않고, n형 AlInGaN층을 사용할 수 있다. 단, 그 중에서도 결정성을 양호하게 형성할 수 있다는 점에서, n형 AlaGa1-aN(0≤a≤0.5)층을 사용하는 것이 바람직하다. 또한 가장 바람직하게는, 2원 혼성결정인 n형 GaN층을 사용하는 것이다.
본 발명에서의 능동영역이란, 질화물계 반도체 소자의 기본구조를 결정하는 영역으로, 소자에서 양극과 음극 사이에 전압을 인가했을 때 전류가 통과하는 영역을 말한다. 따라서, 예를 들어, 음전하가 이동하는 영역(음전하 이동영역)은 능동영역에 포함된다.
또한, 제3 발명이나 제4 발명에서는, Si의 가전자대의 에너지 위치가 상대적으로 높아지고, 또한 전류 투입시에 Si기판과 질화물 반도체층 사이에서의 공핍층이 얇아진다. 그리고, 페르미 준위가 가전자대 안의 보다 낮은 곳에 존재하게 되어, 보다 많은 수의 전자가 Si기판으로부터 질화물 반도체층으로 주입되게 되어, 순방향전압(Vf)을 보다 낮출 수 있는 것으로 생각된다.
또한, 제8 발명이나 제9 발명에서는, 질화물 반도체층의 전도대의 에너지 위치가 상대적으로 낮아지고, 또한 전류 투입시에 Si기판과 질화물 반도체층 사이에서의 공핍층이 얇아진다. 그리고, 페르미 준위가 전도대 안의 보다 높은 곳에 존재하게 되어, 보다 많은 수의 전자가 Si기판으로부터 질화물 반도체층으로 주입되게 되어, 순방향전압(Vf)을 보다 낮출 수 있는 것으로 생각된다.
제12 발명은, 상기 Si기판과 상기 질화물 반도체층의 계면에서의 I-V 특성이 대략 선형이 되는 것을 특징으로 하는 제1 발명 내지 제11 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제12 발명에서는, Si기판과 질화물 반도체층의 계면에서의 I-V 특성이 대략 선형으로 되어 오믹특성이 양호해지기 때문에, 질화물계 반도체 소자에서의 순방향전압(Vf)을 낮출 수 있게 된다.
제13 발명은, 제1 발명 내지 제12 발명 중 어느 하나에 따른 질화물계 반도체 소자에 있어서, 상기 질화물 반도체층에 발광할 수 있는 활성층이 포함되는 것을 특징으로 하는 질화물계 반도체 소자이다.
제13 발명에 따르면, 더블헤테로 구조의 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 종래보다 낮출 수 있게 된다.
제14 발명은, 제1 발명 내지 제13 발명 중 어느 하나에 따른 질화물계 반도체 소자에 있어서, 양극 및 음극을 가지고, 상기 양극은 상기 질화물 반도체층에 포함되는 p형 질화물 반도체층과 접하고, 상기 음극은 상기 Si기판과 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자이다.
제14 발명에 따르면, 음극이 Si기판과 접하여 있기 때문에 음극의 형성위치를 여러 위치로 할 수 있어, 양극과 반대되는 면이나 양극에 대하여 수직한 면에 음극을 형성하는 등, 수요에 따른 형상의 질화물계 반도체 소자를 형성할 수 있다.
제15 발명은, 상기 양극과 상기 음극이 대향하는 면에 설치되어 있는 것을 특징으로 하는 제14 발명에 따른 질화물계 반도체 소자이다.
제15 발명에 따르면, 양극과 음극을 동일면측에 설치하는 경우와 비교하여, 질화물계 반도체 소자를 소형화할 수 있게 된다. 또한, 양극과 동일면측에 음극을 설치하는 경우, 전자는 세로방향과 가로방향으로 각각 이동하는데, 그와 비교하여, 전자는 세로방향으로만 이동하게 되기 때문에, 동일면측에 양극과 음극을 설치하는 소자보다 효율이 좋다.
또한, 음극을 양극과 동일면측의 Si기판에 형성할 수도 있으며, 이러한 경우, 종래의 n형 질화물 반도체층 표면을 노출시켜 음극을 설치하는 경우에 비하여, 노출하기 위하여 어느 정도의 막두께가 필요하였던 n형 질화물 반도체층의 막두께를 얇게 할 수 있게 된다. n형 질화물 반도체층의 막두께가 작아짐으로써 Vf를 더욱 줄일 수 있고, 또한 제조비용도 줄일 수 있게 된다.
제16 발명은, 제1 발명 내지 제13 발명 중 어느 하나에 따른 질화물계 반도체 소자에 있어서, 양극 및 음극을 가지고, 상기 양극은 상기 질화물 반도체층에 포함되는 p형 질화물 반도체층과 접하고, 상기 음극은 상기 질화물 반도체층에 포함되는 n형 질화물 반도체층과 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자이다.
제16 발명에 의해, 음극을 양극과 동일면측에 설치한 구조의 질화물계 반도체 소자를 얻을 수 있다. 또한, 동일면측에 양극과 음극을 설치하는 경우에는, 음극 형성면을 예를 들어, p형 질화물 반도체층측으로부터 반응성 이온 에칭(RIE)에 의해 노출시키는데, 음극 형성면이 n형 질화물 반도체층에 있을 때는, RIE에서 사용하는 가스를 바꿀 필요가 없어 제조효율이 향상된다.
제17 발명은, 상기 양극과 상기 음극이 동일면측에 설치되어 있는 것을 특징으로 하는 제14 발명 또는 제16 발명에 따른 질화물계 반도체 소자이다.
제17 발명에 따르면, 예를 들어, 사파이어 등의 절연성 기판 위에 질화물 반도체 소자구조를 형성한 질화물 반도체 소자는, 양극과 동일면측에 음극을 설치한 소자가 공용(公用)되고 있는데, 이 소자를 사용한 발광장치 등으로의 치환이 용이해지고, 사파이어 기판을 이용한 경우보다 방열성이 향상되며, 또한 별도로 Si기판에 전기적 효과가 얻어지는 기능을 부가하는 것 등도 가능해진다.
제18 발명은, 상기 Si기판은 적어도 능동영역에 p형 불순물을 포함하고, 그 p형 불순물이 주기율표의 제13족 원소인 것이 바람직하고, 또한 바람직하게는 붕소 또는 알루미늄 중 적어도 하나인 것을 특징으로 하는 제1 발명 내지 제17 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제1 발명 내지 제17 발명에 있어서, Si기판의 능동영역의 전부 또는 일부에서의 p형 불순물로서는, 주기율표의 제13족 원소를 바람직하게 사용할 수 있다. 특히, 붕소 또는 알루미늄 중 적어도 하나를 사용하는 것이 바람직하고, 이것들을 사용함으로써, 질화물 반도체 소자로서 음극으로부터 바람직하게 전자를 들여보낼 수 있다.
제19 발명은, 상기 Si기판은 그 (111)면에 있어서, 상기 질화물 반도체층의 (0001)면과 접하여 있는 것을 특징으로 하는 제1 발명 내지 제18 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제19 발명에 따르면, Si기판과 질화물 반도체층 사이에서 격자정수차를 작게 할 수 있어, 격자정수의 불일치에 따른 전위(轉位) 횟수를 작게 억제할 수 있다.
제1 발명 내지 제19 발명에 따르면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 종래보다 낮출 수 있게 된다.
제20 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판보다 p형 불순물 농도가 큰 Si결정층을 가지고, 이 Si결정층 위에 접하여, 상기 질화물 반도체층으로서 n형 질화물 반도체층을 가지는 질화물계 반도체 소자이다.
한편, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함시키고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우에는, 상기 Si기판보다 p형 불순물 농도가 큰 Si결정층을 가지며, 이 Si결정층 위에 접하여 상기 질화물 반도체층으로서 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 도전형을 p형으로 할 수 있다. 또한, 예를 들어, Si기판의 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, 상기 Si기판보다 p형 불순물 농도가 큰 Si결정층을 가지며, 이 Si결정층 위에 접하여 상기 질화물 반도체층으로서 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 다수의 캐리어를 홀로 할 수 있다.
제21 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판과 상기 질화물 반도체층의 접합부 및 그 근방 영역에, 이 접합부 근방 영역 바깥측의 상기 기판측 영역보다 고농도의 p형 불순물을 가지는 Si층 또는 Si영역과, 이 접합부 근방 영역 바깥측의 질화물 반도체 영역보다 고농도의 n형 불순물을 가지는 n형 질화물 반도체층을 가지는 질화물계 반도체 소자이다.
또한, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우, 상기 Si기판과 상기 질화물 반도체층의 접합부 및 그 근방 영역에, 이 접합부 근방 영역 바깥측의 상기 기판측 영역보다 고농도의 p형 불순물을 가지는 Si층 또는 Si영역과, 이 접합부 근방 영역 바깥측의 질화물 반도체 영역보다 고농도의 n형 불순물을 가지는 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 도전형을 p형으로 할 수 있다. 또한, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, 상기 Si기판과 상기 질화물 반도체층과의 접합부 및 그 근방 영역에, 이 접합부 근방 영역 바깥측의 상기 기판측 영역보다 고농도의 p형 불순물을 가지는 Si층 또는 Si영역과, 이 접합부 근방 영역 바깥측의 질화물 반도체 영역보다 고농도의 n형 불순물을 가지는 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 다수 캐리어를 홀로 할 수 있다.
제22 발명은, 상기 Si층 또는 Si영역과 상기 n형 질화물 반도체층이 n형 도전영역에 설치되어 있는 제20 발명 또는 제21 발명에 따른 질화물계 반도체 소자이다.
제23 발명은, 상기 질화물계 반도체 소자가, 상기 Si층 또는 Si영역과 상기 n형 질화물 반도체층을 가지는 n형 영역과, p형 질화물 반도체층을 가지는 p형 영역과의 사이에 질화물 반도체의 활성층을 가지는 발광소자구조인 제20 발명 또는 제21 발명에 따른 질화물계 반도체 소자이다.
제24 발명은, Si기판 위에 질화물 반도체층을 포함하는 소자구조를 가지는 질화물계 반도체 소자에 있어서, 상기 소자구조의 제1 도전형 영역이, 상기 Si기판 위의 Si층 또는 Si기판 표면측의 Si영역과, 그 위의 질화물 반도체층을 가지는 질화물계 반도체 소자이다.
한편, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우, Si기판 위의 질화물 반도체층을 포함하는 소자구조의 제1 도전형 영역이, 상기 Si기판 위의 Si층 또는 Si기판 표면측의 Si 영역과, 그 위의 질화물 반도체층을 가지는 것이 바람직하다. 또한, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, Si기판 위의 질화물 반도체층을 포함하는 소자구조의 제1 도전형 영역이, 상기 Si기판 위의 Si층 또는 Si기판 표면측의 Si영역과, 그 위의 질화물 반도체층을 가지는 것이 바람직하다.
제25 발명은, 상기 제1 도전형 영역에 있어서, Si층 또는 Si기판 표면측의 Si영역에 p형 불순물을 가지고, 상기 질화물 반도체층이 n형 불순물을 가지는 동시에, 이 제1 도전형 영역이 n형 도전영역인 제24 발명에 따른 질화물계 반도체 소자이다.
제26 발명은, 상기 소자구조가 제1 도전형과 다른 도전형의 제2 도전형 영역을 가지고, 이 제2 도전형 영역이 제1 도전형 영역 위에 설치되며, 질화물 반도체층을 가지는 발광소자구조인 제24 발명 또는 제25 발명에 따른 질화물계 반도체 소자이다.
제27 발명은, 상기 Si기판 위의 Si층 또는 Si기판 표면측의 Si영역이, 이 기판 내부 및/또는 기판 이면측보다 p형 불순물 농도가 높은 p+층이며, 이 Si결정층 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 이 n+형층보다 n형 불순물 농도가 작은 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 제24 발명 내지 제26 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제28 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, n형 또는 p형의 Si기판 위에 이 기판보다 p형 불순물 농도가 큰 p+형 Si결정층을 가지고, 이 Si결정층 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 이 n+형층보다 n형 불순물 농도가 작은 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 질화물계 반도체 소자이다.
한편, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우, n형 또는 p형의 Si기판 위에 이 기판보다 p형 불순물 농도가 큰 p+형의 Si결정층을 가지고, 이 Si결정층 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 이 n+형층보다 n형 불순물 농도가 작은 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 것이 바람직하다. 또한, 예를 들어 Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, n형 혹은 p형의 Si기판 위에 이 기판보다 p형 불순물 농도가 큰 p+형의 Si결정층을 가지고, 이 Si결정층 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 이 n+형층보다 n형 불순물 농도가 작은 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 것이 바람직하다.
제29 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, n형 또는 p형의 Si기판에 이 기판보다 p형 불순물 농도가 큰 p+형의 Si영역을 기판 표면측에 가지고, 이 Si영역에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 질화물계 반도체 소자이다.
한편, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우, n형 또는 p형의 Si기판에 이 기판보다 p형 불순물 농도가 큰 p+형의 Si영역을 기판 표면측에 가지고, 이 Si영역위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 것이 바람직하다. 또한, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, n형 또는 p형의 Si기판에 이 기판보다 p형 불순물 농도가 큰 p+형 Si영역을 기판 표면측에 가지며, 이 Si영역 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 n형 질화물 반도체층을 적어도 포함하는 n형 도전형을 가지는 것이 바람직하다.
제30 발명은, 상기 Si층 또는 Si영역은 주기율표의 제13족 원소를 포함하고, 상기 제13족 원소의 농도가 질화물 반도체층으로부터 멀리떨어짐에 따라 증가하고, 더욱 멀어짐에 따라 감소하여 이루어지는 것을 특징으로 하는 제20 발명 내지 제23 발명, 제25 발명, 및 제27 발명 내지 제29 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제30 발명에 따르면, Si기판으로부터 질화물 반도체 소자구조에 바람직하게 캐리어가 되는 전자를 공급할 수 있게 되어, Vf가 낮은 질화물 반도체 소자를 얻을 수 있다.
제31 발명은, 질화물계 반도체 소자의 능동영역에 상기 질화물 반도체층과 상기 Si층 또는 Si영역을 가지는 제20 발명 내지 제30 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제32 발명은, 상기 n형 도전층 위에 p형 질화물 반도체층을 가지는 p형 도전층을 가지는 발광소자구조인 제28 발명 내지 제31 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제33 발명은, 상기 Si층 또는 Si영역의 불순물 농도가 약 1×1018cm-3 ~ 1×1022cm-3 인 제20 발명 내지 제32 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
이상 설명한 제20 발명 내지 제33 발명에 따르면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 종래보다 낮출 수 있게 된다. 또한, Si기판 위의 질화물 반도체의 소자구조, 발광소자구조에 있어서, 그 소자특성을 바람직하게 할 수 있다.
또한, 제20 발명 내지 제33 발명의 Si층이 Si기판 위에 성장된 호모에피택시얼 성장의 결정층이면, 결정성을 유지하여 막두께를 두껍게 할 수 있어, 양산성이 뛰어나다. 또한, 기판 표면에 결정손상이 있는 경우, 예를 들어 바람직한 도전성을 부여하기 위한 불순물 함유에 의한 결정성 악화의 경우에, Si층 성장에 의해 결정성 회복을 꾀할 수 있다. 막두께를 두껍게 함으로써, 표면 근방 즉, GaN과의 이종접합계면 근방부에, 다른 Si층영역(기판측)보다 바람직하게 고농도 도프가 가능하다. Si영역에서는 고농도화에 있어서 기판결정성을 유지하기 때문에, 마찬가지로 GaN 결정성장을 바람직한 것으로 할 수 있어, 뛰어난 소자특성을 얻을 수 있다. 또한, Si영역의 도펀트원 가스의 열확산에 의해 형성한 것과 Si층에서는, 다음에 이어지는 질화물 반도체층을 같은 노(爐), 장치, 예를 들어, 유기금속 기상성장 장치(MOVPE)를 사용하여 연속적으로 형성하면, 기판을 노출시키지 않기 때문에, GaN의 결정성장을 양호하게 할 수 있으며, 또한 성장결정의 편차가 적고, 양산성, 제조수율이 뛰어나다.
제20 발명 내지 제33 발명의 하나의 태양에 있어서, 질화물 반도체의 소자구조 예를 들어, n형 질화물 반도체, 질화물 반도체의 활성층, p형 질화물 반도체를 적층한 발광소자구조에서의 도전형 영역의 한쪽을 질화물 반도체, 구체적으로는 n형 질화물 반도체와 Si반도체를 설치한 구조로 한다. 즉, 소자구조 안에 Si/GaN계 반도체(이하, Si/GaN이라고 함) 이종계면을 설치하는데 있어, 소자구조 안의 한쪽 도전형 영역 안에 배치함으로써 상술한 종래의 문제를 해결하는 것이다. 구체적으로는, Si기판 위의 Si층 또는 기판 표면측의 Si영역을 Si기판 위에 설치하는 질화물 반도체의 소자구조 안에 조합하고, 그 한쪽 도전형층 안에 Si/GaN 이종계면을 형성한다. 이에 의해, 소자구조의 한쪽 도전형층 안에서 그 전하, 구체적으로는 음전하의 이동에 있어서, 상기 Si/GaN의 이종계면이 기판 표면, pn접합부 등에 설치되지 않음으로써 이종접합계면의 문제를 낮게 억제할 수 있다.
한편, 제20 발명 내지 제33 발명의 하나의 태양에서의 Si기판 위의 Si층은, 종래의 Si기판과 GaN층의 이종재료 사이에 의한 GaN 성장, 양자가 서로 다른 재료의 개재층을 사이에 둔 GaN 성장, 도전성 Si기판에서의 불순물이 첨가되어 결정성이 악화된 Si기판 표면에서의 GaN 성장시에 문제가 없고, Si기판/Si층과 동종재료계의 호모에피택시얼 성장이기 때문에, 바람직한 결정성의 Si층이 형성되며, 그 위의 GaN층의 형성에 있어서 뛰어난 효과(즉, 결정성이 양호한 성장)를 발휘한다. 더구나, 이 Si층의 바람직한 결정성은, Si층을 고도핑하는 경우에 결정성 악화를 억제할 수 있으며, 게다가 결정성이 양호한 Si층 위의 GaN에도 고도핑 하에서 결정성 악화를 억제할 수 있어, 후술하는 Si/GaN이 서로 다른 도전형 사이의 이종재료 접합계면을 형성하는 경우에 바람직하게 작용한다. 구체적으로는, 표면측을 고농도로 하여 Si/GaN 접합부가 되게 하고, 표면측과 기판의 사이를 저농도로 함으로써, 결정성을 높일 수 있다.
제20 발명 내지 제33 발명의 하나의 태양에서는, Si기판 위의 Si층 또는 Si기판 표면측의 Si영역의 p형 불순물이 고농도이고, Si층 위에 n형 불순물 고농도의 질화물 반도체를 형성한다. 이에 의해, Si/GaN의 이종접합부에서 후술하는 바와 같이 전하의 이동이 바람직하게 되어, 이 계면의 순방향전압(Vf)을 줄일 수 있게 된다. 또한, 상술한 결정성 향상이라는 효과에 의해, 반도체 소자 전체의 시리즈 저항을 줄일 수 있게 된다. 게다가, 고농도층이 Si성장층이기 때문에, Si 웨이퍼 표면의 손상과 결정성 악화 등의 존재 및 그 고체 편차에 있어서도, 그 위에 호모에피택시얼 성장시킨 층에 의해 그 결정성을 회복할 수 있으며, 그에 따라 이 결정층에 고농도 도핑이 가능해지고, 또한 층내에서의 표면 근방부 즉, GaN계 반도체와의 접합부 근방에서 부분적인 고도프로 할 수도 있다. Si영역에서는 후술하는 확산 도핑에 의한 p형 불순물의 고농도 도핑이 가능해지며, 특히 표면 근방부 즉, GaN계 반도체와의 접합부 근방에서 더욱 높은 농도의 도핑이 가능해진다. 더구나, 고농도의 Si영역 형성과, 다음에 이어지는 GaN계 반도체의 성장을 같은 노 안에서 연속처리할 수도 있기 때문에, 종래의 Si기판 표면의 결정성 악화라는 문제도 피할 수 있다.
제20 발명 내지 제33 발명의 하나의 태양으로서는, Si기판 위로의 GaN계 반도체의 성장에 있어서, 종래의 ZnO와 같은 이종재료의 개재층을 설치하는 것이 아니라, Si기판 위로의 호모에피택시얼 성장에 의해, Si기판 표면에서의 GaN계 반도체 결정을 저해하는 요인을 배제, 저감시키는데 있다. 한편, Si기판으로의 불순물 확산에 있어서는, 도펀트의 열확산에 의해 이루어짐으로써, Si기판 혹은 기판 표면측의 결정성을 유지하여 고농도 도프로 할 수 있으며, 상기 Si/GaN 이종계면의 능동영역에서의 전하이동을 원활하게 할 수 있다. 구체적으로는 Si기판, 더 나아가서는 Si 잉곳의 육성시에 고농도의 불순물을 첨가하면, Si 잉곳, 그곳으로부터 추출되는 Si기판의 결정성이 전체적으로 악화되어, 고농도화가 실현되어도 GaN계 반도체의 결정성장을 어렵게 한다. 하지만, 이 하나의 태양에서 설명하는 바와 같이, Si층 형성, Si영역 형성에서는, 원래의 Si기판은 Si층·영역의 도펀트와 동일한 도전형의 불순물을 낮은 농도로 할 수 있고, 또한 불순물 무첨가로 할 수 있어, Si기판의 결정성을 양호하게 하고, 또한 그 위의 Si층 형성, 그 표면측의 Si영역 형성에 있어서, 그 양호한 결정성을 유지하여 불순물의 고농도화를 실현하고, Si/GaN 이종계면으로 할 수 있다. 더구나, Si기판에 상기 Si층·Si영역과는 반대되는 도전형의 불순물을 첨가한 것이어도, 상기 Si층·Si영역을 원하는 도전형, 불순물 농도로 제어할 수 있기 때문에, 즉, 이것을 높은 설계자유도로 형성할 수 있기 때문에, 여러가지 소자로의 응용이 가능해진다.·
제20 발명 내지 제33 발명의 하나의 태양으로서, 상기 Si/GaN 이종접합부에서 Si측을 p형, 다수 캐리어를 홀로 하거나, 혹은 p형 불순물을 함유하는 층·영역, GaN측을 n형 혹은 n형 불순물을 함유하는 층·영역으로 함으로써, 더욱 바람직하게는, 고농도로 각 도전형의 불순물을 함유하고, 구체적으로는 접합부 근방 이외의 영역보다 고농도가 되도록 하는 것이다. 실험적으로 순방향전압(Vf)이 종래보다 낮아지는 것이 확인되었는데, 그 이론적인 이유는 분명하지 않다. 하지만, 아래에서는 본 발명의 이론적인 설명의 시로도서 가설을 기술한다. 가설이기 때문에, 아래의 설명이 본 발명을 한정하는 것은 당연히 아니다.
제20 발명 내지 제33 발명의 하나의 태양에서는, 상기 Si층, Si영역에서의 능동영역의 도전형을 p형으로 하고, 또한 캐리어의 관점에서 상기 Si층, Si영역에서의 능동영역의 다수 캐리어를 홀로 한다. 이와 같이 하면, 상기 Si층, Si영역의 능동영역에서의 페르미 준위가 가전자대에 가까워진다. 이를 상기 Si층, Si영역과 질화물 반도체층의 접합계면의 에너지 밴드도로 나타내면, 도 13a와 같이 될 것이다. 더구나 고농도 도핑을 함으로써, 도 13b에 나타내는 바와 같이, 전부 또는 일부가 축퇴하여 페르미 준위가 가전자대 안에 존재하게 된다. 또한, 질화물 반도체층에서의 능동영역에 많은 전자가 존재하면, 질화물 반도체층의 능동영역에서의 페르미 준위가 전도대에 가까워진다. 이와 마찬가지로, 도 13a에 나타내는 바와 같은 에너지 밴드도가 될 것으로 생각되며, 또한 고농도 도핑을 함으로써, 도 13c에 나타내는 바와 같이 축퇴하여 페르미 준위가 전도대 안에 존재하게 된다. 그리고, 상기 Si층, Si영역 측에서 페르미 준위가 가전자대 안에 존재하고, 질화물 반도체층 측에서 페르미 준위가 전도대 안에 존재하면, 도 13d와 같이 된다. 본 발명에서 질화물계 반도체 소자에 순방향전압(Vf)을 걸면, Si/GaN 이종접합면에는 역바이어스가 걸리기 때문에, 상기 Si층, Si영역의 능동영역에서의 가전자대가 질화물 반도체층의 능동영역에서의 전도대보다 높아지고, 또한 접합부에 형성되어 있던 공핍층이 좁아진다. 이를 도면으로 나타내면 도 13e와 같이 되며, 이에 의해, 상기 Si층, Si영역의 가전자대에서의 다수의 전자가 좁은 공핍층을 터널하여 질화물 반도체층의 전도대에 주입될 것으로 생각된다. 이 때문에, 본 발명에 따르면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 종래보다 작은 전압으로 큰 전류를 흘릴 수 있게 되기 때문에, 순방향전압(Vf)을 종래보다 낮출 수 있게 되었을 것이다. 여기서, 에너지 밴드도로서 사용한 도 13a 내지 도 13e에서는 n형 질화물 반도체층으로서 n형 GaN층을 예로 들었지만, 이것은 최선의 형태를 나타내는 것이며, 상기 Si층, Si영역에 가장 가까운 측의 n형 질화물 반도체층은 이것으로 한정되지 않고, n형 AlInGaN층을 사용할 수도 있다. 단, 그 중에서도 결정성을 양호하게 형성할 수 있다는 점에서 n형 AlaGa1-aN(0≤a≤0.5)층을 사용하는 것이 바람직하다. 더욱 바람직하게는 2원 혼성결정인 n형 GaN층을 사용하는 것이다.
제20 발명 내지 제33 발명의 하나의 태양에 있어서 능동영역이란, 질화물계 반도체 소자의 기본구조를 결정하는 영역으로, 소자에 있어서 양극와 음극 사이에 전압을 인가했을 때 전류가 통과하는 영역을 말한다. 따라서, 예를 들어, 음전하가 이동하는 영역(음전하 이동영역)은 능동영역에 포함된다.
또한, 제20 발명 내지 제33 발명의 하나의 태양에 있어서, 상기 Si층, Si영역의 홀 농도를 약 1×1018cm-3 이상 약 1×1021cm-3 이하로, 또는 불순물 농도를 약 1×1018cm-3 이상 약 1×1022cm-3 이하로 함으로써, Si 가전자대의 에너지 위치가 상대적으로 높아지고, 또한 전류 투입시에 상기 Si층, Si영역과 질화물 반도체층 사이에서의 공핍층이 얇아진다. 그리고, 페르미 준위가 가전자대 안의 보다 낮은 곳에 존재하게 되어, 보다 많은 수의 전자가 상기 Si층, Si영역으로부터 질화물 반도체층으로 주입되게 되어, 순방향전압(Vf)을 보다 낮출 수 있게 되었다고 본다. 상기 Si층, Si영역과 접하는 질화물 반도체층의 전자농도를 약 1×1017cm-3 이상 약 1×1021cm-3 이하로, 또는 불순물 농도를 약 1×1017cm-3 이상 약 1×1022cm-3 이하로 함으로써, 질화물 반도체층의 전도대의 에너지 위치가 상대적으로 낮아지고, 또한 전류투입시에 상기 Si층, Si영역과 질화물 반도체층 사이에서의 공핍층이 얇아진다. 그리고, 페르미 준위가 전도대 안의 보다 높은 곳에 존재하게 되어, 보다 많은 수의 전자가 상기 Si층, Si영역으로부터 질화물 반도체층으로 주입되게 되어, 순방향전압(Vf)을 보다 낮출 수 있게 된 것으로 생각된다.
제34 발명은, 상기 Si기판과 상기 질화물 반도체층의 사이에 완충영역을 가지고, 상기 Si기판의 표면에 제1 결정영역과 제2 결정영역을 가지며, 상기 제1 결정영역은 Al과 Si을 포함하는 제1 결정을 가지고, 상기 제2 결정영역은 Si를 포함하는 GaN계 반도체를 포함하는 제2 결정을 가지고 있는 것을 특징으로 하는 제1 발명 내지 제33 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
Al과 Si을 포함하는 제1 결정을 가지는 제1 결정영역과 Si를 포함하는 GaN계 반도체를 포함하는 제2 결정영역을 Si기판의 표면에 분포시킴으로써, 결정성이 양호한 질화물 반도체층을 Si기판 위에 형성할 수 있다.
제35 발명은, 상기 Si기판과 상기 질화물 반도체층 사이에 완충영역을 가지고, 상기 완충영역은, 기판측의 제1 영역과, 상기 제1 영역보다 상기 Si기판으로부터 멀리떨어진 제2 영역을 가지며, 상기 제1 영역 및 상기 제2 영역은, 질화물 반도체로 이루어지는 제1 층과, 상기 제1 층보다 막두께가 작고 또한 상기 제1 층과 조성이 다른 질화물 반도체로 이루어지는 제2 층을 번갈아 적층한 다층막 구조를 각각 가지고, 상기 제1 영역이 가지는 제1 층의 막두께는 상기 제2 영역이 가지는 제1 층의 막두께보다 큰 것을 특징으로 하는 제1 발명 내지 제34 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
제35 발명에 따르면, Si기판과의 격자정수차가 큰 층(제2 층)이 Si기판과의 격자정수차가 작은 층(제1 층)보다 얇게 형성된다. 제1 층은 질화물 반도체이기 때문에, Si기판에 대하여 격자정수가 작다. 즉, Si기판에 질화물 반도체층을 형성하면, 격자정수에 차가 있기 때문에, Si기판과 질화물 반도체층의 계면에는 각각 압축응력과 인장응력이 작용한다. 구체적으로는, Si기판에 질화물 반도체로 이루어지는 제1 층을 형성하면, 격자정수가 큰 Si기판에는 압축응력이 작용하는데 대하여, 격자정수가 작은 제1 층에는 인장응력이 작용한다. 제1 층에 인장응력이 작용하기 때문에, 이 제1 층을 계속 성장시키면, 그 성장면에 크랙이 발생하게 된다. 또한, 이러한 크랙의 발생은 질화물 반도체층을 더욱 성장시키는 것을 어렵게 만든다. 여기에, Si기판에 대한 격자정수차가 제1 층보다 큰 질화물 반도체로 이루어지는 제2 층을 박막으로 형성하면, 제1 층과 제2 층의 계면에 있어서, 제2 층에는 인장응력이, 제1 층에는 압축응력이 작용한다. 결국, 인장응력을 계속 가지는 제1 층의 성장면에 압축응력이 작용하기 때문에, 크랙의 발생을 억제할 수 있다. 즉, 크랙의 발생을 억제하면서 제1 층을 형성할 수 있으며, 제1 층과 제2 층을 번갈아 적층한 다층막 구조로 함으로써, 크랙을 억제한 질화물 반도체로 이루어지는 완충영역을 얻을 수 있게 된다.
더구나, Si기판 위에 제1 층과 제2 층의 크랙 발생을 억제한 제1 영역 위에, 제1 층과 제2 층을 번갈아 적층한 제2 영역을 형성함으로써, 결정성이 좋은 질화물 반도체층을 형성할 수 있게 된다. 여기서, 제35 발명에 따르면, 제1 영역이 가지는 제1 층의 막두께는 제2 영역이 가지는 제1 층의 막두께보다 큰, 즉 제2 영역이 가지는 제1 층의 막두께는 제1 영역이 가지는 제1 층의 막두께보다 얇은 층으로 한다. 이에 의해, 결정성이 좋은 질화물 반도체층을 얻을 수 있다. 이 제2 영역은 제1 영역 위에 있음으로써 그 기능을 발휘한다. 예를 들어, 같은 막두께로 제2 영역을 Si기판 위에 직접 형성하여도, 결정성이 좋은 질화물 반도체층은 얻을 수 없다. 결국, 제2 영역은 Si기판 위이며, 또한 크랙의 발생을 억제한 막 위에 형성함으로써 그 효과를 발휘할 수 있다.
이상으로부터, 제35 발명에 의해 결정성이 좋은 질화물 반도체층을 얻을 수 있게 된다.
한편, 상기 Si기판과 상기 질화물 반도체층의 사이에 완충영역을 가지고, 상기 Si기판의 표면에 제1 결정영역과 제2 결정영역을 가지며, 상기 제1 결정영역이 Al과 Si을 포함하는 제1 결정을 가지고, 상기 제2 결정영역이 Si를 포함하는 GaN계 반도체를 포함하는 제2 결정을 가지고 있는 경우에는, 상기 완충영역이 기판측의 제1 영역과 상기 제1 영역보다 상기 Si기판으로부터 멀리떨어진 제2 영역을 가지고, 상기 제1 영역 및 상기 제2 영역이 질화물 반도체로 이루어지는 제1 층과, 상기 제1 층보다 막두께가 작고 상기 제1 층과 조성이 다른 질화물 반도체로 이루어지는 제2 층을 번갈아 적층한 다층막 구조를 각각 가지며, 상기 제1 영역이 가지는 제1 층의 막두께는 상기 제2 영역이 가지는 제1 층의 막두께보다 크게 하는 것이 바람직하다.
제36 발명은, Si기판을 가지는 Si반도체의 보호소자부와, 이 기판 위에 질화물 반도체층이 적층된 발광소자구조부를 가지고, 이 보호소자부와 발광소자구조부의 접합부가, p형 Si반도체와 n형 질화물 반도체층으로 형성되어 있는 제1 발명 내지 제35 발명 중 어느 하나에 따른 질화물계 반도체 소자이다.
Si기판 위에 적층된 질화물 반도체의 발광소자부와 Si의 보호소자가 n형 질화물 반도체와 p-Si로 접합된 반도체 소자이기 때문에, 이 n-GaN/p-Si 계면에 있어서 종래보다 작은 전압으로 전류를 흘릴 수 있으며, 각 소자 즉, LED의 구동, 보호소자의 구동이 바람직하게 이루어지고 각 소자의 특성이 향상된다.
제37 발명은, 상기 반도체 소자가 3단자 소자이고, 이 3단자가 상기 발광구조부의 p, n전극과, 상기 기판의 상기 발광소자구조부가 설치된 주면(主面)에 대향하는 주면에 설치된 보호소자부의 n전극인 제36 발명에 따른 질화물계 반도체 소자이다.
제38 발명은, 상기 반도체 소자가 상기 기판의 상기 발광소자구조부가 설치된 주면에 설치된 n전극과 발광구조부의 p전극이 접속되도록 반도체 소자에 배선이 설치된 내부회로를 가지는 제36 발명에 따른 질화물계 반도체 소자이다.
제39 발명은, 상기 반도체 소자가 2단자 소자이고, 이 2단자가 상기 발광구조부의 n전극과, 발광구조부가 설치된 기판 주면에 대향하는 주면에 설치된 보호소자부의 n전극인 제36 발명에 따른 질화물계 반도체 소자이다.
제40 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자의 제조방법에 있어서, Si기판 위에 p형 불순물을 가지는 Si층을 성장시키는 제1 공정과, 이 Si층 위에 n형 질화물 반도체층을 성장시키는 제2 공정을 구비하는 질화물계 반도체 소자의 제조방법이다.
한편, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우, 상기 Si기판보다 p형 불순물 농도가 큰 Si결정층을 가지며, 이 Si결정층 위에 접하여 상기 질화물 반도체층으로서 n형 질화문 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 도전형을 p형으로 할 수 있다. 또한, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, 상기 Si기판보다 p형 불순물 농도가 큰 Si결정층을 가지며, 이 Si결정층 위에 접하여 상기 질화물 반도체층으로서 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 다수 캐리어를 홀로 할 수 있다.
제41 발명은, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자의 제조방법에 있어서, Si기판에 p형 불순물을 확산에 의해 첨가하여, p형 불순물 첨가의 Si영역을 이 Si기판 표면측에 형성하는 제1 공정과, 이 Si 영역 위에 n형 질화물 반도체층을 성장시키는 제2 공정을 구비하는 질화물계 반도체 소자의 제조방법이다.
한편, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 도전형이 p형인 경우, 상기 Si기판과 상기 질화물 반도체층의 접합부 및 그 근방 영역에, 이 접합부 근방 영역 바깥쪽의 상기 기판측 영역보다 고농도의 p형 불순물을 가지는 Si층 또는 Si영역과, 이 접합부 근방 영역 바깥쪽의 질화물 반도체 영역보다 고농도의 n형 불순물을 가지는 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 도전형을 p형으로 할 수 있다. 또한, 예를 들어, Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고, 상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 경우에는, 상기 Si기판과 상기 질화물 반도체층의 접합부 및 그 근방 영역에, 이 접합부 근방 영역 바깥쪽의 상기 기판측 영역보다 고농도의 p형 불순물을 가지는 Si층 또는 Si영역과, 상기 접합부 근방 영역 바깥쪽의 질화물 반도체 영역보다 고농도의 n형 불순물을 가지는 n형 질화물 반도체층을 가짐으로써, 상기 Si기판에서의 능동영역의 다수의 캐리어를 홀로 할 수 있다.
제42 발명은, 상기 질화물 반도체층의 소자에 있어서, 상기 Si층 또는 Si영역은 음전하가 이동하는 능동영역인 제40 발명 또는 제41 발명에 따른 질화물계 반도체 소자의 제조방법이다.
제43 발명은, 상기 제2 공정후, 적어도 p형 질화물 반도체층을 적층하여 발광소자의 적층구조를 형성하는 공정을 구비하는 제40 발명 내지 제42 발명 중 어느 하나에 따른 질화물계 반도체 소자의 제조방법이다.
제44 발명은, Si기판 위에 질화물 반도체층을 포함하는 소자구조를 가지는 질화물계 반도체 소자의 제조방법에 있어서, 상기 소자구조의 제1 도전형 영역의 층으로서 Si반도체층을 상기 Si기판 위에 성장시키는 Si성장공정과, 상기 제1 도전형 영역의 층으로서 상기 Si층 위에 제1 질화물 반도체층을 성장시키는 제1 질화물 반도체층 성장공정과, 상기 소자구조의 제2 도전형 영역의 층으로서 제2 질화물 반도체층을 성장시키는 제2 질화물 반도체층 성장공정을 구비하는 질화물계 반도체 소자의 제조방법이다.
제45 발명은, Si기판 위에 질화물 반도체층을 포함하는 소자구조를 가지는 질화물계 반도체 소자의 제조방법에 있어서, 상기 소자구조의 제1 도전형 영역의 층으로서 Si기판의 표면측에 제1 도전형 영역과 다른 제2 도전형의 Si영역을 성장시키는 Si성장공정과, 상기 제1 도전형 영역의 층으로서 상기 Si영역 위에 제1 질화물 반도체층을 성장시키는 제1 질화물 반도체층 성장공정과, 상기 소자구조의 제2 도전형 영역의 층으로서 제2 질화물 반도체층을 성장시키는 제2 질화물 반도체층 성장공정을 구비하는 질화물계 반도체 소자의 제조방법이다.
제46 발명은, 상기 제1 질화물 반도체층을 성장시키는 공정에 있어서, n형 불순물을 도프하여 성장시키고, 상기 제1 도전형 영역이 n형 영역인 제44 발명 또는 제45 발명에 따른 질화물계 반도체 소자의 제조방법이다.
제47 발명은, 상기 제1 도전형 영역이 n형 영역이고, 상기 제2 도전형 영역이 p형 영역이며, 상기 소자가 발광소자구조인 제44 발명 내지 제46 발명 중 어느 하나에 따른 질화물계 반도체 소자의 제조방법이다.
제48 발명은, 상기 제1 공정이, Si반도체의 p형 불순물을 함유한 막으로 Si기판 표면을 피복하고, 이 p형 불순물을 기판 내에 확산시켜 상기 Si영역을 형성하는 제41 발명 또는 제45 발명에 따른 질화물계 반도체 소자의 제조방법이다.
제49 발명은, 상기 제1 공정이, 열처리하에서 Si반도체의 p형 불순물원 가스를 상기 Si기판 표면에 공급하여 상기 Si영역을 형성하는 제41 발명 또는 제45 발명에 따른 질화물계 반도체 소자의 제조방법이다.
제50 발명은, 상기 Si기판이 p형 불순물을 가지고, 상기 제1 공정에서 Si층 또는 Si영역이 이 Si기판의 p형 불순물 농도보다 큰 제40 발명 내지 제49 발명 중 어느 하나에 따른 질화물계 반도체 소자의 제조방법이다.
제51 발명은, 상기 제1 공정에서의 p형 불순물이 B(붕소)인 제50 발명에 따른 질화물계 반도체 소자의 제조방법이다.
도 1은 본 발명의 실시형태에 따른 질화물계 반도체 소자의 일부를 나타내는 도면이다.
도 2는 본 발명의 실시형태에 따른 질화물계 반도체 소자의 일부에 대한 에너지 밴드를 설명하는 도면이다.
도 3은 본 발명의 실시형태에 따른 질화물계 반도체 소자의 일부에 대한 에너지 밴드를 설명하는 도면이다.
도 4는 본 발명의 실시형태에 따른 질화물계 반도체 소자의 일부에 대한 에너지 밴드를 설명하는 도면이다.
도 5는 본 발명의 실시형태에 따른 질화물계 반도체 소자의 일부에 대한 에너지 밴드를 설명하는 도면이다.
도 6은 본 발명의 실시형태에 따른 질화물계 반도체 소자의 일부에 대한 에너지 밴드를 설명하는 도면이다.
도 7은 본 발명의 실시형태에 따른 질화물계 반도체 소자의 전류-전압특성(I-V특성)을 나타내는 도면이다.
도 8은 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도이다.
도 9a는 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도이다.
도 9b는 본 발명의 일실시형태(도 9a의 다른 형태)에 따른 반도체 소자의 모식적 단면도이다.
도 10은 본 발명의 일실시형태에 따른 반도체 소자의 제조공정을 설명하는 모식적 단면도이다.
도 11은 본 발명의 일실시형태에 따른 반도체 소자의 제조공정을 설명하는 모식적 단면도이다.
도 12는 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도이다.
도 13a는 본 발명의 일실시형태에 따른 반도체 소자의 일부에 대하여 'Si/GaN 접합부 근방에서의 Si·질화물 모두 비축퇴'한 에너지 밴드 구조를 나타내는 모식도이다.
도 13b는 본 발명의 일실시형태에 따른 반도체 소자의 일부에 대하여 'Si/GaN 접합부 근방에서의 Si만 축퇴'한 에너지 밴드 구조를 나타내는 모식도이다.
도 13c는 본 발명의 일실시형태에 따른 반도체 소자의 일부에 대하여 'Si/GaN 접합부 근방에서의 질화물만 축퇴'한 에너지 밴드 구조를 나타내는 모식도이다.
도 13d는 본 발명의 일실시형태에 따른 반도체 소자의 일부에 대하여 'Si/GaN 접합부 근방에서의 Si·질화물 모두 축퇴'한 에너지 밴드 구조를 나타내는 모식도이다.
도 13e는 본 발명의 일실시형태에 따른 반도체 소자의 일부에 대하여 'Si/GaN 접합부 근방에서의 순방향 인가(LED구동)시'의 에너지 밴드 구조를 나타내는 모식도이다.
도 14는 본 발명의 일실시형태에 따른 실험예의 전류-전압특성을 나타내는 도면이다.
도 15는 본 발명에 따른 Si/GaN 이종접합부의 에너지 밴드 구조를 나타내는 모식도이다.
도 16은 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도 및 그것과 거의 등가인 회로도(오른쪽 위의 삽입도)이다.
도 17a는 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도이다.
도 17b는 본 발명의 일실시형태(도 17a의 다른 형태)에 따른 반도체 소자의 모식적 단면도이다.
도 18a는 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도이다.
도 18b는 본 발명의 일실시형태(도 18a의 다른 형태)에 따른 반도체 소자의 모식적 단면도이다.
도 19a는 본 발명의 일실시형태에 따른 반도체 소자의 모식적 단면도 및 거의 등가인 회로도(오른쪽 위의 삽입도)이다.
도 19b는 본 발명의 일실시형태에 따른 반도체 소자(도 19a)의 모식적 평면도이다.
도 20은 본 발명의 실시예 1에 따른 질화물계 반도체 소자를 나타내는 도면이다.
도 21은 본 발명의 실시예 2에 따른 질화물계 반도체 소자를 나타내는 도면이다.
도 22는 본 발명의 실시예 3에 따른 질화물계 반도체 소자를 나타내는 도면이다.
도 23은 본 발명의 실시예 4에 따른 질화물계 반도체 소자를 나타내는 도면이다.
도 24는 종래의 질화물계 반도체 소자에서의 에너지 밴드도를 나타내는 도면이다.
도 25는 본 발명에 따른 Si/GaN 이종접합부의 에너지 밴드 구조를 나타내는 모식도이다.
**부호의 설명**
1001: 질화물계 반도체 소자 1001-1: 질화물계 반도체 소자
1001-2: 질화물계 반도체 소자 1001-3: 질화물계 반도체 소자
1001-4: 질화물계 반도체 소자 1002: Si기판
1003: 질화물 반도체층 1004: n형 질화물 반도체층
1005: 활성층 1006: p형 질화물 반도체층
1007: 양극 1008: 음극
2010: Si기판(2010a: n-Si기판, 2010b: p-Si기판, 2010c: 비도전성 Si기판)
2011: p-Si층(영역) 2012: n-Si영역
2015: n전극(Si기판전극) 2020: 이종접합부(Si/GaN 접합부)
2021: n형층(n형 질화물 반도체층) 2022: 활성층(GaN계 반도체)
2023: p형층(p형 질화물 반도체층)
2025: n전극(2025a: Si기판(2010)의 적층구조(2140)측 전극, 2025b: Si층·영역(2011)의 전극)
2026: p전극 2027: p패드전극(발광소자부)
2030: Si기판(Si층(2031)(2011) 형성전, 2030': 소자형성후의 Si기판(2010))
2031: Si층(2031a: 기판측[저농도], 2031b: 반도체의 적층구조(2140)측[고농도], 2031': 소자형성후의 Si층(2011))
2040: Si기판(Si영역(2042)(2011) 형성전)
2041: Si확산영역(2041a: 이면측, 2041b: 표면측)
2042: Si확산영역(Si형성후, 2042': 적층구조(2140) 형성후)
2045: 불순물원 가스 2046: 퇴적물
2047: 확산불순물(2047a: 가스 공급시, 2047b: 가스 정지시)
2050: Si기판(Si영역(2053(2011)) 형성전, 2050': Si영역(2053) 형성후, 2050'': 적층구조(2140) 형성후의 Si기판(2010))
2051: 불순물원 피막
2053: 불순물 확산영역(2053a: 이면측, 2053b: 표면측, 2053': 적층구조(2140) 형성후의 Si영역(2011))
2045: 불순물원 가스 2046: 퇴적물
2047: 확산불순물(2047a: 가스 공급시, 2047b: 가스 정지시)
2060(2070), 2063(2073), 2066: Si영역·층 형성시의 p형 불순물 분포
2062(2072), 2065: Si영역 형성(확산) 도중의 p형 불순물 분포
2061(2071), 2064(2074), 2067: 적층구조(2140) 형성후의 p형 불순물 분포
2080, 2081, 2082: n형 불순물 분포(적층구조(2140) 형성후, n형 질화물 반도체층안)
2090~2096: n형 질화물 반도체층 2100: 발광소자
2110: 제1 도전형 영역 2120: 제2 도전형 영역
2130: 발광소자의 적층구조체 2140: 질화물 반도체의 적층구조
3110: 보호소자부 3020: 이종접합부
3025: 전극 3026: 전극
3027: 패드전극 3040: 배선
3200: 배선
이하, 첨부한 도면을 참조하면서 본 발명을 실시하기 위한 최선의 형태를 상세히 설명한다.
도 1은 본 발명의 제1 실시형태에 따른 질화물계 반도체 소자의 일부를 나타 내는 도면이다.
도 1에 나타내는 바와 같이, 본 발명의 제1 실시형태에 따른 질화물계 반도체 소자(1001)는 Si기판(1002) 위에 질화물 반도체층(1003)을 가지고 있다. 질화물 반도체층(1003)에는 n형 질화물 반도체층(1004)과 활성층(1005)과 p형 질화물 반도체층(1006)이 포함되어 있으며, 이 중 n형 질화물 반도체층(1004)이 Si기판(1002)에 접하여 있다. 도 1에 나타내는 바와 같이, Si기판(1002)에서의 능동영역은 그 도전형이 p형으로 되어 있다.
한편, 제1 실시형태에서는 본 발명의 이해를 쉽게 하기 위하여, 질화물 반도체층(1003)이 활성층(1005)을 가지는 경우에 대하여 설명하는데, 본 발명에서는 질화물 반도체층(1003)이 활성층(1005)을 가지지 않는다고 할 수도 있으며, 이러한 경우, n형 질화물 반도체층(1004)과 p형 질화물 반도체층(1006)의 계면에서 발광하는 발광영역이 된다.
제1 실시형태에 따른 질화물계 반도체 소자(1000)에서는, Si기판(1002)의 능동영역을 n형이 아니고 p형으로 하고 있는데, 이와 같이 하면, 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 순방향전압(Vf)을 종래의 n형 Si기판보다 낮출 수 있게 된다. 여기서, Si기판(1002)의 능동영역의 페르미 준위가 가전자대 안에 존재하게 되어, 질화물 반도체층(1003)의 능동영역의 페르미 준위가 전도대 안에 존재하게 되면, 축퇴상태가 될 것이며, 특히 축퇴상태가 되는 것이 종래보다 Vf를 낮출 수 있다고 생각된다. 이러한 축퇴상태는, Si기판이 완전히 축퇴되어 있는 것이 바람직하고, Si기판과 질화물 반도체층 양쪽이 축퇴되어 있는 것이 더욱 바람직 하다. 또한, 접합시에 페르미 준위가 Si기판측에서 가전자대 안에, 질화물 반도체층 측에서 전도대 안에 존재하지 않는 경우에도, 전계를 가함으로써 축퇴와 같은 에너지 밴드 구조가 되는 것도 마찬가지의 효과를 가지는 것으로 추측된다. 이와 같이 하여, 제1 실시형태에 의해 기판에 Si를 사용하는 질화물계 반도체 소자에 있어서, 종래보다 작은 전압으로 큰 전류를 흘릴 수 있게 되어, 순방향전압(Vf)을 종래보다 낮출 수 있게 된다고 생각된다. 다만, 본 실시형태에 의한 효과는 실험적으로 확인된 것이며, 여기서의 이론적인 설명은 가설이다. 이 가설인 이론은 물론 본 발명을 한정하지 않는다.
이하, 본 발명의 제1 실시형태에 따른 질화물계 반도체 소자(1001)를 보다 상세히 설명한다.
[Si기판(1002)]
기판(1002)은 그 능동영역이 p형 또는 다수 캐리어가 홀이다.
본 발명은 Si기판(1002)의 능동영역에서의 홀 농도를 한정하는 것은 아니지만, 이 홀의 농도를 약 1×1018cm-3 이상 약 1×1021cm-3 이하로 하는 것이 바람직하고, 약 1×1019cm-3 이상 약 2×1020cm-3 이하로 하면 보다 바람직하다.
또한, 본 발명은 Si기판(1002)의 능동영역에서의 p형 불순물(붕소나 알루미늄 등)의 농도를 한정하는 것은 아니지만, 이 p형 불순물(붕소나 알루미늄 등)의 농도는 약 1×1018cm-3 이상 약 1×1022cm-3 이하로 하는 것이 바람직하고, 약 1× 1019cm-3 이상 약 2×1021cm-3 이하로 하면 보다 바람직하다.
제1 실시형태에 의한 Si기판(1002)에 따르면, 그 능동영역에서 다수의 정공(홀)이 발생하여, Si기판(1002)의 능동영역의 페르미 준위가 가전자대 안의 전위가 보다 낮은 곳에 존재하게 되어, Si기판(1002)의 능동영역의 페르미 준위가 n형 질화물 반도체층(1004)의 능동영역의 페르미 준위와 일치하게 된다고 생각된다. 또한, Si기판(1002)의 능동영역과 질화물 반도체층(1003)의 능동영역 사이에서의 공핍층도 얇아진다고 생각된다. 이와 같이 하여, 보다 많은 수의 전자가 Si기판의 가전자대로부터 n형 질화물 반도체층(1004)의 전도대로 주입되게 되어, 기판에 Si를 사용하는 질화물계 반도체 소자(1001)에서 순방향전압(Vf)을 보다 낮출 수 있게 되어 있다고 생각된다.
또한, 본 발명은 Si기판(1002)의 능동영역에서의 저항율을 한정하는 것은 아니지만, 이 저항율은 약 0.05Ω·cm 이하로 하는 것이 바람직하고, 약 0.02Ω·cm 이하로 하면 보다 바람직하다. 이와 같이 하면, 질화물계 반도체 소자(1001)에서 보다 작은 전압으로 보다 큰 전류를 흘릴 수 있게 되어, 순방향전압(Vf)을 보다 낮출 수 있게 된다.
한편, 후술하는 바와 같이, 본 발명에서는 Si기판(1002) 전체를 능동영역으로 하여도 되고, 또한 Si기판(1002)의 일부를 능동영역으로 하여도 되며, 이것들은 예를 들어, 음극의 형성위치에 의해 적절히 선택된다. 또한, 상술한 홀 농도, p형 불순물 농도, 저항율은 Si기판(1002)에서의 능동영역의 적어도 일부가 상술한 값을 취하고 있으면 되고, Si기판(1002)에서의 능동영역 전부가 상술한 값을 취할 필요는 없다. 따라서, 본 발명에서는 다음 (1) ~ (4)의 모든 경우가 포함된다.
(1) Si기판(1002) 전부가 능동영역으로서, 이 능동영역 전부가 상술한 홀농도, p형 불순물 농도, 저항율로 되어 있는 경우.
(2) Si기판(1002) 전부가 능동영역으로서, 이 능동영역의 일부가 상술한 홀농도, p형 불순물 농도, 저항율로 되어 있는 경우.
(3) Si기판(1002)의 일부가 능동영역으로서, 이 능동영역 전부가 상술한 홀농도, p형 불순물 농도, 저항율로 되어 있는 경우.
(4) Si기판(1002)의 일부가 능동영역으로서, 이 능동영역의 일부가 상술한 홀농도, p형 불순물 농도, 저항율로 되어 있는 경우.
다만, 상기 설명은 본 발명의 이해를 용이하게 하기 위하여, 본 발명의 효과가 가장 잘 나타나는 조건을 열거한 것이며, p형 불순물의 종류·농도, 홀 농도나 저항율이 상기와 달라도 본 발명에 포함되며, 본 발명의 효과를 얻을 수 있다. 한편, 상기에서는 p형 불순물의 종류·농도, 홀 농도나 저항율이 갖는 수치를 '대략의 수치'로 하였는데, 이는 p형 불순물의 종류·농도, 홀 농도나 저항율이 엄밀하게 상술한 수치를 가지는 경우는 물론, 엄밀하게는 상술한 수치를 가지지 않는 경우도 포함한다는 의미이다.
또한, Si기판(1002)이 그 (111)면에서 질화물 반도체층(1003)의 (0001)면과 접한다고 하면, Si기판(1002)과 질화물 반도체층(1003)의 사이에서 격자정수의 불일치에 의한 전위를 최소한으로 억제할 수 있다.
한편, 본 발명은 불순물 농도의 측정방법을 한정하는 것은 아니지만, 불순물 농도는 예를 들어, 2차이온 질량분석(SIMS; Secondary Ion Mass Spectrometry)으로 측정할 수 있다.
[질화물 반도체층(1003)]
(n형 질화물 반도체층(1004))
n형 질화물 반도체층(1004)은 예를 들어, 일반식 IneAlfGa1-e-fN(0≤e, 0≤f, e+f≤1)로 나타내어지는 재료로 구성할 수 있으며, 단층이어도 복수층이어도 되는데, 결정 결함이 적은 질화물 반도체층(1003)을 얻기 위하여, GaN 또는 f값이 0.2 이하인 AlfGa1-fN으로 하는 것이 바람직하다. 또한, n형 질화물 반도체층(1004)의 막두께는, 크랙의 발생을 방지하면서 저항율을 낮추고, 질화물계 반도체 소자(1001)의 순방향전압(Vf)을 낮추기 위하여, 바람직하게는 0.1㎛ 이상 5㎛ 이하로 함으로써, Vf이 낮은 질화물 반도체 소자를 얻을 수 있다. 또한, 0.3㎛ 이상 1㎛ 이하로 하는 것이 보다 바람직하고, 0.3㎛ 이상으로 함으로써, 결정성이 좋은 질화물 반도체 소자구조(적어도 n형 질화물 반도체층과 p형 질화물 반도체층)를 얻을 수 있으며, 또한 1㎛ 이하로 함으로써, 질화물 반도체 소자구조에 크랙이 발생하기 어려워져 수율이 향상된다. 또한, n형 질화물 반도체층에서 Si기판에 가장 가까운 측의 층을 막두께가 10nm 이상인 층으로 설치함으로써, Si기판으로부터 전자가 바람직하게 n형 질화물 반도체층에 주입되게 된다. 바람직하게는 10nm 이상 300nm 이하의 층을 설치하고, 더욱이 그 위에 n측 클래드층 등의 다른 층을 설치하면, 도전성 및 결정성의 면에서 바람직하다. 또한, 이 Si기판에 가장 가까운 측이 n형 GaN층인 것이 바람직하고, Si기판으로부터 n형 질화물 반도체층으로 가장 바람직하게 전자가 주입되게 된다.
또한, n형 질화물 반도체층과 p형 질화물 반도체층의 사이에 활성층을 설치하는 더블헤테로 접합의 질화물 반도체 소자구조를 가지는 경우, n측 클래드층으로서 활성층보다 밴드갭 에너지가 큰 n형 질화물 반도체층을 활성층측에 가지는 것이 바람직하고, 기능적으로 설명하면, p형 질화물 반도체층측으로부터의 홀의 오버플로우를 방지하고, 활성층에서의 발광 재결합 확률을 높이는 층이 된다.
또한, 복수개의 n형 질화물 반도체층을 설치하는 경우, 어느 위치에, 바람직하게는 n측 클래드층보다 Si기판측에, AlN과 AlaGa1-aN(0＜a＜1)을 반복 적층한 다층막이나, AlN과 GaN을 반복 적층한 다층막 등을 설치하여도 되고, 이 층에 의해 응력을 완화시킬 수 있으며, 그 위의 질화물 반도체층의 결정성을 양호하게 할 수 있다.
한편, 설명의 편의를 위하여 생략하는데, Si기판(1002)과 n형 질화물 반도체층(1004)의 사이에는 버퍼층(도시하지 않음)을 가짐으로써, 결정성이 좋은 질화물 반도체 소자구조를 얻을 수 있어 바람직하다. 버퍼층의 재료로는 바람직하게는 AlaGa1-aN(0≤a≤1)으로 나타내어지는 질화물 반도체, 보다 바람직하게는 AlN을 사용한다. 이 버퍼층들이 형성됨으로써, Si기판(1002)과 n형 질화물 반도체층(1004)의 격자부정합을 완화시킬 수 있다. 이 버퍼층의 막두께는, 적어도 n형 질화물 반도체 층의 Si기판에 가장 가까운 측의 층보다 얇으면 되고, 바람직하게는 0.25nm 이상(1원자층 이상) 10nm 미만으로 한다. 0.25nm 이상으로 함으로써 버퍼층으로서 바람직하게 기능하고, 10nm 미만으로 함으로써 Si기판과 n형 질화물 반도체층 사이의 전기적 특성이 버퍼층을 설치하지 않은 경우와 동등한 전기적 특성을 얻을 수 있다. 즉, 이와 같은 막두께의 범위로 버퍼층을 설치함으로써, 그 위의 질화물 반도체층의 결정성을 양호하게 하는 동시에, 버퍼층을 설치하지 않은 경우와 마찬가지의 전기적 특성을 얻을 수 있으며, 다른 관점에서는 Si기판이 n형 질화물 반도체층으로 실질적으로 전자가 주입되게 된다.
본 발명에서 n형 질화물 반도체층(1004)의 전자농도를 한정하는 것은 아니지만, n형 질화물 반도체층(1004)은 그 능동영역에서의 전자농도가 약 1×1017cm-3 이상 약 1×1021cm-3 이하로 하는 것이 바람직하고, 약 2×1018cm-3 이상 약 1×1020cm-3 이하로 하면 보다 바람직하다. 또한, 본 발명에서 n형 질화물 반도체층(1004)의 n형 불순물 농도를 한정하는 것은 아니지만, n형 질화물 반도체층(1004)은 그 능동영역에서의 n형 불순물 농도가 약 1×1017cm-3 이상 약 1×1022cm-3 이하로 하는 것이 바람직하고, 약 2×1018cm-3 이상 약 1×1021cm-3 이하로 하면 보다 바람직하다. 이와 같이 하였을 경우, n형 질화물 반도체층(1004)의 능동영역에서 다수의 전자가 발생하고, n형 질화물 반도체층(1004)의 능동영역의 페르미 준위가 전도대 안에 존재하는 것으로 생각된다. 또한, Si기판(1002)의 능동영역과 질화물 반도체층(1003)의 능동영역 사이에서의 공핍층이 얇아진 것이다. 그 결과, 보다 많은 수의 전자가 Si기판(1002)의 가전자대로부터 n형 질화물 반도체층(1004)의 전도대로 주입되게 되어, 순방향전압(Vf)을 더욱 낮출 수 있을 것으로 생각된다.
다만, 상기 설명은 본 발명의 이해를 용이하게 하기 위하여, 본 발명의 효과가 가장 잘 나타나는 조건을 열거한 것이며, n형 불순물의 종류·농도나 전자농도가 상기와 달라도 본 발명에 포함되며, 본 발명의 효과를 얻을 수 있다. 한편, 상기에서는 n형 불순물의 종류·농도나 전자농도의 수치를 '대략의 수치'로 하였는데, 이는 n형 불순물의 종류/농도나 전자농도가 엄밀하게 상술한 수치를 가지는 경우는 물론, 엄밀하게는 상술한 수치를 가지지 않는 경우도 포함한다는 의미이다.
(활성층(1005))
활성층(1005)에는 단일양자 우물구조나 다중양자 우물구조를 사용할 수 있으며, In 및 Ga를 함유하는 질화물 반도체, 바람직하게는 InaGa1-aN(0≤a＜1)로 형성된다. 다중양자 우물구조를 사용하는 경우, 활성층(1005)이 장벽층 및 우물층을 가지게 되는데, 장벽층은 예를 들어 언도프의 GaN으로 하고, 우물층은 예를 들어 언도프의 In0.35Ga0.65N으로 할 수 있다. 또한, 활성층 전체의 막두께는 특별히 한정되지 않으며, 발광파장 등을 고려하여 장벽층 및 우물층의 각 적층수나 적층순서를 조정하여 활성층의 각 막두께를 설정할 수 있다.
(p형 질화물 반도체층(1006))
p형 질화물 반도체층(1006)은 적어도 AlxInyGa1-x-yN(0≤x, 0≤y, x+y≤1)을 가지고, 단층이거나 복수층이어도 되는데, n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 설치하는 더블헤테로 접합의 질화물 반도체 소자구조를 가지는 경우에는, p측 클래드층으로서 활성층보다 밴드갭 에너지가 큰 p형 질화물 반도체층이 적어도 있으면 되고, 기능적으로 설명하면, n형 질화물 반도체층측으로부터의 전자의 오버플로우를 방지하고, 활성층에서의 발광 재결합 확률을 높이는 층이 적어도 있으면 된다.
또한 바람직하게는, Si기판(1002)측으로부터 차례로 p형 클래드층(도시하지 않음)과 양극이 형성되는 p형 컨택트층(도시하지 않음)을 가진다.
p형 클래드층은 다층막 구조(초격자구조) 또는 단일막 구조이다. p형 클래드층을 초격자 구조로 하면, 결정성을 양호하게 할 수 있고 저항율을 낮출 수 있기 때문에, 순방향전압(Vf)을 낮출 수 있다. p형 클래드층에 도프되는 p형 불순물로는 Mg, Zn, Ca, Be 등의 주기율표 제IIA족, IIB족 원소를 선택하고, 바람직하게는 Mg, Ca 등을 p형 불순물로 한다. 또한, p형 불순물 도프의 p형 클래드층이 p형 불순물을 포함하는 AltGa1-tN(0≤t≤1)으로 이루어지는 단일층으로 이루어지는 경우에는 약간 발광출력이 떨어지는데, 정전내압은 초격자의 경우와 거의 동등하게 양호하게 할 수 있다.
p형 컨택트층은 일반식 InrAlsGa1-r-sN(0≤r＜1, 0≤s＜1, r+s＜1)으로 나타내어지는 질화물 반도체를 사용하여 형성할 수 있는데, 결정성이 양호한 층을 형성하기 위하여, 바람직하게는 3원 혼성결정의 질화물 반도체, 보다 바람직하게는 In, Al을 포함하지 않는 2원 혼성결정의 GaN으로 이루어지는 질화물 반도체로 한다. 또한 p형 컨택트층을 In, Al을 포함하지 않는 2원 혼성결정으로 하면, 양극과의 오믹접촉을 보다 양호하게 할 수 있어, 발광효율을 향상시킬 수 있다. p형 컨택트층의 p형 불순물로서는 p형 클래드층과 마찬가지의 여러가지 p형 불순물을 사용할 수 있는데, 바람직하게는 Mg로 한다. p형 컨택트층에 도프하는 p형 불순물을 Mg로 하면, 질화물 반도체층으로서의 p형 특성을 쉽게 얻을 수 있으며, 또한 오믹접촉을 쉽게 형성할 수 있다.
도 7은, 본 발명의 제1 실시형태에 따른 질화물계 반도체 소자(p형 Si기판)에서의 Vf와, 종래의 질화물계 반도체 소자(n형 Si기판)에서의 Vf를 비교하는 도면이다. 이 실험에서의 LED 칩 사이즈는 100㎛×100㎛로, 현재 일반적인 LED 면적의 약 10분의 1 크기로 되어 있다.
전류를 5mA(50A/cm2)로 하여 실험을 하고 Vf를 비교하였더니, 도 7에 나타내는 바와 같이, 종래의 질화물계 반도체 소자(n형 Si기판)의 Vf가 5.1V인데 대하여, 본 발명의 제1 실시형태에 따른 질화물계 반도체 소자(p형 Si기판)의 Vf는 4.0V가 되었다. 따라서, 본 실험에 한하여 말하면, 본 발명의 제1 실시형태에 의해 Vf가 1.1V 개선되었다.
또한, 도 7에 나타내는 바와 같이, 상승전압은 본 발명의 제1 실시형태에 따른 질화물계 반도체 소자에서 3.2V, 종래의 질화물계 반도체 소자에서 4.2V가 되었다. 따라서, 본 실험에 한하여 말하면, 본 발명의 제1 실시형태에 의해 상승 전압 이 약 1V 개선되었다. 이와 같이 제1 실시형태에 따르면, 종래보다 Vf가 낮은 질화물 반도체 소자를 얻을 수 있다. 또한, 질화물 반도체층과 Si기판의 접합부에서는 I-V 특성이 대략 선형이 되어, 양호한 오믹특성이 얻어지고 있다고 생각된다. 한편, 여기서 '대략 선형'이란, I-V특성이 엄밀하게 선형인 경우는 물론, 엄밀하게는 선형이 아닌 경우도 포함한다는 의미이다.
도 8은, 본 발명의 제2 실시형태에 따른 질화물계 반도체 소자를 나타내는 도면이다.
도 8에 나타내는 바와 같이, 본 발명의 제2 실시형태에 따른 질화물계 반도체 소자(2100)는, Si기판(2010) 위에 Si층·Si영역(2011)을 통하여 질화물 반도체층(적층체)(2140)을 가지고 있다. 질화물 반도체층(2140)에는 n형 질화물 반도체층(2021)과 활성층(2022)과 p형 질화물 반도체층(2023)이 포함되어 있으며, 이 중 n형 질화물 반도체층(2022)이 Si층·Si영역(2011)에 접하여 있다. 도 8의 예에서 Si기판(2010b), Si층·Si영역(2011)은 도전형이 p형으로 되어 있다.
한편, 제2 실시형태에서는 본 발명의 이해를 용이하게 하기 위하여, 질화물 반도체층(적층체)(2140)이 활성층(2022)을 가지는 경우에 대하여 설명하는데, 본 발명의 반도체 소자의 발광소자에서는 질화물 반도체층(2140)이 활성층(2022)을 가지지 않는다고 할 수도 있으며, 이 경우에는 n형 질화물 반도체층(2021)과 p형 질화물 반도체층(2023)의 계면에서 발광하는 발광영역이 된다.
제2 실시형태에 따른 질화물계 반도체 소자에서는 Si기판(2010b), Si층·Si영역(2011)을 n형이 아니라 p형으로 하고 있는데, 이와 같이 하면, 기판에 Si를 사 용하는 질화물계 반도체 소자, 구체적으로는 Si/GaN 이종접합계면(2020)에 있어서, 순방향전압(Vf)을 종래의 n형 Si기판, 혹은 Si층·Si영역보다 낮출 수 있게 된다. 여기서, Si기판(2010b), Si층·Si영역(2011)의 능동영역의 페르미 준위가 가전자대 안에 존재하게 되어, 질화물 반도체층(2140)의 능동영역의 페르미 준위가 전도대 안에 존재하게 되면, 축퇴상태가 된다고 생각되며, 특히 축퇴상태가 됨으로써 종래보다 Vf를 낮출 수 있게 되었다고 생각된다. 이 축퇴상태는 Si기판이 완전히 축퇴되어 있는 것이 바람직하고, Si기판과 질화물 반도체층 양쪽이 축퇴되어 있는 것이 더욱 바람직하다. 또한, 접합시에 페르미 준위가 Si기판측에서 가전자대 안에, 질화물 반도체층 측에서 전도대 안에 존재하지 않는 경우라도, 전계를 가함으로써 축퇴와 같은 에너지 밴드 구조가 되는 것도 마찬가지의 효과가 있는 것으로 추측된다. 이와 같이 하여 제2 실시형태에 의해, 기판에 Si를 사용하고, Si/GaN 이종접합계면을 가지는 반도체 소자에 있어서, 종래보다 작은 전압으로 큰 전류를 흘릴 수 있게 되어, 순방향전압(Vf)을 종래보다 낮출 수 있게 되었을 것이다. 다만, 제2 실시형태에 의한 효과는 실험적으로 확인된 것이며, 여기서의 이론적인 설명은 가설이다. 이 가설인 이론은 본 발명을 한정하는 것이 절대 아니다.
이하, 본 발명의 제2 실시형태에 따른 반도체 소자(2100)를 보다 상세히 설명한다.
[기판(2010)]
Si기판(2010)은 반도체 소자의 구조, 예를 들어 발광소자의 예인 도 8 및 도 9에 나타내는 바와 같이, 전극구조에 의해 p형 기판(2010a), n형 기판(2010b), 비 도전성 기판(2010c)과 여러가지 도전성 혹은 부분적인 도전성을 가지는 기판을 사용할 수 있다.
한편, Si기판(2010)이 그 (111)면에서 질화물 반도체층(2140)의 (0001)면과 접하는 것으로 하면, Si기판(10) 혹은 Si층·Si영역(2011)과 질화물 반도체층(2140)과의 사이에서 격자정수의 불일치에 의한 전위를 최소한으로 억제할 수 있다.
[Si층·Si영역(2011)]
본 발명에서의 Si기판 위의 Si층(2011) 혹은 Si영역(2011), 또는 적어도 Si/GaN 이종접합계면 근방 혹은 소자의 제1 도전형 영역이 p형, 또는 다수의 캐리어가 홀이다. 이 홀의 농도를 한정하는 것은 아니지만, 이 홀의 농도는 약 1×1018cm-3 이상 약 1×1021cm-3 이하로 하는 것이 바람직하고, 약 1×1019cm-3 이상 약 2×1020cm-3 이하로 하면 보다 바람직하다. 또한, 이 p형 불순물(붕소나 알루미늄 등)의 농도를 한정하는 것은 아니지만, 이 p형 불순물(붕소나 알루미늄 등)의 농도는 약 1×1018cm-3 이상 약 1×1022cm-3 이하로 하는 것이 바람직하고, 약 1×1019cm-3 이상 약 2×1021cm-3 이하로 하면 보다 바람직하다.
본 발명에서 Si반도체, 예를 들어 도면의 (Si 반도체) 기판(2010), 예를 들어, n형 기판(2010a), p형 기판(2010b), Si(반도체)층·영역(2011)은, 각 도전형으로 하기 위하여 불순물이 도프되며, n형 불순물로서는 5B족, 구체적으로는 P(인), As(비소), Sb(안티몬)을, p형 불순물로서는 3B족, 구체적으로는 B(붕소), Al, Ga, Ti 등을 들 수 있으며, 바람직하게는 B이다.
[Si층(2011)의 형성]
이하, 도 10 내지 도 12를 사용하여, 본 발명에서의 Si층·영역(2011)의 형성에 대하여 설명하는데, 각 도면의 (b-2), (c-2), (d-2)는, 각각 각 층·영역의 단면도(b-1), (c-1), (d-1)에 대응하여 n형(좌측), p측(우측) 불순물량을 모식적으로 나타내는 것으로, 일례를 나타내는 것이며, 이 불순물 분포들은 단면도와의 대응관계로 한정되지 않고, 여러가지 분포를 가지는 것이다.
본 발명에서 Si기판(2010) 위로의 Si반도체층의 형성에는, 종래 알려진 방법 예를 들어, 유기금속 기상성장방법(MOVPE), 열CVD 등을 사용하여 형성할 수 있다. 이하, 유기금속 기상성장방법에 대하여 설명하는데, 본 발명은 이에 한정되지 않고, 스퍼터링 등의 물리증착법, (열)CVD, MBE 등의 화학증착법 등 여러가지 방법에 의해 층 형성할 수 있다. 본 발명의 하나의 태양인 Si반도체층(2011)의 형성은, 상술한 바와 같이, Si기판 위의 동종재료의 결정성장 즉, 호모에피택시얼 성장에 있다. 이에 의해, 두꺼운 층의 형성, 결정성의 향상, 향상된 결정성에 의해 보다 고도프화가 가능해진다.
도 12를 사용하여 구체적으로 설명하면, Si기판(2030) 위에 Si 반도체 결정을 성장시켜(도 12의 (a)) Si층(2031)을 형성하고, 그 때 원하는 불순물, 구체적으로는 p형 불순물을 도프하여, Si층 표면측을 고농도 불순물 층으로 형성하며(도 12의 (b)), 이어서 질화물 반도체의 적층구조(2140)로서 제1 도전형 영역의 질화물 반도체층(2091, 2092) 등을 적층한다(도 12의 (c)).
Si층 성장시에, 도 12의 (b-2)의 불순물 분포에 나타내는 바와 같이, 층(2031) 안에서 거의 균일한 농도로 하는 분포(분포(2060))이어도 되고, 도 12의 (b-1)과 같이, 층 도중에서 농도를 변화시켜 농도가 다른 2개의 층(2031a, 2031b)으로 하여, 표층측(2031b)을 심층측(2031a)보다 고농도가 되는 분포(2070)로 할 수도 있다. 즉, 층 성장시의 도프량을 임의로 변경함으로써, 원하는 불순물 분포로 할 수 있다. 특히, 분포(2070)와 같이 표면측(2031b)이 기판의 이면측(질화물 반도체의 적층구조(2140)가 설치되는 면에 대향하는 면측)의 영역(2031a)보다 고농도로 도프됨으로써, 성장 초기에 결정성을 향상시켜, 결정성장의 마지막 즉, 표면근방에서 고농도로 도프하여 Si/GaN 접합부의 전하 이동을 원할하게 할 수 있다.
이 때, Si/GaN 이종접합부 근방 이외의 영역 예를 들어, 영역(2031a)의 도프량에 대해서는, 도 9a에 나타내는 바와 같이, Si층(2011)의 표면측(2011b)이 능동영역 즉, 제1 도전형 영역(2110)이고, 심층측(2011a)이 능동영역이 아닌 경우, 소자구조의 경우에는, 무첨가로의 형성, 역도전형의 불순물을 도프할 수도 있다. 이 경우 바람직하게는, 성장의 처음 단계에서는 결정 회복, 결정성 향상의 역할을 담당하기 때문에, 불순물 양은 가능한 한 낮은 것이 바람직하며, 무첨가가 가장 바람직하다.
또한, 질화물 반도체의 적층구조(2140)를 형성할 때의 열에 의해, Si층 형성시의 분포(2060)(70)(도 12의 (b-2))로부터 열확산에 의해, 적층구조(2140)의 형성후에는 도 12의 (c-2)에 나타내는 바와 같이, 불순물이 심층측 즉, 저농도 영역측 으로 확산되고, Si층(2031)의 표면측 농도도 떨어지게 된다. 이 때문에, 상기 표층측(2031b), 심층측(2031a) 사이에서 커다란 불순물 농도차를 형성하면 확산성도 높아지는 경향이 있기 때문에, Si층의 막두께 안의 평균 농도를 높게 설정하거나, 고농도 표층영역의 막두께를 어느 정도의 크기로 하는 것이 좋다.
Si층의 바람직한 막두께는 전체 막두께로 0.1㎛ 이상 10㎛ 이하의 범위이며, 0.1㎛ 미만이면 불순물 확산 특히, 적층구조(2140) 형성후의 제어가 어려워지고, 10㎛를 넘으면 Si층의 결정성이 악화된다. 바람직하게는 0.2㎛ 이상 1㎛ 이하의 범위에서 적당한 결정성으로 불순물 확산을 억제할 수 있으며, 양호한 소자구조의 형성 특히, 제1 도전형 영역의 형성이 가능해진다. 구체적으로는, 어느 정도의 막두께를 가지는 표면측(2011b) 영역을 형성함으로써, 후에 이어지는 적층구조(2140) 형성시의 열확산을 보상하여 고농도 영역을 깊게 설치함으로써, 표면영역(2011b)의 농도 기울기를 낮게 억제할 수 있기 때문에, 소자 형성후에도 바람직한 고농도의 Si층(2011) 특히, 표면측(2011a)이 유지된다. 특히, 이 막두께 범위는 표면측 Si층(2011b)의 고농도층의 형성에 있어서 바람직한 막두께 범위가 된다. 또한, 후술하는 바와 같이, Si기판 및/또는 Si층·영역의 Si반도체에서 다른 소자구조(집적회로)를 형성하는 경우에는, Si층의 막두께를 5㎛ 이상 10㎛ 이하의 범위로 하여야 각 도전형의 구획, 경계부의 p, n 불순물(도전형)의 급경사성이 뛰어난 경향에 있다.
또한, Si층의 바람직한 불순물 농도는 1×1018/cm3 이상 1×1022/cm3 이하의 범위, 더욱 바람직하게는 1×1019/cm3 이상 2×1020/cm3의 범위이고, 불순물 농도가 높으면 결정성 악화가 심해져 GaN계 반도체 성장이 어려워지고, 낮으면 상술한 바와 같이 Si/GaN 이종접합의 전하이동의 장벽이 커지는 경향이 있다. 특히, 표층측(11b)의 농도를 이 범위로 하는 것이 바람직하다.
이상의 막두께 및 불순물 농도에 대하여 아래의 Si영역에도 마찬가지로 적용할 수 있는 경향이 있다.
[Si영역(2011)의 형성]
본 발명에 있어서, 본래의 Si기판(2030)으로 Si영역을 형성하는 것은, Si 반도체 기술에 있어서 종래 알려진 방법을 이용할 수 있으며, 예를 들어, 이온 주입, 불순물 열확산(열처리로, 전자파 조사, 예를 들어 레이저 어닐링, 램프 어닐링)이 있고, 특히 불순물 확산으로서 아래에 설명하는 기상(氣相) 확산, 고상(固相) 확산 중 어느 하나, 가장 바람직하게는 기상 확산을 이용하는 것이다. 원기판(2030)으로의 Si영역의 형성은, Si층에 비하여 부분적인 영역형성이 용이하다는 점에서 유리하다. 구체적으로는, 상술한 Si층(2031)을 부분적으로 형성하기 위하여, 부분적으로 피복된 영역의 노출부로부터 선택적으로 성장시키는 선택성장법, 혹은 성장후의 에칭·가공에 의해 부분적인 것으로 할 수 있는데, 공정수가 늘어나고, 또한 층의 유무로 표면 굴곡이 생겨, 다음에 이어지는 GaN계 반도체 결정성장을 어렵게 하는 요인이 되기 때문에 바람직하지 못하다. 한편, Si영역 형성에서는, 기판안에 설치되며, 기판면은 원래의 상태가 거의 유지되기 때문에, 후에 이어지는 GaN계 반도체 결정성장을 기판 위로의 성장과 거의 동등하게 할 수 있다. 즉, 부분적인 Si영역의 영향이 GaN계 반도체 결정성장에 거의 미치지 않으며, 여러가지 소자구조로 형성할 수 있다.
(기상 불순물 확산)
본 발명에 있어서, 기상의 불순물 확산은, 기본적인 구성으로서 열처리하에서 기상의 불순물원, 구체적으로는 p형 불순물원 가스를 Si기판(2040)에 공급하고, Si기판(2040)에 원하는 Si영역(2041)을 형성하는 것이다. 기상의 불순물원의 원료는 특별히 상관없으며, 불순물 원소의 금속 혹은 그 화합물, 예를 들어, B(붕소)에 있어서는 그 수소화물, 구체적으로는 수소화 붕소화합물, 혹은 유기금속 등을 들 수 있고, 그것을 기상 상태(상기 할로겐화물, 유기금속가스 등)로 사용하는 것이다. 바람직하게는 수소화물의 B2H6을 들 수 있다.
도 10을 사용하여 구체적으로 설명하면, 불순물원 가스(2045)가 Si기판(2040) 표면에 공급되어, 불순물이 흡착되고 퇴적물(2046)이 형성되어 그 퇴적물(2046)로부터 확산되거나, 직접 표면으로 확산, 예를 들어, 불순물 흡착과 거의 동시에 기판(2040) 내부로 확산되는 것 중 어느 한쪽, 양쪽 모두에 의해 기판안으로 불순물이 확산되어 확산영역(2041) 등이 형성된다(도 10의 (a)). 이어서, 불순물원의 공급을 멈추고 더욱 열처리함으로써, 퇴적물(2046)로부터 불순물 확산이 일어나고(도 10의 (b)), Si영역(2011)이 되는 확산영역(2041)이 형성된다(도 10의 (c)). 이어서, 질화물 반도체의 적층구조(2140)로서 제1 도전형 영역(2110)의 질화 물 반도체, 구체적으로는 n형 질화물 반도체층(2093, 2094) 등을 적층한다(도 10의 (d)). 여기서는, 불순물원 가스의 공급, 공급 정지하의 열처리로 나누어 설명하였는데, 상술한 공급하에서의 불순물 확산이 충분하면, 공급 정지하의 열처리를 생략할 수 있고, 한편 불순물원 가스 공급하에서 충분한 확산이 없을 경우, 예를 들어 불순물원의 공급시에 확산에 충분한 온도를 만족하지 않는 경우에는, 공급 정지하의 열처리가 필요하게 되는 것으로, 본 발명에서는 무엇이든 반응조건에 적합한 방법을 선택할 수 있다. 또한, 불순물원 가스공급, 공급 정지하의 열처리는, 그 공정 조건에 의해, 예를 들어 퇴적물(2046)의 퇴적속도가 커지는 경우에는, 불순물원 가스공급과 정지를 반복하여 어느 하나 또는 양쪽 공정에서의 열처리에 의해 열확산시키는 방법을 채용할 수도 있다.
이상에서 퇴적물은, 불순물원 가스의 재료, 공급조건, 특히 온도에 의존하는 경향이 있으며, 저온이면 퇴적물을 형성할 수 있고, 고온이면 퇴적물이 커지기 전에 흡착/내부 확산이 차례로 일어나, 가스공급시에 퇴적하지 않고 확산영역을 형성할 수 있다. 한편, 퇴적물을 일단 설치하는 조건이면, 기판 표면측에서 고농도의 도프를 기대할 수 있다. 퇴적물을 형성하는 경우에는 실시예에 나타내는 바와 같이 유기금속 화합물을, 퇴적물을 형성하지 않는 경우에는 수소화물(B2H6 등)을 불순물원 가스로 사용하는 것이 바람직하다.
상기에서 퇴적물(2046)의 제거에 대하여 설명을 생략하였는데, 퇴적물을 제거하기 위하여 기상반응 분위기, 예를 들어 반응로로부터 꺼내어, 적당한 제거수단 예를 들어, 화학 에칭액 등에 의해 제거하여도 되고, 상술한 바와 같이, 불순물원 가스 공급시의 분위기, 공급 정지하의 열처리 분위기에서 불순물원 재료(퇴적물(2046))가 불순물원 또는 캐리어·분위기 가스로의 용해·재흡착·화학반응 등 분위기 안으로 방출되는 경우에는, 그에 의해 불순물의 퇴적시, 확산시, 확산후에 제거할 수 있다. 확산후로는 에칭성 가스, 분위기하 대신에 퇴적물을 제거하는 것 등이 가능하다.
이하, 본 실시예에서도 설명하는 MOVPE를 예시하여 본 발명의 기상 열확산에 대하여 상세히 설명한다.
도 10의 (a)에 나타내는 바와 같이, 불순물원 가스(2045)로서 TEB(트리에틸붕소)와, 캐리어 가스(분위기 가스)로서 수소(H2)를 반응로 안의 Si기판(2040)에 공급하여, 붕소 또는 붕소의 화합물 등이 표면에 흡착되며, 일부는 퇴적물(2046)이 되고, 일부는 공급하에서 확산영역(2041)으로서 확산된다. 또한, 불순물원 가스의 공급을 정지하여 반응로 안의 열처리에 의해 열확산을 일으켜(도 10의 (b-1)), 최종적으로 Si영역(2011)이 되는 확산영역(2042)을 형성한다. 이 때, 불순물원 가스 공급시, 정지시의 반응시에는, Si기판(2040)과 Si의 화학반응에 의한 표면부의 변질층 형성을 피하기 위하여, 기판의 Si가 반응하지 않는 분위기가 좋고, Ar 등의 단원자 가스 분위기, 수소 등의 환원 분위기가 바람직하며, 구체적으로는 수소분위기가 바람직하다. 공급정지시의 열처리 분위기의 제어는, 퇴적물은 충분히 표면이 피복되지 않은 경우가 많고, 다공질 형상 등 표면이 부분적으로 노출되어 있는 상 태가 걱정되기 때문이며, 퇴적물이 충분히 표면을 치밀한 막으로서 덮고, Si기판이 분위기에 노출되지 않는 경우에는, 상기 분위기에 한정하지 않고, 확산성이 좋은 분위기하로 할 수 있다. 도 10의 (b-2), (c-2)의 분포 2061-2062, 2071-2072에 예시하는 바와 같이, 확산영역(2041, 2042)은 표면측(2041b, 2042b)으로부터 확산되고, 심층측(2041a, 2042a)은 표층측으로부터의 확산에 의존하기 때문에, 즉 표면측 영역(2041b, 2042b)이 심층측보다 고농도이며, 표면 근방이 가장 고농도의 불순물 영역으로서 형성된다. 이 분포는 Si/GaN 이종접합부에서 바람직하게 기능하다.
또한, 상기 Si층 형성과 마찬가지로, 질화물 반도체의 적층구조(2140) 형성시에 Si확산영역(2042)은 열확산되어 최종적인 Si영역(2042')이 형성되기 때문에, 그 열확산을 고려하여 Si확산영역(2042)을 형성할 필요가 있다.
본 발명에서 기상확산에 사용되는 p형 불순물원 가스의 재료로는, TEB 외에, B2H6(디보란), TMB(트리메틸붕소) 등을 들 수 있다. 수소화물(예를 들어, 디보란)의 경우, 열 CVD가 바람직한 기상확산수단이 된다.
(고상 불순물 확산)
본 발명에서의 불순물 확산의 제2 방법으로는 도 11에 나타내는 바와 같이, 불순물원이 되는 부재를 Si기판(2050) 표면에 형성하여 열처리함으로써, 기판(2050) 안에 불순물을 확산시켜 기판(2050)에 확산영역(2053)을 형성한다. 이 때, 불순물원의 부재(2051)는 제거되며, 이어서 계속되는 질화물 반도체의 적층구조(2140)의 형성공정이 실시된다.
이와 같은 고상 불순물의 확산은, Si반도체 기술로서 종래 알려진 방법을 이용할 수 있으며, 구체적으로는 p형 불순물이 첨가(도프)된 재료, p형 불순물 원소의 화합물 등의 피복막(51)을 형성하여, 열처리 분위기하에서 열확산된다. 열처리 온도 및 분위기는, 상기 기상 불순물 확산과 마찬가지로, 그 재료, 막질(膜質) 등에 의존한다. 구체적인 예로서 붕소도프 실리카 글라스(BSG)의 경우에는, 산화분위기하 []℃{온도예나 온도범위}에서 열처리하여 열확산 영역이 형성된다. 불순물 분포는 상기 기상확산과 마찬가지로 표층측(2053b)이 심층측(2053a)보다 고농도가 되며, 특히 표면근방에서 최대 농도가 되고, 또한 이후에 계속되는 질화물 반도체의 적층구조(2140) 형성공정에 의해, 이 불순물 확산영역(2053)은 더욱 열확산되어 최종적으로 Si영역(2011)이 되는 확산영역(53')으로 형성된다.
본 발명에서 고상확산에 사용되는 p형 불순물원의 막재료로는 붕소가 도프된 재료, 붕소의 화합물 등이 있으며, 구체적으로는 전자로서 BSG, 후자로서는 HBO2 등을 들 수 있다.
[소자구조]
(Si/GaN 이종접합부)
질화물 반도체층(2021~2023)을 성장시키는 표면을 제공하는 이종접합부(2020)의 표면에서의 Si층·영역(기판표면)(2011)은, 질화물 반도체의 성장에 적합한 결정표면을 제공하도록 하는 것이 바람직하다.
도 14는 본 발명의 접합부(2020)를 이해하기 위하여, Si기판 위에 n형층, 활 성층, p형층의 질화물계 반도체 발광소자를 설치하고, 기판을 p형 Si기판, n형 Si기판으로서 제작한 소자의 Vf를 측정하는 실험이다. p형 Si기판 즉, p-Si기판/n형 GaN계 반도체층/활성층/p형 GaN계 반도체층의 적층구조에서의 Vf와, 종래의 질화물계 반도체 소자(n형 Si기판, 즉 n-Si기판/n형 GaN계 반도체층/활성층/p형 GaN계 반도체층의 적층구조)에서의 Vf를 비교하는 도면이다. 이 실험에서의 LED칩의 크기는 100㎛×100㎛이며, 현재 일반적인 LED(□300㎛) 면적의 약 10분의 1 크기로 되어 있다.
전류를 5mA(50A/cm2)로 하여 실험하고 Vf를 비교하였더니, 도 13에 나타내는 바와 같이, 종래의 질화물계 반도체 소자(n형 Si기판)의 Vf가 5.1V인데 대하여, 본 발명의 일태양에 따른 질화물계 반도체 소자(p형 Si기판)의 Vf는 4.0V가 되었다. 따라서, 본 실험에 한하면, 본 발명의 일태양의 p형 Si기판에서 Vf가 1.1V 개선 즉, 일부 구성에 따른 p형 Si/GaN의 이종접합을 가지는 소자에 있어서, 이종접합부에서 Vf가 떨어지는 것을 알 수 있다.
또한, 도 14에 나타내는 바와 같이, 상승전압은 본 발명의 일태양에 따른 p형 Si기판의 질화물계 반도체 소자에서 3.2V, 종래의 질화물계 반도체 소자에서 4.2V가 되었다. 따라서, 본 실험에 한하여 말하면, 본 발명의 일태양의 p형 Si기판에서 Vf가 1V 개선 즉, 일부 구성에 따른 p형 Si/GaN의 이종접합을 가지는 소자에 있어서 이종접합부에서 Vf가 떨어지는 것을 알 수 있다.
이와 같이 본 실험에 따르면, 종래보다 Vf가 낮은 질화물 반도체 소자를 얻 을 수 있다. 또한, 질화물 반도체층과 Si층·영역(2011)의 접합부에서는 I-V특성이 대략 선형이 되어, 양호한 오믹특성이 얻어지고 있다고 생각된다. 한편, 여기서, '대략 선형'이란, I-V특성이 엄밀하게 선형인 경우는 물론, 엄밀히 선형이 아닌 경우도 포함한다는 의미이다.
(Si측 접합부(2020) 근방 영역, 제1 도전형 영역(2110))
이상 설명한 바와 같이, 본 발명의 Si/GaN 이종접합부(2020)에서는, 그 접합부 근방에서 Si 반도체측을 p형 불순물 함유 혹은 p형층·영역, 질화물 반도체측을 p형 불순물 함유 혹은 n형 질화물 반도체층(영역)으로 하는 것이 바람직하다.
본 발명의 소자구조의 일실시형태에서는, 적어도 제1 도전형 영역을 가짐으로써, 이 제1 도전형 영역에 Si/GaN 이종접합부를 가지는 구조이다. 제1 도전형 영역 위에 그것과 다른 도전형의 제2 도전형 영역을 부가적으로 가지는 소자구조로 할 수도 있다. 구체적으로는, 도 8 및 도 9에 나타내는 바와 같이, 제1 도전형 영역(2110)(n형 질화물 반도체)과 그 위의 제2 도전형 영역(2120)(p형 질화물 반도체)을 가지는 구조이다. 다른 관점에서는, 이종접합부(2020)보다 위에 질화물 반도체의 적층구조(2140)가 설치되며, 이종접합부측의 질화물 반도체(2021)가 제1 도전형 영역의 일부에 할당되어, 이종접합부측의 Si층·영역(2011)과 함께 제1 도전형 영역을 형성한다.
이와 같이, 이종접합부(2020)를 가진 제1 도전형 영역이 소자구조에 설치되는 경우, 도 10 내지 도 12의 불순물 분포도인 (c-1), (d-1)에 나타내는 바와 같이, 질화물 반도체의 n형 불순물 분포는 여러가지 형태를 가질 수 있는데, 기본적 인 구성으로서, 이종접합부(2020)에 가까운 근방 영역에서 고농도, 그보다 떨어진 영역에서 저농도의 구조로 되어 있다. 이는 상술한 고농도의 n형 질화물 반도체에 의한 이종접합부 형성이, 그 이종접합계면에서의 전하이동이 양호해지는 경향이 있다는 점과, 한편으로는, 고농도 도프와 이종 표면으로부터의 GaN계 반도체 성장에 의한 결정성 악화가 있기 때문에, 이종접합부의 근방 영역보다 위의 질화물 반도체의 적층구조(2140) 영역에서는, 저농도로 하여 결정성을 회복, 향상시키는 것이 중요해진다. 특히, 활성층, 제2 도전형 영역 등, 소자구조가 다른 도전형 영역, 능동영역, 특히 발광소자에 있어서는, 발광 재결합 영역이 되는 활성층의 결정성이 소자특성을 결정하는 중요한 요인이 되기 때문이다. 또한, 도 12의 (d-2)와 같은 n형 불순물 분포(2080)의 경우, 근방부의 고농도 영역과, 그보다 저농도 영역을 가지고, 이 저농도 영역 안에서 농도 분포가 있는 예를 나타내고 있는데, 도전성, 소자의 순방향전압의 상승 등을 고려하여, 부분적으로 높은 농도로 도프되는 형태를 나타내고 있다. 이러한 경우, 적어도 막두께 평균 농도보다 고농도의 근방부를 형성하는 것이 바람직하다.
(Si 반도체 영역)
본 발명의 소자구조에 있어서, Si층·영역(2011)은 도 8, 도 9a 및 도 9b에 나타내는 바와 같이, 여러가지 기능 특히, 전하의 이동방향에서 사용할 수 있다. 분류해보면, 도 8 및 도 9b에 나타내는 바와 같이, Si층·영역(2011) 및 Si기판(2010) 혹은 Si기판(2010)의 일부영역, 도 9b의 점선부(2130, 2140)로 나타내는 바와 같은 영역이 모두 능동영역 즉, 제 1 도전형 영역 안에 설치되는 형태와, 도 9a에 나타내는 바와 같이 Si층·영역(2011) 혹은 그 일부 영역 예를 들어, 질화물 반도체의 적층구조(2140) 측의 표층측 영역(2011a)이 능동영역 즉, 제1 도전형 영역 안에 설치되는 구조가 있다.
후자(後者)의 경우, 능동영역 외의 일부 Si층·영역(2011b)(심층측) 및/또는 Si기판은 도전형 또는 도전형이 특별히 상관없이, 예를 들어 도 9a의 기판(10)에 나타내는 바와 같이 p형(2010a), n형(2010b), 비도전성 또는 i형(2010c) 중 어느 것이든 가능하다. Si 반도체 영역의 구체적인 농도 분포로는 도 10 내지 도 12의 분포도 (b-2), (c-2), (d-2)에 나타내는 바와 같이, Si층·영역(2011)과 동일한 도전형의 기판의 예(2060, 2070)(도 12), 2062(도 12)의 예에서 볼 수 있는 바와 같이, 원래의 Si기판(2030, 2040)이 p형 불순물 함유 혹은 p형이면, Si층·영역(2011)의 형성시, 형성후의 열확산에 있어서, 확산하기 전에 어느 정도의 농도가 있기 때문에, 확산성이 낮아지며, Si층·영역(2011)을 고농도로 유지할 수 있다. 즉, p형 Si기판의 고농도화를 실현하여 양호한 Si/GaN 이종접합부에 크게 기여할 수 있다.
한편, 전자(前者)의 도전성 예를 들어, 역도전형, 비도전성으로 하는 경우에는, 도 10 내지 도 12의 농도분포(2072: 도 10, 비도전성, 2065: 도 11, 역도전형의 n형기판)에서 보이는 바와 같이, 기판의 깊이방향으로 Si층·영역(2011)의 p형 불순물 분포가 급격한 변화를 나타내는 기판 및 Si층·영역(2011)이 형성되게 된다. 이와 같은 급격한 농도분포를 이용하는 소자로는, 기판이면측과 소자구조(2140)측의 절연성을 높인 소자 예를 들어, 실장면을 기판이면측으로 하고, 실장 면과 소자를 절연하는 형태에서 유리하게 된다. 또한, Si층·영역(2011)에 있어서, 도 9a에 나타내는 바와 같이, 가로방향으로의 전하이동영역이 되는 소자구조의 경우, 전하이동영역, 나아가서는 능동영역의 깊이를 바람직하게 제어할 수 있다. 또한, Si기판(2010)과 Si층·영역(2011)의 Si반도체 안에서 p형, n형의 영역을 형성할 수 있기 때문에, 종래예에서 보이는 바와 같이, Si반도체의 여러가지 소자로 회로구조를 형성할 수도 있다. 한편, 비도전성 즉, Si층·영역(2011)보다(도전형에 상관없이, Si안의 불순물 농도로서) 저농도, 바람직하게는 무첨가의 Si기판을 사용하면, 그 위의 Si층 성장, Si영역의 형성에 있어서, 기판의 불순물양이 작기 때문에, 결정성을 높일 수 있다.
(제2 도전형 영역)
제2 도전형 영역은 주로, 제1 도전형 영역이 되는 도전형의 질화물 반도체로 형성되며, 구체적으로는 p형 영역으로서 형성된다.
이상 설명한 제1 도전형 영역, 제2 도전형 영역에 상관없이, 적층구조(2140) 안 혹은 외부에 부가적으로 별도의 도전형 영역 예를 들어, 종래예에 보이는 바와 같은 터널접합부를 질화물 반도체의 적층구조(2140) 안에 설치하는 구조 등을 설치할 수도 있다.
[질화물 반도체 적층구조(2140)]
도 8 및 도 9에 나타내는 발광소자구조를 예로 들어 아래 각 반도체층을 구체적으로 설명한다.
(n형 질화물 반도체층(2021))
n형 질화물 반도체층(2021)은 예를 들어, 단층이어도 복수층이어도 되는데, 결정결함이 적은 질화물 반도체층(2021)을 얻기 위하여, GaN 또는 혼성결정비 f가 0.2 이하인 AlfGa1-fN으로 하는 것이 바람직하다. 또한, n형 질화물 반도체층(2021)의 막두께는, 결정성, 특히 Si기판 위로의 이종기판 성장이기 때문에 크랙 발생, 저항값, 소자의 순방향전압(Vf)을 고려하여, 바람직하게는 0.1㎛ 이상 5㎛ 이하로 하여 Vf가 낮은 질화물 반도체 소자를 얻을 수 있다. 또한, 0.3㎛ 이상 1㎛ 이하로 하는 것이 더욱 바람직하고, 0.3㎛ 이상으로 함으로써 n형층(2021)의 결정성이 좋고, 그 위의 활성층(2022), p형층(2023)이 얻어지며, 또한 1㎛ 이하로 함으로써 질화물 반도체 소자구조에 크랙이 발생하기 어려워지고, 수율이 향상되는 경향이 있다. n형층에는 n측 클래드층의 캐리어 가둠 등 여러가지 소자기능층 등의 층을 설치함으로써 발광소자 특성이 높아져 바람직하지만, 그 층과 기판 혹은 층·영역(2011)과의 사이에, 버퍼층, 하지층을 설치하는 것이 바람직하고, 두껍게 결정성장시켜 결정성을 바람직하게 높이는 GaN층을 일부, 주기 구조의 일부로서 하지층을 설치하는 것이 바람직하고, Si기판으로부터 n형 질화물 반도체층으로 가장 바람직하게 전자가 주입되게 된다.
또한, n형층과 p형층 사이에 활성층을 설치하는 더블헤테로 접합의 질화물 반도체 소자구조를 가지는 경우에는, n측 클래드층으로서 활성층보다 밴드갭 에너지가 큰 층을 n형층(2022) 안의 활성층 측에 가지는 것이 바람직하다.
더욱 바람직하게는, n측 클래드층보다 Si기판측의 하지층으로서 AlN과 AlaGa1-aN(0≤a＜1)을 반복 적층한 다층막을 설치하면, Si와 GaN계 반도체와의 격자정수차, 성장공정시의 열팽창계수차 등에 의한 응력을 완화시킬 수 있으며, 그 위의 질화물 반도체층을 결정성 좋게 얻을 수 있다.
한편, 버퍼층(도시하지 않음)을 Si층·영역(2011) 표면 즉, GaN계 반도체의 성장초기에 구비함으로써, Si/GaN 이종 사이의 격자부정합을 완화시켜 결정성을 양호하게 할 수 있다. 조성으로서 바람직하게는 AlaGa1-aN(0≤a≤1), 보다 바람직하게는 AlN을 사용한다. 막두께는 바람직하게는 0.25nm 이상(1원자층 이상) 10nm 미만으로 한다. 0.25nm 이상으로 함으로써 버퍼층으로서 바람직하게 기능하며, 10nm 미만으로 함으로써 Si기판과 n형 질화물 반도체층 사이의 전기적 특성을 버퍼층이 없는 소자와 동등하게 유지할 수 있다.
이 버퍼층, 하지층들은 p형층이 기판측에 설치되는 경우에는, p형층에 설치된다.
본 발명에서의 n형 질화물 반도체층(2021) 특히, p형 Si층(2011)의 Si/GaN 접합부(2020) 근방의 n형층의 전자농도는, 바람직하게는 약 2×1018cm-3 이상 약 1×1020cm-3 이하로 한다. 이 때, 불순물 농도로서 바람직하게는 약 2×1018cm-3 이상 약 1×1021cm-3 이하로 한다. 이와 같이 했을 경우, n형 질화물 반도체층(2021) 특히, p형 Si층(2011)의 Si/GaN 접합부(2020) 근방에서 다수의 전자가 발생하여, n형 질화물 반도체층(2021)의 능동영역의 페르미 준위가 전도대 안에 존재하는 것으로 생각 된다. 또한, Si층·영역(2011)의 능동영역과 질화물 반도체층(2021)의 능동영역 사이에서의 공핍층이 얇아지는 것으로 생각된다. 그 결과, 보다 많은 전자가 Si층·영역(2011)의 가전자대로부터 n형 질화물 반도체층(2021)의 전도대로 주입되게 되어, 순방향전압(Vf)을 보다 낮출 수 있게 되는 것으로 생각된다.
(활성층(2022))
활성층(2022)에는 단일양자 우물구조나 다중양자 우물구조를 사용할 수 있으며, In 및 Ga를 함유하는 질화물 반도체 바람직하게는 InaGa1-aN(0≤a＜1)으로 형성된다. 다중양자 우물구조를 사용하는 경우에는, 활성층(5)이 장벽층 및 우물층을 가지게 되는데, 장벽층은 예를 들어 언도프의 GaN으로 하고, 우물층은 예를 들어 언도프 In0.35Ga0.65N으로 할 수 있다. 또한, 활성층 전체의 막두께는 특별히 한정되지 않고, 발광파장 등을 고려하여 장벽층 및 우물층의 각 적층회수나 적층순서를 조정함으로써 활성층의 각 막두께를 설정할 수 있다.
(p형 질화물 반도체층(2023))
p형 질화물 반도체층(2023)은 단층이어도 복수층이어도 되는데, n형 질화물 반도체층과 p형 질화물 반도체층 사이에 활성층을 설치하는 더블헤테로 접합의 질화물 반도체 소자구조를 가지는 경우에는, p측 클래드층으로서 활성층보다 밴드갭 에너지가 큰 p형층이 적어도 있으면 좋고, 기능적으로 설명하면, n형 질화물 반도체층측으로부터의 전자의 오버플로우를 방지하여, 활성층에서의 발광 재결합 확률을 높이는 층이 적어도 있으면 좋다.
또한 바람직하게는, Si기판(2010)측으로부터 차례로 p형 클래드층(도시하지 않음)과 양극이 형성되는 p형 컨택트층(도시하지 않음)을 가진다.
p형 클래드층은 다층막 구조(초격자 구조) 또는 단일막 구조이다. p형 클래드층을 초격자 구조로 하면, 결정성을 양호하게 할 수 있어 저항율을 낮출 수 있기 때문에, 순방향전압(Vf)을 낮출 수 있다. p형 클래드층에 도프되는 p형 불순물로서는 Mg, Zn, Ca, Be 등의 주기율표 제IIA족, IIB족 원소를 선택하고, 바람직하게는 Mg, Ca 등을 p형 불순물로 한다. 또한, p형 불순물 도프의 p형 클래드층이 p형 불순물을 포함하는 AltGa1-tN(0≤t≤1)으로 이루어지는 단일층으로 이루어지는 경우에는 약간 발광출력이 떨어지는데, 정전내압은 초격자의 경우와 거의 동등하게 양호한 것으로 할 수 있다.
p형 컨택트층의 조성으로는, 바람직하게는 3원 혼성결정의 질화물 반도체, 보다 바람직하게는 In, Al을 포함하지 않는 2원 혼성결정의 GaN으로 이루어지는 질화물 반도체로 한다. 더욱이 p형 컨택트층을 In, Al을 함유하지 않는 2원 혼성결정으로 하면, 양극과의 오믹접촉을 보다 양호하게 할 수 있어, 발광효율을 향상시킬 수 있다. p형 컨택트층의 p형 불순물로서는 p형 클래드층과 동등한 여러가지 p형 불순물을 사용할 수 있는데, 바람직하게는 Mg로 한다. p형 컨택트층에 도프하는 p형 불순물을 Mg로 하면, 질화물 반도체층으로서의 p형 특성을 쉽게 얻을 수 있고, 또한 오믹접촉을 쉽게 형성할 수 있다.
한편, 본 발명의 제3 실시예로서, 상술한 Si기판은 제1 영역에 있어서 상기 제13족 원소의 농도가 질화물 반도체층으로부터 멀어짐에 따라 증가하고, 더욱 멀어짐에 따라 감소하도록 할 수 있다. Si기판은 이온주입에 의해 바람직하게 질화물 반도체 소자구조에 전자를 공급하는 질화물 반도체 소자를 얻고 있는데, 이 이온주입은 Si기판의 질화물 반도체와 접하는 면(질화물 반도체 소자구조와의 계면)이 아니고, 면으로부터 멀리떨어진 위치를 노리고 주입하는 것이 바람직하다. 접하는 면을 노리고 주입하여, 접하는 면(계면)에서 주기율표의 제13족 원소의 농도가 가장 높아지면, 결정성이 좋은 질화물 반도체 소자구조를 형성할 수 없고, 소자구조 자체의 특성이 떨어지며, Vf가 낮은 질화물 반도체 소자를 얻을 수 없는 경향이 있다. 여기서, 면으로부터 멀리떨어진 위치는, 질화물 반도체를 가지는 측의 Si기판의 표면으로부터 깊이방향으로 100nm 이상으로 하는 것이 바람직하다.
이에 대하여, 질화물 반도체 소자구조와 접하는 면으로부터 멀리떨어진 위치에 이온을 주입하면, 주입하는 원소는 퍼짐을 가지고 Si기판에 포함되게 되어, 그 농도는 프로파일(profile)의 하류가 질화물 반도체 소자구조와 접하는 면에 위치하게 되어, 그 면에서 바람직한 p형의 Si가 되는 동시에, 질화물 반도체 소자구조가 결정성 좋게 얻어져, Vf가 낮은 질화물 반도체 소자를 얻을 수 있게 된다. 즉, Si기판은 상기 제13족 원소의 농도가 질화물 반도체층로부터 멀어짐에 따라 증가하는 것, 더욱이 제13족 원소의 농도가 질화물 반도체층으로부터 멀리떨어짐에 따라 증가하고, 더욱 멀어짐에 따라 감소되는 것이 바람직하다.
또한, 이온 주입후에 가열처리하는 것이 바람직하며, 가열처리함으로써 주입된 제13족 원소가 Si 안에서 확산되어, 농도 프로파일에서 높은 농도로부터 낮은 농도로 이동하게 된다.
또한, 이온주입을 이용함으로써, Al을 쉽게 도핑할 수 있는 동시에, 본 실시형태에 나타내는 농도 프로파일이 쉽게 얻어지는 경향이 있다.
또한, 본 발명의 제4 실시형태로서, 상기 Si기판과 상기 질화물 반도체층 사이에 완충영역을 구비하고, 상기 Si기판의 표면에 제1 결정영역과 제2 결정영역을 구비하며, 상기 제1 결정영역은 Al과 Si를 포함하는 제1 결정을 가지고, 상기 제2 결정영역은 Si를 포함하는 GaN계 반도체를 포함하는 제2 결정을 가지고 있다고 할 수 있다. Al과 Si을 포함하는 제1 결정을 가지는 제1 결정영역과, Si를 포함하는 GaN계 반도체를 포함하는 제2 결정영역을 Si기판의 표면에 분포시킴으로써, 결정성 좋은 질화물 반도체층을 Si기판 위에 형성할 수 있다.
여기서, 상기 제1 결정영역은 Al 및 Si를 포함하고, 이 Al 및 Si의 적어도 한쪽 질화물을 포함하는 제1 결정을 가지는 것이 바람직하며, 보다 구체적으로는, 제1 결정은 Al, Si를 포함한 결정체, Si를 포함한 AlN으로 이루어지는 결정체, Al를 포함한 SiN으로 이루어지는 결정체, SiAlN으로 이루어지는 결정체 등을 가진다고 할 수 있다. Al 및 Si를 포함하고, 적어도 한쪽 질화물을 포함하는 제1 결정을 가지는 제1 결정영역과, Si를 포함하는 GaN계 반도체를 포함하는 제2 결정을 가지고 있는 제2 결정영역을 Si기판의 표면에 분포시킴으로써, 결정성이 좋은 질화물 반도체층을 Si기판 위에 형성할 수 있다.
또한, 상기 Si기판 표면의 상기 제1 결정을 층형상으로 가지고, 상기 제1 결정 위에 상기 제2 결정을 가지는 것이 바람직하다. Si기판 표면에 제1 결정영역을 층형상으로 형성하고, 이 제1 결정영역 위에 제2 결정영역을 형성하며, 이 제2 결정영역 위에 질화물 반도체층을 형성할 수 있다.
또한, 상기 Si기판 표면에서 상기 제1 결정영역 및 상기 제2 결정영역 중 한쪽이 섬형상이며, 이 섬형상인 한쪽이 다른쪽에 둘러싸여 있도록 하는 것이 바람직하다. Si기판의 표면에 제1 결정영역과 제2 결정영역이 인접하여 공존하게 되기 때문에, Si기판 위에 있는 막이 캐리어의 주입·이동에 적합한 결정구조가 되어, Si기판 위에 질화물 반도체층을 바람직하게 형성할 수 있다.
또한, 상기 제2 결정영역은, 상기 Si기판 표면으로부터 형성된 부분과 상기 제1 결정영역의 표면으로부터 형성된 부분에서 제2 결정의 결정방위가 다른 것이 바람직하다. 제2 결정의 결정방위를 Si기판의 표면으로부터 형성된 부분과 제1 결정의 표면으로부터 형성된 부분에서 다르게 함으로써, Si기판 위에 결정성이 좋은 질화물 반도체층을 형성할 수 있다.
또한, 상기 Si기판의 표면으로부터 형성된 부분의 제2 결정의 결정방위가 (111)이고, 상기 제1 결정영역의 표면으로부터 형성된 부분의 제2 결정의 결정방위가 (0001)인 것이 바람직하다. 제2 결정영역에 대하여 Si기판의 표면으로부터 형성된 부분의 제2 결정의 결정방위를 (111)로 하고, 제1 결정영역의 표면으로부터 형성된 부분의 제2 결정의 결정방위를 (0001)로 함으로써, Si기판 위에 결정성이 좋은 질화물 반도체층을 형성할 수 있다.
또한, 상기 제1 결정영역이 상기 제2 결정영역에 덮여 있는 것이 바람직하다. Si기판 위에 형성되는 질화물 반도체층의 결정성을 양호하게 할 수 있다.
또한, 제2 결정은 Si를 포함하는 GaN으로 이루어지는 것이 바람직하다.
한편, Si기판(1)의 도전형을 특별히 한정하지는 않지만, Si기판(1)의 적어도 표면의 도전형을 p형으로 하면, Si기판(1)과 질화물 반도체층 사이에서 보다 양호하게 캐리어를 주입할 수 있으며, n형 Si기판으로부터 효율적으로 질화물 반도체층에 캐리어가 주입된다.
이와 같은 질화물계 반도체 소자의 형성방법에 대하여 설명한다.
먼저, Si기판(1) 위에 Al 또는 그 원료와 Si 또는 그 원료를 도입하여, Si기판 위에 결정(제1 결정)을 형성한다(제1 공정). 이 결정(제1 결정)은 층형상으로 형성하거나, 섬형상으로 형성할 수도 있다. 이와 같이 하면, Si기판(1) 위에 형성되는 질화물 반도체층의 결정성을 향상시킬 수 있다.
이어서, 층형상으로 형성된 결정(제1 결정) 위에 또는 섬형상으로 형성된 결정(제1 결정)을 덮도록, GaN계 질화물 반도체의 결정(제2 결정)을 형성한다(제2 공정). 한편, 제1 결정은 섬형상이 아니고 상술한 역(逆)섬형상으로 하여도 된다. 이러한 경우, 제1 결정이 섬을 거꾸로 한 듯한 오목부를 가지는 층형상으로 형성되어, 제2 결정이 이 오목부로부터 형성되게 된다. 한편, GaN계 질화물 반도체의 결정(제2 결정)과 제1 결정 사이에 있어서, GaN계 질화물 반도체의 결정이 Al을 포함하는 GaN계 질화물 반도체인 경우를 포함하는데, 이 경우 제1 결정영역측이 제2 결정영역보다 Al 농도가 높은 것이 질화물 반도체층의 결정성을 보다 향상시킬 수 있어 바람직하다.
또한, 제5 실시형태로서, 상기 Si기판과 상기 질화물 반도체층 사이에 완충 영역을 구비하고, 상기 완충영역은 기판측의 제1 영역과, 상기 제1 영역보다 상기 Si기판으로부터 멀리떨어진 제2 영역을 가지며, 상기 제1 영역 및 상기 제2 영역은, 질화물 반도체로 이루어지는 제1 층과, 상기 제1 층보다 두께가 작고 상기 제1 층과 조성이 다른 질화물 반도체로 이루어지는 제2 층을 번갈아 적층한 다층막 구조를 각각 가지고, 상기 제1 영역이 가지는 제1 층의 막두께는 상기 제2 영역이 가지는 제1 층의 막두께보다 크게 할 수 있다.
Si기판과의 격자정수차가 큰 층(제2 층)이, Si기판과의 격자정수차가 작은 층(제1 층)보다 얇은 막으로 형성된다. 제1 층은 질화물 반도체이기 때문에, Si기판에 대하여 격자정수가 작다. 즉, Si기판에 질화물 반도체층을 형성하면, 격자정수에 차가 있기 때문에, Si기판과 질화물 반도체층의 계면에는 각각 압축응력과 인장응력이 작용한다. 구체적으로는, Si기판에 질화물 반도체로 이루어지는 제1 층을 형성하면, 격자정수가 큰 Si기판에는 압축응력이 작용하는데 대하여, 격자정수가 작은 제1 층에는 인장응력이 작용한다. 제1 층에 인장응력이 작용하기 때문에, 이 제1 층을 계속 성장시키면, 그 성장면에서 크랙이 발생해 버린다. 또한, 이 크랙의 발생은 질화물 반도체층의 성장을 더욱 어렵게 한다. 여기에, Si기판에 대한 격자정수차가 제1 층보다 큰 질화물 반도체로 이루어지는 제2 층을 얇은 막으로 형성하면, 제1 층과 제2 층의 계면에서 제2 층에는 인장응력이 작용하고, 제1 층에는 압축응력이 작용한다. 즉, 인장응력을 계속 가지는 제1 층의 성장면에 압축응력이 작용하기 때문에, 크랙의 발생을 억제할 수 있다. 즉, 크랙의 발생을 억제하면서 제1 층을 형성할 수 있어, 제1 층과 제2 층을 번갈아 적층한 다층막 구조로 함으로써, 크랙을 억제한 질화물 반도체로 이루어지는 완충영역을 얻을 수 있게 된다.
더욱이, Si기판 위에, 제1 층과 제2 층의 크랙 발생을 억제한 제1 영역 위에, 제1 층과 제2 층을 번갈아 적층한 제2 영역을 형성함으로써, 결정성이 좋은 질화물 반도체층을 형성할 수 있게 된다. 여기서, 제12 발명에 따르면, 제1 영역이 가지는 제1 층의 막두께는 제2 영역이 가지는 제1 층의 막두께보다 크다. 즉, 제2 영역이 가지는 제1 층의 막두께는 제1 영역이 가지는 제1 층의 막두께보다 얇은 층으로 한다. 이에 의해, 결정성이 좋은 질화물 반도체층을 얻을 수 있다. 이 제2 영역은 제1 영역 위에 있음으로써 그 기능을 발휘한다. 예를 들어, 같은 두께로 제2 영역을 Si기판 위에 직접 형성하여도, 결정성이 좋은 질화물 반도체층이 얻어지지 않는다. 즉, 제2 영역은 Si기판 위이면서 크랙의 발생을 억제한 막 위에 형성함으로써 그 효과를 발휘할 수 있다.
이상으로부터, 제5 실시형태에 따르면, 결정성이 좋은 질화물 반도체층을 얻을 수 있게 된다.
여기서, 상기 완충영역에서의 상기 제2 층은 막두께가 대략 동일한 것이 바람직하다. 제2 층의 막두께가 대략 동일하게 되기 때문에, 다층막의 주기성이나 막두께비의 변화 등의 설계가 용이해진다.
또한, 상기 제1 층은, Al을 포함하고, 상기 제2 층보다 Al혼성결정비가 작은 것이 바람직하다. 다층막에서는 이것을 구성하는 2종의 층의 조성비차를 크게 하지 않으면, 각 조성 특유의 결정적 성질, 기계적 성질의 차가 작아져, 쌍방의 조성 성질을 끌어내 결정성장을 이룬다는 목적을 달성하기 어려워지고, 상기와 같이 하면, 제1 층의 Al 혼성결정비가 제2 층보다 작아지기 때문에, 제1 층 및 제2 층 쌍방의 성질을 끌어내 결정성장을 이룰 수 있다.
또한, 상기 제1 층은 AlxGa1-xN(0≤x≤0.5)이고, 상기 제2 층은 AlyGa1-yN(0.5＜y≤1)이며, (y-x)＞0.5로 하는 것이 바람직하다. 제1 층이 AlxGa1-xN(0≤x≤0.5)으로 되고, 제2 층이 AlyGa1-yN(0.5＜y≤1)로 되며, 또한 (y-x)＞0.5로 되기 때문에, 이 2종류의 층의 조성비 차를 크게 할 수 있어, 크랙을 억제하는 층으로서 충분히 기능을 발휘한다.
또한, 상기 제1 층은 질화물 반도체의 n형 불순물을 포함하는 것이 바람직하다. 제1 층에 질화물 반도체의 n형 불순물이 포함됨으로써, 완충영역을 바람직한 전하이동층으로 할 수 있다. 또한, Si기판과 다층막의 계면에서는 밴드구조의 차이에 기인한 밴드 불연속이 발생하기 때문에, 그 계면에 전위장벽이 형성된다. 그래서, 완충영역의 제1 층에 질화물 반도체의 n형 불순물을 함유시킴으로써, 전위장벽의 두께가 얇아져, Vf의 저감이 도모된다. 특히, 제1 층이 n형 불순물을 함유함으로써, Vf의 저감이 효과적으로 된다.
또한, 상기 완충영역은 상기 Si기판측이 상기 질화물 반도체층측보다 질화물 반도체의 n형 불순물을 많이 포함하는 것이 바람직하다. 다층막 구조의 제1 층이 n형 불순물을 포함함으로써 Vf가 줄어드는데, 이러한 효과는 Si기판과 다층막의 계면에서 발생하는 전위장벽에 의한 것이기 때문에, n형 불순물을 포함하는 층은 Si기판측의 제1 층인 것이 바람직하고, 반대로 Si기판측과 반대의 질화물 반도체층측 에서는 현저한 효과가 얻어지기 어렵다. 또한, 결정성의 관점에서 보면, n형 불순물을 포함하는 것은, 다층막 구조상의 질화물 반도체층의 결정성을 떨어뜨리게 된다. 그래서, Si기판측에 대하여 질화물 반도체층측의 n형 불순물을 줄임으로써, Vf의 저감과 함께, 결정성이 좋은 질화물 반도체층을 얻을 수 있다. 또한, Si기판측에 가장 가까운 제1 층을 다른 제1 층에 대하여 n형 불순물을 많이 포함시킴으로써, Si기판과 다층막 구조 사이에서의 전위장벽의 두께를 얇게 하여, 결정성의 저하를 억제하고, 바람직한 전하이동층으로 할 수 있다.
상기와 같이 하면, Si기판 위에 형성되는 질화물 반도체층의 결정성과 도전성을 함께 향상시킬 수 있다.
제5 실시형태에서는 인장응력을 계속 가지는 제1 층의 성장면에 압축응력이 작용하기 때문에, 크랙의 발생을 억제할 수 있다. 즉, 크랙의 발생을 억제하면서 제1 층을 형성할 수 있어, 제1 층과 제2 층을 번갈아 적층한 다층막 구조로 함으로써, 크랙을 억제한 질화물 반도체로 이루어지는 완충영역을 얻을 수 있게 된다.
또한, Si기판 위에, 제1 층과 제2 층의 크랙 발생을 억제한 제1 영역 위에, 제1 층과 제2 층을 번갈아 적층한 제2 영역을 형성함으로써, 결정성이 좋은 질화물 반도체층을 형성할 수 있게 된다. 여기서, 제2 실시형태에 따르면, 제1 영역이 가지는 제1 층의 막두께는 제2 영역이 가지는 제1 층의 막두께보다 크다. 즉, 제2 영역이 가지는 제1 층의 막두께는 제1 영역이 가지는 제1 층의 막두께보다 얇은 층이 된다. 이에 의해, 결정성이 좋은 질화물 반도체층을 얻을 수 있다. 이 제2 영역이 제1 영역 위에 있음으로써 그 기능을 발휘한다.
또한, 이 제5 실시형태를 실현하는 제1 층과 제2 층의 바람직한 막두께는 다음과 같다. 제1 층은 5nm 이상 100nm 이하, 더욱 바람직하게는 10nm 이상 40nm 이하, 제2 층은 제1 층보다 얇고, 1nm 이상 10nm 이하, 더욱 바람직하게는 1nm 이상 5nm 이하이다.
또한, 본 발명의 제6 실시형태로서, 질화물계 반도체 소자에 있어서, Si기판을 가지는 Si반도체의 보호소자부와, 이 기판 위에 질화물 반도체층이 적층된 발광소자구조부를 가지고, 이 보호소자부와 발광소자구조부의 접합부가 p형 Si반도체와 n형 질화물 반도체층으로 형성되어 있는 것이 바람직하다.
여기서, 제6 실시형태에 따른 질화물계 반도체 소자에서는 3단자소자이고, 이 3단자가 상기 발광구조부의 p, n 전극과, 상기 기판의 상기 발광소자구조부가 설치된 주면에 대향하는 주면에 설치된 보호소자부의 n전극인 것이 바람직하다.
또한, 제6 실시형태에서는, 상기 기판의 상기 발광소자구조부가 설치된 주면에 설치된 n전극과 발광구조부의 p전극이 접속되도록, 질화물계 반도체 소자에 배선이 설치된 내부 회로를 가지는 것이 바람직하다.
또한, 제6 실시형태에 따른 질화물계 반도체 소자는 2단자소자이고, 이 2단자가 상기 발광구조부의 n전극과, 발광구조부가 설치된 기판 주면에 대향하는 주면에 설치된 보호소자부의 n전극인 것이 바람직하다.
제6 실시형태의 일태양으로는, 종래의 면내에서 집적하는 회로구조가 아니고, 발광소자부와 보호소자부를 세로형으로 적층하고, 중층(重層)된 집적소자로 하고 있다. 이와 같이 발광소자부와 보호소자부를 적층한 소자로 함으로써, 칩 면적 에 대한 발광층의 면적, 나아가서는 발광소자부의 면적을 넓힐 수 있다.
예를 들어, 도 16 내지 도 18에서 보이는 바와 같이, Si기판 위에 적층된 질화물 반도체의 발광소자부와 Si의 보호소자가 n형 질화물 반도체와 p-Si로 접합된 반도체 소자임으로써, 이 n-GaN/p-Si 계면에서 종래보다 작은 전압으로 전류를 흘릴 수 있어, 각 소자 즉, LED의 구동, 보호소자의 구동이 바람직하게 이루어지며, 각 소자의 특성이 향상된다.
Si기판측에 Si반도체의 보호소자부를, 또한 그 기판 위에 질화물 반도체의 발광소자부를 중층한 적층구조체로 함으로써, 발광소자부의 발광을 차단하지 않고, 발광특성을 손상시키지 않으며, 발광소자부를 보호할 수 있는 반도체 소자로 할 수 있다.
또한, 보호소자부와 발광소자부의 접합부가 p-Si와 n형 질화물 반도체임으로써, 그 접합부에서의 밴드 장벽의 문제를 해결할 수 있어, 전하·전류가 접합부를 바람직하게 이동하여 각 소자의 동작기능이 향상된다.
발광소자부의 공통전극(6025)의 형성위치는, 도 16, 도 17a 및 도 17b에 나타내는 바와 같이 여러가지 형태가 가능하다. 도 16에서는 발광소자부의 한쪽 도전형 영역(여기서는, n형층)에 공통전극을 설치함으로써, 이종접합부(3020)는 이 전극(3025)보다 기판측 즉, 보호소자부(3110)에 설치되고, 이 접합부(3020) 즉, 보호소자부 구동시에 터널 접합이 된다.
제6 실시형태에 따른 질화물계 반도체 소자에서는, 보호소자부와 발광소자부를 역병렬로 접속하였을 때, 그 접속의 한쪽을 반도체 소자구조 안에 설치한 구조 를 가지고 있다. 도 19a 및 도 19b에 나타내는 바와 같이, 발광소자부의 한 쪽 전극(여기서는 p전극 위에 설치된 패드전극(3027))과, 기판의 발광소자부측에 노출되어 설치된 전극형성면의 전극을, 도 19b에 나타내는 바와 같이 배선(3040)에 의해 접속하고 있다. 이와 같이 반도체 소자구조 안에서 역병렬의 한쪽 접속을 담당함으로써, 기판전극을 실장면측으로 하면, 실장면에서의 접속과 발광소자부의 전극으로의 와이어 접속에 의해, 구동가능한 반도체 소자로 할 수 있어, 1개 와이어의 실장·구동이 가능해지고, 와이어 개수를 줄여, 반도체 소자가 탑재된 발광장치에 있어서, 밀봉부재의 열팽창 등에 의한 와이어 절단불량을 줄일 수 있다. 또한, 배선부에서 발광소자부가 덮이는 것에 의한 차광작용으로 광추출 효율이 감소된다고 생각되는데, 한편 발광소자부의 전극으로의 와이어 접속에서는, φ50~100㎛의 본딩영역(패드전극)을 필요로 하여 이에 의한 차광이 있다. 한편, 실시형태 4의 예에서는 패드전극(3027)(전극(3026))은 배선(3040)의 접속이기 때문에, 와이어 접속의 경우보다도 작은 면적으로 형성할 수 있으며, 광추출효율이 대폭 감소되지 않는 경향이 있다.
도 16 및 도 19a에는 실시형태 1, 4의 반도체 소자구조를 알기 쉽게 설명하기 위한 등가회로도가 오른쪽 위에 삽입되어 있는데, 엄밀하게 등가회로라고 한정되지는 않는다. 이 등가회로도로부터 알 수 있듯이, 도 16, 나아가서는 실시형태에서는, 역병렬 접속회로의 한쪽 반도체 소자구조의 외부에서 배선(3200)이 설치될 필요가 있는데, 도 19의 실시형태 4에서는, 발광소자구조에서 그 배선(3040)이 이루어진 2단자 소자로 되어 있다. 또 하나의 단자는 도면으로부터 알 수 있듯이, 발 광소자부와 보호소자부의 사이에서부터 추출된 상기 공통전극(3025)이며, 역병렬 접속의 다른 쪽이 중층형 적층체 즉, 적층계면의 이종접합부(3020)에서 접속된 구조로 되어 있다.
실시예 1
도 20은 제1 실시형태의 일례인 실시예 1에 따른 질화물계 반도체 소자(1001-1)를 나타내는 도면이다.
실시예 1에서는 질화물계 반도체 소자(1001-1)에 있어서, 양극(1007)을 p형 질화물 반도체층(1006)의 반(反)Si기판측에 설치하고, 음극(1008)을 Si기판(1002)의 반질화물 반도체층측에 설치하였다. 양극(1007)과 음극(1008)이 대향하는 면에 설치되어 있기 때문에, 양극(1007)과 음극(1008)을 동일면측에 설치하는 경우와 비교하여, 질화물계 반도체 소자(1001)를 소형화할 수 있게 된다. 한편, 양극(1007)은 p형 질화물 반도체층(1006)의 측면에도 설치할 수 있으며, 음극(1008)은 Si기판(2)의 측면에도 설치할 수 있고, 이와 같이 하여도, 질화물계 반도체 소자(1001-1)에서의 순방향전압(Vf)을 낮출 수 있다. 한편, 양극(1007) 및 음극(1008)의 재료나 크기는 본 발명의 구조상 특별히 한정되지는 않지만, 예를 들어, 양극(007)으로서는 Ni/Au, ITO 등을 사용할 수 있으며, 음극(1008)으로서는 W/Al을 사용할 수 있다.
도 20에 나타내는 실시예 1에서는, Si기판(1002)의 전부가 능동영역으로 되어 있고, 이 능동영역 전부가 그 도전형을 p형으로 하고, 상술한 홀 농도, p형 불순물 농도, 저항율로 되어 있다.
실시예 2
도 21은 제1 실시형태의 일례인 실시예 2에 따른 질화물계 반도체 소자(1001-2)를 나타내는 도면이다.
실시예 2에서는, 질화물계 반도체 소자(1001-2)에서 양극(1007)을 p형 질화물 반도체층(1006)의 표면에 설치하고, 음극(1008)을 Si기판(1002)의 양극과 대향하는 면에 설치하였다. 양극(1007)과 음극(1008)이 대향하는 면에 설치되어 있기 때문에, 양극(1007)과 음극(1008)을 동일면 측에 설치하는 경우와 비교하여, 질화물계 반도체 소자(1001-2)를 소형화할 수 있게 된다. 한편, 양극(1007)은 p형 질화물 반도체층(1006)의 측면에도 설치할 수 있고, 음극(1008)은 Si기판(1002)의 측면에도 설치할 수 있으며, 이와 같이 하여도 질화물계 반도체 소자(1001-2)에서의 순방향전압(Vf)을 낮출 수 있다. 한편, 양극(1007) 및 음극(1008)의 재료나 크기는 본 발명의 구조상 특별히 한정되지는 않지만, 예를 들어, 양극(1007)으로서는 Ni/Au, ITO(산화인듐주석) 등을 사용할 수 있고, 음극(1008)으로서는 W/Al을 이용할 수 있다.
도 21에 나타내는 실시예 2에서는, Si기판(1002) 전체(영역#1 및 영역#2)가 능동영역으로 되어 있으며, 그 도전형을 p형으로 하고 있다. 단, 이 중 영역#2(능동영역의 일부로서, n형 질화물 반도체층측의 영역)는 상술한 홀농도, p형 불순물 농도, 저항율을 가지고 있지만, 영역#1(능동영역의 일부로서, n형 질화물 반도체층측과 반대측 영역)은 상술한 홀 농도, p형 불순물 농도, 저항율을 가지고 있지 않다. 하지만, 이와 같은 경우에도 본 발명의 효과를 얻을 수 있으며, 본 발명에 포 함된다. 이 실시예 2에서 예로서 나타낸 바와 같이, Si기판(1002) 전부를 능동영역으로 하고 이 능동영역 중 n형 질화물 반도체층에 접하는 영역의 일부가 상술한 홀농도, p형 불순물 농도, 저항율을 가지며, 능동영역의 그 밖의 영역이 상술한 홀농도, p형 불순물 농도, 저항율을 가지지 않는 경우에도 본 발명에 포함된다.
실시예 3
도 22는 제1 실시형태의 일례인 실시예 3에 따른 질화물계 반도체 소자(1001-3)를 나타내는 도면이다.
실시예 3에서는, 질화물계 반도체 소자(1001-3)에서 양극(1007)을 p형 질화물 반도체층(1006)의 반Si기판측에 설치하고, 음극(1008)을 Si기판(1002) 위에 설치하였다. 한편, 양극(1007)은 p형 질화물 반도체층(1006)의 측면에도 설치할 수 있고, 음극(1008)은 기판(1002)의 측면에 설치할 수도 있으며, 이와 같이 하여도 질화물계 반도체 소자(1001-3)에서의 순방향전압(Vf)을 낮출 수 있다. 한편, 양극(1007) 및 음극(1008)의 재료나 크기는 본 발명의 구조상 특별히 한정되지 않지만, 예를 들어, 양극(1007)으로는 ITO(산화인듐주석) 등을 사용할 수 있고, 음극(1008)으로서는 W/Al을 사용할 수 있다.
도 22에 나타내는 실시예 3에서는, Si기판(1002)에서 영역#2(Si기판(1002)의 일부)가 능동영역으로 되어 있는데, 영역#1(Si기판(1002)의 일부)은 능동영역으로 되어 있지 않다. 영역#2(Si기판(1002)의 일부, 능동영역)는 그 전부에 대하여 도전형이 p형이고, 상술한 홀농도, p형 불순물 농도, 저항율을 가지고 있다. 실시예 3에서는 영역#1의 도전형을 특별히 한정하지 않지만, 이와 같은 경우이어도 본 발명 의 효과를 얻을 수 있으며, 본 발명에 포함된다. 이 실시예 3에 나타내는 바와 같이, Si기판(1002) 전부를 능동영역으로 하고, 이 능동영역 중의 n형 질화물 반도체층에 접하는 영역의 일부가 상술한 홀농도, p형 불순물 농도, 저항율을 가지고, 능동영역의 그 밖의 영역이 상술한 홀농도, p형 불순물 농도, 저항율을 가지지 않는 경우에도 본 발명에 포함된다.
실시예 4
도 23은 제1 실시형태의 일례인 실시예 4에 따른 질화물계 반도체 소자(1001-4)를 나타내는 도면이다.
실시예 4에서는, 질화물계 반도체 소자(1001-4)에서 양극(1007)을 p형 질화물 반도체층(1006)의 표면에 설치하고, 음극(1008)을 양극(1007)과 동일면측의 n형 질화물 반도체층(1004)의 표면에 설치하였다. 양극(1007)과 음극(1008)이 동일면측에 설치되어 있기 때문에, Si기판(1002)의 도전성을 고려할 필요가 없다. 한편, 양극(1007)은 p형 질화물 반도체층(1006)의 측면에도 설치할 수 있고, 음극(1008)은 n형 질화물 반도체층(1004)의 측면에 설치할 수도 있으며, 이와 같이 하여도 질화물계 반도체 소자(1001-4)에서의 순방향전압(Vf)을 낮출 수 있다. 한편, 양극(1007) 및 음극(1008)의 재료나 크기는 본 발명의 구조상 특별히 한정되지 않지만, 예를 들어, 양극(1007)으로서 Ni/Au 등을 사용할 수 있고, 음극(1008)으로서는 Ti/Pt를 사용할 수 있다.
도 23에 나타내는 실시예 4에서는, Si기판(1002)에서 영역#2(Si기판(1002)의 일부)가 능동영역으로 되어 있는데, 영역#1(Si기판(1002)의 일부)은 능동영역으로 되어 있지 않다. 영역#2(Si기판(1002)의 일부, 능동영역)는 그 전부에 대하여, 도전형이 p형이고, 상술한 홀농도, p형 불순물 농도, 저항율을 가지고 있다. 실시예 4에서는 영역#1의 도전형을 특별히 한정하지 않지만, 이와 같은 경우에도 본 발명의 효과를 얻을 수 있으며, 본 발명에 포함된다. 이 실시예 4에 나타낸 바와 같이, Si기판(1002)의 전부를 능동영역으로 하고, 그 능동영역 중의 n형 질화물 반도체층에 접하는 영역의 일부가 상술한 홀농도, p형 불순물 농도, 저항율을 가지며, 능동영역의 그 밖의 영역이 상술한 홀농도, p형 불순물 농도, 저항율을 가지지 않는 경우에도 본 발명에 포함된다.
실시예 5
실시예 1 내지 실시예 4에 따른 질화물계 반도체 소자(1001-1, 1001-2 1001-3, 1001-4)는 예를 들어 다음과 같이 하여 제조할 수 있다.
먼저, Si기판(1002)을 반응용기 안에 세트하고, 수소를 흘리면서 Si기판(1002)의 온도를 상승시켜 Si기판(1002)을 클리닝한다.
이어서, 소정의 온도에서 n형 질화물 반도체층(1004)을 성장시킨다.
이어서, 장벽 + 우물 + 장벽 + 우물… + 장벽의 순으로 장벽층 5층과 우물층 4층을 번갈아 적층하여, 다중양자 우물구조로 이루어지는 활성층(5)을 성장시킨다.
이어서, 초격자 구조의 다층막으로 이루어지는 p형 다층막 클래드층을 성장시킨다.
이어서, p형 컨택트층을 성장시킨다.
이어서, 온도를 실온까지 낮추고, 다시 질소분위기 중에서 Si기판(1002)을 반응용기 안에서 어닐링하여, p형 질화물 반도체층(1006)을 다시 저저항화한다.
여기서, 양극(1007)과 음극(1008)을 동일면측에 설치하는 경우에는, Si기판(1002)을 반응용기로부터 꺼내어, 최상층의 p형 컨택트층에서, 양극(1007)을 형성하는 위치에 소정 형상의 SiO2 마스크를 두께 1㎛로 형성하고, RIE(반응성 이온 에칭) 장치에서 p형 컨택트층 측으로부터 에칭한다. 그리하여, 형성한 SiO2 마스크 위에 일부를 남기고 또한 레지스트막을 형성하며, RIE에 의해 Si기판(1002) 또는 n형 질화물 반도체층(1004)에서의 일부 표면을 노출시킨다.
이어서, 최상층에 있는 p형 컨택트층의 거의 전면에, 투광성 전극으로서 막두께 300nm의 ITO로 이루어지는 양극(1007)과, 그 양극(1007) 위에 본딩용 Au로 이루어지는 패드 전극(도시하지 않음)을 0.5㎛의 두께로 형성한다. 한편, 양극과 동일면 측의 Si기판(1002)의 표면(또는 에칭에 의해 노출시킨 Si기판(1002) 내지는 n형 질화물 반도체층(1004)의 표면)에는 W와 Al을 포함하는 음극(1008)을 형성한다.
이상과 같이 하여 형성한 Si기판(1002)을 연마하여 칩화하면, 질화물계 반도체 소자(1001-1, 1001-2, 1001-3, 1001-4)를 얻을 수 있다.
이와 같이 하여 얻은 질화물 반도체 소자(1001-1, 1001-2, 1001-3, 1001-4)를 리드프레임(도시하지 않음) 등에 장착하여 본딩한 후, 밀봉부재(도시하지 않음)로 밀봉한다. 여기서 밀봉부재로는, 원하는 파장의 광을 투과시킨 투광성 수지가 사용되며, 예를 들어, 에폭시 수지나 Si수지나 아크릴 수지 등이 적합하다. 한편, 밀봉부재에는 광을 확산시키는 광확산재나 질화물계 반도체 소자(1001-1, 1001-2, 1001-3, 1001-4)로부터의 광에 의해 여기되어 그 파장보다 장파장의 광을 발광할 수 있는 형광물질 등을 혼입시켜도 된다. 밀봉부재의 형상은 임의로 설계할 수 있으며, 예를 들어 반원주형상이나 직선형상 등으로 할 수 있다.
실시예 6
본 발명의 제2 실시형태의 일례인 실시예 6에 대하여 설명한다.
2인치φ의 p형 Si기판(2010)(캐리어 농도 8×1018/cm3, B[붕소] 도프)을 준비하고, MOVPE 장치의 노 안에 반송하여, 캐리어 가스 H2의 수소분위기하에서 열세정(thermal cleaning) 처리(1150℃)한 후, 온도 800℃에서 p형 불순물(여기서는 붕소)원 가스의 TEB를 공급하여(20sccm, 5분), 수소의 환원분위기하에서 붕소를 퇴적시킨 후, TEB의 공급을 정지하고, 수소분위기하에서 온도 1080℃, 5분간 보유하여 열확산처리한다. 여기서는 TEB를 사용하였는데, 열CVD에 의해 기상확산시키는 방법도 바람직하게 사용할 수 있다.
이와 같이 하여 얻어진 Si기판은, 그 표면영역에서 p형 불순물(여기서는 붕소) 농도를 2×1020/cm3 정도까지 상승시킬 수 있다.
열확산처리에 이어 같은 노 안에서 연속시켜 아래의 질화물 반도체층을 적층하는 반응처리를 실시하여 적층구조(2140)를 형성한다.
Si 도프 GaN의 n형층(2021)(컨택트층), InGaN/GaN을 복수 쌍 적층한 다중양자 우물구조의 활성층(2022), Mg 도프 GaN의 p형층(2023)(컨택트층) 등을 적층한다. 여기서, n형층과 p형층의 각 컨택트층과 활성층 사이(n형층 안, p형층 안)에 클래드층, 개재층 등을 설치하여도 된다. 또한, 상술한 바와 같이, Si기판과 질화물 반도체와, 특히 활성층과의 사이에 하지층, 개재층을 설치할 수 있다.
이와 같이 하여 도 8에 나타내는 바와 같이, Si기판(2010)(p형 Si기판(2010a))의 표면측에 p+영역(2011)을 가지는 기판을, 발광소자(2100)의 제1 도전형 영역(2110)의 일부로서 설치하고, 그 기판 표면에 GaN계 반도체 적층구조(2140)로서 발광소자(2100)의 제1 도전형 영역(2110)의 일부가 되는 n형층(2021), 활성층(2022), p형층(2023)(제2 도전형 영역(2120))을 적층한 구조가 형성된 적층구조체(2130)가 얻어진다. 이 때, p+형 영역(2011)의 p형 불순물 농도분포는 도 10의 (c-2)에 모식적으로 나타내는 바와 같이, 질화물 반도체의 적층구조(2140) 형성에 의해 더욱 확산됨으로써, 분포가 변화하여 보다 깊은 영역의 고농도화가 이루어지며, 표면영역의 농도도 3~10×1019/cm3 정도로 떨어진다고 생각된다.
이어서, p형층(2023) 표면에 양극(2026)(투광성 전극, 예를 들어, ITO), Si기판(10)의 이면에 음극(2015)(예를 들어, W/Al)을 형성하여, 반도체 소자(발광소자)(2100)가 얻어진다. 도시하지 않았지만, 양극(2026) 위에 와이어 본딩용 패드전극(예를 들어, Cr/Au)을 설치한다.
여기서, p형 질화물 반도체층용 전극의 재료로는 Ni, Pt, Pd, Rh, Ru, Os, Ir, Ti, Zr, Hf, V, Nb, Ta, Co, Fe, Mn, Mo, Cr, W, La, Cu, Ag, Y로 이루어지는 군으로부터 선택된 적어도 1종을 포함하는 금속, 합금, 적층구조 또한 이 화합물들, 예를 들어, 도전성 산화물 등이 있으며, 도전성 금속산화물(산화물 반도체)로 서는 주석을 도핑한 두께 5nm~10㎛의 산화인듐(ITO), ZnO, In2O3, 또는 SnO2 혹은 이것들에 Ga 등의 질화물 반도체의 III족 원소 등을 도핑한 것 등을 들 수 있으며, 투광성을 가지는 전극으로서 바람직하게 사용된다. 산화물 반도체 재료의 경우에는, 각 도전형층(2021, 2023)과 그 전극(2025, 2026)(도 9)의 중간적인 기능을 가지는 형태가 되어, 도전형층(2021, 2023)과 금속산화물의 도전성을 같게하여도 되고, 다른 도전형의 산화물 반도체층을 전극으로 하는 경우에는, 적층구조(2140)와의 사이에 아무 개재층(역도전형층, 산화물 반도체, 금속층)을 더욱 두고 사용하여도 되며, 또한 전류확산도체로서 기능하기 때문에, 제1 도전형 영역(2021)측의 확산도체로서 이와 같은 반도체층, 전극재료를 사용하여도 된다. 또한, 이후의 실시예와 같이 n형층(제1 도전형 영역(2120))에 전극을 설치하는 경우에도 양극과 마찬가지로 투광성 전극재료를 사용할 수 있다.
이와 같이 하여 얻어진 발광소자의 발광은, 질화물 반도체의 적층구조(2140)측을 주요한 광추출측으로 하여, 적층구조(2140) 측면으로부터도 발광하는 것이 된다. 또한, 발광소자의 Vf는 참고예 1로서 나타내는 p형 Si기판 위에 직접 적층구조(2140)를 설치한 것과 비교하여 0.2~0.4V 정도 떨어지는 경향이 있으며, 예를 들어 약 3.1V의 것이 얻어진다.
실시예 7
본 발명의 제2 실시형태의 일례인 실시예 7에 대하여 설명한다.
실시예 6과 같은 2인치φ의 p형 Si기판(2010)을 준비하고, 열 CVD 장치로 반 송하여, Si 반도체층(2011)으로서 H2 분위기하, 1100℃에서 Si원 가스인 SiH4(혹은 SiH2Cl2)와 p형 불순물(여기서는 붕소)원 가스인 B2H6을 공급하여, Si층을 300nm 형성하고, 깊이방향으로 거의 균일한 도프량의 층으로 한다.
이어서, 실시예 1과 같은 질화물 반도체의 적층구조(2140)를 형성하고, 전극을 설치하여 발광소자를 제작한다.
실시예 8
본 발명의 제2 실시형태의 일례인 실시예 8에 대하여 설명한다.
실시예 1과 같은 2인치φ의 p형 Si기판(2010)을 준비하고, 표면에 p형 불순물(여기서는 붕소)의 확산원 막으로서 BSG를 형성하며, 산화로에 반송하여 열처리하고, 기판 표면에 p+영역(2011)을 형성하며, 막을 BHF 등으로 제거하여 기판표면의 p+형 영역(2011)을 노출시킨다.
이어서, 실시예 1과 마찬가지로 MOVPE 장치에 기판을 반송하여 질화물 반도체의 적층구조(2140)를 형성하고, 전극을 설치하여 발광소자를 제작한다.
실시예 9
본 발명의 제2 실시형태의 일례인 실시예 9에 대하여 설명한다.
비도전성 Si기판(2010c)을 사용하여 실시예 1과 마찬가지로 Si영역(2011)을 형성한 후, 적층구조(2140)를 형성하고, 도 9a에 나타내는 바와 같이, Si기판의 Si영역(2011)의 일부가 노출되는 깊이로 에칭에 의해 전극형성면을 노출시켜, 실시예 1과 마찬가지의 양극(2026)과, 노출시킨 기판 표면의 Si영역(2011)에 음극(2025)(예를 들어, W/Pt/Au)을 형성하여 발광소자를 제작한다. 도시하지 않았지만, 질화물 반도체층(2140) 표면측에 단락방지(절연구조형성), 표면보호를 위하여, 투광성 절연막 예를 들어, SiO2를 전극으로부터 노출된 영역에 형성하여도 된다.
얻어진 발광소자(2100)는, n형 영역의 제1 도전형영역(2110)에는 p+형 Si영역(2011)이 포함되며, Si기판(2010c)은 비도전성이기 때문에 거의 전류가 흐르지 않는 영역이 된다.
참고예 1
본 발명의 제2 실시형태에서의 참고예 1에 대하여 설명한다.
실시예 7과 같은 2인치φ의 p형 Si기판(2010)을 준비하고, Si기판(2011)을 형성하지 않은 것 외에는 실시예 1과 마찬가지로, n형 질화물 반도체층, 활성층, p형 질화물 반도체층의 적층구조(2140)를 형성하며, 전극 등을 형성하여 발광소자를 제작한다. 실시예 7과 비교하여 Si기판(2011)을 가지지 않는 즉, 열확산공정을 가지지 않는 것 외에는 마찬가지로 하여 제작되며, 이 발광소자의 발광특성은 실시예 7과 거의 동등하게 할 수 있으며, 또한 Vf는 양호한 것으로 3.6V 정도의 것을 얻을 수 있다.
본 발명의 질화물 반도체 소자는 발광소자에 대하여 설명하였지만, n형 질화물 반도체층과 p형 질화물 반도체층을 적어도 적층한 수광소자 등에도 적용할 수 있으며, 또한 질화물 반도체를 이용한 전계효과 트랜지스터(FET: Field Effect Transistor) 등에도 적용할 수 있다.
이상의 설명은 모두 본 발명의 실시형태에 관한 것으로, 전혀 본 발명을 한정하지 않는다. 본 발명에는 본 발명의 요지가 변경되지 않는 한 모든 질화물계 반도체 소자 및 그 제조방법이 포함된다.
Claims (51)
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서,상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고,상기 Si기판에서의 능동영역의 도전형이 p형인 것을 특징으로 하는 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서,상기 Si기판의 적어도 일부와 상기 질화물 반도체층을 능동영역에 포함하고,상기 Si기판에서의 능동영역의 다수 캐리어가 홀인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 Si기판에서의 능동영역의 홀 농도가 약 1×1018cm-3 이상 약 1×1021cm-3 이하인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 Si기판에서의 능동영역의 불순물 농도가 약 1×1018cm-3 이상 약 1×1022cm-3 이하인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 Si기판에서의 능동영역의 저항율이 약 0.05Ωcm 이하인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 질화물 반도체층이 상기 Si기판측으로부터 n형 질화물 반도체층과 p형 질화물 반도체층을 차례로 가지고, 상기 n형 질화물 반도체층이 상기 Si기판의 능동영역과 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 6 항에 있어서,상기 n형 질화물 반도체층은 적어도 상기 Si기판에 가장 가까운 측이 n형 GaN층인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 6 항 또는 제 7 항에 있어서,상기 Si기판의 능동영역과 접하는 n형 질화물 반도체층의 전자농도가 약 1×1017cm-3 이상 약 1×1021cm-3 이하인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,상기 Si기판의 능동영역에 접하는 n형 질화물 반도체층의 n형 불순물 농도가 약 1×1017cm-3 이상 약 1×1022cm-3 이하인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,상기 Si기판과 상기 질화물 반도체층의 계면은, 캐리어가 터널 효과에 의해 통과하도록 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,상기 Si기판과 상기 질화물 반도체층은 축퇴하여 이루어지는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,상기 Si기판과 상기 질화물 반도체층의 계면에서의 I-V 특성이 대략 선형이 되는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,상기 질화물 반도체층에 발광 또는 수광할 수 있는 활성층이 포함되는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,양극 및 음극을 가지고,상기 양극은 상기 질화물 반도체층에 포함되는 p형 질화물 반도체층과 접하고,상기 음극은 상기 Si기판과 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 14 항에 있어서,상기 양극과 상기 음극이 대향하는 면에 설치되어 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,양극 및 음극을 가지고,상기 양극은 상기 질화물 반도체층에 포함되는 p형 질화물 반도체층과 접하고,상기 음극은 상기 질화물 반도체층에 포함되는 n형 질화물 반도체층과 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 14 항 또는 제 16 항에 있어서,상기 양극과 상기 음극이 동일면측에 설치되어 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,상기 Si기판은 적어도 능동영역에 p형 불순물을 포함하고, 그 p형 불순물이 붕소 또는 알루미늄 중 적어도 하나인 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,상기 Si기판은 그 (111)면에 있어서, 상기 질화물 반도체층의 (0001)면과 접하여 있는 것을 특징으로 하는 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판보다 p형 불순물 농도가 큰 Si결정층을 가지고, 이 Si결정층 위에 접하여, 상기 질화물 반도체층으로서 n형 질화물 반도체층을 가지는 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, 상기 Si기판과 상기 질화물 반도체층의 접합부 및 그 근방 영역에, 이 접합부 근방 영역 바깥측의 상기 기판측 영역보다 고농도의 p형 불순물을 가지는 Si층 또는 Si영역과, 이 접합부 근방 영역 바깥측의 질화물 반도체 영역보다 고농도의 n형 불순 물을 가지는 n형 질화물 반도체층을 가지는 질화물계 반도체 소자.
- 제 20 항 또는 제 21 항에 있어서,상기 Si층 또는 Si영역과 상기 n형 질화물 반도체층이 n형 도전영역에 설치되어 있는 질화물계 반도체 소자.
- 제 20 항 또는 제 21 항에 있어서,상기 질화물계 반도체 소자가, 상기 Si층 또는 Si영역과 상기 n형 질화물 반도체층을 가지는 n형 영역과, p형 질화물 반도체층을 가지는 p형 영역과의 사이에 질화물 반도체의 활성층을 가지는 발광소자구조인 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 포함하는 소자구조를 가지는 질화물계 반도체 소자에 있어서, 상기 소자구조의 제1 도전형 영역이, 상기 Si기판 위의 Si층 또는 Si기판 표면측의 Si영역과, 그 위의 질화물 반도체층을 가지는 질화물계 반도체 소자.
- 제 24 항에 있어서,상기 제1 도전형 영역에 있어서, Si층 또는 Si기판 표면측의 Si영역에 p형 불순물을 가지고, 상기 질화물 반도체층이 n형 불순물을 가지는 동시에, 이 제1 도전형 영역이 n형 도전영역인 질화물계 반도체 소자.
- 제 24 항 또는 제 25 항에 있어서,상기 소자구조가 제1 도전형과 다른 도전형의 제2 도전형 영역을 가지고, 이 제2 도전형 영역이 제1 도전형 영역 위에 설치되며, 질화물 반도체층을 가지는 발광소자구조인 질화물계 반도체 소자.
- 제 24 항 내지 제 26 항 중 어느 한 항에 있어서,상기 Si기판 위의 Si층 또는 Si기판 표면측의 Si영역이, 이 기판 내부 및/또는 기판 이면측보다 p형 불순물 농도가 큰 p+층이며, 이 Si결정층 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 이 n+형층보다 n형 불순물 농도가 작은 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, n형 또는 p형의 Si기판 위에 이 기판보다 p형 불순물 농도가 큰 p+형 Si결정층을 가지고, 이 Si결정층 위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 이 n+형층보다 n형 불순물 농도가 작은 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자에 있어서, n형 또는 p형의 Si기판에 이 기판보다 p형 불순물 농도가 큰 p+형의 Si영역을 기판 표면측에 가지고, 이 Si영역위에 질화물 반도체층으로서 n+형 질화물 반도체층, 그 위에 n형 질화물 반도체층을 적어도 포함하는 n형 도전층을 가지는 질화물계 반도체 소자.
- 제 20 항 내지 제 23 항, 제 25 항, 및 제 27 항 내지 제 29 항 중 어느 한 항에 있어서,상기 Si층 또는 Si영역은 주기율표의 제13족 원소를 포함하고, 상기 제13족 원소의 농도가 질화물 반도체층으로부터 멀리떨어짐에 따라 증가하고, 더욱 멀어짐에 따라 감소하여 이루어지는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 20 항 내지 제 30 항 중 어느 한 항에 있어서,질화물계 반도체 소자의 능동영역에, 상기 질화물 반도체층과 상기 Si층 또는 Si영역을 가지는 질화물계 반도체 소자.
- 제 28 항 내지 제 31 항 중 어느 한 항에 있어서,상기 n형 도전층 위에 p형 질화물 반도체층을 가지는 p형 도전층을 가지는 발광소자구조인 질화물계 반도체 소자.
- 제 20 항 내지 제 32 항 중 어느 한 항에 있어서,상기 Si층 또는 Si영역의 불순물 농도가 약 1×1018cm-3 ~ 1×1022cm-3 인 질화물계 반도체 소자.
- 제 1 항 내지 제 33 항 중 어느 한 항에 있어서,상기 Si기판과 상기 질화물 반도체층의 사이에 완충영역을 가지고, 상기 Si기판의 표면에 제1 결정영역과 제2 결정영역을 가지며, 상기 제1 결정영역은 Al과 Si을 포함하는 제1 결정을 가지고, 상기 제2 결정영역은 Si를 포함하는 GaN계 반도체를 포함하는 제2 결정을 가지고 있는 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 34 항 중 어느 한 항에 있어서,상기 Si기판과 상기 질화물 반도체층 사이에 완충영역을 가지고, 상기 완충영역은, 기판측의 제1 영역과, 상기 제1 영역보다 상기 Si기판으로부터 멀리떨어진 제2 영역을 가지며, 상기 제1 영역 및 상기 제2 영역은, 질화물 반도체로 이루어지는 제1 층과, 상기 제1 층보다 막두께가 작고 또한 상기 제1 층과 조성이 다른 질화물 반도체로 이루어지는 제2 층을 번갈아 적층한 다층막 구조를 각각 가지고, 상기 제1 영역이 가지는 제1 층의 막두께는 상기 제2 영역이 가지는 제1 층의 막두께 보다 큰 것을 특징으로 하는 질화물계 반도체 소자.
- 제 1 항 내지 제 35 항 중 어느 한 항에 있어서,Si기판을 가지는 Si반도체의 보호소자부와, 이 기판 위에 질화물 반도체층이 적층된 발광소자구조부를 가지고, 이 보호소자부와 발광소자구조부의 접합부가, p형 Si반도체와 n형 질화물 반도체층으로 형성되어 있는 질화물계 반도체 소자.
- 제 36 항에 있어서,상기 반도체 소자가 3단자 소자이고, 이 3단자가 상기 발광구조부의 p, n전극과, 상기 기판의 상기 발광소자구조부가 설치된 주면에 대향하는 주면에 설치된 보호소자부의 n전극인 질화물계 반도체 소자.
- 제 36 항에 있어서,상기 반도체 소자가 상기 기판의 상기 발광소자구조부가 설치된 주면에 설치된 n전극과 발광구조부의 p전극이 접속되도록 반도체 소자에 배선이 설치된 내부회로를 가지는 질화물계 반도체 소자.
- 제 36 항에 있어서,상기 반도체 소자가 2단자 소자이고, 이 2단자가 상기 발광구조부의 n전극과, 발광구조부가 설치된 기판 주면에 대향하는 주면에 설치된 보호소자부의 n전극 인 질화물계 반도체 소자.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자의 제조방법에 있어서,Si기판 위에 p형 불순물을 가지는 Si층을 성장시키는 제1 공정과,이 Si층 위에 n형 질화물 반도체층을 성장시키는 제2 공정을 구비하는 질화물계 반도체 소자의 제조방법.
- Si기판 위에 질화물 반도체층을 가지는 질화물계 반도체 소자의 제조방법에 있어서,Si기판에 p형 불순물을 확산에 의해 첨가하고, p형 불순물 첨가의 Si영역을 이 Si기판 표면측에 형성하는 제1 공정과,이 Si 영역 위에 n형 질화물 반도체층을 성장시키는 제2 공정을 구비하는 질화물계 반도체 소자의 제조방법.
- 제 40 항 또는 제 41 항에 있어서,상기 질화물 반도체층의 소자에 있어서, 상기 Si층 또는 Si영역은 음전하가 이동하는 능동영역인 질화물계 반도체 소자의 제조방법.
- 제 40 항 내지 제 42 항 중 어느 한 항에 있어서,상기 제2 공정 후, 적어도 p형 질화물 반도체층을 적층하여 발광소자의 적층구조를 형성하는 공정을 구비하는 질화물계 반도체 소자의 제조방법.
- Si기판 위에 질화물 반도체층을 포함하는 소자구조를 가지는 질화물계 반도체 소자의 제조방법에 있어서,상기 소자구조의 제1 도전형 영역의 층으로서 Si반도체층을 상기 Si기판 위에 성장시키는 Si성장공정과,상기 제1 도전형 영역의 층으로서 상기 Si층 위에 제1 질화물 반도체층을 성장시키는 제1 질화물 반도체층 성장공정과,상기 소자구조의 제2 도전형 영역의 층으로서 제2 질화물 반도체층을 성장시키는 제2 질화물 반도체층 성장공정을 구비하는 질화물계 반도체 소자의 제조방법.
- Si기판 위에 질화물 반도체층을 포함하는 소자구조를 가지는 질화물계 반도체 소자의 제조방법에 있어서,상기 소자구조의 제1 도전형 영역의 층으로서 Si기판의 표면측에 제1 도전형 영역과 다른 제2 도전형의 Si영역을 성장시키는 Si성장공정과,상기 제1 도전형 영역의 층으로서 상기 Si영역 위에 제1 질화물 반도체층을 성장시키는 제1 질화물 반도체층 성장공정과,상기 소자구조의 제2 도전형 영역의 층으로서 제2 질화물 반도체층을 성장시키는 제2 질화물 반도체층 성장공정을 구비하는 질화물계 반도체 소자의 제조방법.
- 제 44 항 또는 제 45 항에 있어서,상기 제1 질화물 반도체층을 성장시키는 공정에 있어서, n형 불순물을 도프하여 성장시키고, 상기 제1 도전형 영역이 n형 영역인 질화물계 반도체 소자의 제조방법.
- 제 44 항 내지 제 46 항 중 어느 한 항에 있어서,상기 제1 도전형 영역이 n형 영역이고, 상기 제2 도전형 영역이 p형 영역이며, 상기 소자가 발광소자구조인 질화물계 반도체 소자의 제조방법.
- 제 41 항 또는 제 45 항에 있어서,상기 제1 공정이, Si반도체의 p형 불순물을 함유한 막으로 Si기판 표면을 피복하고, 이 p형 불순물을 기판 내에 확산시켜 상기 Si영역을 형성하는 질화물계 반도체 소자의 제조방법.
- 제 41 항 또는 제 45 항에 있어서,상기 제1 공정이, 열처리하에서 Si반도체의 p형 불순물원 가스를 상기 Si기판 표면에 공급하여 상기 Si영역을 형성하는 질화물계 반도체 소자의 제조방법.
- 제 40 항 내지 제 49 항 중 어느 한 항에 있어서,상기 Si기판이 p형 불순물을 가지고, 상기 제1 공정에서 Si층 또는 Si영역이 이 Si기판의 p형 불순물 농도보다 큰 질화물계 반도체 소자의 제조방법.
- 제 50 항에 있어서,상기 제1 공정에서의 p형 불순물이 B(붕소)인 질화물계 반도체 소자의 제조방법.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2005-00134066 | 2005-05-02 | ||
| JP2005134066 | 2005-05-02 | ||
| JPJP-P-2005-00134690 | 2005-05-02 | ||
| JP2005134690 | 2005-05-02 | ||
| PCT/JP2006/308743 WO2006120908A1 (ja) | 2005-05-02 | 2006-04-26 | 窒化物系半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070122509A true KR20070122509A (ko) | 2007-12-31 |
| KR101319512B1 KR101319512B1 (ko) | 2013-10-21 |
Family
ID=37233592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077024601A KR101319512B1 (ko) | 2005-05-02 | 2006-04-26 | 질화물계 반도체 소자 및 그 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8076694B2 (ko) |
| EP (1) | EP1881535B1 (ko) |
| JP (1) | JP5136765B2 (ko) |
| KR (1) | KR101319512B1 (ko) |
| TW (1) | TWI436494B (ko) |
| WO (1) | WO2006120908A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160024524A (ko) * | 2014-08-26 | 2016-03-07 | 엘지이노텍 주식회사 | 반도체 소자 |
| US9281440B2 (en) | 2011-12-23 | 2016-03-08 | Seoul National University R&Db Foundation | Electroluminescence device using indirect bandgap semiconductor |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2866622B1 (fr) * | 2004-02-24 | 2006-05-19 | Inoplast Sa | Element intermediaire de support d'une aile avant d'un vehicule automobile et son procede de fabrication |
| JP2007142198A (ja) * | 2005-11-18 | 2007-06-07 | Rohm Co Ltd | 半導体レーザ及び半導体レーザ製造方法 |
| JP5225549B2 (ja) * | 2006-03-15 | 2013-07-03 | 日本碍子株式会社 | 半導体素子 |
| KR101393745B1 (ko) | 2007-06-21 | 2014-05-12 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR20090035869A (ko) * | 2007-10-08 | 2009-04-13 | 삼성전자주식회사 | 유기 반도체 소자 |
| JP5258275B2 (ja) * | 2007-12-07 | 2013-08-07 | 三菱電機株式会社 | 窒化物半導体装置およびその製造方法 |
| GB2467911B (en) * | 2009-02-16 | 2013-06-05 | Rfmd Uk Ltd | A semiconductor structure and a method of manufacture thereof |
| US7952106B2 (en) * | 2009-04-10 | 2011-05-31 | Everlight Electronics Co., Ltd. | Light emitting diode device having uniform current distribution and method for forming the same |
| US20110017972A1 (en) * | 2009-07-22 | 2011-01-27 | Rfmd (Uk) Limited | Light emitting structure with integral reverse voltage protection |
| US8598022B2 (en) | 2009-10-27 | 2013-12-03 | Advanced Technology Materials, Inc. | Isotopically-enriched boron-containing compounds, and methods of making and using same |
| SG10201605310RA (en) * | 2009-10-27 | 2016-08-30 | Entegris Inc | Ion implantation system and method |
| JP2011222804A (ja) * | 2010-04-12 | 2011-11-04 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JP5384450B2 (ja) * | 2010-09-03 | 2014-01-08 | コバレントマテリアル株式会社 | 化合物半導体基板 |
| JP5885942B2 (ja) * | 2011-05-30 | 2016-03-16 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| CN102832297B (zh) * | 2011-06-17 | 2015-09-30 | 比亚迪股份有限公司 | 一种半导体发光器件及电流扩散层的制备方法 |
| US9136341B2 (en) | 2012-04-18 | 2015-09-15 | Rf Micro Devices, Inc. | High voltage field effect transistor finger terminations |
| US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
| KR20140018534A (ko) * | 2012-08-02 | 2014-02-13 | 엘지이노텍 주식회사 | 발광 소자 |
| US9917080B2 (en) | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
| US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
| US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
| US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
| US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
| US9129802B2 (en) | 2012-08-27 | 2015-09-08 | Rf Micro Devices, Inc. | Lateral semiconductor device with vertical breakdown region |
| US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
| US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
| JP5944301B2 (ja) * | 2012-11-19 | 2016-07-05 | 株式会社東芝 | 半導体発光素子の製造方法 |
| US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
| US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
| JP6656160B2 (ja) * | 2014-11-07 | 2020-03-04 | 住友化学株式会社 | 半導体基板および半導体基板の検査方法 |
| US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| JP2021197531A (ja) * | 2020-06-18 | 2021-12-27 | 豊田合成株式会社 | 発光素子及びその製造方法 |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US326645A (en) * | 1885-09-22 | Process of forming the edges of axes | ||
| JP2879971B2 (ja) | 1990-11-30 | 1999-04-05 | 株式会社日立製作所 | 受発光複合素子 |
| JP3425185B2 (ja) | 1993-03-26 | 2003-07-07 | 日本オプネクスト株式会社 | 半導体素子 |
| JP3406376B2 (ja) | 1994-05-27 | 2003-05-12 | 日本オプネクスト株式会社 | 化合物半導体装置の製造方法 |
| JPH08236453A (ja) | 1995-02-24 | 1996-09-13 | Matsushita Electric Works Ltd | 化合物半導体の結晶成長方法 |
| JP3705637B2 (ja) | 1995-11-21 | 2005-10-12 | 豊田合成株式会社 | ３族窒化物半導体発光素子及びその製造方法 |
| JPH09213918A (ja) | 1996-02-01 | 1997-08-15 | Furukawa Electric Co Ltd:The | 光電子集積回路素子 |
| JP3454037B2 (ja) | 1996-09-27 | 2003-10-06 | 日立電線株式会社 | ＧａＮ系素子用基板及びその製造方法及びＧａＮ系素子 |
| JP3787202B2 (ja) | 1997-01-10 | 2006-06-21 | ローム株式会社 | 半導体発光素子 |
| US6054716A (en) | 1997-01-10 | 2000-04-25 | Rohm Co., Ltd. | Semiconductor light emitting device having a protecting device |
| JP3505357B2 (ja) * | 1997-07-16 | 2004-03-08 | 株式会社東芝 | 窒化ガリウム系半導体素子およびその製造方法 |
| JP3464890B2 (ja) * | 1997-07-30 | 2003-11-10 | 株式会社東芝 | 半導体発光装置 |
| JP3615384B2 (ja) | 1998-02-06 | 2005-02-02 | 三洋電機株式会社 | 半導体素子及びその製造方法 |
| JP3615386B2 (ja) | 1998-02-25 | 2005-02-02 | 三洋電機株式会社 | 半導体素子及びその製造方法 |
| JP3813347B2 (ja) | 1998-02-27 | 2006-08-23 | 三洋電機株式会社 | 半導体素子及びその製造方法 |
| JPH11274467A (ja) * | 1998-03-26 | 1999-10-08 | Murata Mfg Co Ltd | 光電子集積回路素子 |
| JPH11307811A (ja) * | 1998-04-16 | 1999-11-05 | Furukawa Electric Co Ltd:The | 紫外光発光素子 |
| JP2000004047A (ja) * | 1998-06-16 | 2000-01-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| US6606333B2 (en) | 1998-07-10 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Semiconductor photonic device |
| JP3534227B2 (ja) | 1998-07-10 | 2004-06-07 | 株式会社村田製作所 | 半導体発光素子 |
| JP3522114B2 (ja) | 1998-07-21 | 2004-04-26 | 株式会社村田製作所 | 半導体発光素子及びその製造方法、並びにＺｎＯ膜の形成方法 |
| JP3289683B2 (ja) | 1998-09-04 | 2002-06-10 | 株式会社村田製作所 | 半導体発光素子 |
| JP2000183325A (ja) | 1998-12-16 | 2000-06-30 | Canon Inc | 半導体装置及びその形成方法 |
| JP2000269542A (ja) | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置 |
| JP4329165B2 (ja) | 1999-06-21 | 2009-09-09 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| JP4329166B2 (ja) | 1999-06-23 | 2009-09-09 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体光デバイス |
| JP3724267B2 (ja) | 1999-08-11 | 2005-12-07 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体発光素子 |
| JP2001223390A (ja) | 2000-02-10 | 2001-08-17 | Sharp Corp | 半導体発光装置およびその製造方法 |
| JP4374720B2 (ja) | 2000-04-21 | 2009-12-02 | 昭和電工株式会社 | Ｉｉｉ族窒化物半導体発光素子及びその製造方法 |
| US6531716B2 (en) | 2000-04-21 | 2003-03-11 | Showa Denko Kabushiki Kaisha | Group-III nitride semiconductor light-emitting device and manufacturing method for the same |
| JP2002050790A (ja) | 2000-08-04 | 2002-02-15 | Hitachi Cable Ltd | 化合物半導体発光ダイオードアレイ |
| JP4554803B2 (ja) | 2000-12-04 | 2010-09-29 | 独立行政法人理化学研究所 | 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子 |
| TW493287B (en) | 2001-05-30 | 2002-07-01 | Epistar Corp | Light emitting diode structure with non-conductive substrate |
| US7692182B2 (en) * | 2001-05-30 | 2010-04-06 | Cree, Inc. | Group III nitride based quantum well light emitting device structures with an indium containing capping structure |
| JP3785059B2 (ja) | 2001-06-25 | 2006-06-14 | 宣彦 澤木 | 窒化物半導体の製造方法 |
| JP2003142729A (ja) | 2001-11-05 | 2003-05-16 | Sanken Electric Co Ltd | 半導体発光素子 |
| JP3978581B2 (ja) | 2001-12-12 | 2007-09-19 | サンケン電気株式会社 | 半導体発光素子及びその製造方法 |
| TW545698U (en) * | 2001-12-28 | 2003-08-01 | United Epitaxy Co Ltd | LED packaging structure with a static charge protecting device |
| TW535307B (en) * | 2002-03-04 | 2003-06-01 | United Epitaxy Co Ltd | Package of light emitting diode with protective diode |
| JP4507532B2 (ja) * | 2002-08-27 | 2010-07-21 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| JP4530171B2 (ja) * | 2003-08-08 | 2010-08-25 | サンケン電気株式会社 | 半導体装置 |
| TWI243399B (en) | 2003-09-24 | 2005-11-11 | Sanken Electric Co Ltd | Nitride semiconductor device |
| TWI240439B (en) | 2003-09-24 | 2005-09-21 | Sanken Electric Co Ltd | Nitride semiconductor device and manufacturing method thereof |
| JP3976723B2 (ja) * | 2003-10-30 | 2007-09-19 | 三洋電機株式会社 | 半導体素子およびその製造方法 |
| TWI250669B (en) * | 2003-11-26 | 2006-03-01 | Sanken Electric Co Ltd | Semiconductor light emitting element and its manufacturing method |
| JP2004207763A (ja) * | 2004-04-12 | 2004-07-22 | Nichia Chem Ind Ltd | 窒化ガリウム系化合物半導体素子 |
| JP2005347493A (ja) * | 2004-06-02 | 2005-12-15 | Sanken Electric Co Ltd | 半導体発光素子 |
| JP2005347492A (ja) * | 2004-06-02 | 2005-12-15 | Sanken Electric Co Ltd | 半導体発光素子 |
-
2006
- 2006-04-26 KR KR1020077024601A patent/KR101319512B1/ko active IP Right Grant
- 2006-04-26 TW TW095114914A patent/TWI436494B/zh not_active IP Right Cessation
- 2006-04-26 WO PCT/JP2006/308743 patent/WO2006120908A1/ja active Application Filing
- 2006-04-26 JP JP2007528220A patent/JP5136765B2/ja not_active Expired - Fee Related
- 2006-04-26 EP EP06745721.8A patent/EP1881535B1/en not_active Not-in-force
- 2006-04-28 US US11/413,206 patent/US8076694B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9281440B2 (en) | 2011-12-23 | 2016-03-08 | Seoul National University R&Db Foundation | Electroluminescence device using indirect bandgap semiconductor |
| KR20160024524A (ko) * | 2014-08-26 | 2016-03-07 | 엘지이노텍 주식회사 | 반도체 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI436494B (zh) | 2014-05-01 |
| KR101319512B1 (ko) | 2013-10-21 |
| TW200707803A (en) | 2007-02-16 |
| EP1881535B1 (en) | 2016-06-01 |
| US8076694B2 (en) | 2011-12-13 |
| EP1881535A4 (en) | 2013-01-09 |
| WO2006120908A1 (ja) | 2006-11-16 |
| JPWO2006120908A1 (ja) | 2008-12-18 |
| US20060243988A1 (en) | 2006-11-02 |
| EP1881535A1 (en) | 2008-01-23 |
| JP5136765B2 (ja) | 2013-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101319512B1 (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| KR100580752B1 (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| JP4168284B2 (ja) | 窒化物系半導体素子 | |
| US8084764B2 (en) | Semiconductor light emitting device and nitride semiconductor light emitting device | |
| KR100794304B1 (ko) | 광학 소자 및 그 제조 방법 | |
| WO2010100844A1 (ja) | 窒化物半導体素子及びその製造方法 | |
| US20080258174A1 (en) | Optical Device and Method of Fabricating the Same | |
| JP4881491B2 (ja) | 半導体発光素子 | |
| US20080217646A1 (en) | Nitride semiconductor light emitting device | |
| KR20150103291A (ko) | 고성능 헤테로구조 발광 소자 및 방법 | |
| JPWO2006038665A1 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| WO2007091651A1 (ja) | 窒化物半導体素子 | |
| JP2008078297A (ja) | ＧａＮ系半導体発光素子 | |
| JP2008130878A (ja) | 窒化物半導体発光素子 | |
| JP3940933B2 (ja) | 窒化物系半導体素子 | |
| JP2012104528A (ja) | 窒化物半導体発光素子 | |
| JP2010040692A (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP5148885B2 (ja) | 窒化物半導体発光素子 | |
| KR100475005B1 (ko) | 질화물반도체소자 | |
| US7713770B2 (en) | Fabrication method of nitride semiconductor light emitting device and nitride semiconductor light emitting device thereby | |
| JP2011066047A (ja) | 窒化物半導体発光素子 | |
| JP2006339629A (ja) | 半導体素子 | |
| JP5135465B2 (ja) | 半導体発光素子及びその製造方法 | |
| US20230326976A1 (en) | Semiconductor device and method of forming p-type nitride semiconductor layer | |
| JP5458162B2 (ja) | 半導体発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160921 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170919 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 6 |