CN104332547B - 一种led芯片 - Google Patents

一种led芯片 Download PDF

Info

Publication number
CN104332547B
CN104332547B CN201410482420.8A CN201410482420A CN104332547B CN 104332547 B CN104332547 B CN 104332547B CN 201410482420 A CN201410482420 A CN 201410482420A CN 104332547 B CN104332547 B CN 104332547B
Authority
CN
China
Prior art keywords
layer
led chip
type
photoresist layer
type electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410482420.8A
Other languages
English (en)
Other versions
CN104332547A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Dongxing Jianye kitchenware Manufacturing Co., Ltd
Original Assignee
YIWU YUNTUO OPTOELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YIWU YUNTUO OPTOELECTRONIC TECHNOLOGY Co Ltd filed Critical YIWU YUNTUO OPTOELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201410482420.8A priority Critical patent/CN104332547B/zh
Publication of CN104332547A publication Critical patent/CN104332547A/zh
Application granted granted Critical
Publication of CN104332547B publication Critical patent/CN104332547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种高光效、低光衰以及高封装良率LED芯片，其层结构依次包括衬底（1）、缓冲层（2）、N型层（3）、N型分别限制层（4）、发光区层（5）、P型分别限制层（6）、P型层（7）、P型欧姆接触层（8）、光穿透层（9）、二氧化硅层（10）、金属层（11），其特征在于：该芯片蚀刻成梯台结构并形成环状N型电极和P型电极，P型电极被环状N型电极包围，所述环状N型电极和所述P型电极与PCB板连接的焊锡面处于同一水平面。本发明由于芯片结构包括N型电极和P型电极，使得PN电极层面积最大，得到最大注入电流，提升发光效率。

Description

一种LED芯片
技术领域
本发明申请为申请日2011年12月29日，申请号为：201110451883.4，名称为“一种高光效、低光衰以及高封装良率LED芯片”的发明专利申请的分案申请。本发明涉及一种LED芯片，尤其是涉及一种高光效、低光衰以及高封装良率LED芯片。
背景技术
使用蓝宝石衬底其优点是化学稳定性好，不吸收可见光、价格适中、制造技术相对成熟，因此成为用于GaN生长最普遍的衬底。在LED的封装过程中，都把蓝宝石衬底面直接固定在散热板上。在LED的工作过程中，其发光区是器件发热的根源。由于蓝宝石衬底本身是一种绝缘体材料，且导热性能比GaN材料较差，所以对这种正装的LED器件其工作电流都有一定的限制，以确保LED的发光效率和工作寿命。为改善器件的散热性能，人们设计了一种LED芯片结构，即倒装结构的LED芯片。
另外，传统的蓝宝石衬底的GaN芯片的结构，电极刚好位于芯片的出光面。由于p-GaN层有限的电导率，因此要求在p-GaN层表面沉淀一层用于电流扩散的金属层，这个电流扩散层由Ni和Au组成，会吸收部分光，从而降低出光效率。如果将芯片倒装，那么电流扩散层(金属反射层)就成为光的反射层，这样光可通过蓝宝石衬底发射出去，从而提高出光效率。
自从提出芯片的倒装设计之后，人们针对其可行性进行了大量的研究和探索。由于LED芯片设计的局限性，封装良率一直很低，原因如下：第一、N型电极区域相对小，很难与PCB板的相应区域对位；第二、N型电极位置比P型电极位置高很多，很容易造成虚焊、脱焊情形；第三、为制作N型电极，往往要人为地去掉很大一部分有源区，这样大大地减少了器件的发光面积，直接影响了LED发光效率。
再者，虽然LED的发光效率已经超过日光灯和白炽灯，但商业化LED发光效率还是低于钠灯(150lm/W)。那么，哪些因素影响LED的发光效率呢？就白光LED来说，其封装成品发光效率是由内量子效率,电注入效率,提取效率和封装效率的乘积决定的。
如图32所示，利用MOCVD、VPE、MBE或LPE技术在衬底30上生长器件（如LED、LD等）结构，从上至下依次分别为衬底30、N型材料层31、发光区32、P型材料层33、P型电极34、P级焊锡层35、PCB板36以及散热板40。其中N型材料层31与散热板40之间还依次连接N型电极37、N级焊锡层38和PCB板39。
该传统的LED芯片存在的技术缺陷如下：
1、在水平方向N型电极37所处位置与P型电极34相距较远，N型电极37对其下方的PCB板39的位置设计有苛刻的要求，影响到封装优良率。
2、N型电极37位置比P型电极34位置高很多，导致其与下方的PCB板39之间的间隙较大，在焊锡时很容易使得N级焊锡层38过长而造成虚焊或脱焊的发生。
3、为了使得N型电极37与其下方的PCB板39可以进行焊接，需要去掉很大一部分发光区，影响到LED芯片的发光效率。
4、电极区域不够大，影响注入电流效率进而影响到LED芯片的发光效率。
5、P型电极与N型电极位在芯片两侧，造成电子流动路径不一，如图33，形成电阻不均匀，芯片发光区发光不均匀，影响到LED芯片的发光效率。
发明内容
本发明设计了一种高光效、低光衰以及高封装良率LED芯片，其解决了以下技术问题是：
（1）N型电极区、P型电极区域相对小，很难与PCB板的相应区域对位，会影响到封装效果和LED产品的优良率；
（2）N型电极位置比P型电极位置高很多，很容易造成虚焊、脱焊情形；
（3）为制作N型电极，往往要人为地去掉很大一部分有源区，这样大大地减少了器件的发光面积，直接影响了LED发光效率；
（4）P型及N型电极区域不够大，影响注入电流，直接影响了LED发光效率；
（5）P型电极与N型电极位在芯片两侧，造成电子流动路径不一，形成电阻不均匀，芯片发光区发光不均匀，影响到LED芯片的发光效率。
为了解决上述存在的技术问题，本发明采用了以下方案：
一种高光效、低光衰以及高封装良率LED芯片，其层结构依次包括衬底（1）、缓冲层（2）、N型层（3）、N型分别限制层（4）、发光区层（5）、P型分别限制层（6）、P型层（7）、P型欧姆接触层（8）、光穿透层（9）、二氧化硅层（10）、金属层（11），其特征在于：该芯片蚀刻成梯台结构并形成环状N型电极和P型电极，P型电极被环状N型电极包围，所述环状N型电极和所述P型电极与PCB板连接的焊锡面处于同一水平面。
进一步，N型电极主要包括N型电极光穿透层ITO薄膜（191）和N型电极金属合金层（23），其中N型电极光穿透层ITO薄膜（191）为阶梯结构，阶梯结构下部与芯片两侧的N型层（3）暴露区连接；阶梯结构上部与N型电极金属合金层（23）、金属层（11）以及绝缘介质膜（16）连接，其中N型电极金属合金层（23）位于阶梯结构上部的上方，金属层（11）和绝缘介质膜（16）位于阶梯结构上部的下方；P型电极主要包括P型电极金属合金层（24）和P型电极光穿透层ITO薄膜（192），P型电极光穿透层ITO薄膜（192）上方与P型电极金属合金层（24）连接，P型电极光穿透层ITO薄膜（192）四周向下延伸至光穿透层（9）并且将金属层（11）和二氧化硅层（10）限制于其中；N型电极金属合金层（23）与P型电极金属合金层（24）位于同一水平面。
进一步，所述绝缘介质膜（16）与阶梯结构的中间部分和下部相平行，起到隔离N型电极光穿透层ITO薄膜（191）的作用。
进一步，在所述衬底（1）中形成一层凹凸面（12）。
进一步，所述环状N型电极和所述P型电极通过各自的PCB板与散热结构（26）连接。
该高光效、低光衰以及高封装良率LED芯片具有以下有益效果：
（1）本发明由于芯片结构包括N型电极和P型电极，使得PN电极层面积最大，得到最大注入电流，提升发光效率。
（2）本发明由于N型电极采用了阶梯结构，只要求去掉很小一部分有源区，确保了光反射层面积的最大化，得到最佳发光效率。
（3）本发明由于环形N型电极层包围P型电极层，达到最均匀电流，发光区最均匀。
（4）本发明还由于N型电极层与P型电极层处于同一平面，封装良率高。
附图说明
图1：本发明中的LED芯片制作工艺步骤1示意图；
图2：本发明中的LED芯片制作工艺步骤2示意图；
图3：本发明中的LED芯片制作工艺步骤3示意图；
图4：本发明中的LED芯片制作工艺步骤4示意图；
图5：本发明中的LED芯片制作工艺步骤5示意图；
图6：本发明中的LED芯片制作工艺步骤6示意图；
图7：本发明中的LED芯片制作工艺步骤7示意图；
图8：本发明中的LED芯片制作工艺步骤8示意图；
图9：本发明中的LED芯片制作工艺步骤9示意图；
图10：本发明中的LED芯片制作工艺步骤10示意图；
图11：本发明中的LED芯片制作工艺步骤11示意图；
图12：本发明中的LED芯片制作工艺步骤12示意图；
图13：本发明中的LED芯片制作工艺步骤13示意图；
图14：本发明中的LED芯片制作工艺步骤14示意图；
图15：本发明中的LED芯片制作工艺步骤15示意图；
图16：本发明中的LED芯片制作工艺步骤16示意图；
图17：本发明中的LED芯片制作工艺步骤17示意图；
图18：本发明中的LED芯片制作工艺步骤18示意图；
图19：本发明中的LED芯片制作工艺步骤19示意图；
图20：本发明中的LED芯片制作工艺步骤20示意图；
图21：本发明中的LED芯片制作工艺步骤21示意图；
图22：本发明中的LED芯片制作工艺步骤22示意图；
图23：本发明中的LED芯片制作工艺步骤23示意图；
图24：本发明中的LED芯片制作工艺步骤24示意图；
图25：本发明中的LED芯片制作工艺步骤25示意图；
图26：本发明中的LED芯片制作工艺步骤26示意图；
图27：本发明中的LED芯片制作工艺步骤27示意图；
图28：本发明高光效、低光衰以及高封装良率LED芯片结构示意图；
图29：图28的俯视图；
图30：图28中光反射示意效果图；
图31：本发明LED芯片与散热结构连接示意图；
图32：现有技术中LED芯片结构示意图；
图33：图32中电子流向示意图。
附图标记说明：
1—衬底；2—缓冲层；3—N型层；4—N型分别限制层；5—发光区层；6—P型分别限制层；7—P型层；8—P型欧姆接触层；9—光穿透层；10—二氧化硅层；11—金属层；12—凹凸面；13—第一光刻胶层；14—第二光刻胶层；15—第三光刻胶层；16—绝缘介质膜；17—第四光刻胶层；18—第五光刻胶层；19—光穿透层ITO薄膜；191—N型电极光穿透层ITO薄膜；192—P型电极光穿透层ITO薄膜；20—第六光刻胶层；21—金属合金层；22—第七光刻胶层；23—N型电极金属合金层；24—P型电极金属合金层；25—PCB板；26—散热结构；
30—衬底；31—N型材料层；32—发光区；33—P型材料层；34—P型电极；35—P级焊锡层；36—PCB板；37—N型电极；38—N级焊锡层；39—PCB板；40—散热板。
具体实施方式
下面结合图1至图31，对本发明做进一步说明：
如图1所示，衬底1是载体，一般是蓝宝石、碳化硅、硅、GaAs、AlN、ZnO或GaN等材料。
在衬底上，先以蚀刻形成一层凹凸面12，此凹凸面12可以减少光在芯片内的全反射，增加出光率。
缓冲层2是一个过度层，在此基础上生长高质量的N、P、量子阱等其它材料。
LED由pn结构成，缓冲层2、N型层3层、N型分别限制层4、P型分别限制层6以及P型层7是为了形成制作LED所需的P和N型材料。发光区层5是LED的发光区，光的颜色由有源区的材料决定。
P型欧姆接触层8是材料生长的最后一层，这一层的载流子搀杂浓度较高，目的是为制作较小的欧姆接触电阻。
P型金属欧姆接触层不是由生长形成的，而是通过蒸镀或溅射等方法形成的，目的之一是制作器件的电极，目的之二是为了封装打线用。
再通过蒸镀、溅射或其它薄膜制作方法，在P型欧姆接触层8表面形成一层ITO薄膜，用于制作发光二极管的光穿透层9，ITO薄膜一般为氧化铟锡材质，是一种透明的半导体导电薄膜，一般可使LED的出光效率提高20%—30%。再通过蒸镀、溅射或其它薄膜制作方法，在光穿透层9形成二氧化硅层10和金属层11多层结构的全反射镜，二氧化硅层10可以改进发光区的电流扩展，降低电流堆积效应，而金属层11作为反射镜可以降低P电极对光的吸收，增加蓝宝石衬底边光的提取，并可以做为芯片的导热板；金属依需求可选用铝、银或金等材料。
如图2所示，在图1结构的金属层11表面涂布第一光刻胶层13（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图3所示，LED芯片两侧的第一光刻胶层13通过曝光或显影方式去除，并且形成两侧金属层暴露区。
如图4所示，利用干刻或化学腐蚀的方法，将暴露部分的N型分别限制层4、发光区层5、P型分别限制层6、P型层7、P型欧姆接触层8、光穿透层9、二氧化硅层10、金属层11以及部分的N型层3去除使得整个LED芯片形成双阶梯结构。
如图5所示，将LED芯片中间剩余的第一光刻胶层13全部去除。
如图6所示，在图5结构的表面涂布第二光刻胶层14（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图7所示，将LED芯片中间靠两侧的第二光刻胶层14通过曝光或显影方式去除，并且形成两侧金属层暴露区。
如图8所示，利用干刻或化学腐蚀的方法，将暴露部分的二氧化硅层10、金属层11去除使得整个LED芯片靠两侧形成凹面结构。
如图9所示，将LED芯片中间及两侧剩余的第二光刻胶层14全部去除。
如图10所示，在图9中所得LED芯片结构的表面涂布第三光刻胶层15（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图11所示，将LED芯片表面的第三光刻胶层15通过曝光或显影方式部份去除，并且形成两侧N型层3部分暴露区及上方靠两侧之光穿透层9部份暴露区。
如图12所示，利用PECVD或其它镀膜技术，在图11所示的结构表面直接制备一层绝缘介质膜16，绝缘介质膜16材质为二氧化硅层或其它透光性佳的绝缘介质，厚度在100nm-500nm之间。绝缘介质膜16通过镀膜的方式均匀地覆盖在阶梯结构的LED芯片上及第三光刻胶层15表面。
如图13所示，在图12的LED结构表面涂布第四光刻胶层17（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图14所示，将LED芯片表面的第四光刻胶层17通过曝光或显影方式部份去除，并且形成两侧及中间绝缘介质膜暴露区。
如图15所示，利用干刻或化学腐蚀的方法，将LED芯片两侧暴露部分的绝缘介质膜16完全去除以及芯片中间部分的绝缘介质膜16进行部分去除，LED芯片上方所剩下绝缘介质膜16高度不低于金属层11下方。
如图16所示，将LED芯片中间及两侧剩余的第三光刻胶层15和第四光刻胶层17全部去除。
如图17所示，在图16芯片结构的表面涂布第五光刻胶层18（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图18所示，将LED芯片上方靠两侧表面的第五光刻胶层18通过曝光或显影方式部份去除，并且形成靠两侧绝缘介质膜暴露区。
如图19所示，利用干刻或化学腐蚀的方法，将芯片上方靠两侧暴露部分的绝缘介质膜16完全去除。
如图20所示，将LED芯片中间及两侧剩余的第五光刻胶层18全部去除。
如图21所示，再通过蒸镀、溅射或其它薄膜制作方法，在图20芯片结构上形成一层光穿透层ITO薄膜19，用于制作发光二极管的光穿透层及导电。
如图22所示，在图21芯片结构的表面涂布第六光刻胶层20（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图23所示，将LED芯片上方的第六光刻胶层20通过曝光或显影方式部份去除，并且形成光穿透层ITO薄膜暴露区。
如图24所示，利用PECVD或其它镀膜技术，在图23所示的芯片结构表面制备一层金属合金层21。
如图25所示，在图24结构的表面涂布第七光刻胶层22（正胶或负胶），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
如图26所示，将LED芯片上方靠两侧表面的第七光刻胶层22通过曝光或显影方式部份去除，并且形成靠两侧及上方靠两侧金属合金层暴露区。图26中可以看出，剩下的第七光刻胶层22分成三段，都位于LED芯片的台阶上，相邻两段第七光刻胶层22之间的金属合金层暴露区用于形成P型电极和两个N型电极进行隔离。
如图27所示，利用干刻或化学腐蚀的方法，将芯片上方靠两侧暴露部分的金属合金层21完全去除，并将芯片台阶上方两金属合金层暴露区下方的金属合金层21和光穿透层ITO薄膜19完全去除，但是原有的二氧化硅层10都予以保留。
原有的光穿透层ITO薄膜19将被分成N型电极光穿透层ITO薄膜191和P型电极光穿透层ITO薄膜192。
如图28所示，将LED芯片中间及两侧剩余的第六光刻胶层20和第七光刻胶层22全部去除，并形成环状N型电极和一个P型电极，P型电极被环状N型电极包围。
至图28中的LED芯片为止，本发明高光效、低光衰以及高封装良率LED芯片的主要制作步骤已经完成。
该发明高光效、低光衰以及高封装良率LED芯片的N型电极主要包括N型电极光穿透层ITO薄膜191和N型电极金属合金层23，其中N型电极光穿透层ITO薄膜191为阶梯结构，阶梯结构下部与芯片两侧的N型层3暴露区连接；阶梯结构上部与N型电极金属合金层23、金属层11以及绝缘介质膜16连接，其中N型电极金属合金层23位于阶梯结构上部的上方，金属层11和绝缘介质膜16位于阶梯结构上部的下方。
LED芯片的P型电极主要包括P型电极金属合金层24和P型电极光穿透层ITO薄膜192，P型电极光穿透层ITO薄膜192上方与P型电极金属合金层24连接，P型电极光穿透层ITO薄膜192四周向下延伸至光穿透层9并且将金属层11和二氧化硅层10限制于其中；N型电极金属合金层23与P型电极金属合金层24位于同一水平面。
此外，可以看出包括透过大面积的金属层11、N型电极金属合金层23以及P型电极金属合金层24，亦可达到散热最大面积。
如图29所示，N型电极包围P型电极，达到最均匀电流，并且使得发光区和发光效果达到最均匀的理想状态。
如图30所示，从芯片上方及两侧四面出光及金属层11反射，可以大大提升芯片发光效率。
如图31所示，两个N型电极金属合金层23和P型电极金属合金层24分别通过PCB板25与散热结构26进行连接。由于两个N型电极金属合金层23和P型电极金属合金层24位置在同一水平面上，使得它们与PCB板25锡焊时，锡焊层的厚度可以进行有效的控制，避免虚焊或脱焊。
上面结合附图对本发明进行了示例性的描述，显然本发明的实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。

Claims (1)

1.一种LED芯片，其层结构依次包括衬底（1）、缓冲层（2）、N型层（3）、N型分别限制层（4）、发光区层（5）、P型分别限制层（6）、P型层（7）、P型欧姆接触层（8）、光穿透层（9）、二氧化硅层（10）、金属层（11），其特征在于：
在金属层（11）表面涂布第一光刻胶层（13），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
LED芯片两侧的第一光刻胶层（13）通过曝光或显影方式去除，并且形成两侧金属层暴露区；
利用干刻或化学腐蚀的方法，将暴露部分的N型分别限制层（4）、发光区层（5）、P型分别限制层（6）、P型层（7）、P型欧姆接触层（8）、光穿透层（9）、二氧化硅层（10）、金属层（11）以及部分的N型层（3）去除使得整个LED芯片形成双阶梯结构；
将LED芯片中间剩余的第一光刻胶层（13）全部去除；
涂布第二光刻胶层（14），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
将LED芯片中间靠两侧的第二光刻胶层（14）通过曝光或显影方式去除，并且形成两侧金属层暴露区；
利用干刻或化学腐蚀的方法，将暴露部分的二氧化硅层（10）、金属层（11）去除使得整个LED芯片靠两侧形成凹面结构；
将LED芯片中间及两侧剩余的第二光刻胶层（14）全部去除；
在所得LED芯片结构的表面涂布第三光刻胶层（15），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
将LED芯片表面的第三光刻胶层（15）通过曝光或显影方式部份去除，并且形成两侧N型层（3）部分暴露区及上方靠两侧之光穿透层（9）部份暴露区；
利用PECVD镀膜技术，在表面直接制备一层绝缘介质膜（16），绝缘介质膜（16）材质为二氧化硅层，厚度在100nm-500nm之间；绝缘介质膜（16）通过镀膜的方式均匀地覆盖在阶梯结构的LED芯片上及第三光刻胶层（15）表面；
在LED表面涂布第四光刻胶层（17），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
将LED芯片表面的第四光刻胶层（17）通过曝光或显影方式部份去除，并且形成两侧及中间绝缘介质膜暴露区；
利用干刻或化学腐蚀的方法，将LED芯片两侧暴露部分的绝缘介质膜（16）完全去除以及芯片中间部分的绝缘介质膜（16）进行部分去除，LED芯片上方所剩下绝缘介质膜（16）高度不低于金属层（11）下方；
将LED芯片中间及两侧剩余的第三光刻胶层（15）和第四光刻胶层（17）全部去除；
在芯片表面涂布第五光刻胶层（18），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
将LED芯片上方靠两侧表面的第五光刻胶层（18）通过曝光或显影方式部份去除，并且形成靠两侧绝缘介质膜暴露区；
利用干刻或化学腐蚀的方法，将芯片上方靠两侧暴露部分的绝缘介质膜（16）完全去除；
将LED芯片中间及两侧剩余的第五光刻胶层（18）全部去除；
再通过蒸镀或溅射薄膜制作方法，在芯片结构上形成一层光穿透层ITO薄膜（19），用于制作发光二极管的光穿透层及导电；
芯片结构的表面涂布第六光刻胶层（20），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
将LED芯片上方的第六光刻胶层（20）通过曝光或显影方式部份去除，并且形成光穿透层ITO薄膜暴露区；
利用PECVD镀膜技术，芯片结构表面制备一层金属合金层（21）；
涂布第七光刻胶层（22），涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟；
将LED芯片上方靠两侧表面的第七光刻胶层（22）通过曝光或显影方式部份去除，并且形成靠两侧及上方靠两侧金属合金层暴露区；剩下的第七光刻胶层（22）分成三段，都位于LED芯片的台阶上，相邻两段第七光刻胶层（22）之间的金属合金层暴露区用于形成P型电极和两个N型电极进行隔离；
利用干刻或化学腐蚀的方法，将芯片上方靠两侧暴露部分的金属合金层（21）完全去除，并将芯片台阶上方两金属合金层暴露区下方的金属合金层（21）和光穿透层ITO薄膜（19）完全去除，但是原有的二氧化硅层（10）都予以保留；
原有的光穿透层ITO薄膜（19）将被分成N型电极光穿透层ITO薄膜（191）和P型电极光穿透层ITO薄膜（192）；
将LED芯片中间及两侧剩余的第六光刻胶层（20）和第七光刻胶层（22）全部去除，并形成环状N型电极和一个P型电极，P型电极被环状N型电极包围。
CN201410482420.8A 2011-12-29 2011-12-29 一种led芯片 Active CN104332547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410482420.8A CN104332547B (zh) 2011-12-29 2011-12-29 一种led芯片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410482420.8A CN104332547B (zh) 2011-12-29 2011-12-29 一种led芯片
CN201110451883.4A CN102447033B (zh) 2011-12-29 2011-12-29 一种高光效、低光衰以及高封装良率led芯片

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201110451883.4A Division CN102447033B (zh) 2011-12-29 2011-12-29 一种高光效、低光衰以及高封装良率led芯片

Publications (2)

Publication Number Publication Date
CN104332547A CN104332547A (zh) 2015-02-04
CN104332547B true CN104332547B (zh) 2016-04-06

Family

ID=46009331

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201110451883.4A Expired - Fee Related CN102447033B (zh) 2011-12-29 2011-12-29 一种高光效、低光衰以及高封装良率led芯片
CN201410482420.8A Active CN104332547B (zh) 2011-12-29 2011-12-29 一种led芯片
CN201410481862.0A Active CN104332546B (zh) 2011-12-29 2011-12-29 一种led芯片
CN201410481659.3A Active CN104241490B (zh) 2011-12-29 2011-12-29 一种led芯片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110451883.4A Expired - Fee Related CN102447033B (zh) 2011-12-29 2011-12-29 一种高光效、低光衰以及高封装良率led芯片

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201410481862.0A Active CN104332546B (zh) 2011-12-29 2011-12-29 一种led芯片
CN201410481659.3A Active CN104241490B (zh) 2011-12-29 2011-12-29 一种led芯片

Country Status (1)

Country Link
CN (4) CN102447033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511569B (zh) * 2018-03-28 2019-12-06 厦门乾照光电股份有限公司 一种led芯片及制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP2006278751A (ja) * 2005-03-29 2006-10-12 Mitsubishi Cable Ind Ltd ＧａＮ系半導体発光素子
KR100714589B1 (ko) * 2005-10-05 2007-05-07 삼성전기주식회사 수직구조 발광 다이오드의 제조 방법
CN101222015B (zh) * 2008-01-19 2010-05-12 鹤山丽得电子实业有限公司 发光二极管、具有其的封装结构及其制造方法
CN101859824A (zh) * 2009-04-07 2010-10-13 山东璨圆光电科技有限公司 双回路电极设计的发光二极管芯片
KR101103963B1 (ko) * 2009-12-01 2012-01-13 엘지이노텍 주식회사 발광소자 및 그 제조방법
CN101794850B (zh) * 2010-02-24 2012-09-05 中国科学院半导体研究所 平行四边形GaN基发光二极管芯片的对称电极
CN101794851B (zh) * 2010-02-24 2012-09-05 中国科学院半导体研究所 三角形GaN基发光二极管芯片的对称电极
JP5284300B2 (ja) * 2010-03-10 2013-09-11 株式会社東芝 半導体発光素子、およびそれを用いた照明装置、ならびに半導体発光素子の製造方法
CN102044608A (zh) * 2010-11-17 2011-05-04 重庆大学 一种倒装焊led芯片结构及其制作方法
CN202405306U (zh) * 2011-12-29 2012-08-29 四川鋈新能源科技有限公司 一种高光效、低光衰以及高封装良率led芯片

Also Published As

Publication number Publication date
CN102447033B (zh) 2014-10-15
CN104332546B (zh) 2016-04-06
CN102447033A (zh) 2012-05-09
CN104241490B (zh) 2015-10-21
CN104332547A (zh) 2015-02-04
CN104241490A (zh) 2014-12-24
CN104332546A (zh) 2015-02-04

Similar Documents

Publication Publication Date Title
CN102270633B (zh) 大功率倒装阵列led芯片及其制造方法
CN103943769B (zh) 一种使用陶瓷散热的高功率led灯具
CN102931311B (zh) 一种倒装led芯片的制作方法
TWI479698B (zh) 光電元件
CN109638131B (zh) 一种dbr倒装芯片的制作方法
JP2013034010A (ja) 縦型発光素子
CN102544266B (zh) 一种高光效白光led倒装芯片的制作方法
CN202405306U (zh) 一种高光效、低光衰以及高封装良率led芯片
CN203746848U (zh) 一种n电极延伸线点状分布的正装led芯片
CN104332547B (zh) 一种led芯片
CN105304782B (zh) 一种蓝绿发光二极管芯片
CN102544295B (zh) 一种高光效白光led倒装芯片
KR20120041717A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
CN102544296A (zh) 一种倒装led芯片的制作方法
CN103050610B (zh) 一种高光效白光led倒装芯片
CN103050611B (zh) 一种高光效白光led倒装芯片
KR20090004148A (ko) 발광 다이오드 소자와 그 제조 방법
CN103943745A (zh) 一种使用陶瓷散热的高功率led灯具
CN103915556A (zh) 一种使用陶瓷散热的高功率led灯具
CN202332853U (zh) 大功率倒装阵列led芯片
CN203659930U (zh) 具有金属反射层的半导体发光器件
CN203250780U (zh) 一种led倒装芯片
TWI590487B (zh) Thin-film light-emitting diode manufacturing method and film-type light-emitting Diode
TWI483424B (zh) 光電元件
KR20120051864A (ko) 반도체 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181022

Address after: 311115 7th floor, No. 966 Bottle Avenue, Bottle Yao Town, Yuhang District, Hangzhou City, Zhejiang Province

Patentee after: China (Hangzhou) Intellectual Property Operation Co., Ltd.

Address before: 322023 unit 2, block A, lower Zhu Village, Jiangdong Street, Yiwu, Zhejiang, China, 2

Patentee before: Yiwu Yuntuo Optoelectronic Technology Co., Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201125

Address after: Plot b-1-5-2, chonglan Industrial Park, Dongxing City, Fangchenggang City, Guangxi Zhuang Autonomous Region

Patentee after: Guangxi Dongxing Jianye kitchenware Manufacturing Co., Ltd

Address before: 311115 7th floor, No. 966 Bottle Avenue, Bottle Yao Town, Yuhang District, Hangzhou City, Zhejiang Province

Patentee before: Zhongzhong (Hangzhou) Intellectual Property Operations Co.,Ltd.